[go: up one dir, main page]

TW201426919A - 為改良封裝共面性打開焊接罩和/或介電體增加蓋體或環狀物厚度與接觸面積 - Google Patents

為改良封裝共面性打開焊接罩和/或介電體增加蓋體或環狀物厚度與接觸面積 Download PDF

Info

Publication number
TW201426919A
TW201426919A TW102139831A TW102139831A TW201426919A TW 201426919 A TW201426919 A TW 201426919A TW 102139831 A TW102139831 A TW 102139831A TW 102139831 A TW102139831 A TW 102139831A TW 201426919 A TW201426919 A TW 201426919A
Authority
TW
Taiwan
Prior art keywords
microstructure
stiffening
wafer
package
opening
Prior art date
Application number
TW102139831A
Other languages
English (en)
Other versions
TWI528506B (zh
Inventor
蕾蕾 張
羅恩 博亞
亞伯拉罕F 伊
祖海爾 博克哈瑞
Original Assignee
輝達公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 輝達公司 filed Critical 輝達公司
Publication of TW201426919A publication Critical patent/TW201426919A/zh
Application granted granted Critical
Publication of TWI528506B publication Critical patent/TWI528506B/zh

Links

Classifications

    • H10W74/117
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H10W40/70
    • H10W42/121
    • H10W70/685
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H10W70/635
    • H10W72/90
    • H10W72/9415
    • H10W90/701
    • H10W90/724

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本發明提供一種封裝基板、封裝半導體裝置、計算裝置以及其形成方法。在一個具體實施例中,提供封裝基板,其包括一封裝結構,具有晶片固定表面和底部表面。該封裝結構具有形成於該晶片固定表面與該底部表面之間的複數個導電路徑。該等導電路徑建構成在設置於該晶片固定表面上的積體電路晶片與該封裝結構之該底部表面之間提供電連接。該封裝結構具有緊鄰該封裝結構之周邊形成於該晶片固定表面中的開孔。加勁微結構設置於該開孔中並耦合於該封裝結構。

Description

為改良封裝共面性打開焊接罩和/或介電體增加蓋體或環狀物厚度與接 觸面積
本發明之具體實施例一般係關於積體電路晶片封裝,更具體而言係關於經改良的封裝最終平面性(planarity)。
在積體電路(integrated circuit,IC)晶片的封裝中,半導體晶片通常固定於封裝基板上,以促進該晶片電連接於主機板或其他的印刷電路板(printed circuit board,PCB)。IC由於電量消耗故會釋放熱量。IC的發熱可對裝置的電量、性能和可靠度產生不利影響。對於IC的熱考量因素皆不是新的,且通常在產品設計期間已解決。然而,經增加的組件之小型化和IC之封裝密度已導致在對於解決熱考量因素的封裝上可使用的真實狀況(real-estate)減少。
IC晶片封裝一發熱,該封裝可翹曲(warp)。翹曲可破壞焊接接頭和端點接線。翹曲可損害IC晶片封裝讓其無法使用或修復。翹曲的問題已導致IC晶片封裝包括熱傳送和其他的微結構。這些微結構的某些範例包括散熱座和勁性環狀物(stiffing rings)。
為了提供係現代IC晶片之特點的高密度之電連接和此種晶片所需要的經擴展的佈線佈局,封裝基板已從單層板演進成包括形成於核心板上的多個增層的多層板。用於解決這些多層板上的翹曲的微結構通常位於封裝基板之晶片固定表面上。在第一圖中例示了一個此種封裝基板。
第一圖提供建構成一般工業實務的慣用的封裝半導體裝置180之示意剖面圖。該封裝半導體裝置180包括一積體電路(IC)晶片107,其耦合於封裝基板100。該封裝基板100對該封裝半導體裝置180提供結構 剛性以及用於在該等一個或多個IC晶片107與下層的支撐結構(諸如印刷電路板(PCB)(未顯示))之間佈線輸入與輸出信號和電量的電氣介面。該等一個或多個IC晶片107可包括此領域已習知或以後開發的任何IC晶片(chip)或晶粒(die),尤其諸如中央處理單元、圖形處理單元或記憶體晶片。
該封裝基板100包括一基板結構125,其具有耦合於其的加勁微結構(stiffening microstructure)150。該基板結構125併入核心層101和該核心層101之每個側面上的多個增層102。該核心層101可從矽、諸如n型或p型矽的摻雜矽、碳複合材料或其他適合的材料製造。增層102可從諸如銅層的一個或多個導電層和一個或多個介電層製造。
該加勁微結構150對該封裝基板100提供抗張力剛性以增進平面性。在慣用的封裝基板100中,該加勁微結構150栓於該基板結構125之晶片固定表面110。
該封裝基板100之該加勁微結構150可包括一蓋體151(以虛線顯示)。該蓋體151可從提供可允許熱量更容易從該封裝基板100和/或IC晶片107散逸的某些熱動態特性的材料製作。該加勁微結構150可以以許多方式黏著於該基板結構125。利用來將該加勁微結構150黏著於該基板結構125的方法和材料取決於電氣和熱力特性。舉例來說,可使用具有選擇來增進熱傳送以從該封裝基板100移除熱量的特性的接合劑(亦即黏著劑),將該加勁微結構150耦合於該基板結構125之該晶片固定表面110。再者,該加勁微結構150對該封裝基板100提供抗張力剛性,以增進與該IC晶片107和下層的PCB(未顯示)的共面性(coplanarity)。
複數個微凸塊103排列於該封裝基板100之該晶片固定表面110上,且複數個焊料球104為了PCB固定而排列於底部表面120上。該IC晶片107由該等微凸塊103電耦合於封裝基板100晶片固定表面,且封裝基板100用該等焊料球104電耦合於支撐結構,諸如PCB(未顯示)。為了形成微凸塊103與焊料球104之間的電氣互連,在核心層101和增層102中透過通孔結構130和互連線140形成界定出的導電路徑164。利用焊接罩層105來防止該等焊料球104與微凸塊103之間的電氣短路接線並穿透該基板結構125形成該等導電路徑164。
如在第一圖中所顯示,沿著封裝基板100之該晶片固定表面110安置加勁微結構150。該加勁微結構150可建構為環狀物152或蓋體151(以虛線顯示),以對該封裝基板100提供抗扭勁度以抵抗翹曲。該蓋體微結構151亦可用作該封裝基板100的散熱座。
隨著越來越多裝置添加於該封裝基板100,進一步將接線長度縮減到最短並薄化基板結構125,從而降低該基板結構125之剛性。該等經薄化的基板結構125更易受到由於熱量和熱量所引起的翹曲的應力影響,因而非所需地降低該封裝半導體裝置180之可靠度。
如前述所例示,本領域亟需一種容易製造並抵抗翹曲的可靠的封裝基板。
【簡述】
提供一種封裝基板、封裝半導體裝置、計算裝置以及其形成方法。在一個具體實施例中,提供封裝基板,其包括一封裝結構,具有晶片固定表面和底部表面。該封裝結構具有形成於該晶片固定表面與該底部表面之間的複數個導電路徑。該等導電路徑建構成在設置於該晶片固定表面上的積體電路晶片與該封裝結構之該底部表面之間提供電連接。該封裝結構具有緊鄰該封裝結構之周邊形成於該晶片固定表面中的開孔。加勁微結構設置於該開孔中並耦合於該封裝結構。
在另一具體實施例中,提供計算裝置,其包括一封裝半導體裝置,可通信地耦合於該記憶體。該封裝半導體裝置包括一封裝結構,其具有晶片固定表面和底部表面。該封裝結構具有緊鄰該封裝結構之周邊形成於該晶片固定表面中的開孔。積體電路晶片設置於該晶片固定表面上並經由該封裝結構可通信地耦合於該記憶體。加勁微結構設置於該開孔中並耦合於該封裝結構。
100‧‧‧封裝基板
101‧‧‧核心層
102‧‧‧增層
103‧‧‧微凸塊
104‧‧‧焊料球
105‧‧‧焊接罩層
107‧‧‧積體電路晶片;IC晶片
110‧‧‧晶片固定表面
120‧‧‧底部表面
125‧‧‧基板結構
130‧‧‧通孔結構
140‧‧‧互連線
150‧‧‧加勁微結構
151‧‧‧蓋體;蓋體微結構
152‧‧‧環狀物
164‧‧‧導電路徑;電氣路徑
180‧‧‧封裝半導體裝置
200‧‧‧基板結構
210‧‧‧導電層
212‧‧‧介電層
215‧‧‧增層
220‧‧‧核心層
250‧‧‧開孔
251‧‧‧側壁
252‧‧‧底部表面;底部
300‧‧‧封裝基板
302‧‧‧底座
304‧‧‧內側壁
305‧‧‧焊接罩層
306‧‧‧底部
320‧‧‧封裝半導體裝置
330‧‧‧接地參考平面
331、332‧‧‧虛線
333‧‧‧頂部
350‧‧‧環狀物
351‧‧‧加勁微結構
360‧‧‧蓋體
362‧‧‧非氣態熱傳送介質
364‧‧‧接合劑
400‧‧‧方法
401、402‧‧‧步驟
500‧‧‧計算裝置
510‧‧‧記憶體
520‧‧‧封裝半導體裝置
因此藉由參照其中某些例示於所附圖式中之具體實施例,可具有以上簡要總結於其中可以詳細了解本發明之以上所陳述特徵的方式、本發明之更具體的說明。然而,應注意所附圖式僅例示本發明之一般具體實施例,故因此不應被視為其範疇之限制,因為本發明可承認其他同樣有 效的具體實施例。
第一圖係具有包括一加勁微結構之封裝基板的慣用的封裝半導體裝置之示意剖面圖;根據本發明之具體實施例,第二圖係具有建構成收納加勁微結構之開孔的封裝基板的基板結構之示意剖面圖;根據本發明之具體實施例,第三圖係具有建構著加勁微結構之封裝基板的封裝半導體裝置之示意剖面圖;根據本發明之具體實施例,第四圖闡述形成具有加勁微結構之封裝基板的方法之流程圖;以及第五圖例示於其中可以實行本發明之一個或多個具體實施例的計算裝置。
為了清楚表示,已在適用之處使用相同的參考號碼標定圖示之間共有的相同元件。將一個具體實施例之特徵併入其他的具體實施例而不進一步詳述應可列入考慮。
本發明之一個具體實施例提供耦合於封裝基板並位於封裝基板的晶片固定表面下方的加勁微結構,其相較於慣用的封裝基板更抗翹曲。藉由較大的加勁微結構和該加勁微結構與該封裝基板之間增加的接觸面積獲得對翹曲的較強控制,而未增加該封裝晶片之整體高度。其中該加勁微結構之底部延伸於該封裝基板之晶片固定表面下方,可以選擇該加勁微結構之剖面輪廓以增進該加勁微結構之抗扭剛性並因此對該封裝基板提供較強的翹曲控制。在某些具體實施例中,該晶片固定表面中的開孔可以向下延伸穿透該封裝基板之多個增層,以將該加勁微結構直接黏著於核心層。本發明之具體實施例允許用較大的加勁微結構控制封裝基板之翹曲,而未增加該加勁微結構所利用的該封裝基板之晶片固定表面上的底面積(footprint)。
在另一具體實施例中,黏著劑可將該加勁微結構之該等側面接合於該開孔之側壁。舉例來說,接合劑可同時施加於該加勁微結構之底部與該等側表面和該封裝基板之開孔之底部與側壁,以藉由增加該微結構 與該封裝基板之間的接合表面面積並亦藉由將該等兩個接合界面定向於不同的平面上(舉例來說正交的平面)而改良該封裝之平面性。
根據本發明之具體實施例,第二圖係基板結構200之剖面圖。該基板結構200包括焊接罩層305、增層215和一核心層220。該等增層215包括一個或多個導電(例如銅)層210和一個或多個介電層212,其利用來在該基板結構200之晶片固定表面110與底部表面120之間的形成導電路徑164。形成於該基板結構200之該晶片固定表面110與該底部表面120之間的該等複數個導電路徑164對固定於該基板結構200上的IC晶片和該基板結構200所固定於的表面(舉例來說PCB)提供電路。雖然在第二圖中顯示兩個導電路徑164以避免繪圖雜亂,但可能存在附加的導電路徑。在某些具體實施例中,一個以上的IC晶片可固定或電耦合於具有穿透建構成在設置於該晶片固定表面110與該底部表面120上的該等積體電路晶片之間提供電連接的基板結構所設置的導電路徑164的該基板結構200之該晶片固定表面110。該等焊接罩層305如在第三圖中所見利用來防止該等焊料球與微凸塊和穿透該基板結構125所形成的該等導電路徑164之間的短路接線,稍後以下所說明。
持續參照第二圖,該核心層220可從於其上形成一個或多個增層215的剛性和熱絕緣材料製造。對於製造具備基板結構200所需必要的機械強度、電氣特性和所需低的熱傳導係數的該核心層220和該等增層215有許多適合的材料。此種材料包括FR-2和FR-4,其係傳統的基於環氧的層疊(epoxy-based laminates),以及出自三菱瓦斯化學株式會社(Mitsubishi Gas and Chemical)的基於樹脂的(resin-based)雙馬來亞醯胺-三氮雜苯(Bismaleimide-Triazine,BT)。
開孔250緊鄰該晶片固定表面110之周邊形成於該基板結構200之頂部中。該開孔250可以以任何適合的方式形成於該基板結構200中,尤其舉例來說,藉由去除該晶片固定表面110之一部分,或者藉由該晶片固定表面110之選擇性沉積以形成該開孔。該開孔250具有建構成收納加勁微結構的幾何形狀,如以下參照第三圖所討論。
在第二圖中所描繪出的具體實施例中,該開孔250具有側壁 251和底部表面252。建構該底部表面252使得該加勁微結構之底部(如在第三圖中所顯示)凹入該晶片固定表面110下方。該開孔250之深度可延伸穿透該等一個或多個增層215中,且甚至可向下延伸至該核心層220。亦即,該開孔250之該底部表面252可能係該核心層220之頂部之暴露部分。在第二圖之範例開孔中,該開孔250穿透該晶片固定表面110,以及該等一個或多個增層215中,但並未暴露該核心層220。該開孔250之深度和位置可在該基板結構200之一個或多個位置中應可列入考慮。
第三圖係具有耦合於該基板結構200的加勁微結構351和IC晶片107的封裝半導體裝置320之剖面圖。放置於該基板結構200之該開孔250中的該加勁微結構351之至少一部分凹入該晶片固定表面110下方。在第三圖中所例示的範例中,該基板結構200包括一視需要的接地參考平面330,其設置於該等增層215中或該等增層215與該核心層220之間任一者。在第三圖中所描繪出的具體實施例中,由該接地參考平面330之暴露部分界定出該開孔250之該底部252。
該加勁微結構351可從剛性材料製造,尤其諸如不銹鋼、鋁。該加勁微結構351包括一底座302,其按尺寸製作成至少部分契合於該開孔250內部,使得或多或少的空氣間隙存在於該加勁微結構351與該基板結構200之間。在一個具體實施例中,該底座302可建構為環狀物350。在另一具體實施例中,該底座302包括一蓋體360(以虛線顯示),其延伸於該IC晶片107上方。在該加勁微結構351包括一蓋體360的具體實施例中,視需要的非氣態熱傳送介質362(以虛線顯示)可提供該蓋體360與IC晶片107之間的導熱橋,使得該加勁微結構351用作散熱座。
該底座302具有與該開孔250嚙合並可接合於該基板結構200的幾何形狀。在第三圖中所描繪出的具體實施例中,該底座302具有內側壁304、底部306和頂部333。該底座302之該底部306設置於該開孔250中並凹入該晶片固定表面110下方。該底座302之該頂部333可與該晶片固定表面110共面,如在第三圖中所顯示。或者,該底座302之頂部333可設置於該晶片固定表面110下方,如由虛線332所例示,或者設置於該晶片固定表面110上方,如由虛線331所例示。一般而言,該底座302之 該底部306與頂部333之間的間距越大,則該加勁微結構351將更剛性,故因此該封裝基板300相較於慣用的結構將更抗翹曲。
該加勁微結構351可透過接合劑364耦合於該基板結構。該接合劑364可視需要利用來大體上填充存在於該加勁微結構351與該基板結構200之間的任何間隙。在一個具體實施例中,該接合劑364將該加勁微結構底座302之該底部306接合於該開孔250之該底部表面252。該接合劑364可能係任何適合的黏著劑,舉例來說環氧化合物(epoxy)。該接合劑364之特性可設計以亦提供附加的效益。舉例來說,該接合劑364可能係介電或絕緣材料,因此該加勁微結構351在電性上與該基板結構200內的該等導電體隔離。在另一具體實施例中,該接合劑364可能係導電材料,其提供自該基板結構200內的電接給該加勁微結構351提供電連接。
在另一具體實施例中,該接合劑364將該加勁微結構底座302之該內側壁304接合於該開孔250之該側壁251。由於該加勁微結構底座302之該內側壁304與該開孔250之該側壁251之間的接合界面大致垂直延伸於該基板結構200之平面,故相對於僅在平行於該晶片固定表面110的平面上接合於該基板結構200的加勁微結構,顯著增加對於該基板結構200之翹曲的抵抗。而且,在第三圖中所描繪出的具體實施例中,該加勁微結構底座302之該內側壁304與該開孔250之該側壁251之間的接合界面大體上係圓柱形,進一步增加翹曲的抵抗性。
又在另一具體實施例中,該接合劑364將該加勁微結構底座302之該底部306和內側壁304接合於該開孔250之該底部表面252和側壁251,因此大幅增加該加勁微結構底座302與該基板結構200之間的接合界面之表面面積。該接合界面之已增加的表面面積進一步增加對於該基板結構200之翹曲的抵抗性。
在一個具體實施例中,該加勁微結構351延伸入該基板結構200並接合於該接地參考平面330。好比將該加勁微結構351電耦合於該接地參考平面330(其將該加勁微結構351放置於如同該接地參考平面330的相同參考電位),該加勁微結構351和接合劑364也可能導電。
在一個具體實施例中,該加勁微結構351相較於在第一圖中 所顯示的慣用的加勁微結構之剖面,在第三圖中具有較大的剖面面積。如以上所討論,該慣用的加勁微結構之剖面之面積和剖面輪廓取決於對該晶片固定界面上的開孔和該基板結構200內的該等電氣路徑164的設計餘裕度。該開孔250按尺寸製作並定位為不會干擾其他的晶片封裝作用。該加勁微結構351接合於該基板結構200。該加勁微結構351之剖面面積越大,且該加勁微結構351與該基板結構200之間的接合越強,則封裝基板300對翹曲的抵抗力越大。在一個具體實施例中,該環狀物350延伸入該基板結構200並向下至該接地參考平面330。該環狀物350以其底部和側面接合於該基板結構200。
第四圖闡述根據本發明之具體實施例形成封裝基板(諸如以上所說明的該封裝基板300)的方法400之流程圖。該方法400開始於步驟402,其中開孔沿著該基板結構之周邊形成於一層或多層中。該開孔形成於基板結構中,使得該開孔之底部表面凹入該基板結構之晶片固定表面下方。該開孔可在該基板結構之製造期間形成於該等增層中。或者,該基板結構之開孔可由材料去除製程形成,諸如蝕刻或研磨該基板。該開孔可延伸入該基板結構之第一層或穿透多層中,舉例來說,向下至該核心層。在一個具體實施例中,該開孔可由去除該暴露的晶片固定表面之未遮蔽部分的濕式或電漿蝕刻製程形成。或者,該開孔可使用其他適合的技術形成。
該開孔可設計以暴露該基板結構之經判定的層。舉例來說,該開孔可穿透該焊料層形成。該開孔可穿透該等增層之一個或多個層來形成。該開孔可穿透該等增層而形成以暴露該核心層。該開孔可形成以暴露該基板結構內的接地平面。
在步驟403,加勁微結構設置於該開孔中並使用接合劑黏著於該基板結構。該加勁微結構接合於該開孔之底部表面或側壁中至少一者。該加勁微結構底座以提供強而有力凝聚力或接合的方式栓於該基板結構。該加勁微結構強而有力接合於該基板結構提供剛性,其增進該基板結構抵抗翹曲的能力。
隨著本發明之加勁微結構允許該底座在慣用的設計上利用已增加的材料厚度,可以抵消較大的力矩。因此,該加勁微結構允許較薄 的基板結構同時維持剛性,且並未犧牲IC晶片固定所需要的固定表面上的表面面積。此外,藉由將該加勁微結構至少部分埋藏於該晶片固定表面下方,可增加該加勁微結構底座之材料厚度而不影響該封裝IC之整體高度。
第五圖示意性例示於其中可以實行本發明之一個或多個具體實施例的計算裝置500。該計算裝置500包括一封裝半導體裝置320,其根據如以上所說明的本發明之具體實施例建構。該計算裝置500包括一記憶體510,其耦合於該封裝半導體裝置320。計算裝置500可能係桌上型電腦、膝上型電腦、智慧型手機、數位平板、個人數位助理或其他在技術上可實行的計算裝置。記憶體510可包括揮發性、非揮發性和/或可移除式記憶體元件,諸如隨機存取記憶體(random access memory,RAM)、唯讀記憶體(read-only memory,ROM)、磁性或光學硬碟機、快閃記憶體和此類。由於該封裝半導體裝置320是以抵抗翹曲的方式製造,故增進該計算裝置500之可靠度和性能。
總結來說,本發明之具體實施例闡述具有延伸穿透基板結構之至少一層以接受加勁微結構的開孔的半導體封裝基板。由於該加勁微結構降低該基板結構之潛在翹曲而未增加慣用的加勁微結構所利用的底面積,故即使在較小的封裝基板中亦可維持該基板結構之已增進的平面性。此外,某些具體實施例規定該加勁微結構電耦合於接地參考平面,從而遮住固定於該基板結構上的IC晶片的非所需的電荷。
雖然前述係針對本發明之具體實施例,但可設計本發明之其他與進一步的具體實施例而不悖離其基本範疇,且其範疇由以下諸申請專利範圍判定。
400‧‧‧方法
401‧‧‧在該基板結構之一個或多個層中形成開孔
402‧‧‧將加勁微結構接合於形 成於基板中的開孔,其中該加勁微結構之底部在該基板結構之晶片固定表面下方

Claims (10)

  1. 一種封裝基板包含:一封裝結構,其具有一晶片固定表面和一底部表面,該封裝結構具有形成於該晶片固定表面與該底部表面之間的複數個導電路徑,該等導電路徑建構成在設置於該晶片固定表面上的積體電路晶片與該底部表面之間提供電連接,該封裝結構具有緊鄰該封裝結構之一周邊形成於該晶片固定表面中的一開孔;以及一加勁微結構(stiffening microstructure),其設置於該開孔中並耦合於該封裝結構。
  2. 如申請專利範圍第1項之封裝基板,其中該加勁微結構接合於該開孔之一底部表面。
  3. 如申請專利範圍第1項之封裝基板,其中該加勁微結構接合於該開孔之一側壁。
  4. 如申請專利範圍第1項之封裝基板,其中該加勁微結構延伸於該晶片固定表面上方。
  5. 如申請專利範圍第1項之封裝基板,其中該晶片固定表面係在一焊接罩層上,且該開孔延伸穿透該焊接罩層。
  6. 如申請專利範圍第1項之封裝基板更包含:一積體電路晶片,其固定於該晶片固定表面上。
  7. 如申請專利範圍第1項之封裝基板,其中該加勁微結構係一環狀物(ring)。
  8. 如申請專利範圍第1項之封裝基板,其中該封裝結構更包含:一接地參考平面層,其設置於該晶片固定表面與該封裝結構之該底部表面之間,其中該接地參考平面層與該加勁微結構接觸。
  9. 如申請專利範圍第1項之封裝基板更包含一介電接合劑,其將該加勁微結構耦合於該封裝結構。
  10. 如申請專利範圍第1項之封裝基板更包含一導電接合劑,其將該加勁微結構耦合於該封裝結構。
TW102139831A 2012-11-02 2013-11-01 一種為改良封裝共面性打開焊接罩和/或介電體增加蓋體或環狀物厚度與接觸面積的封裝基板 TWI528506B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/668,077 US9716051B2 (en) 2012-11-02 2012-11-02 Open solder mask and or dielectric to increase lid or ring thickness and contact area to improve package coplanarity

Publications (2)

Publication Number Publication Date
TW201426919A true TW201426919A (zh) 2014-07-01
TWI528506B TWI528506B (zh) 2016-04-01

Family

ID=50489863

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102139831A TWI528506B (zh) 2012-11-02 2013-11-01 一種為改良封裝共面性打開焊接罩和/或介電體增加蓋體或環狀物厚度與接觸面積的封裝基板

Country Status (4)

Country Link
US (1) US9716051B2 (zh)
CN (1) CN103811431A (zh)
DE (1) DE102013018191A1 (zh)
TW (1) TWI528506B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI560823B (en) * 2014-12-18 2016-12-01 Qi Ding Technology Qinhuangdao Co Ltd Heat radiation structure, method for making the same, and device using the same
TWI804195B (zh) * 2022-02-17 2023-06-01 南茂科技股份有限公司 半導體封裝結構及其製造方法
TWI869549B (zh) * 2020-07-13 2025-01-11 南韓商三星電子股份有限公司 半導體封裝

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN210008008U (zh) * 2018-11-30 2020-01-31 富顶精密组件(深圳)有限公司 一种固定芯片模组的锁固结构及其背板结构
US11616019B2 (en) 2020-12-21 2023-03-28 Nvidia Corp. Semiconductor assembly
US11798897B2 (en) * 2021-03-26 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of manufacturing the same
US20230030589A1 (en) * 2021-08-02 2023-02-02 Samsung Electronics Co., Ltd. Semiconductor package including chip connection structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297550B1 (en) * 1998-04-01 2001-10-02 Lsi Logic Corporation Bondable anodized aluminum heatspreader for semiconductor packages
US7045890B2 (en) * 2001-09-28 2006-05-16 Intel Corporation Heat spreader and stiffener having a stiffener extension
JP5561460B2 (ja) 2009-06-03 2014-07-30 新光電気工業株式会社 配線基板および配線基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI560823B (en) * 2014-12-18 2016-12-01 Qi Ding Technology Qinhuangdao Co Ltd Heat radiation structure, method for making the same, and device using the same
TWI869549B (zh) * 2020-07-13 2025-01-11 南韓商三星電子股份有限公司 半導體封裝
TWI804195B (zh) * 2022-02-17 2023-06-01 南茂科技股份有限公司 半導體封裝結構及其製造方法

Also Published As

Publication number Publication date
US9716051B2 (en) 2017-07-25
US20140124913A1 (en) 2014-05-08
DE102013018191A1 (de) 2014-05-08
TWI528506B (zh) 2016-04-01
CN103811431A (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
US11961867B2 (en) Electronic device package and fabricating method thereof
TWI747127B (zh) 晶片封裝結構及其製造方法
TWI528506B (zh) 一種為改良封裝共面性打開焊接罩和/或介電體增加蓋體或環狀物厚度與接觸面積的封裝基板
CN104025289B (zh) 包括集成散热器的无凸块构建层封装
TWI619218B (zh) 晶片封裝體及其形成方法
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
EP2614522B1 (en) Semiconductor chip device with polymeric filler trench
CN102074556B (zh) 半导体器件及其制造方法
TWI557868B (zh) 半導體裝置及其製造方法
CN111357102A (zh) 用于多芯片模块的非嵌入式硅桥芯片
US8436462B2 (en) Semiconductor housing package, semiconductor package structure including the semiconductor housing package, and processor-based system including the semiconductor package structure
US8436465B2 (en) Semiconductor device and method for manufacturing the semiconductor device
TWI402954B (zh) Assembly board and semiconductor module
TW201714275A (zh) 半導體封裝結構及其形成方法
JP7665338B2 (ja) インチップヒートシンクを有する集積回路ダイ
US20160049383A1 (en) Device and method for an integrated ultra-high-density device
CN102903682A (zh) 半导体器件、通过垂直层叠半导体器件配置的半导体模块结构及其制造方法
US7626260B2 (en) Stack-type semiconductor device having cooling path on its bottom surface
TWM623931U (zh) 晶片封裝組件
US20160233205A1 (en) Method for fabricating semiconductor package
CN103715152B (zh) 连接基板及层叠封装结构
US20120168936A1 (en) Multi-chip stack package structure and fabrication method thereof
US8520391B2 (en) Inner-layer heat-dissipating board, multi-chip stack package structure having the inner layer heat-dissipating board and fabrication method thereof
JP2010074072A (ja) 半導体装置および半導体装置の製造方法
CN103227164A (zh) 半导体封装构造及其制造方法