CN103811431A - 开放阻焊层和或电介质 - Google Patents

Abstract

本发明提供了封装衬底、经封装的半导体器件、计算设备和用于形成其的方法。在一个实施例中，提供了包括具有芯片安装面和底面的封装结构的封装衬底。封装衬底具有形成在芯片安装面和底面之间的多个导电路径。导电路径配置为在布置在芯片安装面上的集成电路芯片和封装结构的底面之间提供电连接。封装结构具有形成在芯片安装面中、近似封装结构的周长的开口。加强微结构布置在开口中并且耦连到封装结构。

Description

开放阻焊层和或电介质

技术领域

本发明的实施例总地涉及集成电路芯片封装，并且更具体地，涉及经改进的封装最后的平面性。

背景技术

在集成电路（IC）芯片的封装中，半导体芯片通常安装在封装衬底上以促进芯片到主板或其他印刷电路板（PCB）的电连接。IC释放热量作为功率消耗的结果。IC的升温可能不利地影响器件的功率、性能和可靠性。IC的热问题屡见不鲜并且典型地在产品设计期间得以解决。然而，IC的部件和封装密度的经增加的小型化已导致为解决热问题的封装上的可用基板面（real-estate）的减小。

随着IC芯片封装的升温，封装可能翘曲（warp）。翘曲能够破坏焊料接点和端子连接。翘曲能够损坏IC芯片封装而不能使用或修理。翘曲的问题已导致IC芯片封装包括传热和其他微结构。一些这些微结构的示例包括散热器（heat sink）和外加强环（stiffing ring）。

为了提供现代IC芯片的典型的电连接的高密度以及这种芯片要求的经扩展的线路布局，封装衬底已经从单层板发展到包括在核心板上形成的多个积层(buildup layer)的多层板。用来解决这些多层板上的翘曲的微结构典型地位于封装衬底的芯片安装面上。图1中示出一个这种封装衬底。

图1提供了配置为典型产业实践的常规经封装的半导体器件180的示意性剖视图。经封装的半导体器件180包括耦连到封装衬底100的集成电路（IC）芯片107。封装衬底100提供具有结构刚性以及用于在一个或多个IC芯片107和底层支撑结构之间路由(route)输入和输出信号和电力的电接口的经封装的半导体器件180，所述底层支撑结构诸如印刷电路板（PCB）（未示出）。一个或多个IC芯片107可包括本领域公知或后来开发的任何IC芯片或裸片（die），诸如中央处理单元、图形处理单元或存储器芯片等等。

封装衬底100包括具有耦连到其的加强微结构150的衬底结构125。衬底结构125包含核心层101和在核心层101的每一侧的多个积层102。核心层101可由硅、诸如n型或p型硅的掺杂硅、碳复合材料或其他适合的材料来制作。积层102可由一个或多个导电层和一个或多个介电层来制作，所述导电层诸如铜层。

加强微结构150向封装衬底100提供抗拉刚性（tensional rigidity）以提升平面性。在常规封装衬底100中，加强微结构150固定到衬底结构125的芯片安装面110。

封装衬底100的加强微结构150可包括盖151（虚线示出）。盖151可由提供可允许热量更容易地从封装衬底100和/或IC芯片107耗散的某些热动力学性质的材料制成。加强微结构150可以以若干方式附着到衬底结构125。电和热力学性质决定在加强微结构150到衬底结构125的附着中利用的方法和材料。例如，为了从封装衬底100移除热量，加强微结构150使用具有选择为提升传热的性质的粘合剂（即黏附剂）可耦连到衬底结构125的芯片安装面110。此外，加强微结构150向封装衬底100提供抗拉刚性以提升与IC芯片107和底层PCB（未示出）的共面性。

多个微凸块103排列在封装衬底100的芯片安装面110上，多个焊料球104排列在底面120上用于PCB安装。IC芯片107通过微凸块103电耦连到封装衬底100的芯片安装面，封装衬底100利用焊料球104电耦连到支撑结构，所述支撑结构诸如PCB（未示出）。为了在微凸块103和焊料球104之间形成电互连，限定导电通路164的过孔（via）结构130和互连线140形成在核心层101和积层102中。阻焊层（solder mask layer）105用来防止在焊锡球104和微凸块103与贯穿衬底结构125所形成的导电通路164之间的电短路连接。

如图1所示，加强微结构150沿封装衬底100的芯片安装面110定位在其上。加强微结构150可配置为向封装衬底100提供扭转刚度（torsionalstiffness）以耐翘曲的环152或盖151（虚线示出）。盖微结构151也可以充当针对封装衬底100的散热器。

随着越来越多的器件被添加到封装衬底100，连接长度进一步被最小化并且衬底结构125被薄化，从而降低衬底结构125的刚性。经薄化的衬底结构125更易受归因于热量的应力和热量引起的翘曲，这不尽如人意地降低经封装的半导体器件180的可靠性。

如前述所示，本领域存在对于容易制造并且耐翘曲的可靠封装衬底的需要。

发明内容

提供了封装衬底、经封装的半导体器件、计算设备以及用于形成其的方法。在一个实施例中，提供了包括具有芯片安装面和底面的封装结构的封装衬底。封装结构具有形成在芯片安装面和底面之间的多个导电路径。导电路径配置为在布置在芯片安装面上的集成电路芯片和封装结构的底面之间提供电连接。封装结构具有形成在芯片安装面中的、近似封装结构的周长的开口。加强微结构布置在开口中并且耦连到封装结构。

在另一个实施例中，提供了包括通信耦连到存储器的经封装的半导体器件的计算设备。经封装的半导体器件包括具有芯片安装面和底面的封装结构。封装结构具有形成在芯片安装面中的、近似封装结构的周长的开口。集成电路芯片布置在芯片安装面上并且通过封装结构通信耦连到存储器。加强微结构布置在开口中并且耦连到封装结构。

附图说明

因此，可以详细地理解本发明的上述特征，并且可以参考实施例得到对如上面所简要概括的本公开更具体的描述，其中一些实施例在附图中示出。然而，应当注意的是，附图仅示出了本发明的典型实施例，因此不应被认为是对其范围的限制，本发明可以具有其他等效的实施例。

图1是具有包括加强微结构的封装衬底的常规经封装的半导体器件的示意性剖视图；

图2是根据本发明的实施例的、用于具有配置为接收加强微结构的开口的封装衬底的衬底结构的示意性剖视图；

图3是根据本发明的实施例的、具有配置有加强微结构的封装衬底的经封装的半导体器件的示意性剖视图；

图4阐述了根据本发明的实施例的、用于形成具有加强微结构的封装衬底的方法的流程图；以及

图5示出了其中可以实现本发明的一个或多个实施例的计算设备。

为了清晰起见，同样的参考数字已经在适用的地方用来指明各图之间公共的同样的元件。应预期到的是，一个实施例的特征可以包含在其他实施例中而无需进一步陈述。

具体实施方式

本发明的一个实施例提供在封装衬底的芯片安装面下耦连到封装衬底的加强微结构，其与常规封装衬底相比较更耐翘曲。通过较大加强微结构和在加强微结构和封装衬底之间增加接触面积而不增加经封装的芯片的总高度来获得对翘曲的较好控制。随着加强微结构的底部在封装衬底的芯片安装面下延伸，加强微结构的横截面可选择为增强加强微结构的扭转刚度并且因此为封装衬底提供较好翘曲控制。在一些实施例中，芯片安装面中的开口可以向下延伸贯穿封装衬底的多个积层，以将加强微结构直接附接到核心层。本发明的实施例允许利用较大加强微结构来控制封装衬底的翘曲而不增加由加强微结构所利用的封装衬底的芯片安装面上的占用面积（footprint）。

在另一个实施例中，黏附剂可将加强微结构的侧面结合到开口的侧壁。例如，可将粘合剂应用到加强微结构的底面和侧面以及封装衬底的开口的底壁和侧壁二者，以通过增加在微结构和封装衬底之间的结合表面积以及还通过将两个结合面定向在不同平面例如正交平面中来改善封装的平面性。

图2是根据本发明的实施例的、衬底结构200的剖视图。衬底结构200包括阻焊层305、积层215以及核心层220。积层215包括用来形成在衬底结构200的芯片安装面110和底面120之间的导电通路164的一个或多个导电（例如铜）层210和一个或多个介电层212。形成在衬底结构200的芯片安装面110和底面120之间的多个导电通路164为安装在衬底结构200的IC芯片以及衬底结构200安装到的面提供电路，衬底结构200安装到例如PCB上。尽管为了避免绘图混乱，图2中示出两个导电通路164，但是可以存在附加的导电通路。在一些实施例中，多于一个IC芯片可以安装或电耦连到衬底结构200的芯片安装面110，所述衬底结构200具有贯穿衬底结构而布置的、配置为在布置在芯片安装面110上的集成电路芯片和底面120之间提供电连接的导电通路164。阻焊层305用来防止在焊料球和微凸块与贯穿图3中所见、随后下文所描述的衬底结构125而形成的导电通路164之间的短路连接。

继续参考图2，核心层220可由在其上形成一个或多个积层215的刚性并热绝缘材料来制作。存在用于制造拥有衬底结构200所期望的必要的机械强度、电性质以及令人满意的低热传导性的核心层220和积层215的若干适合的材料。这类材料包括FR-2和FR-4，其是传统的基于环氧的压层板（epoxy-based laminate）以及来自三菱瓦斯化学（Mitsubishi Gas andChemical）的松脂基双马来酰亚胺三嗪树脂（resin-based Bismaleimide-Triazine(BT)）。

开口250形成在衬底结构200的顶部中，近似芯片安装面110的周长。开口250可以以任何适合的方式在衬底结构200中形成，例如通过移除芯片安装面110的一部分或通过选择性沉积芯片安装面110来形成开口等等。开口250具有配置为接收加强微结构的几何形状，如下文关于图3所讨论的。

在图2描绘的实施例中，开口250具有侧壁251和底面252。底面252经配置使得加强微结构的底部（如图3所示）凹入芯片安装面110以下。开口250的深度可延伸贯穿积层215中的一个或多个，并且甚至可以向下延伸到核心层220。也就是说，开口250的底面252可以是核心层220的顶部的裸露的部分。在图2的示范性开口中，开口250贯穿芯片安装面110以及积层215中的一个或多个，但并不使核心层220裸露。应预期到的是，开口250的深度和位置可以是衬底结构200的一个或多个位置。

图3是具有耦连到衬底结构200的IC芯片107和加强微结构351的经封装的半导体器件320的剖视图。布置在衬底结构200的开口250中的加强微结构351的至少一部分凹入芯片安装面110以下。在图3中示出的示例中，衬底结构200包括布置在积层215内或在积层215和核心层220之间的可选的接地参考平面330。在图3描绘的实施例中，开口250的底面252由接地参考平面330的裸露的部分限定。

加强微结构351可由刚性材料制作，所述刚性材料诸如不锈钢、铝等等。加强微结构351包括经调整大小以至少部分地适合放置在开口250内使得在加强微结构351和衬底结构200之间几乎不存在空隙或更多空隙的基部（base）302。在一个实施例中，基部302可配置为环350。在另一个实施例中，基部302包括在IC芯片107上延伸的盖360（虚线示出）。在其中加强微结构351包括盖360的实施例中，可选非气态传热介质362（虚线示出）可在盖360和IC芯片107之间提供导热桥，使得加强微结构351起到散热器的作用。

基部302具有与开口250紧密配合的几何形状并且可以结合到衬底结构200。在图3描绘的实施例中，基部302具有内侧壁304、底面306以及顶面333。基部302的底面306布置在开口250中并且凹入芯片安装面以下。基部302的顶面333可以与芯片安装面110共面，如图3所示。可替代地，基部302的顶面333可以布置在芯片安装面110以下，如虚线332所示，或者可以布置在芯片安装面110以上，如虚线331所示。一般地，在基部302的底面306和顶面333之间的距离越大，加强微结构351将越具刚性，并且因此封装衬底300与常规结构相比较将相对应地更耐翘曲。

加强微结构351可经由粘合剂364耦连到衬底结构。粘合剂364可选地可以用来大致填满在加强微结构351和衬底结构200之间存在的任何空隙。在一个实施例中，粘合剂364将加强微结构基部302的底面306结合到开口250的底面252。粘合剂364可以是任何适合的黏附剂，例如环氧树脂（epoxy）。粘合剂364的性质可以是工程学的以还提供附加益处。例如，粘合剂364可以是介电或绝缘材料，使得加强微结构351与衬底结构200内的导体电隔离。在另一个实施例中，粘合剂364可以是提供从衬底结构200内的电接地到加强微结构351的电连接的导电材料。

在另一个实施例中，粘合剂364将加强微结构基部302的内侧壁304结合到开口250的侧壁251。因为在加强微结构基部302的内侧壁304和开口250的侧壁251之间的结合界面一般垂直于衬底结构200的平面而延伸，所以对衬底结构200的翘曲的阻力相对于仅在平行于芯片安装面110的平面结合到衬底结构200的加强微结构极大地增加。此外，在图3描绘的实施例中，在加强微结构基部302的内侧壁304和开口250的侧壁251之间的结合界面是大致圆柱形的，这进一步增加了翘曲阻力。

在又一个实施例中，粘合剂364将加强微结构基部302的底面306和内侧壁304结合到开口250的底面252和侧壁251，因此显著增加了在加强微结构基部302和衬底结构200之间的结合界面的表面积。结合界面的经增加的表面积进一步增加对衬底结构200的翘曲的阻力。

在一个实施例中，加强微结构351延伸到衬底结构200中并且结合到接地参考平面330。加强微结构351和粘合剂364可以是导电的，以将加强微结构351电耦连到接地参考平面330，这将加强微结构351置于与接地参考平面330相同参考电位上。

在一个实施例中，当与图1中示出的常规加强微结构的剖面相比较时图3中，加强微结构351具有较大剖面面积。如上文所讨论的，常规加强微结构的剖面和断面的面积由用于芯片安装界面上的开口和衬底结构200内的电通路164的设计容差来决定。开口250被调整大小并放置以不干扰其他芯片封装功能。加强微结构351结合到衬底结构200。加强微结构351的剖面面积越大，在加强微结构351和衬底结构200之间的结合越强，封装衬底300对翘曲的阻力越大。在一个实施例中，环350延伸到衬底结构200中，并向下到接地参考平面330。环350在它的底面和侧面结合到衬底结构200。

图4阐述了根据本发明的实施例的、用于形成诸如上文所描述的封装衬底300的封装衬底的方法400的流程图。方法400开始于步骤402，在所述步骤402开口沿衬底结构的周长形成在一个或多个层中。开口形成在衬底结构中，使得开口的底面凹入衬底结构的芯片安装面以下。开口可在衬底结构的制作期间形成在层的累积中。可替代地，衬底结构的开口可通过材料移除工艺来形成，诸如刻蚀或铣削衬底。开口可延伸到衬底结构的第一层中或贯穿衬底结构的多个层，例如向下延伸到核心层。在一个实施例中，开口可通过湿法刻蚀或等离子体刻蚀工艺来移除裸露的芯片安装面的未掩蔽的部分来形成。可替代地，可以使用其他适合的技术来形成开口。

开口可设计为使衬底结构的经确定的层裸露。例如，开口可贯穿焊料层而形成。开口可贯穿积层的一个或多个层而形成。开口可贯穿积层以使核心层裸露来形成。开口可以形成为使衬底结构内的接地平面裸露。

在步骤403，加强微结构布置在开口中并且使用粘合剂附着到衬底结构。加强微结构结合到开口的底面或侧壁中的至少一个。加强微结构基部在一定程度上固定到衬底结构以提供强衔接力或结合力。加强微结构到衬底结构的强结合力提供增强衬底结构耐翘曲的能力的刚性。

由于本发明的加强微结构允许基部利用超过常规设计的经增加的材料厚度，所以较大力矩可能被抵消。因此，加强微结构允许衬底结构更薄，与此同时维持刚性，并且不牺牲IC芯片安装需要的安装面上的表面积。此外，通过至少部分地将加强微结构埋入芯片安装面以下，可以增加加强微结构基部的材料厚度而不影响经封装的IC的总高度。

图5示意性地示出了其中可以实现本发明的一个或多个实施例的计算设备500。计算设备500包括根据如上文所描述的本发明的实施例配置的经封装的半导体器件320。计算设备500包括耦连到经封装的半导体器件320的存储器510。计算设备500可以是台式计算机、膝上型计算机、智能电话、数字平板电脑、个人数字助理或其他技术上可行的计算设备。存储器510可包括易失性、非易失性、和/或可移动存储器元件，诸如随机存取存储器（RAM）、只读存储器（ROM）、磁性或光学硬盘驱动器、闪存驱动器等等。因为经封装的半导体器件320以耐翘曲的方式制作，所以计算设备500的可靠性和性能得到增强。

总而言之，本发明的实施例阐述了具有延伸贯穿衬底结构的至少一个层来接受加强微结构的开口的半导体封装衬底。因为加强微结构减少衬底结构的潜在翘曲而不增加由常规加强微结构所利用的占用面积，所以甚至可以在较小封装衬底中维持衬底结构的经增强的平面性。此外，某些实施例提供加强微结构电耦连到接地参考平面，从而使安装在衬底结构上的IC芯片免受不需要的电荷。

尽管前述是针对本发明的实施例，但是可以设计本发明的其他和进一步的实施例而不脱离本发明的基本范围，并且本发明的范围由下面的权利要求来确定。

Claims (10)

1.一种封装衬底，包括：

具有芯片安装面和底面的封装结构，所述封装结构具有形成在所述芯片安装面和所述底面之间的多个导电路径，所述导电路径配置为在布置在所述芯片安装面上的集成电路芯片和所述底面之间提供电连接，所述封装结构具有形成在所述芯片安装面中、近似所述封装结构的周长的开口；以及

加强微结构，其布置在所述开口中并且耦连到所述封装结构。

2.根据权利要求1所述的封装衬底，其中所述加强微结构结合到所述开口的底面。

3.根据权利要求1所述的封装衬底，其中所述加强微结构结合到所述开口的侧壁。

4.根据权利要求1所述的封装衬底，其中所述加强微结构延伸到所述芯片安装面以上。

5.根据权利要求1所述的封装衬底，其中所述芯片安装面在阻焊层上，并且所述开口延伸贯穿所述阻焊层。

6.根据权利要求1所述的封装衬底，进一步包括：

安装在所述芯片安装面上的集成电路芯片。

7.根据权利要求1所述的封装衬底，其中所述加强微结构是环。

8.根据权利要求1所述的封装衬底，其中所述封装结构进一步包括：

布置在所述封装结构的所述芯片安装面和所述底面之间的接地参考平面层，其中所述接地参考平面层与所述加强微结构接触。

9.根据权利要求1所述的封装衬底，进一步包括将所述加强微结构耦连到所述封装结构的介电粘合剂。

10.根据权利要求1所述的封装衬底，进一步包括将所述加强微结构耦连到所述封装结构的导电粘合剂。

Images