[go: up one dir, main page]

TW201121007A - Semiconductor device including encapsulation layer for encapsulating semiconductor chip and post and manufacturing method thereof - Google Patents

Semiconductor device including encapsulation layer for encapsulating semiconductor chip and post and manufacturing method thereof Download PDF

Info

Publication number
TW201121007A
TW201121007A TW099121655A TW99121655A TW201121007A TW 201121007 A TW201121007 A TW 201121007A TW 099121655 A TW099121655 A TW 099121655A TW 99121655 A TW99121655 A TW 99121655A TW 201121007 A TW201121007 A TW 201121007A
Authority
TW
Taiwan
Prior art keywords
wiring
insulating film
layer
semiconductor device
pillar
Prior art date
Application number
TW099121655A
Other languages
English (en)
Inventor
Hiroyasu Jobetto
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of TW201121007A publication Critical patent/TW201121007A/zh

Links

Classifications

    • H10W70/614
    • H10W70/09
    • H10W70/093
    • H10W70/095
    • H10W70/635
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H10W70/60
    • H10W72/0198
    • H10W72/073
    • H10W72/07307
    • H10W72/07338
    • H10W72/241
    • H10W72/29
    • H10W72/354
    • H10W72/874
    • H10W72/9413
    • H10W74/019
    • H10W90/701
    • H10W90/734
    • H10W99/00

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

201121007 六、發明說明: 【發明所屬之技術領域】 本發明係關於一種半導體裝置及其製造方法,尤指一 種形成半導體裝置之連通孔內的導體及其製造方法。 【先前技術】 在日本特開2008_42063號公報揭示藉由在基板形成導 通孔,並在導通孔塡充導體,而取得安裝於基板之一面的 半導體晶片之電極與形成於基板另一面之外部電極的電性 連接者。 再者,因爲將半導體晶片安裝於基板上,基板之厚度 導致半導體裝置整體變厚。因此,嘗試將半導體晶片安裝 於絕緣膜上。絕緣膜單體則由於絕緣膜變形,因此係在將 絕緣膜支撐於支撐基材的狀態下,在其絕緣膜上安裝半導 體晶片。而後,在其絕緣膜上模塑成形封裝層後,以蝕刻 等除去基材。其後,藉由在絕緣膜形成貫穿至半導體晶片 之電極的導通孔後,在導通孔內設置導體,或是使連通孔 貫穿於絕緣膜及封裝層後,在連通孔之壁面設置導體之鍍 層,而進行層間連接。而後,在絕緣膜或封裝層之表面將 配線圖案化。 但是,在連通孔之壁面實施導體之鍍層情況下,存在 既費時且成本高的問題。 本發明之課題係迅速且廉價地形成半導體裝置之連通 孔內的導體。 -4- 201121007 【發明内容】 一種半導體裝置具備:半導體晶片,係具有電極;第 1絕緣膜,係設置與電極電性連接之第1配線’並在一面 固定半導體晶片;第2絕緣膜’係與第1絕緣膜之固定半 導體晶片的面相對配置’並設置第2配線;柱’係由設於 第1絕緣膜與第2絕緣膜相對面之一方’且爲半導體晶片 之側方,而電性連接第1配線與第2配線之導體而構成; 及封裝層,係封裝設於第1絕緣膜與第2絕緣膜間之半導 體晶片及柱。因此’可迅速且廉價地形成半導體裝置之連 通孔內的導體。 本發明一個樣態提供—種半導體裝置,其具備:半導 體晶片(11),係具有電極(12);柱(40);封裝層(70),係封 裝前述半導體晶片(11)及前述柱(40);第1配線(33),係設 於前述封裝層(70)之一面,並與前述電極(12)及前述柱(4 0) 電性連接;及第2配線(83),係設於前述封裝層(7 0)之另一 面,並與前述柱(40)電性連接;且具有電性連接前述第1 配線(3 3、36)與前述柱(40)之導通孔導體(101)、及電性連 接前述第2配線(83)與前述柱(40)之導通孔導體(102)的至 少任何一個,前述柱(40)在前述柱(40)與前述導通孔導體彼 此接觸之界面的面積比前述導通孔導體在前述界面之面積 大。 本發明之其他樣態提供一種半導體裝置之製造方法, 係以封裝層(70)封裝具有電極(12)之半導體晶片(11)與柱 (40);在前述封裝層(7 0)之一面形成與前述電極(12)電性連 201121007 接之第1配線(33);及在前述封裝層(70)之另一面形成第2 配線(83),並藉由前述柱(40)電性連接前述第1配線(3 3)與 前述第2配線(83)。 採用本發明可使在半導體裝置之表面配線的自由度提 高。 【實施方式】 以下,就用於實施本發明之適合形態,使用圖式作說 明。但是以下所述之實施形態係爲了實施本發明而作了技 術上適合之各種限定,不過本發明之範圍並非限定於以下 之實施形態及圖示例者。 <第1種實施形態> 第1圖係本發明第1種實施形態之半導體裝置1 A的剖 面圖。該半導體裝置1A係封裝有半導體構成體10者。半 導體構成體10具備半導體晶片11及複數個電極12。半導 體晶片11係在矽基板之半導體基板上設置積體電路者。複 數個電極12設於半導體晶片11之下面。電極12係由銅而 構成者。另外,電極12亦可爲配線之一部分。 如第1圖所示’半導體構成體10之下面藉由接著樹脂 層20而接著於第1絕緣膜30的上面。接著樹脂層20由環 氧系樹脂之熱硬化性樹脂而構成,且具有絕緣性。接著樹 脂層20未予以纖維強化。 第1絕緣膜3 0係纖維強化樹脂膜。具體而言,第1絕 緣膜30由玻璃布基材環氧樹脂、玻璃布基材聚醯亞胺樹脂 及其他玻璃布基材絕緣性樹脂複合材料而構成。 201121007 第1絕緣膜30及接著樹脂層20上’在與電極12對應 之位置分別形成有導通孔3 1、2 1。此外,在第1絕緣膜3 0 之上面,與半導體構成體10鄰接而形成由導體構成之複數 個柱4〇。第1絕緣膜30上’在與複數個柱40對應之位置 分別形成導通孔3 2。 在第1絕緣膜30之下面’與塡充於導通孔21、31、 3 2之導體一體地設有下層配線(第1配線)3 3。下層配線 33使電極12與柱40導通。 下層配線33藉由下層外護層60被覆。在下層外護層 60中重疊於下層配線33之接觸焊墊34的部分形成開口 61。接觸焊墊34上形成焊錫凸塊等。 在第1絕緣膜30之上面設有封裝半導體構成體10及 柱40之封裝層70。封裝層70由環氧系樹脂、聚醯亞胺系 樹脂及其他絕緣性樹脂而構成。封裝層7 0宜由含有塡料之 熱硬化性樹脂(例如環氧樹脂)而構成。另外,封裝層70 並非如玻璃布基材絕緣性樹脂係予以纖維強化者,不過亦 可爲由纖維強化樹脂而構成者。 在封裝層70之上面設有第2絕緣膜80。第2絕緣膜 80係纖維強化樹脂膜。具體而言,第2絕緣膜80由玻璃 布基材環氧樹脂、玻璃布基材聚醯亞胺樹脂及其他玻璃布 基材絕緣性樹脂複合材料而構成。 第2絕緣膜80及封裝層7〇上,在與複數個柱4〇對應 之位置分別形成導通孔8 1、7 1。 在第2絕緣膜80之上面,與塡充於導通孔81、71之 201121007 導通孔導體1〇2~體地設有上層配線83。上層配線83與 柱40導通。柱40在柱40與導通孔導體101,102彼此接觸 之界面的面積,比導通孔導體101,102在界面之面積大。 上層配線83藉由上層外護層90被覆。在上層外護層 90中重疊於上層配線83之接觸焊墊84的部分形成開口 91 〇 另外,在開口 61,91內,亦可在接觸焊墊34, 84之表 面形成鍍層(例如由金鍍層構成之單鏟層、由鎳鍍層與金 鍍層構成之雙鍍層等)。 下層配線33、上層配線83及柱40由銅或鎳或銅與鎳 之積層體而構成。另外,下層配線33、上層配線83及柱 40亦可由其他金屬構成。 其次,就半導體裝置1A之製造方法作說明。首先如第 2圖所示,在由金屬構成之第1基材1〇1上依序積層第1 絕緣膜30及金屬層41,並藉由熱壓合成形而如第3圖所 示地一體化。 第1基材101係爲了容易處理第1絕緣膜30而設的載 體,具體而言係銅箔。金屬層41由與柱40相同材料而構 成。 如此準備之第1絕緣膜30及金屬層41的尺寸,成爲 藉由切割而取得複數個第1圖所示之半導體裝置1A的尺 寸。此外,第1基材101之尺寸亦可比第1絕緣膜30及金 屬層41之尺寸大。 其次,藉由蝕刻金屬層41,如第4圖所示地形成圓錐 201121007 台形狀之柱40。其次如第5圖所示,在第1絕緣膜3 0之 上面且在柱40間之位置塗布接著樹脂層20,並將半導體 構成體1 〇面朝下接合於其上面。具體而言,係藉由印刷法 或配料機法塗布非導電性膏(NCP; Non-Conductive Paste) 後,或是預先供給非導電性膜(NCF;Non-ConductiveFilm) 後,使半導體構成體1 〇之下面朝向非導電性膏或非導電性 膜下降而加熱壓合。非導電性膏或非導電性膜硬化而成爲 r 接著樹脂層20。 其次,如第6圖所示,準備在由金屬構成之第2基材 1 02的一面形成第2絕緣膜80,並且準備熱硬化性樹脂片 70a。第2基材102之材料與第1基材101之材料相同,第 2絕緣膜8 0之材料與第1絕緣膜3 0之材料相同。熱硬化 性樹脂片70a係使環氧系樹脂、聚醯亞胺系樹脂及其他熱 硬化性樹脂含有塡料,而將其熱硬化性樹脂在半硬化狀態 下形成板狀者。 其次,如第6圖所示,在柱40上放置熱硬化性樹脂片 7〇a,在熱硬化性樹脂片70a及半導體構成體10之上,使 第2絕緣膜80側在下而放置第2基材102,並將此等夾入 —對熱盤103, 104之間。而後,藉由熱盤103, 104熱壓合 第1基材101、第1絕緣膜30、熱硬化性樹脂片70a、第2 絕緣膜80及第2基材102。藉由加熱加壓而在第2絕緣膜 80與第1絕緣膜30之間壓縮熱硬化性樹脂片70a而硬化, 如第7圖所示地形成封裝半導體構成體1〇及接著樹脂層 20之封裝層70。 201121007 其次’如第8圖所示,藉由蝕刻(例如化學蝕刻 式蝕刻)而除去第1基材1〇1及第2基材102。即使 基材101,102’仍可藉由封裝層70、第2絕緣膜80及 絕緣膜30之積層構造確保充分之強度。此外,由於除 製程中必要之基材101, 102,因此可減少完成之半導 置1A的厚度。 其次’藉由從第1絕緣膜3 0側照射雷射光至電| 及柱40露出於與電極12及柱40對應之位置,而如第 所示地在第1絕緣膜30及接著樹脂層20形成導通孔 3 1、3 2。此外,從第2絕緣膜8 0側照射雷射光於與ί 對應之位置,而在第2絕緣膜80及封裝層70形成導 81、 71。 雷射宜使用碳酸氣體雷射(C02雷射)。因爲下 緣膜3 0係由纖維強化樹脂而構成。另外,形成導通孔 32、81後,亦可藉由紫外線雷射(UV雷射)或低輸 CO雷射而形成導通孔21、71。 其次,在導通孔21、31、32、71、81內實施除膠 理。 其次,如第1〇圖所示,藉由依序進行無電解電 理、電鍍處理,而在第2絕緣膜80及第1絕緣膜30 個表面形成金屬電鍍膜35、85。此時,導通孔21、3] 藉由金屬電鍍膜35之一部分掩埋,並且導通孔71,81 金屬電鍍膜85之一部分掩埋。 其次,如第1 1圖所示,藉由光微影法及蝕刻法將 、濕 除去 第1 去在 體裝 1 12 9圖 21、 主40 通孔 層絕 3 1、 出之 渣處 鍍處 的整 、32 藉由 金屬 -10- 201121007 電鍍膜35、85圖案化,而將金屬電鑛冑35加工於下層配 線33,並將金屬電鍍膜85加工於第2配線83。另外,亦 可不藉由上述之減去法進行下層配線33及第2配線㈠的 圖案化’ Μ由部分力嶋或是完全力咖㈣下層配線 3 3及第2配線8 3之圖案化。 其次,如第12圖所示,在第1絕緣膜3〇之表面上及 下層配線3 3上印刷樹脂材料,藉由使其樹脂材料硬化而將 下層外護層60圖案化。同樣地,在第2絕緣膜8〇之表面 上及第2配線83上將上層外護層90圖案化。藉由下層外 護層60及上層外護層90之圖案化而形成開口 61,91,焊 墊34,84在開口 61,91內露出。 另外’亦可在第1絕緣膜3 0、下層配線3 3、第2絕緣 膜80及第2配線83之整個表面,藉由浸塗法或旋塗法塗 布感光性樹脂,並藉由曝光及顯影而將下層外護層60及上 層外護層90圖案化。 其次,在開口 61,91內,進行藉由無電解電鍍法使金 鍍層或鎳鍍層及金鍍層生長於焊墊34,84表面的端子處 理。 其次,如第13圖所示,藉由切割處理切成複數個半導 體裝置1Α。另外,亦可在開口 61,91內形成焊錫凸塊。 如此製造之半導體裝置1Α,因爲可在電極12或柱4〇 之範圍,於任意之位置形成導通孔21、31、32、71、81 ’ 所以導通孔21、31、32、71' 81形成位置之自由度局。此 外,因爲接端面微小,所以下層配線3 3或第2配線8 3之 -11- 201121007 自由度高。此外,取代柱4 0而改用IV Η基板情況下,無法 使中間層薄達IV Η基板之厚度以上,不過使用柱4 〇情況 下,可藉由降低柱4 0而將中間層變薄。 <第2種實施形態> 第14圖係本發明第2種實施形態之半導體裝置1Β的 剖面圖。另外,就與第1種實施形態同樣之結構,係註記 相同符號,而省略說明。 本實施形態中,塡充於導通孔21、31之由導體構成的 塡充材料37,與塡充於導通孔32之由導體構成的塡充材 料3 8分離。此外,在第1絕緣膜3 0之上面設有埋入配線 (第1配線)3 6。埋入配線3 6由配線層3 6 a與蝕刻障壁層 3 6b構成,且一端設於與電極12對應之位置,另一端設於 與柱40對應之位置。 第15圖係埋入配線36之平面圖。如第15圖所示,埋 入配線36中,在形成導通孔21之部分形成貫穿孔36c。 塡充材料37與塡充材料38藉由埋入配線36而導通。 在第1絕緣膜30之下面,設有與塡充劑38 —體形成 之接觸焊墊34,接觸焊墊34形成焊錫凸塊39。 其次,就半導體裝置1B之製造方法作說明。首先,在 金屬層41上依序積層蝕刻障壁層36b及成爲配線層36a之 金屬層,藉由圖案化而如第1 6圖所示地形成埋入配線3 6 » 金屬層41係由與配線層36a相同之金屬構成。 其次,如第17圖所示,在第1基材101上積層第1絕 緣膜30,並且將形成埋入配線36之面朝向第1絕緣膜30 -12- 201121007 側而積層金屬層41。其後藉由熱壓合成形如第i 地一體化時’埋入配線36埋入第1絕緣膜30。 其次,藉由蝕刻金屬層41,如第19圖所示 4 〇。此時,因爲有蝕刻障壁層3 6 b,所以配線層3 其次’如第20圖所示,在埋入配線3 6之形 3 6c的部分塗布接著樹脂層20,並且以在其上電稻 置於貫穿孔36c之上部的方式,面朝下接合半導 10° 其次,準備在由金屬構成之第2基材102的 第2絕緣膜80者,並且準備熱硬化性樹脂片70a 第21圖所示,在柱40之上放置熱硬化性樹脂片 在熱硬化性樹脂片7〇a及半導體構成體1 〇之上, 緣膜80側在下而放置第2基材1 02,將此等夾入 103,104之間。而後,藉由熱盤103,104熱壓合 101、第1絕緣膜30、熱硬化性樹脂片70a、第 80及第2基材102。藉由加熱加壓而在第2絕緣蹈 1絕緣膜3 0之間壓縮熱硬化性樹脂片70a,並使 而如第22圖所示地形成封裝半導體構成體10及 層20之封裝層70。 其次,如第2 3圖所示,藉由蝕刻(例如化學 式蝕刻)而除去第1基材1〇1及第2基材102。 基材101,102,仍可藉由封裝層7〇、第2絕緣膜 絕緣膜30之積層構造而確保充分的強度。此外’ 在製程中必要之基材101,102,因此可使完成之 8圖所示 地形成柱 6 a殘留。 成貫穿孔 ί 1 2係配 體構成體 一面形成 。而後如 70a,並 使第2絕 一對熱盤 第1基材 2絕緣膜 i 80與第 其硬化, 接著樹脂 蝕刻、濕 即使除去 80及第1 由於除去 半導體裝 -13- 201121007 置1 B的厚度變薄。 其次,藉由從第1絕緣膜3 0側照射雷射至電極1 2及 埋入配線36露出於埋入配線36之兩端部’而如第24圖所 示地在第1絕緣膜30及接著樹脂層20中形成導通孔21、 31、32。此時,如第25圖所示,使用埋入配線36作爲遮 罩,僅在雷射光L通過貫穿孔3 6c之部分形成導通孔2 1。 同樣地,從第2絕緣膜80側照射雷射於與柱40對應 之位置,而在第2絕緣膜80及封裝層70形成導通孔81、 7 1 〇 其次,在導通孔21、31、32、71、81內實施除膠渣處 理。 其次,如第26圖所示,藉由依序進行無電解電鍍處 理、電鍍處理,而在第2絕緣膜80及第1絕緣膜30的整 個表面形成金屬電鍍膜35、85。此時,導通孔21、31、32 藉由金屬電鏟膜35之一部分掩埋,並且導通孔71,81藉由 金屬電鍍膜85之一部分掩埋。 其次’藉由光微影法及蝕刻法將金屬電鍍膜35、85圖 案化’如第27圖所示,將金屬電鍍膜35加工於塡充材料 37、38’並將金屬電鍍膜85加工於第2配線83。另外, 亦可不藉由上述之減去法進行塡充材料37、38及第2配線 83的圖案化,而藉由部分加成法或是完全加成法進行塡充 材料37、38及第2配線83之圖案化。 其後’在第1絕緣膜30之表面上及塡充材料37、38 上印刷樹脂材料’ _由使其樹脂材料硬化而將下層外護層 -14- 201121007 60圖案化。同樣地,在第2絕緣膜80之表面上及第2配 線83上將上層外護層90圖案化。藉由下層外護層60及上 層外護層90之圖案化而形成開口 61,91,接觸焊墊34, 84 在開口 61,91內露出。 另外,亦可在第1絕緣膜3 0、下層配線3 3、第2絕緣 膜80及第2配線83之整個表面,藉由浸塗法或旋塗法塗 布感光性樹脂,並藉由曝光及顯影而將下層外護層60及上 層外護層90圖案化。 其次,在開口 61, 91內,進行藉由無電解電鍍法使金 鍍層或鎳鍍層、金鍍層生長於焊墊34, 84表面的端子處理。 其次,如第28圖所示,藉由切割處理切成複數個半導 體裝置1B。另外,亦可在開口 61,91內形成焊錫凸塊。 本寘施形態中,亦因接端面微小,所以下層配線3 3或 第2配線83之自由度高。此外,由於埋入配線36之貫穿 孔36c成爲形成導通孔21時之遮罩,因此可精確形成導通 孔21。 <變形例1 > 另外,如第29圖所示,亦可形成在第2絕緣膜80之 下面設埋入配線(第2配線)86,並藉由塡充於導通孔71、 81之由導體構成的塡充材料87使柱40與埋入配線86導 通,並且與塡充於第2絕緣膜80所設之導通孔82的導體 一體地設置第2配線83之構造的半導體裝置1C。 埋入配線86由配線層86a與触刻障壁層86b而構成。 在第2絕緣膜80形成埋入配線86之方法’與在第1絕緣 -15- 201121007 膜30之下面形成埋入配線36之方法相同。導通孔7i係將 埋入配線86之貫穿孔86c作爲遮罩而形成。 <變形例2 > 或是如第30圖所示’亦可將柱40設於第2絕緣膜80 之下面’並且在與埋入配線36之導通孔32相同的位置設 貫穿孔36d’將埋入配線36之貫穿孔36d作爲遮罩而在封 裝層70形成導通孔72,並在導通孔72塡充塡充材料38。 藉由將貫穿孔36d作爲遮罩,可精確形成導通孔72。 <第3種實施形態> 第31圖係本發明第3種實施形態之半導體裝置1E的 剖面圖。另外,就與第2種實施形態同樣之結構,係註記 相同符號,而省略說明。 本實施形態中,係在第2絕緣膜80之下面設有柱40。 此外,埋入配線3 6之一端延伸至柱4 0之下部,在柱4 0之 下部且導通孔32之上部設有貫穿孔3 6d。 在封裝層70,於貫穿孔36d之上部且柱40之下部設 有導通孔72 »在導通孔72、32及貫穿孔36d塡充塡充材 料3 8。 在第2絕緣膜80之下面設有埋入配線86。埋入配線 86由配線層86a與蝕刻障壁層86b構成,且一端設於與柱 40對應之位置,另一端設於半導體構成體10之上部。在 第2絕緣膜80之下面形成埋入配線86之方法,與在第1 絕緣膜3 0之下面形成埋入配線3 6之方法相同。 第2絕緣膜80設有從上面貫穿至埋入配線86之半導 -16- 201121007 體構成體10側的端部之導通孔82,並在第2絕緣膜80之 上面與塡充於導通孔82之導體一體地設有第2配線83。 其次,就半導體裝置1B之製造方法作說明。首先,與 第2實施例同樣地,如第32圖所示,對第1基材101與形 成埋入配線3 6之第1絕緣膜3 0的積層體,在埋入配線3 6 之形成貫穿孔36c的部分塗布接著樹脂層20,並以在其上 電極12係配置於貫穿孔36c之上部的方式,而面朝下接合 半導體構成體1 0。 其次,準備第2基材102與形成埋入配線86及柱40 之第2絕緣膜80的積層體,並且準備熱硬化性樹脂片70a。 而後如第33圖所示,以在半導體構成體10之間放置熱硬 化性樹脂片70a,在熱硬化性樹脂片70a之上配置柱40之 方式,使第2絕緣膜80側在下而放置第2基材102,將此 等夾入一對熱盤103,104之間。而後,藉由熱盤103,104 熱壓合第1基材1〇卜第1絕緣膜30、熱硬化性樹脂片70a、 第2絕緣膜80及第2基材102。藉由加熱加壓而在第2絕 緣膜80與第1絕緣膜30之間壓縮熱硬化性樹脂片70a, 並使其硬化,而如第34圖所示地形成封裝半導體構成體 10及接著樹脂層20之封裝層70。 其次,如第3 5圖所示,藉由蝕刻(例如化學蝕刻、濕 式蝕刻)而除去第1基材101及第2基材102。即使除去 基材101,102,仍可藉由封裝層70、第2絕緣膜80及第1 絕緣膜30之積層構造而確保充分的強度。此外,由於除去 在製程中必要之基材101,102,因此可使完成之半導體裝 -17- 201121007 置1E的厚度變薄。 其次,藉由從第1絕緣膜3 0側照射雷射至電極1 2、 柱40及埋入配線36露出於埋入配線36之兩端部’而如第 36圖所示地在第1絕緣膜30、接著樹脂層20及封裝層70 形成導通孔21、31、32、72。此時’係使用貫穿孔36c作 爲形成導通孔21時之遮罩,並使用貫穿孔36d作爲形成導 通孔72時之遮罩。 同樣地,從第2絕緣膜8 0側照射雷射於與埋入配線 86之端部對應的位置,而在第2絕緣膜80形成導通孔82。 其次,在導通孔21、31、32、82內實施除膠渣處理。 其次,藉由依序進行無電解電鍍處理、電鍍處理,而 在第2絕緣膜80及第1絕緣膜30的整個表面形成金屬電 鍍膜35、85。此時,導通孔21、31、32、72藉由金屬電 鑛膜35之一部分掩埋’並且導通孔82藉由金屬電鍍膜85 之一部分掩埋。 其次’如第37圖所示’藉由光微影法及蝕刻法將金屬 電鍍膜35、85圖案化,將金屬電鍍膜35加工於塡充材料 37、38,並將金屬電銨膜85加工於第2配線83。另外, 亦可不藉由上述之減去法進行塡充材料37、38及第2配線 83的圖案化,而藉由部分加成法或是完全加成法進行塡充 材料37、38及第2配線83之圖案化。 其後’如第38圖所示’在第1絕緣膜3〇之表面上及 塡充材料3 7、3 8上印刷樹脂材料,藉由使其樹脂材料硬化 而將下層外護層60圖案化。同樣地,在第2絕緣膜8〇之 -18- 201121007 表面上及第2配線83上將上層外護層90圖案化。藉由下 層外護層60及上層外護層90之圖案化而形成開口 61, 91,焊墊34, 84在開口 61,91內露出。 另外,亦可在第1絕緣膜30、下層配線33、第2絕緣 膜80及第2配線83之整個表面,藉由浸塗法或旋塗法塗 布感光性樹脂,並藉由曝光及顯影而將下層外護麿60及上 層外護層90圖案化。 其次,在開口 61,91內,進行藉由無電解電鍍法使金 鍍層或鎳鍍層、金鍍層生長於焊墊34, 84表面的端子處理。 其次,如第39圖所示,藉由切割處理切成複數個半導 體裝置1Ε»另外,亦可在開口 61,91內形成焊錫凸塊。 本實施形態中,亦因接端面微小,所以下層配線3 3或 第2配線8 3之自由度高。此外,由於埋入配線3 6之貫穿 孔3 6c、3 6d成爲形成導通孔21、72時之遮罩,因此可精 確形成導通孔21、72。 <變形例3 > 以上之實施形態中,亦可使用由可剝離銅箔板構成之 第1基材101A。如第40圖所示,可剝離銅箔板係在由銅 板或厚的銅箔等構成之載體金屬板101c的上面形成剝離 層l〇lb’並在剝離層101b之上面以電解電鍍形成銅箔i〇ia 者。 使用由可剝離銅箔板構成之第1基材i 0丨A情況下,如 第40圖所示’在形成有銅箔101a之面形成第1絕緣膜3〇, 在第〗絕緣膜30上塗布接著樹脂層20,並在其上以電極 -19- 201121007 12配置於貫穿孔36c之上部的方式而面朝下接合半導體構 成體10。 其次,準備在由金屬構成之第2基材102的一面形成 第2絕緣膜8 0者,並且準備如第6圖所示之熱硬化性樹脂 片70a。而後,在柱40之上放置熱硬化性樹脂片70a,並 在熱硬化性樹脂片70a及半導體構成體1〇之上使第2絕緣 膜80側在下而放置第2基材102,藉由熱壓合此等,如第 41圖所示,形成封裝半導體構成體10及接著樹脂層20之 封裝層70。 其次,如第42圖所示,剝離第1基材101A之載體金 屬板1 〇 1 c。其後,如第43圖所示,藉由蝕刻(例如化學 蝕刻、濕式蝕刻)除去殘留之剝離層l〇lb、銅箔101a及 第2基材102。如此,藉由剝離載體金屬板l〇lc而除去, 可縮短蝕刻製程。 另外,第2基材102亦可使用可剝離銅箔板。 <變形例4 > 此外,亦可取代載體金屬板l〇lc,而使用如第44圖 至第46圖所示之在樹脂層101e的兩面形成銅箔l〇lf、i〇lf 而構成之現有的基板材料lOld。 使用現有之基板材料l〇ld的第1基材101B情況下, 如第44圖所示,在形成銅箔101a之面上形成第1絕緣膜 30,在第1絕緣膜30上塗布接著樹脂層20,並在其上以 將電極12配置於貫穿孔36c之上部的方式而面朝下接合半 導體構成體10。 -20- 201121007 其次,準備在由金屬構成之第2基材102的一面形成 第2絕緣膜80者,並且準備熱硬化性樹脂片7〇a°而後’ 在柱40之上放置熱硬化性樹脂片7〇a ’並在熱硬化性樹脂 片7〇a及半導體構成體10之上使第2絕緣膜80側在下而 放置第2基材102’藉由熱壓合此等’如第45圖所示’形 成封裝半導體構成體10及接著樹脂層20之封裝層70。 其次,如第46圖所示,剝離第1基材101B之基板材 料1 01 d。其後,與第43圖同樣地,藉由蝕刻(例如化學 蝕刻、濕式蝕刻)除去殘留之剝離層1 〇 1 b '銅箔1 0 1 a及 第2基材102。如此,本變形例中,亦可藉由與變形例3 同樣之製程來製造半導體裝置。藉由使用現有之基板材料 101D,具有與現有生產線之整合性高的優點。 另外,第2基材102亦可使用同樣之基板材料。 此外,上述實施形態中,封裝前之半導體構成體10亦 可爲第47A圖至第47C圖之任何一種形狀。 亦即’如第47A圖所示,亦可爲在半導體晶片11之一 面形成絕緣膜13,在其絕緣膜13形成導通孔14,藉由電 極12之一部分掩埋導通孔14之形狀的半導體構成體 1 0 A °絕緣膜1 3係無機絕緣層(例如氧化矽層或氮化矽層) 或樹脂絕緣層(例如聚醯亞胺樹脂層)或此等之積層體。 絕緣膜13係積層體之情況,亦可將無機絕緣層成膜於半導 體晶片11之下面,而樹脂絕緣層成膜於其無機絕緣層之表 面,反之亦可。 再者’如第47B圖所示’亦可爲在電極1 2凸設例如由 -21 - 201121007 銅構成之柱15的形狀之半導體構成體10Β» 或是如第47C圖所示,亦可爲覆蓋電極12及絕緣膜 13之表護層16成膜之形狀的半導體構成體l〇C。此外,即 使如第47B圖地形成柱15之情況,亦可進一步如第47C 圖地藉由表護層1 6覆蓋電極1 2及絕緣膜1.3。該情況下, 柱15亦可藉由表護層16覆蓋,亦可不覆蓋。 【圖式簡單說明】 第1圖係本發明第1種實施形態之半導體裝置1 A的剖 面圖。 第2圖係半導體裝置1A之製造方法的說明圖。 第3圖係半導體裝置1A之製造方法的說明圖。 第4圖係半導體裝置1A之製造方法的說明圖。 第5圖係半導體裝置1A之製造方法的說明圖。 第6圖係半導體裝置1A之製造方法的說明圖。 第7圖係半導體裝置1A之製造方法的說明圖。 第8圖係半導體裝置1A之製造方法的說明圖。 第9圖係半導體裝置1A之製造方法的說明圖。 第10圖係半導體裝置1A之製造方法的說明圖。 第11圖係半導體裝置1A之製造方法的說明圖。 第12圖係半導體裝置1A之製造方法的說明圖。 第13圖係半導體裝置1A之製造方法的說明圖。 第14圖係本發明第2種實施形態之半導體裝置1B的 剖面圖。 第15圖係埋入配線36之平面圖。 -22- 201121007 第16圖係半導體裝置1B之製造方法的說明圖。 第17圖係半導體裝置1B之製造方法的說明圖。 第18圖係半導體裝置1B之製造方法的說明圖。 第19圖係半導體裝置1B之製造方法的說明圖。 第20圖係半導體裝置1B之製造方法的說明圖。 第21圖係半導體裝置1B之製造方法的說明圖。 第22圖係半導體裝置1B之製造方法的說明圖。 第23圖係半導體裝置1B之製造方法的說明圖。 第24圖係半導體裝置1B之製造方法的說明圖。 第25圖係半導體裝置1B之製造方法的說明圖。 第26圖係半導體裝置1B之製造方法的說明圖。 第27圖係半導體裝置1B之製造方法的說明圖。 第28圖係半導體裝置1B之製造方法的說明圖。 第29圖係本發明第1種變形例之半導體裝置1 C的剖 面圖。 第30圖係本發明第2種變形例之半導體裝置1D的剖 面圖。 第3 1圖係本發明第3種實施形態之半導體裝置1 E的 剖面圖。 第32圖係半導體裝置1E之製造方法的說明圖。 第33圖係半導體裝置1E之製造方法的說明圖。 第34圖係半導體裝置1E之製造方法的說明圖。 第35圖係半導體裝置1E之製造方法的說明圖。 第36圖係半導體裝置1E之製造方法的說明圖。 -23- 201121007 第37圖係半導體裝置1Ei製造方法的說明圖。 第38圖係半導體裝置1E之製造方法的說明圖。 第39圖係半導體裝置丨£之製造方法的說明圖。 第40圖係本發明第3種變形例的半導體裝置之製造方 • 法的說明圖。 第41圖係本發明第3種變形例的半導體裝置之製造方 法的說明圖。 第42圖係本發明第3種變形例的半導體裝置之製造方 法的說明圖。 第43圖係本發明第3種變形例的半導體裝置之製造方 法的說明圖。 第44圖係本發明第4種變形例的半導體裝置之製造方 法的說明圖。 第45圖係本發明第4種變形例的半導體裝置之製造方 法的說明圖。 第46圖係本發明第4種變形例的半導體裝置之製造方 法的說明圖。 第4?A圖至第47C圖係顯示其他形態之半導體構成體 的剖面圖。 【主要元件符號說明】 1A-1E 半導體裝置 1〇 半導體構成體 10A 半導體構成體 10B 半導體構成體 -24- 201121007 11 半導體晶片 12 電極 13 絕緣膜 14 導通孔 15 柱 16 表護層 20 接著樹脂層 2 1 導通孔 30 第1絕緣膜 3 1 導通孔 32 導通孔 3 3 下層配線 34 接觸焊墊 3 5 金屬電鍍膜 3 5a 導通孔導體 3 6 埋入配線 3 6a 配線層 3 6b 蝕刻障壁層 3 6c 貫穿孔 3 6d 貫穿孔 3 7 塡充材料 3 8 塡充材料 3 9 焊錫凸塊 40 柱 -25 201121007 4 1 金 60 下 6 1 開 70 封 70a 熱 7 1 導 72 導 80 第 8 1 導 82 導 83 第 84 接 85 金 85a 導 86 埋 86a 配 86b 蝕 86c 貫 87 塡 90 上 9 1 開 10 1 第 1 0 1 A 第 1 0 1 B 第 屬層 層外護層 □ 裝層 硬化性樹脂片 通孔 通孔 2絕緣膜 通孔 通孔 2配線 觸焊墊 屬電鍍膜 通孔導體 入配線 線層
刻障壁層 穿孔 充材料 層外護層 P 1基材 1基材 1基材 -26- 201121007 10 1a 銅箔 10 1b 剝離層 10 1c 載體金屬板 1 0 1 d 基板材料 1 0 1 e 樹脂層 1 0 1 f 銅箱 102 第2基材 103 熱盤 104 熱盤 -27-

Claims (1)

  1. 201121007 七、申請專利範圍: 1. 一種半導體裝置,其具備: 半導體晶片(11),係具有電極(12); 柱(post)(40); 封裝層(7 0),係封裝前述半導體晶片(11)及前述$ (40); 第1配線(3 3),係設於前述封裝層(70)之一面’並 與前述電極(12)及前述柱(40)電性連接;及 第2配線(83),係設於前述封裝層(7 0)之另一面’ 並與前述柱(40)電性連接; 且具有電性連接前述第1配線(33、3 6)與前述柱(40) 之導通孔導體(35 a)、及電性連接前述第2配線(8 3)與前 述柱(40)之導通孔導體(85a)的至少任何一個, 前述柱(40)在前述柱(40)與前述導通孔導體彼此接 觸之界面的面積比前述導通孔導體在前述界面之面積 大。 2. 如申請專利範圍第1項之半導體裝置,其中具備: 第1絕緣膜(3〇),係設於前述封裝層(70)與前述第1 配線(3 3 )之間;及 第2絕緣膜(80)’係設於前述封裝層(70)與前述第2 配線(8 3 )之間。 3. 如申請專利範圍第2項之半導體裝置,其中前述第1配 線(3 3 )係埋入前述第1絕緣膜(3 0)之固定前述半導體晶 片(11)的面。 -28- 201121007 4. 如申請專利範圍第3項之半導體裝置,其中前述第1配 線(33)中,在配置前述半導體晶片(11)之電極(12)的位置 設有貫穿孔。 5. 如申請專利範圍第3或4項之半導體裝置,其中前述第 1配線中,在配置前述柱之位置設有貫穿孔。 6. 如申請專利範圍第1項之半導體裝置,其中前述第2配 線係埋入前述第2絕緣膜之固定前述半導體晶片的面。 7. 如申請專利範圍第6項之半導體裝置,其中前述第2配 線中,在配置前述柱之位置設有貫穿孔。 8. —種半導體裝置之製造方法,其包含: 以封裝層(7〇)封裝具有電極(12)之半導體晶片(11) 與柱(40); 在前述封裝層(70)之一面形成與前述電極(12)電性 連接之第1配線(33);及 在前述封裝層(70)之另一面形成第2配線(83),並 藉由前述柱(40)電性連接前述第1配線(33)與前述第2 配線(8 3 )。 9. 如申請專利範圍第8項的半導體裝置之製造方法,其中 前述半導體晶片(11)與前述柱(40)係形成於第1絕緣膜 (30)上。 10.如申請專利範圍第9項的半導體裝置之製造方法,其中, 在第1基材(101)上形成前述第1絕緣膜(30)及導體 層(41); 在第2基材(102)上形成第2絕緣膜(80); -29- 201121007 將前述導體層(41)圖案化而形成柱(40); 在前述第1絕緣膜(30)之形成有前述柱(40)的面接 著半導體晶片(11); 在前述柱(40)之上部配置熱硬化性樹脂片(70 a),並 且在前述熱硬化性樹脂片(7〇 a)及前述半導體晶片(11) 之上部配置前述第2絕緣膜(8〇)及前述第2基材(102)而 一體成形; 除去前述第1基材(1〇1)及前述第2基材(102); 從前述第1絕緣膜(3〇)側,在前述柱(40)及前述半導 體晶片(11)的電極(12)形成導通孔(21、31、32、72),並 且從前述第2絕緣膜(8 0)側形成導通孔(71、81、82); 將第1配線及第2配線圖案化於前述第1絕緣膜(30) 及前述第2絕緣膜(80)。 11. 如申請專利範圍第1〇項的半導體裝置之製造方法,其 中在第1基材(101)上形成前述第1絕緣膜(30)及導體層 (4 1 )之製程,包含將埋入前述第1絕緣膜之配線圖案化 於前述導體層上之後,與前述第1絕緣膜一體成形。 12. 如申請專利範圍第1〇項的半導體裝置之製造方法,其 中包含在前述第2基材(102)上形成前述第2絕緣膜(80) 後,積層導體層而一體成形之製程,且包含前述熱硬化 性樹脂片(7〇a)配置於前述柱(40)之上部,並且配置於前 述第1絕緣膜之上部且爲前述半導體晶片之間。 13. 如申請專利範圍第12項的半導體裝置之製造方法,其 中在前述第2基材(1〇2)上形成前述第2絕緣膜(80)後, 201121007 積層導體層而一體成形之製程,係將埋入前述 膜之配線圖案化於前述導體層上之後,與前述 膜一體成形。 1 4 .如申請專利範圍第1 1或1 3項的半導體裝置之 ’其中在前述埋入配線設置貫穿孔,並藉由朝 穿孔照射雷射而形成導通孔。 15·如申請專利範圍第10項的半導體裝置之製造 中前述第1基材或前述第2基材係在載板之上 成剝離層及金屬箔所構成,剝離前述載板後, 剝離層及金屬箔。 16·如申請專利範圍第15項的半導體裝置之製造 中前述載板係在樹脂層之兩面形成金屬箔所構 第2絕緣 第2絕緣 製造方法 向前述貫 方法,其 面依序形 除去前述 方法,其 成。 -31 -
TW099121655A 2009-07-02 2010-07-01 Semiconductor device including encapsulation layer for encapsulating semiconductor chip and post and manufacturing method thereof TW201121007A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009157795A JP2011014728A (ja) 2009-07-02 2009-07-02 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201121007A true TW201121007A (en) 2011-06-16

Family

ID=43412191

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099121655A TW201121007A (en) 2009-07-02 2010-07-01 Semiconductor device including encapsulation layer for encapsulating semiconductor chip and post and manufacturing method thereof

Country Status (5)

Country Link
US (1) US20110001245A1 (zh)
JP (1) JP2011014728A (zh)
KR (1) KR20110002807A (zh)
CN (1) CN101944519A (zh)
TW (1) TW201121007A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI654735B (zh) 2013-03-06 2019-03-21 新加坡商史達晶片有限公司 用於形成極高密度的嵌入式半導體晶粒封裝的半導體裝置與方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5296636B2 (ja) * 2009-08-21 2013-09-25 新光電気工業株式会社 半導体パッケージの製造方法
JP5772949B2 (ja) * 2011-03-24 2015-09-02 株式会社村田製作所 配線基板
US8658473B2 (en) * 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
DE102012210480B4 (de) * 2012-06-21 2024-05-08 Robert Bosch Gmbh Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
KR101924458B1 (ko) * 2012-08-22 2018-12-03 해성디에스 주식회사 전자 칩이 내장된 회로기판의 제조 방법
US8956918B2 (en) * 2012-12-20 2015-02-17 Infineon Technologies Ag Method of manufacturing a chip arrangement comprising disposing a metal structure over a carrier
JP5826782B2 (ja) * 2013-03-19 2015-12-02 株式会社東芝 半導体装置の製造方法
US9167710B2 (en) * 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
KR101938949B1 (ko) * 2013-12-23 2019-01-15 인텔 코포레이션 패키지 온 패키지 아키텍처 및 그 제조 방법
DE102014101366B3 (de) * 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
US11239138B2 (en) 2014-06-27 2022-02-01 Taiwan Semiconductor Manufacturing Company Methods of packaging semiconductor devices and packaged semiconductor devices
US9837484B2 (en) 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
CN106024657A (zh) * 2016-06-24 2016-10-12 南通富士通微电子股份有限公司 一种嵌入式封装结构
KR101892869B1 (ko) 2017-10-20 2018-08-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10818635B2 (en) * 2018-04-23 2020-10-27 Deca Technologies Inc. Fully molded semiconductor package for power devices and method of making the same
CN115799182A (zh) * 2022-12-02 2023-03-14 珠海越亚半导体股份有限公司 一种元器件封装基板结构及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571751A (en) * 1994-05-09 1996-11-05 National Semiconductor Corporation Interconnect structures for integrated circuits
JP4240899B2 (ja) * 2001-03-26 2009-03-18 Necエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR100593049B1 (ko) * 2002-08-09 2006-06-28 가시오게산키 가부시키가이샤 반도체 장치 및 그 제조방법
JP4316622B2 (ja) * 2007-01-22 2009-08-19 カシオ計算機株式会社 半導体装置の製造方法
JP2008288481A (ja) * 2007-05-21 2008-11-27 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009043858A (ja) * 2007-08-08 2009-02-26 Casio Comput Co Ltd 半導体装置およびその製造方法
TWI384595B (zh) * 2007-08-08 2013-02-01 兆裝微股份有限公司 半導體裝置及其製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI654735B (zh) 2013-03-06 2019-03-21 新加坡商史達晶片有限公司 用於形成極高密度的嵌入式半導體晶粒封裝的半導體裝置與方法
US12148677B2 (en) 2013-03-06 2024-11-19 Jcet Semiconductor (Shaoxing) Co., Ltd. Semiconductor device and method of forming ultra high density embedded semiconductor die package

Also Published As

Publication number Publication date
US20110001245A1 (en) 2011-01-06
JP2011014728A (ja) 2011-01-20
CN101944519A (zh) 2011-01-12
KR20110002807A (ko) 2011-01-10

Similar Documents

Publication Publication Date Title
TW201121007A (en) Semiconductor device including encapsulation layer for encapsulating semiconductor chip and post and manufacturing method thereof
JP5584011B2 (ja) 半導体パッケージの製造方法
JP4883203B2 (ja) 半導体装置の製造方法
JP4592751B2 (ja) プリント配線基板の製造方法
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
TW201006334A (en) Flex-rigid wiring board and electronic device
US9698094B2 (en) Wiring board and electronic component device
TW200539432A (en) Optical sensor module
JP5784775B2 (ja) 半導体パッケージ及びその製造方法
JP2019047115A (ja) 半導体パッケージ基板の製造方法及びそれを用いて製造された半導体パッケージ基板
TWI506753B (zh) 無芯層封裝結構及其製造方法
JP5734624B2 (ja) 半導体パッケージの製造方法
JP4596846B2 (ja) 回路装置の製造方法
JP2011100793A (ja) 半導体パッケージの製造方法
TW201126666A (en) Semiconductor device including semiconductor construct installed on base plate, and manufacturing method of the same
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
CN107305849A (zh) 封装结构及其制作方法
KR100956632B1 (ko) 초박형 반도체 패키지 기판, 반도체 패키지 기판의제조방법, 및 이를 이용한 반도체 소자의 제조방법
CN113327900A (zh) 基于铜箔载板的高散热板级扇出封装结构及其制备方法
JP2006173234A (ja) 半導体装置およびその製造方法
TW201029125A (en) Packaging substrate having semiconductor chip embedded therein, and method for manufacturing the same
JP2017168639A (ja) 配線基板及びこれを用いた半導体装置の製造方法
JP2011014812A (ja) 電力半導体装置及びその製造方法
JP2016111275A (ja) 配線基板及びラミネート装置
JP2012015546A (ja) 半導体装置及び半導体装置の製造方法