JP4240899B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4240899B2 JP4240899B2 JP2002086422A JP2002086422A JP4240899B2 JP 4240899 B2 JP4240899 B2 JP 4240899B2 JP 2002086422 A JP2002086422 A JP 2002086422A JP 2002086422 A JP2002086422 A JP 2002086422A JP 4240899 B2 JP4240899 B2 JP 4240899B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring body
- substrate
- semiconductor
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 215
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims description 89
- 239000011347 resin Substances 0.000 claims description 70
- 229920005989 resin Polymers 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 52
- 239000004020 conductor Substances 0.000 claims description 19
- 238000011049 filling Methods 0.000 claims description 14
- 238000000227 grinding Methods 0.000 claims description 10
- 239000002923 metal particle Substances 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 description 22
- 239000010931 gold Substances 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- 238000001723 curing Methods 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229920001342 Bakelite® Polymers 0.000 description 1
- 241001050985 Disco Species 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- DOBRDRYODQBAMW-UHFFFAOYSA-N copper(i) cyanide Chemical compound [Cu+].N#[C-] DOBRDRYODQBAMW-UHFFFAOYSA-N 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- QUCZBHXJAUTYHE-UHFFFAOYSA-N gold Chemical compound [Au].[Au] QUCZBHXJAUTYHE-UHFFFAOYSA-N 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置と、半導体装置を多段に積層した半導体装置とその製造方法に係わり、特に三次元実装可能にすることで集積度を向上に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化、高機能化は、ＬＳＩの微細化技術によって半導体装置そのものが小型化、高集積化、高機能化が進展し、特にメモリやＡＳＩＣ(Application Specific Integrated Circuit)のＬＳＩを積み重ねて実装したスタック型半導体装置が携帯端末等に広く使われている。
【０００３】
上記のような半導体装置を実現するための従来技術としては、例えば、特開２０００−２０８６９号公報の図１に示されるようにＴＡＢテープ、フレキシル基板、リジッド基板に半導体素子を搭載し樹脂封止して厚みを１００μｍ程度まで薄くしたパッケージを複数個積み重ねて実装したスタック型半導体装置用モジュールや、特開平７―１０６５０９号公報の図１に示されるように外部端子が基板の両面に設けられ配線基板の凹部に半導体素子を搭載し、前記基板の両面で交互に外部端子を接続したモジュールや、特開２０００−１８３２８３号公報の図４（ｃ）に示されるように配線基板に第１の半導体素子をフリップチップし、その周囲にスタッドバンプを設け、そのスタッドバンプに第２の半導体素子の配線体を接続して樹脂封止した構造などが挙げられる。
【０００４】
【発明が解決しようとする課題】
上述した従来例のうち、特開２０００−２０８６９号公報に開示されるものでは、薄型でスタック型に複数個実装してもモジュールの厚さはそれほど厚くならない。しかし、構造上外部接続端子をチップの面上に設けることができず、チップ周囲に設けられているので平面的に大きな面積を必要とする。例えば、テープキャリアパッケージの例ではチップの面積に対してチップの外側に３〜５ｍｍの領域に外部接続端子が設けられるために占める面積は非常に大きくなるという問題点がある。
【０００５】
特開平７―１０６５０９号公報に開示される構造は、配線基板の凹部にチップを搭載する構造であり、これを複数個スタック構造に積み重ねるために、全体の厚さが厚くなってしまうという問題点がある。また、平面方向の面積が大きくなってしまうという問題点は特開２０００−２０８６９号公報に開示されるものと同様である。
【０００６】
特開２０００−１８３２８３号公報に開示される従来例は、配線基板の厚さ分だけ厚くなり、このため、特開２０００−２０８６９号公報および特開平７―１０６５０９号公報に開示されるものと同様に平面方向の面積が小さくならないという問題点がある。
【０００７】
以上のようにスタック構造に実装すると厚くなり、平面方向の実装面積が大きくなる問題点があった。
【０００８】
本発明は、このような従来技術の課題を解決するものであり、その目的とするところは大幅に小型、薄型、高密度実装することできるようにした半導体装置の製造方法とこれにより製造された半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の半導体装置は、半導体素子および該半導体素子と接続する端子部を備えた半導体装置において、
前記半導体素子と接続する第１の配線体と第２の配線体が、前記半導体素子の両面を覆うように挟み込む形態で対向配置され、
前記第１および第２の配線体のうちの少なくとも第１の配線体は基板上に形成した配線体に半導体素子を接続し、前記配線体を被覆し、前記半導体素子の周囲を充填する樹脂を形成した後、前記基板を除去して得られる埋め込み配線体であり、
前記端子部が前記半導体装置の表面と裏面に備えられていることを特徴とする。
【００１０】
この場合、前記埋め込み配線体が多層配線により形成されているとしてもよい。
【００１１】
また、前記第２の配線体は、基板上に形成された配線パターンを形成した後に該基板を除去することにより得られる埋め込み配線体であるとしてもよい。
【００１２】
また、前記第２の配線体がテープ配線基板であるとしてもよい。
【００１３】
また、前記第２の配線体は、ビルドアップ法により形成されているとしてもよい。
【００１４】
また、前記第２の配線体が多層配線により形成されているとしてもよい。
【００１５】
本発明の半導体装置の製造方法は、基板上に複数の半導体素子が接続される第１の配線体を形成する工程と、
前記複数の半導体素子を前記第１の配線体に接続または接着する工程と、
前記基板に接続された複数の半導体素子間に絶縁性樹脂を充填し、硬化させる工程と、
前記充填した樹脂と半導体素子を所定の厚さに研削する工程と、
前記研削した樹脂にスルーホールを形成する工程と、
前記スルーホール内を金属粒子で充填し、先端部に接続部材を被着する工程と、
第２の配線体を前記半導体素子を覆い、かつ前記第１の配線体とで挟み込むように形成する工程と、
前記第１の配線体の端子部に前記第２の配線体の端子部を接続する工程と、
前記基板を除去する工程と、を有することを特徴とする。
【００１６】
この場合、前記第２の配線体は基板に複数形成されたものであるとしてもよい。
【００１７】
本発明の他の形態による半導体装置の製造方法は、
基板上に複数の半導体素子が接続される第１の配線体を形成する工程と、
前記第１の配線体の、前記半導体素子の周囲に導体柱からなる端子部を形成する工程と、
前記複数の半導体素子を前記第１の配線体に接続または接着する工程と、
前記基板に接続された複数の半導体素子間に樹脂を充填し、硬化させる工程と、
前記半導体素子間に充填された樹脂と半導体素子を所定の厚さに研削する工程と、
第２の配線体を前記半導体素子を覆い、かつ前記第１の配線体とで挟み込むように形成する工程と、
前記第１の配線体の端子部に前記第２の配線体の端子部を接続する工程と、
前記基板を除去する工程とを有することを特徴とする。
【００１８】
本発明の他の形態による半導体装置の製造方法は、
基板上に複数の半導体素子が接続される第１の配線体を形成する工程と、
前記複数の半導体素子を前記配線体に接続または接着する工程と、
前記基板に接続された複数の半導体素子間に樹脂を充填し、硬化させる工程と、
前記充填した樹脂と半導体素子を所定の厚さに研削する工程と、
前記研削した樹脂にスルーホールを形成する工程と、
前記スルーホール内を金属粒子で充填し、先端部に接続部材を被着する工程と、
第２の配線体を前記半導体素子を覆い、かつ前記第１の配線体とで挟み込むように形成する工程と、
前記第１の配線体の端子部に前記第２の配線体の端子部を接続する工程と、
前記各工程を経て得られた半導体素子搭載基板を多段に積層して接着し、端子部を電気的に接続する工程と、
を含むことを特徴とする。
【００１９】
上記のいずれかの製造装置において、前記配線体に接続された複数の各半導体素子間を行方向と列方向に切断する工程を含むこととしてもよい。
【００２０】
本発明の積層型半導体装置は、上記の半導体装置を複数個積層し、相対する端子部で接続したことを特徴とする。
【００２１】
本発明の他の形態による半導体装置は、半導体素子および該半導体素子と接続する端子部を備えた半導体装置において、
前記半導体素子は、基板上に配線パターンおよび感光性樹脂を形成した後に該基板を除去することにより得られる埋め込み配線体と接続され、
前記端子部が前記半導体装置の表面と裏面に備えられ、
前記埋め込み配線体に複数形成された端子部のうち少なくとも一つが、平面視で、半導体素子内側に配置されていることを特徴とする。
【００２２】
本発明の他の形態による半導体装置は、基板上に配線パターンおよび感光性樹脂を形成した後に該基板を除去することにより得られる埋め込み配線体と、
該配線体上に配置される樹脂により封止された半導体素子と、を備える半導体装置であって、
前記埋め込み配線体に複数形成された端子部を備え、
前記埋め込み配線体は前記半導体素子と接続され、該埋め込み配線体に形成された端子部は配線体を介して前記半導体素子と接続されており、
前記半導体素子の周囲となる位置の前記樹脂に埋設され、前記配線体と接続され、反配線体側の面の樹脂から露出する導体柱とを有し、
前記埋め込み配線体に複数形成された端子部のうち少なくとも一つが、平面視で、半導体素子内側に配置されていることを特徴とする。
【００２８】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
【００２９】
図１は、本発明による半導体装置の平面図であり、図２は、図１中のＡ−Ａ′の断面図である。図３は図１に示す半導体装置の製造工程を説明するための図である。
【００３０】
ここで、図１、図２に示す半導体装置について説明する。
【００３１】
半導体素子４の電極５には第１配線体３が接続され、第１配線体３には半導体素子４の面内から外部にわたって延在する端子部１５が設けられている。第１配線体３の端子部１５は、半導体素子４の周囲に放射状に複数形成され、その厚さは１５μｍ程度であり、絶縁性の樹脂６により固定されている。
【００３２】
半導体素子４の反第１配線体側となる面には配線体１９が設けられ、配線体１９の端子部１６は、半導体素子４の周囲に樹脂６を貫通する形態で設けられた導体柱１０を介して接続されている。端子部１６以外の部分は接着材、例えばエポキシ系接着剤によって強固に接着されている。
【００３３】
次に、図１および図２に示した半導体装置の製造方法について図３を参照して説明する。
【００３４】
図３（ａ）に示される基板１は、第１の配線体としての第１配線体３を形成するための平らな銅基板であり、一枚の基板に形成する第１配線体３の数量は半導体素子の大きさによって取り数は異なる。基板１の大きさはおおよそ縦１００ｍｍ、横３００ｍｍ、板厚は０．２５ｍｍである。この基板１の板厚と大きさは第１配線体３の取り数によって適宜決められる。
【００３５】
次に、図３（ａ）に示した基板１に第１配線体３をパターン形成する方法について説明する。
【００３６】
一つの方法としては、図３（ｂ）に示すように、銅板全面にメッキ（または圧延）によって１０〜１５μｍ程度の厚さに積層したＡｕ／Ｎｉ／Ａｕメッキ２を形成する。その後、感光性レジスト（図示せず）を塗布し、マスク露光した後に現像する。これにより、第１の第１配線体３を形成する部分が被覆され、それ以外が剥離されるようにパターニングする。次に、レジストパターンをマスクにしてＮｉを例えばメルテックス社製、商品名エンストリップ ＮＰ（アルカリ性）やエンストリップ 165S（硫酸系）でエッチングしてＮｉの配線体形成後、レジストを溶剤またはプラズマ等で除去する。これにより、第１配線体３が複数個同時に形成される。その後、第１配線体３のパターン上に０．１μｍ程度のＡｕメッキをして接続時の酸化防止とする。
【００３７】
また、別の方法としては、配線体パターン形状に感光性レジストを塗布、マスク露光、現像して配線体形成部分のレジストが剥離されるようにパターニングする。その後薄いＡｕメッキの上に、１０〜１５μｍのＮｉをメッキし、さらにその上にＡｕメッキをして接続時の酸化防止とする。その後、レジストは上述と同じ方法で除去する。Ａｕメッキは０．１μｍ程度でよい。
【００３８】
その後、基板１上のＡｕ／Ｎｉ／Ａｕからなる第１配線体３に、図３（ｃ）に示すように半導体素子４の電極５（図２参照）を位置合わせして加熱圧接によるフリップチップ接続を行う。その後、第１配線体３と半導体素子４との間にアンダーフィル封止剤として低粘度樹脂（例えば住友ベークライト（株）社製、商品名ＣＲＰ−４７１１Ａ等の大チップ低応力性の樹脂）を充填・加熱硬化させた後に一般的なトランスファー成形により樹脂６を半導体素子の周囲を充填して半導体素子と基板を接着して応力に対して耐性を持たせる。
【００３９】
上記のアンダーフィル樹脂を注入する方法とは別の方法としては、金属基板１と第１配線体３上にシート状または高粘度の樹脂を付着させておき、半導体素子４を第１配線体３の接続部に位置合わせして加熱圧着または加熱溶融させて接続すると同時に接着材も硬化させてアンダーフィル樹脂の代わりにすることも可能である。
【００４０】
次いで、図３（ｄ）に示すように半導体素子４と充填した樹脂６とを研削機１００により研削する。研削前の半導体素子４の厚さは８００μｍ程度であり、これを樹脂６と一緒に１０μｍ程度の厚さまで薄く削る。ここで用いた研削機１００は、ディスコ社製の一般的な装置を用いて充分に目的の薄さに研削・制御できる。
【００４１】
その後、半導体素子４の研削面には応力歪みや微細なクラック、欠けが発生するために、５０〜６０℃の３％ＮａＯＨに１〜２分間浸し、表面を１〜２μｍ程度エッチングした。
【００４２】
次に、樹脂６にスルーホールを形成する。図３（ｅ）〜図３（ｈ）は、説明しやすいようにスルーホール形成部分を拡大して示している。第１配線体３の周辺近傍にレーザー光８を照射し、第１配線体３上の樹脂６を蒸発させ、第１配線体３上の樹脂６にスルーホール９を形成する。このスルーホール９の径は５０〜１００μｍ程度であり、配線ピッチに応じて適宜選択できる。
【００４３】
続いて、スルーホール９内を銅メッキにより充填する。この方法について図３（ｆ）を参照して説明する。基板１をアノード電極とし、カソード電極を銅板（不図示）に接続し、硫酸銅またはシアン化銅を電解液としてスルーホール９内を銅金属１１で充填させる。メッキ層は樹脂面より若干突出させ、突出部１２を形成する。その後に、錫メッキ浴、半田メッキ浴、または金メッキ浴に移して、突出部１２に錫メッキ、半田メッキまたは金メッキをする方法等が可能である。この様にして柱状の導体からなる端子部１０を形成する。
【００４４】
次に、図３（ｇ）に示すように、研削された半導体素子４の裏面１３とスルーホール９内を銅金属で充填し、表面に金または等がメッキされた突出部１２に、図２における配線体１９に相当するテープ配線基板１４の内部電極を接続する。テープ配線基板１４はベースフィルム上に銅により導体配線パターンが形成されており、該導体配線パターンの表面にニッケル／金のメッキが施されている。接続後、樹脂１０１により接続部を封止し、はんだなどにより端子部１０３を形成する。突出部１２とテープ配線基板の内部電極との接続は、突出部１２が金メッキの場合には加熱圧接、または超音波接合法などで接続し、また、突出部１２が半田メッキの場合は、２５０℃程度の温度で溶融接続をすることが出来る。
【００４５】
上記のテープ配線基板１４を配線体１９として用いる方法の他に、感光性樹脂の塗布、露光、現像によるパターン形成方法によるビルドアップ工法を用いる方法もある。この方法については後に詳細に述べる。この場合にも上述した金メッキ、半田メッキの方法は同じである。
【００４６】
その後、この状態で各半導体素子を個別にするダイシング装置で半導体素子間に切り溝を設ける（図示せず）。
【００４７】
その後、図３（ｈ）に示すように、研削面とスルーホール９が形成された面にエッチング時の保護樹脂（図示せず）を塗布し、熱硬化させた後に基板である銅を塩化第二鉄、または、塩化第二銅で銅基板全部をエッチング除去して１０〜５０μｍ程度の厚さとする。
【００４８】
この後にダイシング装置で半導体素子間を行方向、列方向に切断後、保護樹脂を溶剤で溶かすと個片化された半導体素子の両面に薄膜を用いた配線体で挟まれた半導体装置ができあがる。
【００４９】
以上の説明では、配線体を形成する基板として金属基板を用いて説明したが、他にもエッチングや機械的な剥離が可能な基板を用いることにより同様な構造の形成が可能である。
【００５０】
次に、導体柱からなる端子部１０の他の製造方法について説明する。
【００５１】
図３（ｅ）に示した状態において、樹脂にスルーホールを形成し、メッキにより金属粒を充填する代わりに、図３（ｂ）に示す工程で第１配線体３を形成後、端子部１０として２５〜３０μｍ径の金細線をワイヤーボンディングにより所定位置に接続すると、ワイヤーが熱と圧力と超音波のエネルギーで変形して５〜６０μｍ径の太さになるとともに金細線の一部が細り、そこからクランプ操作により切断され、端子部１０と同様のものが形成される。
【００５２】
また、導体柱の端子部１０の高さを必要に応じて１個または２個積み重ねたスタッドバンプを形成した後に樹脂を充填する方法がある。
【００５３】
図１０（ａ）〜（ｇ）はスタッドバンプを用いた端子部の形成方法を説明するための図である。
【００５４】
図１０（ａ）に示すように基板２０１上に第１配線体２０２を形成する。
【００５５】
次に、図１０（ｂ）に示すように半導体素子２０３をその電極が第１配線体２０２と接続するように搭載する。
【００５６】
続いて、図１０（ｃ）に示すように導体柱としてのスタッドバンプ２０４を積層し、図１０（ｄ）に示すように半導体素子２０３と基板２０１との間をアンダーフィル２０５を充填させる。
【００５７】
次に、図１０（ｅ）に示すように半導体素子２０３の周囲を樹脂２０６により封止する。
【００５８】
この後、図１０（ｆ）に示すように基板２０１をエッチング除去し、図１０（ｇ）に示すように樹脂２０６を研削除去する。
【００５９】
また、導体柱を形成した後に、樹脂封止を行う他の例について図１１を参照して説明する。
【００６０】
図１１において、３０１はＩＣチップ、３０２はＩＣチップ３０１の電極、３０３は、ＩＣチップ３０１の電極３０２が電気的に接続される平面状の配線体であり、この配線体３０３は、基板３０４上に固着して設けられている。
【００６１】
３０６は、ＩＣチップ３０１が組み付けられた前記配線体３０３の一方の面３０３ａ上で、前記配線体３０３に接続して設けられる導体柱、３０７は、配線体３０３の一方の面３０３ａ上で、ＩＣチップ３０１及び導体柱３０６が設けられていない部分に充填された絶縁樹脂である。
【００６２】
次に、このように構成した半導体装置の製造方法について、説明する。
【００６３】
まず、図１１（ａ），（ｂ）に示すように、基板３０４上に形成された配線体３０３と、配線体３０３上に設けた導体柱（導体突起）３０６とからなる配線基板３０４の配線体３０３の一方の面３０３ａに、ＩＣチップ３０１をフリプチップ接続し、次に、図１１（ｃ）示すように、基板３０４の一方の面３０３ａ上で、ＩＣチップ３０１及び導体柱３０６を絶縁樹脂３０７で覆い、封止する。
【００６４】
次に、図１１（ｄ）に示すように、樹脂３０７を研削し、導体柱３０６の端面３０８を露出させ、また、配線体３０４から基材３０５を除去する。
【００６５】
上記の方法は、メッキ作業を用いる製造方法に比べてメッキ作業等が途中工程で入らないために製造工程を単純化することができる。
【００６６】
次に、第２配線体を感光性樹脂の塗布、露光、現像によるパターン形成方法によるビルドアップ工法を用いて形成する方法について説明する。
【００６７】
図５は、第２配線体を埋め込み型の配線体で形成する製造方法の手順を示すものである。
【００６８】
図５（ａ）に示される第２金属基板２２上には、図３（ａ）に示した第１配線体３と同様の配線体２５が形成されている。なお、メモリをスタック構造に積層する場合には第１配線体と第２配線体のパターンは同じ場合が多い。
【００６９】
次いで、図５（ｂ）に示すように金属基板１２に第２配線体の端子部に、半完成品の半導体装置２４を接続する。半導体装置２４は、図３（ｆ）に示した状態の半導体装置であり、図３（ｆ）における第１配線体３と接続する端子部１０の突出部１２配線体５の所定の位置に合わせて接続する。
【００７０】
次に、接続した両者の間にアンダーフィル樹脂２６を充填し、熱硬化させる。このアンダーフィル樹脂を半導体装置２４と配線体２５の間に充填においては、これらの間隔が狭く、また、側面から注入しなければならないため、金属基板の一辺を真空装置のノズル形状の治具で挟み込み減圧しながら対辺から低粘度のアンダーフィル樹脂を注入して毛細管現象と減圧の作用で基板間全面に充填させる方法が有効となる。
【００７１】
続いて、基板１および第２金属基板２２をエッチング除去し、その後、半田浴により第１配線体３および配線体２５に端子部２７を形成し、図５（ｃ）に示す状態とする。
【００７２】
上記の半導体装置２４と配線体２５との間にアンダーフィル樹脂を注入する方法に代えて、配線体２５上にシート状または高粘度の接着材を予め適量の厚さに塗布してから半導体装置２４を配線体２５に接続して加圧接着すると共に接着材を硬化する方法も一般的に用いられる方法である。
【００７３】
これらの方法で製造された半導体装置の具体的な寸法は、配線基板２５（第２配線体）および第１配線体３（第１配線体）の厚さがそれぞれ１０〜１５μｍ、半導体素子厚が１０μｍ、配線基板と半導体素子間を接着するアンダーフィル樹脂厚が５〜１０μｍ程度であり、これらの最大の厚さを合計しても６０μｍ程度の半導体装置ができあがる。
【００７４】
図３に示した第２配線体としてテープ配線基板１４を用いた場合には、テープ配線基板１４の厚さは５０〜８０μｍ程度あり、合計厚さは１２５μｍの厚さになる。
【００７５】
次に、第１配線体および第２配線体を多層に形成する製造方法について説明する。
【００７６】
図３に示した金属基板１にＮｉ／Ａｕのパターンを形成してからポリイミド等の感光性樹脂を塗布、露光、現像してコンタクト孔を設けた後に、銅配線をパターニング形成する。こうすることによって多層配線が形成できる。この方法は、ビルドアップ法と一般的に呼ばれている。
【００７７】
上記のようにして作製した第１配線基板および第２配線基板を備える半導体素子を上述した方法を組み合わせて接続する。
【００７８】
上記の方法で第１配線体および第２配線体を多層配線することによって、端子部を半導体素子の周辺及び半導体素子上に配置することが自由にでき、さらなる半導体装置の小面積化が可能となる。
【００７９】
次に、半導体装置の第２実施例について図４を用いて説明する。
【００８０】
図４は、図３（ｇ）における第２の配線体に相当するテープ配線基板１４を接続する工程を省略し、半導体素子４の片側のみに薄膜を用いた配線体が用いられた半導体装置としたものである。この場合には、第２配線体を用いない分薄く形成できるが、素子４の裏面１３に端子部（図３（ｇ）における１０３）を設けることができず、その分半導体素子４の外部に設けなければならないため、半導体装置の大きさが若干大きくなる。
【００８１】
次に、上記のように構成された半導体装置を多段に積層した半導体モジュールについて説明する。
【００８２】
図６は、図２に示した状態の半導体装置７０を位置決め治具２１に多段に重ねてリフロー炉に通して端子部同志を接続したものである。このため、図６には示さないが、以下の説明では図２に示した符号を用いて説明する。
【００８３】
図６は、図２に示した状態の半導体装置７０を複数個スタック構造に積層した半導体モジュールの断面図である。図２に示した状態の半導体装置７０の第１配線体３の端子部１５に、印刷法またはメッキ法により半田ボールをあらかじめ設けておく。配線体１９には半田のような材料を設けておく必要はなく、半田と塗れ性の良い材料、例えば金を０．１μｍ程度被着させておく。これは、例えば、図３に示したように配線体１９としてテープ配線基板１４を使用する場合には、その製造工程から材料構成は一般的なものであり全く問題ない。
【００８４】
次に、半導体装置７０の端子部を治具２１で位置決めして、一つ目の半導体装置の上に２つ目、３つ目と重ねていくと１つ目の半導体装置７０の第２配線基板１９の端子部１６に２つ目の半導体装置７０の第１配線基板３の端子部１５が接触し、窒素雰囲気のソルダーリフロー装置で加熱溶融すると図６に示すように各端子部が電気的に導通した積層型半導体装置が完成する。
【００８５】
図７は、図４に示した状態の半導体装置８０を多段に重ねてリフロー炉に通して端子部同志を接続したものである。このため、図７には示さないが、以下の説明では図４に示した符号を用いて説明する。
【００８６】
図７は、図４に示した状態の半導体装置８０を同様に重ねて端子部をリフローして電気的に導通させた構造である。本実施例においても図６に示した実施例と同様に位置決め治具使用しているが図示省略している。本実施例の場合には、端子部１５が半導体装置８０の周辺部に形成されている点のみが図６に示した実施例との違いであり、図６に示した積層型半導体装置よりも第２配線基板１９がない分だけ厚さが薄くなるが、ピン数が同じ場合には平面的な面積は大きくなる可能性がある。
【００８７】
次に、図６および図７に示すようなスタック構造の積層型半導体装置を効率よく製造する方法について、図８の断面図および図９の平面図を参照して説明する。
【００８８】
まず、図３（ａ）〜（ｇ）の工程を経て図２に示す構造の半導体装置を作製する。このとき、基板から半導体素子を個片に切り出す切断工程を実施せず、半完成品の半導体装置２６とする。
【００８９】
次に、半完成品の半導体装置２６を多段に積層して基板の表面と裏面に設けられた端子部を位置合わせして接続部に被着されている接合部材をリフロー炉に通して溶融接続する。この状態の積層された基板をダイシング装置によって半導体素子間を切り離すことによって４段重ねの積層型半導体装置が完成する。
【００９０】
以上では半導体装置間の接続方法としてリフロー法による溶融接続を例に用いて説明したが、例えばこの他に端子部に金バンプを形成しておくことにより、金−金圧着法や、圧接法などの工法を用いることも可能である。
【００９１】
また、半導体装置を積層した後、半導体装置間に樹脂を注入、硬化させるか、もしくは半導体装置間に、あらかじめシート状、もしくは液状の接着剤を供給しておくことにより、接続部を封止することで、より信頼性の高い積層型半導体装置を得ることも可能である。
【００９２】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載するような硬化を奏する。
【００９３】
半導体素子の両面に極薄の配線体を配置し、半導体素子を挟み込んで両配線体を半導体素子に平行して林立する導体柱で相互に接続しているために、最小面積で厚さが１００μｍ以下の半導体装置が実現できる。
【００９４】
第２配線体を用いないものの場合には、面積が若干大きくなるが厚さは６０μｍ以下の半導体装置が実現できる。
【００９５】
単体の半導体装置を多段に積み重ねて接続した積層型半導体装置としたものでは非常に薄い高集積の半導体装置が簡単に得られる。
【００９６】
第１配線体を埋め込み配線で形成し、第２配線体をテープキャリア配線体で形成する場合には、工程が簡単となり最小面積の半導体装置が得られる。
【００９７】
第１配線体と第２配線体を相互に接続する導体柱の形成時期を、半導体素子を接続する前に形成する場合には、メッキ作業等が途中工程で入らないために製造工程が単純化する。
【００９８】
第１配線体と第２配線体を共に埋め込み型の配線体で形成する場合には極薄の半導体装置が簡単に製造できる。
【００９９】
個片化されていない半完成品の半導体装置を多層に積み重ねて端子部を接続と接着した状態でまとめて所定領域を切断する場合には積層型半導体装置を効率よく生産することができる。
【０１００】
第１，２配線体を多層配線にすることによって端子部が半導体素子の周辺及び半導体素子上に配置することが自由にでき、さらなる半導体装置の小面積化が可能となる。
【図面の簡単な説明】
【図１】本発明による半導体装置の平面図である。
【図２】図１中のＡ−Ａ′の断面図である。
【図３】（ａ）〜（ｈ）３は図１に示す半導体装置の製造工程を説明するための図である。
【図４】本発明の第２実施例の断面図である。
【図５】（ａ）〜（ｃ）は第２配線体を埋め込み型の配線体で形成する製造方法の手順を示すものである。
【図６】複数個の半導体装置をスタック構造に積層した積層型半導体装置の断面図である。
【図７】複数個の半導体装置をスタック構造に積層した積層型半導体装置の断面図である。
【図８】半導体素子を複数個搭載した基板を更に多段に積層した基板の断面図である。
【図９】半導体素子を複数個搭載した基板を更に多段に積層した基板の平面図である。
【図１０】（ａ）〜（ｇ）はスタッドバンプを用いた端子部の形成方法を説明するための図である。
【図１１】導体柱を形成した後に、樹脂封止を行う他の例を説明するための図である。
【符号の説明】
１ 基板
２ Ｎｉメッキ
３ 第１配線体
４ 半導体素子
５ 電極
６ 樹脂
７ アンダーフィル
８ レーザー光
９ スルーホール
１０ 導体柱
１１ 銅金属
１２ 突出部
１３ 半導体素子の裏面
１４ テープ配線基板
１５，１６ 端子部
１９ 第２配線体
２１ 位置決め治具
２２ 第２金属基板
２５ 配線体
２６ 半完成品の半導体装置
【発明の属する技術分野】
本発明は、半導体装置と、半導体装置を多段に積層した半導体装置とその製造方法に係わり、特に三次元実装可能にすることで集積度を向上に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化、高機能化は、ＬＳＩの微細化技術によって半導体装置そのものが小型化、高集積化、高機能化が進展し、特にメモリやＡＳＩＣ(Application Specific Integrated Circuit)のＬＳＩを積み重ねて実装したスタック型半導体装置が携帯端末等に広く使われている。
【０００３】
上記のような半導体装置を実現するための従来技術としては、例えば、特開２０００−２０８６９号公報の図１に示されるようにＴＡＢテープ、フレキシル基板、リジッド基板に半導体素子を搭載し樹脂封止して厚みを１００μｍ程度まで薄くしたパッケージを複数個積み重ねて実装したスタック型半導体装置用モジュールや、特開平７―１０６５０９号公報の図１に示されるように外部端子が基板の両面に設けられ配線基板の凹部に半導体素子を搭載し、前記基板の両面で交互に外部端子を接続したモジュールや、特開２０００−１８３２８３号公報の図４（ｃ）に示されるように配線基板に第１の半導体素子をフリップチップし、その周囲にスタッドバンプを設け、そのスタッドバンプに第２の半導体素子の配線体を接続して樹脂封止した構造などが挙げられる。
【０００４】
【発明が解決しようとする課題】
上述した従来例のうち、特開２０００−２０８６９号公報に開示されるものでは、薄型でスタック型に複数個実装してもモジュールの厚さはそれほど厚くならない。しかし、構造上外部接続端子をチップの面上に設けることができず、チップ周囲に設けられているので平面的に大きな面積を必要とする。例えば、テープキャリアパッケージの例ではチップの面積に対してチップの外側に３〜５ｍｍの領域に外部接続端子が設けられるために占める面積は非常に大きくなるという問題点がある。
【０００５】
特開平７―１０６５０９号公報に開示される構造は、配線基板の凹部にチップを搭載する構造であり、これを複数個スタック構造に積み重ねるために、全体の厚さが厚くなってしまうという問題点がある。また、平面方向の面積が大きくなってしまうという問題点は特開２０００−２０８６９号公報に開示されるものと同様である。
【０００６】
特開２０００−１８３２８３号公報に開示される従来例は、配線基板の厚さ分だけ厚くなり、このため、特開２０００−２０８６９号公報および特開平７―１０６５０９号公報に開示されるものと同様に平面方向の面積が小さくならないという問題点がある。
【０００７】
以上のようにスタック構造に実装すると厚くなり、平面方向の実装面積が大きくなる問題点があった。
【０００８】
本発明は、このような従来技術の課題を解決するものであり、その目的とするところは大幅に小型、薄型、高密度実装することできるようにした半導体装置の製造方法とこれにより製造された半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の半導体装置は、半導体素子および該半導体素子と接続する端子部を備えた半導体装置において、
前記半導体素子と接続する第１の配線体と第２の配線体が、前記半導体素子の両面を覆うように挟み込む形態で対向配置され、
前記第１および第２の配線体のうちの少なくとも第１の配線体は基板上に形成した配線体に半導体素子を接続し、前記配線体を被覆し、前記半導体素子の周囲を充填する樹脂を形成した後、前記基板を除去して得られる埋め込み配線体であり、
前記端子部が前記半導体装置の表面と裏面に備えられていることを特徴とする。
【００１０】
この場合、前記埋め込み配線体が多層配線により形成されているとしてもよい。
【００１１】
また、前記第２の配線体は、基板上に形成された配線パターンを形成した後に該基板を除去することにより得られる埋め込み配線体であるとしてもよい。
【００１２】
また、前記第２の配線体がテープ配線基板であるとしてもよい。
【００１３】
また、前記第２の配線体は、ビルドアップ法により形成されているとしてもよい。
【００１４】
また、前記第２の配線体が多層配線により形成されているとしてもよい。
【００１５】
本発明の半導体装置の製造方法は、基板上に複数の半導体素子が接続される第１の配線体を形成する工程と、
前記複数の半導体素子を前記第１の配線体に接続または接着する工程と、
前記基板に接続された複数の半導体素子間に絶縁性樹脂を充填し、硬化させる工程と、
前記充填した樹脂と半導体素子を所定の厚さに研削する工程と、
前記研削した樹脂にスルーホールを形成する工程と、
前記スルーホール内を金属粒子で充填し、先端部に接続部材を被着する工程と、
第２の配線体を前記半導体素子を覆い、かつ前記第１の配線体とで挟み込むように形成する工程と、
前記第１の配線体の端子部に前記第２の配線体の端子部を接続する工程と、
前記基板を除去する工程と、を有することを特徴とする。
【００１６】
この場合、前記第２の配線体は基板に複数形成されたものであるとしてもよい。
【００１７】
本発明の他の形態による半導体装置の製造方法は、
基板上に複数の半導体素子が接続される第１の配線体を形成する工程と、
前記第１の配線体の、前記半導体素子の周囲に導体柱からなる端子部を形成する工程と、
前記複数の半導体素子を前記第１の配線体に接続または接着する工程と、
前記基板に接続された複数の半導体素子間に樹脂を充填し、硬化させる工程と、
前記半導体素子間に充填された樹脂と半導体素子を所定の厚さに研削する工程と、
第２の配線体を前記半導体素子を覆い、かつ前記第１の配線体とで挟み込むように形成する工程と、
前記第１の配線体の端子部に前記第２の配線体の端子部を接続する工程と、
前記基板を除去する工程とを有することを特徴とする。
【００１８】
本発明の他の形態による半導体装置の製造方法は、
基板上に複数の半導体素子が接続される第１の配線体を形成する工程と、
前記複数の半導体素子を前記配線体に接続または接着する工程と、
前記基板に接続された複数の半導体素子間に樹脂を充填し、硬化させる工程と、
前記充填した樹脂と半導体素子を所定の厚さに研削する工程と、
前記研削した樹脂にスルーホールを形成する工程と、
前記スルーホール内を金属粒子で充填し、先端部に接続部材を被着する工程と、
第２の配線体を前記半導体素子を覆い、かつ前記第１の配線体とで挟み込むように形成する工程と、
前記第１の配線体の端子部に前記第２の配線体の端子部を接続する工程と、
前記各工程を経て得られた半導体素子搭載基板を多段に積層して接着し、端子部を電気的に接続する工程と、
を含むことを特徴とする。
【００１９】
上記のいずれかの製造装置において、前記配線体に接続された複数の各半導体素子間を行方向と列方向に切断する工程を含むこととしてもよい。
【００２０】
本発明の積層型半導体装置は、上記の半導体装置を複数個積層し、相対する端子部で接続したことを特徴とする。
【００２１】
本発明の他の形態による半導体装置は、半導体素子および該半導体素子と接続する端子部を備えた半導体装置において、
前記半導体素子は、基板上に配線パターンおよび感光性樹脂を形成した後に該基板を除去することにより得られる埋め込み配線体と接続され、
前記端子部が前記半導体装置の表面と裏面に備えられ、
前記埋め込み配線体に複数形成された端子部のうち少なくとも一つが、平面視で、半導体素子内側に配置されていることを特徴とする。
【００２２】
本発明の他の形態による半導体装置は、基板上に配線パターンおよび感光性樹脂を形成した後に該基板を除去することにより得られる埋め込み配線体と、
該配線体上に配置される樹脂により封止された半導体素子と、を備える半導体装置であって、
前記埋め込み配線体に複数形成された端子部を備え、
前記埋め込み配線体は前記半導体素子と接続され、該埋め込み配線体に形成された端子部は配線体を介して前記半導体素子と接続されており、
前記半導体素子の周囲となる位置の前記樹脂に埋設され、前記配線体と接続され、反配線体側の面の樹脂から露出する導体柱とを有し、
前記埋め込み配線体に複数形成された端子部のうち少なくとも一つが、平面視で、半導体素子内側に配置されていることを特徴とする。
【００２８】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
【００２９】
図１は、本発明による半導体装置の平面図であり、図２は、図１中のＡ−Ａ′の断面図である。図３は図１に示す半導体装置の製造工程を説明するための図である。
【００３０】
ここで、図１、図２に示す半導体装置について説明する。
【００３１】
半導体素子４の電極５には第１配線体３が接続され、第１配線体３には半導体素子４の面内から外部にわたって延在する端子部１５が設けられている。第１配線体３の端子部１５は、半導体素子４の周囲に放射状に複数形成され、その厚さは１５μｍ程度であり、絶縁性の樹脂６により固定されている。
【００３２】
半導体素子４の反第１配線体側となる面には配線体１９が設けられ、配線体１９の端子部１６は、半導体素子４の周囲に樹脂６を貫通する形態で設けられた導体柱１０を介して接続されている。端子部１６以外の部分は接着材、例えばエポキシ系接着剤によって強固に接着されている。
【００３３】
次に、図１および図２に示した半導体装置の製造方法について図３を参照して説明する。
【００３４】
図３（ａ）に示される基板１は、第１の配線体としての第１配線体３を形成するための平らな銅基板であり、一枚の基板に形成する第１配線体３の数量は半導体素子の大きさによって取り数は異なる。基板１の大きさはおおよそ縦１００ｍｍ、横３００ｍｍ、板厚は０．２５ｍｍである。この基板１の板厚と大きさは第１配線体３の取り数によって適宜決められる。
【００３５】
次に、図３（ａ）に示した基板１に第１配線体３をパターン形成する方法について説明する。
【００３６】
一つの方法としては、図３（ｂ）に示すように、銅板全面にメッキ（または圧延）によって１０〜１５μｍ程度の厚さに積層したＡｕ／Ｎｉ／Ａｕメッキ２を形成する。その後、感光性レジスト（図示せず）を塗布し、マスク露光した後に現像する。これにより、第１の第１配線体３を形成する部分が被覆され、それ以外が剥離されるようにパターニングする。次に、レジストパターンをマスクにしてＮｉを例えばメルテックス社製、商品名エンストリップ ＮＰ（アルカリ性）やエンストリップ 165S（硫酸系）でエッチングしてＮｉの配線体形成後、レジストを溶剤またはプラズマ等で除去する。これにより、第１配線体３が複数個同時に形成される。その後、第１配線体３のパターン上に０．１μｍ程度のＡｕメッキをして接続時の酸化防止とする。
【００３７】
また、別の方法としては、配線体パターン形状に感光性レジストを塗布、マスク露光、現像して配線体形成部分のレジストが剥離されるようにパターニングする。その後薄いＡｕメッキの上に、１０〜１５μｍのＮｉをメッキし、さらにその上にＡｕメッキをして接続時の酸化防止とする。その後、レジストは上述と同じ方法で除去する。Ａｕメッキは０．１μｍ程度でよい。
【００３８】
その後、基板１上のＡｕ／Ｎｉ／Ａｕからなる第１配線体３に、図３（ｃ）に示すように半導体素子４の電極５（図２参照）を位置合わせして加熱圧接によるフリップチップ接続を行う。その後、第１配線体３と半導体素子４との間にアンダーフィル封止剤として低粘度樹脂（例えば住友ベークライト（株）社製、商品名ＣＲＰ−４７１１Ａ等の大チップ低応力性の樹脂）を充填・加熱硬化させた後に一般的なトランスファー成形により樹脂６を半導体素子の周囲を充填して半導体素子と基板を接着して応力に対して耐性を持たせる。
【００３９】
上記のアンダーフィル樹脂を注入する方法とは別の方法としては、金属基板１と第１配線体３上にシート状または高粘度の樹脂を付着させておき、半導体素子４を第１配線体３の接続部に位置合わせして加熱圧着または加熱溶融させて接続すると同時に接着材も硬化させてアンダーフィル樹脂の代わりにすることも可能である。
【００４０】
次いで、図３（ｄ）に示すように半導体素子４と充填した樹脂６とを研削機１００により研削する。研削前の半導体素子４の厚さは８００μｍ程度であり、これを樹脂６と一緒に１０μｍ程度の厚さまで薄く削る。ここで用いた研削機１００は、ディスコ社製の一般的な装置を用いて充分に目的の薄さに研削・制御できる。
【００４１】
その後、半導体素子４の研削面には応力歪みや微細なクラック、欠けが発生するために、５０〜６０℃の３％ＮａＯＨに１〜２分間浸し、表面を１〜２μｍ程度エッチングした。
【００４２】
次に、樹脂６にスルーホールを形成する。図３（ｅ）〜図３（ｈ）は、説明しやすいようにスルーホール形成部分を拡大して示している。第１配線体３の周辺近傍にレーザー光８を照射し、第１配線体３上の樹脂６を蒸発させ、第１配線体３上の樹脂６にスルーホール９を形成する。このスルーホール９の径は５０〜１００μｍ程度であり、配線ピッチに応じて適宜選択できる。
【００４３】
続いて、スルーホール９内を銅メッキにより充填する。この方法について図３（ｆ）を参照して説明する。基板１をアノード電極とし、カソード電極を銅板（不図示）に接続し、硫酸銅またはシアン化銅を電解液としてスルーホール９内を銅金属１１で充填させる。メッキ層は樹脂面より若干突出させ、突出部１２を形成する。その後に、錫メッキ浴、半田メッキ浴、または金メッキ浴に移して、突出部１２に錫メッキ、半田メッキまたは金メッキをする方法等が可能である。この様にして柱状の導体からなる端子部１０を形成する。
【００４４】
次に、図３（ｇ）に示すように、研削された半導体素子４の裏面１３とスルーホール９内を銅金属で充填し、表面に金または等がメッキされた突出部１２に、図２における配線体１９に相当するテープ配線基板１４の内部電極を接続する。テープ配線基板１４はベースフィルム上に銅により導体配線パターンが形成されており、該導体配線パターンの表面にニッケル／金のメッキが施されている。接続後、樹脂１０１により接続部を封止し、はんだなどにより端子部１０３を形成する。突出部１２とテープ配線基板の内部電極との接続は、突出部１２が金メッキの場合には加熱圧接、または超音波接合法などで接続し、また、突出部１２が半田メッキの場合は、２５０℃程度の温度で溶融接続をすることが出来る。
【００４５】
上記のテープ配線基板１４を配線体１９として用いる方法の他に、感光性樹脂の塗布、露光、現像によるパターン形成方法によるビルドアップ工法を用いる方法もある。この方法については後に詳細に述べる。この場合にも上述した金メッキ、半田メッキの方法は同じである。
【００４６】
その後、この状態で各半導体素子を個別にするダイシング装置で半導体素子間に切り溝を設ける（図示せず）。
【００４７】
その後、図３（ｈ）に示すように、研削面とスルーホール９が形成された面にエッチング時の保護樹脂（図示せず）を塗布し、熱硬化させた後に基板である銅を塩化第二鉄、または、塩化第二銅で銅基板全部をエッチング除去して１０〜５０μｍ程度の厚さとする。
【００４８】
この後にダイシング装置で半導体素子間を行方向、列方向に切断後、保護樹脂を溶剤で溶かすと個片化された半導体素子の両面に薄膜を用いた配線体で挟まれた半導体装置ができあがる。
【００４９】
以上の説明では、配線体を形成する基板として金属基板を用いて説明したが、他にもエッチングや機械的な剥離が可能な基板を用いることにより同様な構造の形成が可能である。
【００５０】
次に、導体柱からなる端子部１０の他の製造方法について説明する。
【００５１】
図３（ｅ）に示した状態において、樹脂にスルーホールを形成し、メッキにより金属粒を充填する代わりに、図３（ｂ）に示す工程で第１配線体３を形成後、端子部１０として２５〜３０μｍ径の金細線をワイヤーボンディングにより所定位置に接続すると、ワイヤーが熱と圧力と超音波のエネルギーで変形して５〜６０μｍ径の太さになるとともに金細線の一部が細り、そこからクランプ操作により切断され、端子部１０と同様のものが形成される。
【００５２】
また、導体柱の端子部１０の高さを必要に応じて１個または２個積み重ねたスタッドバンプを形成した後に樹脂を充填する方法がある。
【００５３】
図１０（ａ）〜（ｇ）はスタッドバンプを用いた端子部の形成方法を説明するための図である。
【００５４】
図１０（ａ）に示すように基板２０１上に第１配線体２０２を形成する。
【００５５】
次に、図１０（ｂ）に示すように半導体素子２０３をその電極が第１配線体２０２と接続するように搭載する。
【００５６】
続いて、図１０（ｃ）に示すように導体柱としてのスタッドバンプ２０４を積層し、図１０（ｄ）に示すように半導体素子２０３と基板２０１との間をアンダーフィル２０５を充填させる。
【００５７】
次に、図１０（ｅ）に示すように半導体素子２０３の周囲を樹脂２０６により封止する。
【００５８】
この後、図１０（ｆ）に示すように基板２０１をエッチング除去し、図１０（ｇ）に示すように樹脂２０６を研削除去する。
【００５９】
また、導体柱を形成した後に、樹脂封止を行う他の例について図１１を参照して説明する。
【００６０】
図１１において、３０１はＩＣチップ、３０２はＩＣチップ３０１の電極、３０３は、ＩＣチップ３０１の電極３０２が電気的に接続される平面状の配線体であり、この配線体３０３は、基板３０４上に固着して設けられている。
【００６１】
３０６は、ＩＣチップ３０１が組み付けられた前記配線体３０３の一方の面３０３ａ上で、前記配線体３０３に接続して設けられる導体柱、３０７は、配線体３０３の一方の面３０３ａ上で、ＩＣチップ３０１及び導体柱３０６が設けられていない部分に充填された絶縁樹脂である。
【００６２】
次に、このように構成した半導体装置の製造方法について、説明する。
【００６３】
まず、図１１（ａ），（ｂ）に示すように、基板３０４上に形成された配線体３０３と、配線体３０３上に設けた導体柱（導体突起）３０６とからなる配線基板３０４の配線体３０３の一方の面３０３ａに、ＩＣチップ３０１をフリプチップ接続し、次に、図１１（ｃ）示すように、基板３０４の一方の面３０３ａ上で、ＩＣチップ３０１及び導体柱３０６を絶縁樹脂３０７で覆い、封止する。
【００６４】
次に、図１１（ｄ）に示すように、樹脂３０７を研削し、導体柱３０６の端面３０８を露出させ、また、配線体３０４から基材３０５を除去する。
【００６５】
上記の方法は、メッキ作業を用いる製造方法に比べてメッキ作業等が途中工程で入らないために製造工程を単純化することができる。
【００６６】
次に、第２配線体を感光性樹脂の塗布、露光、現像によるパターン形成方法によるビルドアップ工法を用いて形成する方法について説明する。
【００６７】
図５は、第２配線体を埋め込み型の配線体で形成する製造方法の手順を示すものである。
【００６８】
図５（ａ）に示される第２金属基板２２上には、図３（ａ）に示した第１配線体３と同様の配線体２５が形成されている。なお、メモリをスタック構造に積層する場合には第１配線体と第２配線体のパターンは同じ場合が多い。
【００６９】
次いで、図５（ｂ）に示すように金属基板１２に第２配線体の端子部に、半完成品の半導体装置２４を接続する。半導体装置２４は、図３（ｆ）に示した状態の半導体装置であり、図３（ｆ）における第１配線体３と接続する端子部１０の突出部１２配線体５の所定の位置に合わせて接続する。
【００７０】
次に、接続した両者の間にアンダーフィル樹脂２６を充填し、熱硬化させる。このアンダーフィル樹脂を半導体装置２４と配線体２５の間に充填においては、これらの間隔が狭く、また、側面から注入しなければならないため、金属基板の一辺を真空装置のノズル形状の治具で挟み込み減圧しながら対辺から低粘度のアンダーフィル樹脂を注入して毛細管現象と減圧の作用で基板間全面に充填させる方法が有効となる。
【００７１】
続いて、基板１および第２金属基板２２をエッチング除去し、その後、半田浴により第１配線体３および配線体２５に端子部２７を形成し、図５（ｃ）に示す状態とする。
【００７２】
上記の半導体装置２４と配線体２５との間にアンダーフィル樹脂を注入する方法に代えて、配線体２５上にシート状または高粘度の接着材を予め適量の厚さに塗布してから半導体装置２４を配線体２５に接続して加圧接着すると共に接着材を硬化する方法も一般的に用いられる方法である。
【００７３】
これらの方法で製造された半導体装置の具体的な寸法は、配線基板２５（第２配線体）および第１配線体３（第１配線体）の厚さがそれぞれ１０〜１５μｍ、半導体素子厚が１０μｍ、配線基板と半導体素子間を接着するアンダーフィル樹脂厚が５〜１０μｍ程度であり、これらの最大の厚さを合計しても６０μｍ程度の半導体装置ができあがる。
【００７４】
図３に示した第２配線体としてテープ配線基板１４を用いた場合には、テープ配線基板１４の厚さは５０〜８０μｍ程度あり、合計厚さは１２５μｍの厚さになる。
【００７５】
次に、第１配線体および第２配線体を多層に形成する製造方法について説明する。
【００７６】
図３に示した金属基板１にＮｉ／Ａｕのパターンを形成してからポリイミド等の感光性樹脂を塗布、露光、現像してコンタクト孔を設けた後に、銅配線をパターニング形成する。こうすることによって多層配線が形成できる。この方法は、ビルドアップ法と一般的に呼ばれている。
【００７７】
上記のようにして作製した第１配線基板および第２配線基板を備える半導体素子を上述した方法を組み合わせて接続する。
【００７８】
上記の方法で第１配線体および第２配線体を多層配線することによって、端子部を半導体素子の周辺及び半導体素子上に配置することが自由にでき、さらなる半導体装置の小面積化が可能となる。
【００７９】
次に、半導体装置の第２実施例について図４を用いて説明する。
【００８０】
図４は、図３（ｇ）における第２の配線体に相当するテープ配線基板１４を接続する工程を省略し、半導体素子４の片側のみに薄膜を用いた配線体が用いられた半導体装置としたものである。この場合には、第２配線体を用いない分薄く形成できるが、素子４の裏面１３に端子部（図３（ｇ）における１０３）を設けることができず、その分半導体素子４の外部に設けなければならないため、半導体装置の大きさが若干大きくなる。
【００８１】
次に、上記のように構成された半導体装置を多段に積層した半導体モジュールについて説明する。
【００８２】
図６は、図２に示した状態の半導体装置７０を位置決め治具２１に多段に重ねてリフロー炉に通して端子部同志を接続したものである。このため、図６には示さないが、以下の説明では図２に示した符号を用いて説明する。
【００８３】
図６は、図２に示した状態の半導体装置７０を複数個スタック構造に積層した半導体モジュールの断面図である。図２に示した状態の半導体装置７０の第１配線体３の端子部１５に、印刷法またはメッキ法により半田ボールをあらかじめ設けておく。配線体１９には半田のような材料を設けておく必要はなく、半田と塗れ性の良い材料、例えば金を０．１μｍ程度被着させておく。これは、例えば、図３に示したように配線体１９としてテープ配線基板１４を使用する場合には、その製造工程から材料構成は一般的なものであり全く問題ない。
【００８４】
次に、半導体装置７０の端子部を治具２１で位置決めして、一つ目の半導体装置の上に２つ目、３つ目と重ねていくと１つ目の半導体装置７０の第２配線基板１９の端子部１６に２つ目の半導体装置７０の第１配線基板３の端子部１５が接触し、窒素雰囲気のソルダーリフロー装置で加熱溶融すると図６に示すように各端子部が電気的に導通した積層型半導体装置が完成する。
【００８５】
図７は、図４に示した状態の半導体装置８０を多段に重ねてリフロー炉に通して端子部同志を接続したものである。このため、図７には示さないが、以下の説明では図４に示した符号を用いて説明する。
【００８６】
図７は、図４に示した状態の半導体装置８０を同様に重ねて端子部をリフローして電気的に導通させた構造である。本実施例においても図６に示した実施例と同様に位置決め治具使用しているが図示省略している。本実施例の場合には、端子部１５が半導体装置８０の周辺部に形成されている点のみが図６に示した実施例との違いであり、図６に示した積層型半導体装置よりも第２配線基板１９がない分だけ厚さが薄くなるが、ピン数が同じ場合には平面的な面積は大きくなる可能性がある。
【００８７】
次に、図６および図７に示すようなスタック構造の積層型半導体装置を効率よく製造する方法について、図８の断面図および図９の平面図を参照して説明する。
【００８８】
まず、図３（ａ）〜（ｇ）の工程を経て図２に示す構造の半導体装置を作製する。このとき、基板から半導体素子を個片に切り出す切断工程を実施せず、半完成品の半導体装置２６とする。
【００８９】
次に、半完成品の半導体装置２６を多段に積層して基板の表面と裏面に設けられた端子部を位置合わせして接続部に被着されている接合部材をリフロー炉に通して溶融接続する。この状態の積層された基板をダイシング装置によって半導体素子間を切り離すことによって４段重ねの積層型半導体装置が完成する。
【００９０】
以上では半導体装置間の接続方法としてリフロー法による溶融接続を例に用いて説明したが、例えばこの他に端子部に金バンプを形成しておくことにより、金−金圧着法や、圧接法などの工法を用いることも可能である。
【００９１】
また、半導体装置を積層した後、半導体装置間に樹脂を注入、硬化させるか、もしくは半導体装置間に、あらかじめシート状、もしくは液状の接着剤を供給しておくことにより、接続部を封止することで、より信頼性の高い積層型半導体装置を得ることも可能である。
【００９２】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載するような硬化を奏する。
【００９３】
半導体素子の両面に極薄の配線体を配置し、半導体素子を挟み込んで両配線体を半導体素子に平行して林立する導体柱で相互に接続しているために、最小面積で厚さが１００μｍ以下の半導体装置が実現できる。
【００９４】
第２配線体を用いないものの場合には、面積が若干大きくなるが厚さは６０μｍ以下の半導体装置が実現できる。
【００９５】
単体の半導体装置を多段に積み重ねて接続した積層型半導体装置としたものでは非常に薄い高集積の半導体装置が簡単に得られる。
【００９６】
第１配線体を埋め込み配線で形成し、第２配線体をテープキャリア配線体で形成する場合には、工程が簡単となり最小面積の半導体装置が得られる。
【００９７】
第１配線体と第２配線体を相互に接続する導体柱の形成時期を、半導体素子を接続する前に形成する場合には、メッキ作業等が途中工程で入らないために製造工程が単純化する。
【００９８】
第１配線体と第２配線体を共に埋め込み型の配線体で形成する場合には極薄の半導体装置が簡単に製造できる。
【００９９】
個片化されていない半完成品の半導体装置を多層に積み重ねて端子部を接続と接着した状態でまとめて所定領域を切断する場合には積層型半導体装置を効率よく生産することができる。
【０１００】
第１，２配線体を多層配線にすることによって端子部が半導体素子の周辺及び半導体素子上に配置することが自由にでき、さらなる半導体装置の小面積化が可能となる。
【図面の簡単な説明】
【図１】本発明による半導体装置の平面図である。
【図２】図１中のＡ−Ａ′の断面図である。
【図３】（ａ）〜（ｈ）３は図１に示す半導体装置の製造工程を説明するための図である。
【図４】本発明の第２実施例の断面図である。
【図５】（ａ）〜（ｃ）は第２配線体を埋め込み型の配線体で形成する製造方法の手順を示すものである。
【図６】複数個の半導体装置をスタック構造に積層した積層型半導体装置の断面図である。
【図７】複数個の半導体装置をスタック構造に積層した積層型半導体装置の断面図である。
【図８】半導体素子を複数個搭載した基板を更に多段に積層した基板の断面図である。
【図９】半導体素子を複数個搭載した基板を更に多段に積層した基板の平面図である。
【図１０】（ａ）〜（ｇ）はスタッドバンプを用いた端子部の形成方法を説明するための図である。
【図１１】導体柱を形成した後に、樹脂封止を行う他の例を説明するための図である。
【符号の説明】
１ 基板
２ Ｎｉメッキ
３ 第１配線体
４ 半導体素子
５ 電極
６ 樹脂
７ アンダーフィル
８ レーザー光
９ スルーホール
１０ 導体柱
１１ 銅金属
１２ 突出部
１３ 半導体素子の裏面
１４ テープ配線基板
１５，１６ 端子部
１９ 第２配線体
２１ 位置決め治具
２２ 第２金属基板
２５ 配線体
２６ 半完成品の半導体装置
Claims (15)
- 半導体素子および該半導体素子と接続する端子部を備えた半導体装置において、
前記半導体素子と接続する第１の配線体と第２の配線体が、前記半導体素子の両面を覆うように挟み込む形態で対向配置され、
前記第１および第２の配線体のうちの少なくとも第１の配線体は基板上に形成した配線体に半導体素子を接続し、前記配線体を被覆し、前記半導体素子の周囲を充填する樹脂を形成した後、前記基板を除去して得られる埋め込み配線体であり、
前記端子部が前記半導体装置の表面と裏面に備えられていることを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記埋め込み配線体が多層配線により形成されていることを特徴とする半導体装置。 - 基板上に複数の半導体素子が接続される第１の配線体を形成する工程と、
前記複数の半導体素子を前記第１の配線体に接続または接着する工程と、
前記基板に接続された複数の半導体素子間に絶縁性樹脂を充填し、硬化させる工程と、
前記充填した樹脂と半導体素子を所定の厚さに研削する工程と、
前記研削した樹脂にスルーホールを形成する工程と、
前記スルーホール内を金属粒子で充填し、先端部に接続部材を被着する工程と、
第２の配線体を前記半導体素子を覆い、かつ前記第１の配線体とで挟み込むように形成する工程と、
前記第１の配線体の端子部に前記第２の配線体の端子部を接続する工程と、
前記基板を除去する工程と、を有することを特徴とする半導体装置の製造方法。 - 基板上に複数の半導体素子が接続される第１の配線体を形成する工程と、
前記第１の配線体の、前記半導体素子の周囲に導体柱からなる端子部を形成する工程と、
前記複数の半導体素子を前記第１の配線体に接続または接着する工程と、
前記基板に接続された複数の半導体素子間に樹脂を充填し、硬化させる工程と、
前記半導体素子間に充填された樹脂と半導体素子を所定の厚さに研削する工程と、
第２の配線体を前記半導体素子を覆い、かつ前記第１の配線体とで挟み込むように形成する工程と、
前記第１の配線体の端子部に前記第２の配線体の端子部を接続する工程と、
前記基板を除去する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項３記載の半導体装置の製造方法において、
前記第２の配線体は基板に複数形成されたものであることを特徴とする半導体装置の製造方法。 - 基板上に複数の半導体素子が接続される第１の配線体を形成する工程と、
前記複数の半導体素子を前記配線体に接続または接着する工程と、
前記基板に接続された複数の半導体素子間に樹脂を充填し、硬化させる工程と、
前記充填した樹脂と半導体素子を所定の厚さに研削する工程と、
前記研削した樹脂にスルーホールを形成する工程と、
前記スルーホール内を金属粒子で充填し、先端部に接続部材を被着する工程と、
第２の配線体を前記半導体素子を覆い、かつ前記第１の配線体とで挟み込むように形成する工程と、
前記第１の配線体の端子部に前記第２の配線体の端子部を接続する工程と、
前記各工程を経て得られた半導体素子搭載基板を多段に積層して接着し、端子部を電気的に接続する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第２の配線体は、基板上に形成された配線パターンを形成した後に該基板を除去することにより得られる埋め込み配線体であることを特徴とする請求項１記載の半導体装置。
- 前記第２の配線体がテープ配線基板であることを特徴とする請求項１記載の半導体装置。
- 前記第２の配線体は、ビルドアップ法により形成されていることを特徴とする請求項１記載の半導体装置。
- 前記第２の配線体が多層配線により形成されていることを特徴とする請求項１記載の半導体装置。
- 前記配線体に接続された複数の各半導体素子間を行方向と列方向に切断する工程を含むことを特徴とする請求項３ないし６のいずれかに記載の半導体装置の製造方法。
- 請求項１または２記載の半導体装置を複数個積層し、相対する端子部で接続したことを特徴とする積層型半導体装置。
- 請求項１２記載の積層型半導体装置において、
前記半導体装置間を接続する端子部が半導体素子間に配設されていることを特徴とする積層型半導体装置。 - 半導体素子および該半導体素子と接続する端子部を備えた半導体装置において、
前記半導体素子は、基板上に配線パターンおよび感光性樹脂を形成した後に該基板を除去することにより得られる埋め込み配線体と接続され、
前記端子部が前記半導体装置の表面と裏面に備えられ、
前記埋め込み配線体に複数形成された端子部のうち少なくとも一つが、平面視で、半導体素子内側に配置されていることを特徴とする半導体装置。 - 基板上に配線パターンおよび感光性樹脂を形成した後に該基板を除去することにより得られる埋め込み配線体と、
該配線体上に配置される樹脂により封止された半導体素子と、を備える半導体装置であって、
前記埋め込み配線体に複数形成された端子部を備え、
前記埋め込み配線体は前記半導体素子と接続され、該埋め込み配線体に形成された端子部は配線体を介して前記半導体素子と接続されており、
前記半導体素子の周囲となる位置の前記樹脂に埋設され、前記配線体と接続され、反配線体側の面の樹脂から露出する導体柱とを有し、
前記埋め込み配線体に複数形成された端子部のうち少なくとも一つが、平面視で、半導体素子内側に配置されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002086422A JP4240899B2 (ja) | 2001-03-26 | 2002-03-26 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001086833 | 2001-03-26 | ||
| JP2001-86833 | 2001-03-26 | ||
| JP2002086422A JP4240899B2 (ja) | 2001-03-26 | 2002-03-26 | 半導体装置及び半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007307513A Division JP2008118152A (ja) | 2001-03-26 | 2007-11-28 | 半導体装置および積層型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002359323A JP2002359323A (ja) | 2002-12-13 |
| JP4240899B2 true JP4240899B2 (ja) | 2009-03-18 |
Family
ID=26612006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002086422A Expired - Fee Related JP4240899B2 (ja) | 2001-03-26 | 2002-03-26 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4240899B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4271590B2 (ja) * | 2004-01-20 | 2009-06-03 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP4204989B2 (ja) | 2004-01-30 | 2009-01-07 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP5456970B2 (ja) * | 2005-02-02 | 2014-04-02 | 日本電気株式会社 | 電子部品のパッケージング構造、及びこの構造を有する電子部品パッケージの製造方法 |
| JP4635202B2 (ja) * | 2005-07-20 | 2011-02-23 | 国立大学法人九州工業大学 | 両面電極パッケージの製造方法 |
| JP5215587B2 (ja) * | 2007-04-27 | 2013-06-19 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| KR100914977B1 (ko) * | 2007-06-18 | 2009-09-02 | 주식회사 하이닉스반도체 | 스택 패키지의 제조 방법 |
| KR100909322B1 (ko) * | 2007-07-02 | 2009-07-24 | 주식회사 네패스 | 초박형 반도체 패키지 및 그 제조방법 |
| KR100885924B1 (ko) * | 2007-08-10 | 2009-02-26 | 삼성전자주식회사 | 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법 |
| WO2009028596A1 (ja) * | 2007-08-30 | 2009-03-05 | Nec Corporation | 受動素子内蔵基板、製造方法、及び半導体装置 |
| US8390117B2 (en) | 2007-12-11 | 2013-03-05 | Panasonic Corporation | Semiconductor device and method of manufacturing the same |
| JP4489821B2 (ja) * | 2008-07-02 | 2010-06-23 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP2011009514A (ja) * | 2009-06-26 | 2011-01-13 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2011014728A (ja) * | 2009-07-02 | 2011-01-20 | Casio Computer Co Ltd | 半導体装置及び半導体装置の製造方法 |
| EP2533275A4 (en) | 2010-02-01 | 2016-12-21 | Toyota Motor Co Ltd | METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT AND SEMICONDUCTOR COMPONENT |
| DE102014219794B4 (de) * | 2014-09-30 | 2020-06-18 | Osram Opto Semiconductors Gmbh | Elektrisches Bauelement und Verfahren zum Erzeugen eines elektrischen Bauelements |
-
2002
- 2002-03-26 JP JP2002086422A patent/JP4240899B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002359323A (ja) | 2002-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| KR100924510B1 (ko) | 반도체장치, 그 제조방법 및 전자기기 | |
| KR100865426B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4240899B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20080199988A1 (en) | Conductive pattern formation method | |
| US6846699B2 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| JPWO2001026155A1 (ja) | 半導体装置及びその製造方法、製造装置、回路基板並びに電子機器 | |
| JPWO2007043639A1 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
| JPWO2001026147A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20010031020A (ko) | 집적 회로 패키지용 칩 스케일 볼 그리드 어레이 | |
| JP2000138313A (ja) | 半導体装置及びその製造方法 | |
| KR20020033522A (ko) | 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 | |
| KR100315138B1 (ko) | 반도체장치와그의제조방법및필름캐리어테이프와그의제조방법 | |
| JP2001060758A (ja) | 接着材料の貼着方法及び貼着装置、配線基板、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7053492B2 (en) | Circuit device and method of manufacturing the same | |
| US20050073039A1 (en) | Semiconductor device and method of fabricating the same | |
| US20110100549A1 (en) | Method for manufacturing component-embedded module | |
| JP2000286299A (ja) | 半導体装置の接続方法 | |
| JP2008118152A (ja) | 半導体装置および積層型半導体装置 | |
| JP2004342802A (ja) | 突起電極付きプリント基板およびその製造方法 | |
| JP2001127242A (ja) | 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法 | |
| KR102817420B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP2004253598A (ja) | 電子部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Effective date: 20041206 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041206 |
|
| A621 | Written request for application examination |
Effective date: 20050210 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050729 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060913 |
|
| A521 | Written amendment |
Effective date: 20061109 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20071003 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081222 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20120109 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20120109 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20140109 |
|
| LAPS | Cancellation because of no payment of annual fees |