JP4592751B2 - プリント配線基板の製造方法 - Google Patents
プリント配線基板の製造方法 Download PDFInfo
- Publication number
- JP4592751B2 JP4592751B2 JP2007513563A JP2007513563A JP4592751B2 JP 4592751 B2 JP4592751 B2 JP 4592751B2 JP 2007513563 A JP2007513563 A JP 2007513563A JP 2007513563 A JP2007513563 A JP 2007513563A JP 4592751 B2 JP4592751 B2 JP 4592751B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- semiconductor device
- conductive paste
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H10W70/09—
-
- H10W70/614—
-
- H10W90/00—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H10W70/60—
-
- H10W70/682—
-
- H10W70/685—
-
- H10W72/241—
-
- H10W72/29—
-
- H10W72/5522—
-
- H10W72/874—
-
- H10W72/884—
-
- H10W72/9413—
-
- H10W74/00—
-
- H10W74/15—
-
- H10W90/297—
-
- H10W90/701—
-
- H10W90/722—
-
- H10W90/724—
-
- H10W90/734—
-
- H10W90/736—
-
- H10W90/754—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
接着性を有する絶縁基材及びこの絶縁基材の一方の面に形成された導電層からなる少なくとも一の配線付き基材と、この配線付き基材の導電層に接続され絶縁基材を貫通してこの絶縁基材の他方の面に臨んでいる導電性ペーストからなる貫通電極と、半導体基板に形成された電極に接続された再配線部を有する半導体装置とを備え、半導体装置は、再配線部を貫通電極に接続させ、配線付き基材の絶縁基材中に埋め込まれており、半導体装置の再配線部と配線付き基材とは、再配線層を構成していることを特徴とするプリント配線基板。
絶縁基材及びこの絶縁基材の一方の面に形成された導電層からなる少なくとも一の配線付き基材と、この絶縁基材の他方の面に形成された接着層と、配線付き基材の導電層に接続され絶縁基材及び接着層を貫通してこの絶縁基材の他方の面に臨んでいる導電性ペーストからなる貫通電極と、半導体基板に形成された電極に接続された再配線部を有する半導体装置とを備え、半導体装置は、再配線部を貫通電極に接続させ、接着層中に埋め込まれており、半導体装置の再配線部と配線付き基材とは、再配線層を構成していることを特徴とするプリント配線基板。
上記〔構成1〕、または、上記〔構成2〕を有するプリント配線基板において、半導体装置を介して配線付き基材に対向する支持基板を備え、配線付き基材と支持基板との間には、半導体装置の設置領域を除く領域にスペーサが配置されていることを特徴とするものである。
接着性を有する絶縁基材及びこの絶縁基材の一方の面に形成された導電層からなる少なくとも一の配線付き基材と、この配線付き基材の導電層に接続され絶縁基材を貫通してこの絶縁基材の他方の面に臨んでいる導電性ペーストからなる貫通電極と、半導体基板に形成された電極に接続された再配線部を有する半導体装置とを備え、半導体装置は、再配線部を貫通電極に接続させ、配線付き基材の絶縁基材中に埋め込まれており、半導体装置の再配線部の反対側の面に接着層を介して支持基板が配置されており、半導体装置の再配線部と配線付き基材とは、再配線層を構成しているプリント配線基板。
絶縁基材及びこの絶縁基材の一方の面に形成された導電層からなる少なくとも一の配線付き基材と、この絶縁基材の他方の面に形成された接着層と、配線付き基材の導電層に接続され絶縁基材及び接着層を貫通してこの絶縁基材の他方の面に臨んでいる導電性ペーストからなる貫通電極と、半導体基板に形成された電極に接続された再配線部を有する半導体装置とを備え、半導体装置は、再配線部を貫通電極に接続させ、接着層中に埋め込まれており、半導体装置の再配線部の反対側の面に接着層を介して支持基板が配置されており、半導体装置の再配線部と配線付き基材とは、再配線層を構成していることを特徴とするプリント配線基板。
接着性を有する絶縁基材及びこの絶縁基材の一方の面に形成された導電層からなる少なくとも一の配線付き基材と、この配線付き基材の導電層に接続され絶縁基材を貫通してこの絶縁基材の他方の面に臨んでいる導電性ペーストからなる貫通電極と、半導体基板に形成された電極に接続された再配線部を有する半導体装置とを備え、半導体装置は、再配線部を貫通電極に接続させ、配線付き基材の絶縁基材中に埋め込まれており、半導体装置の再配線部の反対側の面に少なくとも一部に熱伝導率が0.4W/m・K以上の導熱性材料を含む接着層を介して支持基板が配置されており、半導体装置の再配線部と配線付き基材とは、再配線層を構成していることを特徴とするプリント配線基板。
絶縁基材及びこの絶縁基材の一方の面に形成された導電層からなる少なくとも一の配線付き基材と、この絶縁基材の他方の面に形成された接着層と、配線付き基材の導電層に接続され絶縁基材及び接着層を貫通してこの絶縁基材の他方の面に臨んでいる導電性ペーストからなる貫通電極と、半導体基板に形成された電極に接続された再配線部を有する半導体装置とを備え、半導体装置は、再配線部を貫通電極に接続させ、接着層中に埋め込まれており、半導体装置の再配線部の反対側の面に少なくとも一部に熱伝導率が0.4W/m・K以上の導熱性材料を含む接着層を介して支持基板が配置されており、半導体装置の再配線部と配線付き基材とは、再配線層を構成していることを特徴とするプリント配線基板。
上記〔構成4〕乃至上記〔構成7〕のいずれかの構成を有するプリント配線基板において、配線付き基材と支持基板との間には、半導体装置の設置領域を除く領域にスペーサが配置されていることを特徴とするものである。
上記〔構成1〕乃至上記〔構成8〕のいずれか一を有するプリント配線基板において、配線付き基材を複数枚有しており、これら配線付き基材の導電層同士間を接続する貫通電極を備え、これら配線付き基材の導電層同士間を接続する貫通電極と、一の配線付き基材の導電層及び半導体装置の再配線部間を接続する貫通電極とは、同一の材料からなることを特徴とするものである。
絶縁基材及びこの絶縁基材の一方の面に形成された導電層からなる少なくとも一の第1の配線付き基材と、前記第1の配線付き基材の前記導電層に接続され、前記絶縁基材を貫通してこの絶縁基材の他方の面に臨んでいる導電性ペーストからなる第1の貫通電極と、絶縁基材及びこの絶縁基材の他方の面に形成された導電層からなる少なくとも一の第2の配線付き基材と、前記第2の配線付き基材の前記導電層に接続され、この第2の配線付き基材の絶縁基材を貫通して、前記第1の配線付き基材の前記導電層に電気的に接続される第2の貫通電極と、半導体基板に形成された電極に接続された再配線部を有する半導体装置とを備え、前記半導体装置は、前記第1の配線付き基材及び前記第2の配線付き基材の間に位置し、前記再配線部を前記第1の貫通電極に接続させており、前記半導体装置の再配線部と前記第1の配線付き基材とは、再配線層を構成していることを特徴とするプリント配線基板。
〔構成11〕
本発明は、プリント配線基板の製造方法であって、一方の面に導電層が形成され熱可塑性を有する樹脂または半硬化状態の熱硬化樹脂からなる絶縁基材にビアホールを形成しこのビアホールに導電性ペーストを印刷充填して貫通電極とする工程と、半導体基板に形成された電極に接続された再配線部を有する半導体装置の当該再配線部を貫通電極に対して位置合わせしこの半導体装置を絶縁基材に対して前記導電性ペーストの硬化温度以下の熱圧着により仮留めする工程と、絶縁基材同士の接着及び絶縁基材と半導体装置との接着並びに貫通電極をなす導電性ペーストの硬化を単一工程としての加熱プレスによって行う工程とを有することを特徴とするものである。
本発明は、プリント配線基板の製造方法であって、一方の面に導電層が形成され他方の面が接着層となされた絶縁基材にビアホールを形成しこのビアホールに導電性ペーストを印刷充填して貫通電極とする工程と、半導体基板に形成された電極に接続された再配線部を有する半導体装置の当該再配線部を貫通電極に対して位置合わせしこの半導体装置を絶縁基材の接着層に対して前記導電性ペーストの硬化温度以下の熱圧着により仮留めする工程と、絶縁基材同士の接着及び絶縁基材と半導体装置との接着並びに貫通電極をなす導電性ペーストの硬化を単一工程としての加熱プレスによって行う工程とを有することを特徴とするものである。
本発明は、プリント配線基板の製造方法であって、一方の面に導電層が形成され熱可塑性を有する樹脂または半硬化状態の熱硬化樹脂からなる絶縁基材にビアホールを形成しこのビアホールに導電性ペーストを印刷充填して貫通電極とする工程と、半導体基板に形成された電極に接続された再配線部を有する半導体装置の当該再配線部を貫通電極に対して位置合わせし接着層が形成された支持基板を該接着層を半導体装置の再配線部の反対側の面に接触させて配置しこの半導体装置を絶縁基材に対して前記導電性ペーストの硬化温度以下の熱圧着により仮留めする工程と、絶縁基材と半導体装置との接着並びに貫通電極をなす導電性ペーストの硬化を単一工程としての加熱プレスによって行う工程とを有することを特徴とするものである。
本発明は、プリント配線基板の製造方法であって、一方の面に導電層が形成され他方の面が接着層となされた絶縁基材にビアホールを形成しこのビアホールに導電性ペーストを印刷充填して貫通電極とする工程と、半導体基板に形成された電極に接続された再配線部を有する半導体装置の当該再配線部を貫通電極に対して位置合わせし接着層が形成された支持基板を該接着層を半導体装置の再配線部の反対側の面に接触させて配置しこの半導体装置を絶縁基材の接着層に対して前記導電性ペーストの硬化温度以下の熱圧着により仮留めする工程と、絶縁基材と半導体装置との接着並びに貫通電極をなす導電性ペーストの硬化を単一工程としての加熱プレスによって行う工程とを有することを特徴とするものである。
本発明は、プリント配線基板の製造方法であって、一方の面に導電層が形成され熱可塑性を有する樹脂または半硬化状態の熱硬化樹脂からなる絶縁基材にビアホールを形成しこのビアホールに導電性ペーストを印刷充填して貫通電極とする工程と、半導体基板に形成された電極に接続された再配線部を有する半導体装置の当該再配線部を貫通電極に対して位置合わせし少なくとも一部に熱伝導率が0.4W/m・K以上の導熱性材料を含む接着層が形成された支持基板を該接着層を半導体装置の再配線部の反対側の面に接触させて配置しこの半導体装置を絶縁基材の接着層に対して前記導電性ペーストの硬化温度以下の熱圧着により仮留めする工程と、絶縁基材と半導体装置との接着並びに貫通電極をなす導電性ペーストの硬化を単一工程としての加熱プレスによって行う工程とを有することを特徴とするものである。
本発明は、プリント配線基板の製造方法であって、一方の面に導電層が形成され他方の面が接着層となされた絶縁基材にビアホールを形成しこのビアホールに導電性ペーストを印刷充填して貫通電極とする工程と、半導体基板に形成された電極に接続された再配線部を有する半導体装置の当該再配線部を貫通電極に対して位置合わせし少なくとも一部に熱伝導率が0.4W/m・K以上の導熱性材料を含む接着層が形成された支持基板を該接着層を半導体装置の再配線部の反対側の面に接触させて配置しこの半導体装置を絶縁基材の接着層に対して前記導電性ペーストの硬化温度以下の熱圧着により仮留めする工程と、絶縁基材と半導体装置との接着並びに貫通電極をなす導電性ペーストの硬化を単一工程としての加熱プレスによって行う工程とを有することを特徴とするものである。
なお、〔構成11〕乃至〔構成16〕において、前記絶縁基材が複数設けられる場合、これら絶縁基材同士の接着は前記単一工程としての加熱プレスにおいて行われることが好ましい。
本発明は、プリント配線基板の製造方法であって、一方の面に導電層が形成された第1の絶縁基材にビアホールを形成し、このビアホールに導電性ペーストを印刷充填して貫通電極とする工程と、半導体基板に形成された電極に接続された再配線部を有する半導体装置の当該再配線部を、前記貫通電極に対して位置合わせし、この半導体装置を層間接着材を介して前記第1の絶縁基材に対して前記導電性ペーストの硬化温度以下の熱圧着により仮留めする工程と、他方の面に導電層が形成された第2の絶縁基材にビアホールを形成し、このビアホールに導電性ペーストを印刷充填して貫通電極とする工程と、前記第2の絶縁基材を前記第1の絶縁基材に対して層間接着材を介して積層させ、これら各絶縁基材間に前記半導体装置を挟み込むとともに、これら各絶縁基材の貫通電極同士を当接させる工程と、前記層間接着材による接着及び前記貫通電極となる導電性ペーストの硬化を、単一工程としての加熱プレスによって同時に行う工程と、を有することを特徴とするものである。
図4は、本発明の第1の実施の形態に係るプリント配線基板1Aの構成を示す断面図である。
図5(a)に示すように、ポリイミド樹脂フィルムからなる絶縁層7Aの片面に導電層となる銅箔8が設けてある片面銅張板(以下、CCL(Copper Clad Laminate)という。)に、フォトリソグラフィーにより図示しないエッチングレジストを形成した後に、塩化第二鉄を主成分とするエッチャントを用いて、化学エッチングにより、図5中の(b)に示すように、回路パターン8Aを形成する。
図5(c)に示すように、上記〔1〕の工程を経たCCLの、回路パターン8Aとは反対側の面に、層間接着材9A及び樹脂フィルム10を加熱圧着により貼り合わせる。層間接着材9Aとしては、25μm厚のエポキシ系熱硬化性フィルム接着材を使用し、樹脂フィルム10は、25μm厚のポリイミドフィルムを使用した。加熱圧着には真空ラミネータを用い、減圧下の雰囲気中にて、層間接着材9の硬化温度以下の温度で、0.3MPaの圧力でプレスして貼り合わせた。絶縁層7A及び層間接着材9Aは、接着性を有する絶縁基材を構成する。なお、絶縁層7Aとして、それ自身が熱可塑性を有する樹脂または半硬化状態の熱硬化樹脂からなる接着性を有するものを用いれば、層間接着材9を貼り合わせる必要はない。
次に、図5(d)に示すように、前述の絶縁層7A、層間接着材9A及び樹脂フィルム10に、YAGレーザを用いて、直径100μmのビアホール11を成形するとともに、銅箔8には、直径30μm程度の小孔12を開ロする。そして、CF4及びO2混合ガスによるプラズマデスミア処理を施した後に、図5(e)に示すように、スクリーン印刷法により、ビアホール11及び小孔12に導電性ペーストを充填して貫通電極5Aとした後、樹脂フィルム10を剥離する。このとき、印刷充填した導電性ペーストからなる貫通電極5Aの先端は、剥離した樹脂フィルム10の厚さ分だけ、層間接着材9Aの表面より突出し、突起を形成している。
図6は、ICチップの作製例を示す断面図である。
そして、図5(f)に示すように、上記〔3〕の工程で作製した基材に、上記した〔4〕の工程で作製したICチップ3を、半導体チップ用マウンタで位置合わせして、層間接着材9A及び貫通電極5Aをなす導電性ペーストの硬化温度以下で加熱し、仮留めを行う。
図7(a)〜(c)は、本発明の第1の実施の形態に係るプリント配線基板1Aの製造方法における各工程(後半の工程)を示す断面図である。
そして、上記〔6〕の工程で作製した積層体を、真空キュアプレス機を用いて、1kPa以下の減圧雰囲気中で加熱圧着し、図7(b)に示すように、一括で多層化する。このとき、層間接着材9A,9Bの硬化(絶縁基材同士の接着及び絶縁基材とICチップ3との接着)と同時に、貫通電極5A,5Bをなす導電性ペーストの硬化が行われる。なお、ここで「硬化」とは、熱硬化(架橋反応)のみならず、加熱により軟化した材料が冷えて硬化する場合も含んでいる。
そして、図7(c)に示すように、上記〔7〕の工程で作製した多層板に、ソルダレジスト20及びはんだバンプ21を形成した。ソルダレジスト20は、液状の感光性樹脂をスクリーン印刷し、パターンを露光した後に現像し形成した。はんだバンプ21は、はんだペーストをパターン印刷し、リフローすることにより、ボール状に形成した。以上の工程により、本実施の形態に係るプリント配線基板(多層配線板)1Aが得られる。
図8は、本発明の第2の実施の形態に係るプリント配線基板1Bの構成を示す断面図である。
図9は、本発明の第3の実施の形態に係るプリント配線基板1Cの構成を示す断面図である。
図10は、本発明の第4の実施の形態に係るプリント配線基板1Dの構成を示す断面図である。
図13は、本発明の第5の実施の形態に係るプリント配線基板1Eの構成を示す断面図である。
図14は、本発明の第6の実施の形態に係るプリント配線基板1Fの構成を示す断面図である。
図15は、本発明の第7の実施の形態に係るプリント配線基板1Gの構成を示す断面図である。
図17は、本発明の第8の実施の形態に係るプリント配線基板1Hの構成を示す断面図である。
図18は、本発明の第1の参考例に係るプリント配線基板1Iの構成を示す断面図である。
図19は、本発明の第9の実施の形態に係るプリント配線基板30の構成を示している。
まず、第1の配線付き基材33を作製する。すなわち、図20(a)に示すように、ポリイミド樹脂フィルムからなる絶縁層38の片面に導電層となる銅箔39が設けてあるCCLに、フォトリソグラフィーによりエッチングレジストを形成した後に、塩化第二鉄を主成分とするエッチャントを用いて、化学エッチングにより、図20(b)に示すように、回路パターン39Aを形成する。
図20(c)に示すように、上記〔1A〕の工程を経たCCLの、回路パターンとは反対側の面に、層間接着材40及び樹脂フィルム41を加熱圧着により張り合わせる。層間接着材40には、25μm厚のエポキシ系熱硬化性フィルム接着材を使用し、樹脂フィルム41には、25μm厚のポリイミドフィルムを使用した。加熱圧着には真空ラミネータを用い、減圧下の雰囲気中にて、層間接着材40の硬化温度以下の温度で、0.3MPaの圧力でプレスして張り合わせた。絶縁層38及び層間接着材40は、接着性を有する絶縁基材を構成する。なお、絶縁層38として、熱可塑性を有する樹脂または半硬化状態の熱硬化樹脂からなる接着性を有するものを用いれば、層間接着材40を張り合わせる必要はない。
次に、図20(d)に示すように、前述の絶縁層38、層間接着材40及び樹脂フィルム41に、YAGレーザを用いて、直径100μmのビアホール42を成形するとともに、回路パターン39Aには、直径30μm程度の小孔43を開ロする。そして、CF4及びO2混合ガスによるプラズマデスミア処理を施した後に、図20(e)に示すように、スクリーン印刷法により、ビアホール42及び小孔43に導電性ペーストを充填して第1の貫通電極44とし、樹脂フィルム41を剥離する。このとき、印刷充填した導電性ペーストからなる第1の貫通電極44の先端は、剥離した樹脂フィルム41の厚さ分だけ、層間接着材40の表面より突出し、突起を形成している。
ICチップ3aは、上述した第1の実施の形態を示す図6と同様の方法で作製する。
そして、図20(f)に示すように、上記〔3A〕の工程で作製した第1の配線付き基材33に、上記〔4A〕の工程で作製したICチップ3aを、半導体チップ用マウンタで位置合わせして、層間接着材40及び第1の貫通電極44をなす導電性ペーストの硬化温度以下で加熱し、仮留めを行う。
図21は、第2の配線付き基材34の作製例を示す断面図である。
図22は、本実施の形態に係るプリント配線基板30の製造方法における各工程(後半の工程)を示す断面図である。
そして、図22(b)に示すように、上記〔7A〕の工程で作製した積層体を、真空キュアプレス機を用いて、1kPa以下の減圧雰囲気中で加熱圧着し、一括で多層化する。このとき、層間接着材40の硬化(絶縁基材同士の接着及び絶縁基材とICチップ3aとの接着)と同時に、第1の貫通電極44をなす導電性ペースト及び第2の貫通電極47をなす導電性ペーストの硬化が行われる。なお、ここで「硬化」とは、熱硬化(架橋反応)のみならず、加熱により軟化した材料が冷えて硬化する場合も含んでいる。
そして、図22(c)及び(d)に示すように、上記〔8A〕の工程で作製した多層板に、ソルダレジスト20及びはんだバンプ21を形成した。ソルダレジスト20は、液状の感光性樹脂をスクリーン印刷し、パターンを露光した後に現像し形成した。はんだバンプ21は、はんだペーストをパターン印刷し、リフローすることにより、ボール状に形成した。以上の工程により、本発明に係るプリント配線基板(多層配線板)30が得られる。
さらに、図22(d)に示すように、上述のように構成されたプリント配線基板(多層配線板)30の片面には、再配線層が形成されたICチップ3b等を実装することができる。
図23は、本発明の第2の参考例に係るプリント配線基板30Aの構成を示す断面図である。なお、本参考例は、上述の第9の実施の形態に対して、第2配線付き基材34が異なる。
図24は、本発明の第10の実施の形態に係るプリント配線基板30Bの構成を示す断面図である。
次に、本発明の第3の参考例に係るプリント配線基板30Cについて説明する。図25〜図27は、プリント配線基板30Cの製造方法を示している。
図28は、本発明の第11の実施の形態に係るプリント配線基板30Dを示す断面図である。
以上、本発明の各実施の形態について説明したが、上述した実施の形態の開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
Claims (9)
- 一方の面に導電層が形成され熱可塑性を有する樹脂または半硬化状態の熱硬化樹脂からなる絶縁基材にビアホールを形成し、当該ビアホールに導電性ペーストを印刷充填して貫通電極とする工程と、
半導体基板に形成された電極に接続された再配線部を有する半導体装置の当該再配線部を、前記貫通電極に対して位置合わせし、前記半導体装置を前記絶縁基材に対して前記導電性ペーストの硬化温度以下の熱圧着により仮留めする工程と、
前記絶縁基材と前記半導体装置との接着並びに前記貫通電極をなす導電性ペーストの硬化を、単一工程としての加熱プレスによって行う工程と、
を有することを特徴とするプリント配線基板の製造方法。 - 一方の面に導電層が形成され他方の面が接着層となされた絶縁基材にビアホールを形成し、当該ビアホールに導電性ペーストを印刷充填して貫通電極とする工程と、
半導体基板に形成された電極に接続された再配線部を有する半導体装置の当該再配線部を、前記貫通電極に対して位置合わせし、前記半導体装置を前記絶縁基材の前記接着層に対して前記導電性ペーストの硬化温度以下の熱圧着により仮留めする工程と、
前記絶縁基材と前記半導体装置との接着並びに前記貫通電極をなす導電性ペーストの硬化を、単一工程としての加熱プレスによって行う工程と、
を有することを特徴とするプリント配線基板の製造方法。 - 一方の面に導電層が形成され熱可塑性を有する樹脂または半硬化状態の熱硬化樹脂からなる絶縁基材にビアホールを形成し、このビアホールに導電性ペーストを印刷充填して貫通電極とする工程と、
半導体基板に形成された電極に接続された再配線部を有する半導体装置の当該再配線部を、前記貫通電極に対して位置合わせし、接着層が形成された支持基板を、当該接着層を前記半導体装置の前記再配線部の反対側の面に接触させて配置し、前記半導体装置を前記絶縁基材に対して前記導電性ペーストの硬化温度以下の熱圧着により仮留めする工程と、
前記絶縁基材と前記半導体装置との接着並びに前記貫通電極をなす導電性ペーストの硬化を、単一工程としての加熱プレスによって行う工程と、
を有することを特徴とするプリント配線基板の製造方法。 - 一方の面に導電層が形成され他方の面が接着層となされた絶縁基材にビアホールを形成し、このビアホールに導電性ペーストを印刷充填して貫通電極とする工程と、
半導体基板に形成された電極に接続された再配線部を有する半導体装置の当該再配線部を、前記貫通電極に対して位置合わせし、接着層が形成された支持基板を、当該接着層を前記半導体装置の前記再配線部の反対側の面に接触させて配置し、この半導体装置を前記絶縁基材の接着層に対して前記導電性ペーストの硬化温度以下の熱圧着により仮留めする工程と、
前記絶縁基材と前記半導体装置との接着並びに前記貫通電極をなす導電性ペーストの硬化を、単一工程としての加熱プレスによって行う工程と、
を有することを特徴とするプリント配線基板の製造方法。 - 一方の面に導電層が形成され熱可塑性を有する樹脂または半硬化状態の熱硬化樹脂からなる絶縁基材にビアホールを形成し、このビアホールに導電性ペーストを印刷充填して貫通電極とする工程と、
半導体基板に形成された電極に接続された再配線部を有する半導体装置の当該再配線部を、前記貫通電極に対して位置合わせし、少なくとも一部に熱伝導率が0.4W/m・K以上の導熱性材料を含む接着層が形成された支持基板を、当該接着層を前記半導体装置の前記再配線部の反対側の面に接触させて配置し、前記半導体装置を前記絶縁基材に対して前記導電性ペーストの硬化温度以下の熱圧着により仮留めする工程と、
前記絶縁基材と前記半導体装置との接着、並びに、前記貫通電極をなす導電性ペーストの硬化を、単一工程としての加熱プレスによって行う工程と、
を有することを特徴とするプリント配線基板の製造方法。 - 一方の面に導電層が形成され他方の面が接着層となされた絶縁基材にビアホールを形成し、このビアホールに導電性ペーストを印刷充填して貫通電極とする工程と、
半導体基板に形成された電極に接続された再配線部を有する半導体装置の当該再配線部を、前記貫通電極に対して位置合わせし、少なくとも一部に熱伝導率が0.4W/m・K以上の導熱性材料を含む接着層が形成された支持基板を、当該接着層を前記半導体装置の前記再配線部の反対側の面に接触させて配置し、この半導体装置を前記絶縁基材の接着層に対して前記導電性ペーストの硬化温度以下の熱圧着により仮留めする工程と、
前記絶縁基材と前記半導体装置との接着、並びに、前記貫通電極をなす導電性ペーストの硬化を、単一工程としての加熱プレスによって行う工程と
を有することを特徴とするプリント配線基板の製造方法。 - 前記絶縁基材が複数設けられる場合、これら絶縁基材同士の接着は前記単一工程としての加熱プレスにおいて行われることを特徴とする請求項1乃至6に記載のプリント配線基板の製造方法。
- 一方の面に導電層が形成された第1の絶縁基材にビアホールを形成し、このビアホールに導電性ペーストを印刷充填して貫通電極とする工程と、
半導体基板に形成された電極に接続された再配線部を有する半導体装置の当該再配線部を、前記貫通電極に対して位置合わせし、この半導体装置を層間接着材を介して前記第1の絶縁基材に対して前記導電性ペーストの硬化温度以下の熱圧着により仮留めする工程と、
他方の面に導電層が形成された第2の絶縁基材にビアホールを形成し、このビアホールに導電性ペーストを印刷充填して貫通電極とする工程と、
前記第2の絶縁基材を前記第1の絶縁基材に対して層間接着材を介して積層させ、これら各絶縁基材間に前記半導体装置を挟み込むとともに、これら各絶縁基材の貫通電極同士を当接させる工程と、
前記層間接着材による接着及び前記貫通電極となる導電性ペーストの硬化を、単一工程としての加熱プレスによって同時に行う工程と、
を有することを特徴とするプリント配線基板の製造方法。 - 前記第2の絶縁基材を前記第1の絶縁基材に対して層間接着材を介して積層させる工程において、
前記半導体装置の設置領域を除く領域に、前記半導体装置と略同一の厚さを有する第3の絶縁基材を配置し、前記第1の絶縁基材及び前記第2の絶縁基材の間に、前記半導体装置とともに、前記第3の絶縁基材を挟み込むことを特徴とする請求項7記載のプリント配線基板の製造方法。
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005300324 | 2005-10-14 | ||
| JP2005300324 | 2005-10-14 | ||
| JP2006047538 | 2006-02-23 | ||
| JP2006047538 | 2006-02-23 | ||
| JP2006125728 | 2006-04-28 | ||
| JP2006125728 | 2006-04-28 | ||
| PCT/JP2006/320437 WO2007043639A1 (ja) | 2005-10-14 | 2006-10-13 | プリント配線基板及びプリント配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2007043639A1 JPWO2007043639A1 (ja) | 2009-04-16 |
| JP4592751B2 true JP4592751B2 (ja) | 2010-12-08 |
Family
ID=37942860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007513563A Active JP4592751B2 (ja) | 2005-10-14 | 2006-10-13 | プリント配線基板の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7849591B2 (ja) |
| EP (1) | EP1951015A4 (ja) |
| JP (1) | JP4592751B2 (ja) |
| KR (1) | KR100987688B1 (ja) |
| CN (1) | CN101288351B (ja) |
| TW (1) | TWI415542B (ja) |
| WO (1) | WO2007043639A1 (ja) |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4849926B2 (ja) * | 2006-03-27 | 2012-01-11 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8648263B2 (en) * | 2007-05-17 | 2014-02-11 | Ibiden Co., Ltd. | Wiring board and method of manufacturing wiring board |
| US8669480B2 (en) * | 2007-05-17 | 2014-03-11 | Ibiden Co., Ltd. | Wiring board and method of manufacturing wiring board |
| TW200906263A (en) * | 2007-05-29 | 2009-02-01 | Matsushita Electric Industrial Co Ltd | Circuit board and method for manufacturing the same |
| JP5075504B2 (ja) * | 2007-06-29 | 2012-11-21 | 京セラクリスタルデバイス株式会社 | 圧電発振器 |
| US7605460B1 (en) * | 2008-02-08 | 2009-10-20 | Xilinx, Inc. | Method and apparatus for a power distribution system |
| JP5003528B2 (ja) * | 2008-02-25 | 2012-08-15 | パナソニック株式会社 | 電子部品モジュールの製造方法 |
| KR101059970B1 (ko) | 2008-03-26 | 2011-08-26 | 가부시키가이샤후지쿠라 | 전자부품 실장용 기판 및 그 제조방법과 전자 회로 부품 |
| US8278142B2 (en) * | 2008-05-22 | 2012-10-02 | Texas Instruments Incorporated | Combined metallic bonding and molding for electronic assemblies including void-reduced underfill |
| JP2010087499A (ja) * | 2008-09-30 | 2010-04-15 | Ibiden Co Ltd | コンデンサ装置の製造方法 |
| JP5266009B2 (ja) * | 2008-10-14 | 2013-08-21 | 株式会社フジクラ | 部品内蔵形回路配線基板 |
| JP5285385B2 (ja) * | 2008-10-15 | 2013-09-11 | 株式会社フジクラ | 積層配線基板の製造方法 |
| FI122216B (fi) * | 2009-01-05 | 2011-10-14 | Imbera Electronics Oy | Rigid-flex moduuli |
| TWI460844B (zh) * | 2009-04-06 | 2014-11-11 | 金龍國際公司 | 具有內嵌式晶片及矽導通孔晶粒之堆疊封裝結構及其製造方法 |
| TWM362572U (en) * | 2009-04-13 | 2009-08-01 | Phytrex Technology Corp | Signal convertor |
| KR101060842B1 (ko) * | 2010-01-07 | 2011-08-31 | 삼성전기주식회사 | 반도체 패키지의 제조 방법 |
| KR101124110B1 (ko) * | 2010-02-16 | 2012-03-21 | 삼성전기주식회사 | 반도체 칩 패키지 및 그의 제조방법 |
| KR20120036446A (ko) * | 2010-10-08 | 2012-04-18 | 삼성전자주식회사 | 보드 온 칩 패키지용 인쇄회로기판, 이를 포함하는 보드 온 칩 패키지 및 이의 제조 방법 |
| US8642897B2 (en) * | 2010-10-12 | 2014-02-04 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| JP5693977B2 (ja) * | 2011-01-11 | 2015-04-01 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| US8844125B2 (en) | 2011-01-14 | 2014-09-30 | Harris Corporation | Method of making an electronic device having a liquid crystal polymer solder mask and related devices |
| CN102244061A (zh) * | 2011-07-18 | 2011-11-16 | 江阴长电先进封装有限公司 | Low-k芯片封装结构 |
| US10817043B2 (en) | 2011-07-26 | 2020-10-27 | Nvidia Corporation | System and method for entering and exiting sleep mode in a graphics subsystem |
| US9728481B2 (en) | 2011-09-07 | 2017-08-08 | Nvidia Corporation | System with a high power chip and a low power chip having low interconnect parasitics |
| CN103187312A (zh) * | 2011-12-28 | 2013-07-03 | 中国科学院上海微系统与信息技术研究所 | 圆片级封装结构中的重布线层的制备方法及形成的结构 |
| US9111847B2 (en) | 2012-06-15 | 2015-08-18 | Infineon Technologies Ag | Method for manufacturing a chip package, a method for manufacturing a wafer level package, a chip package and a wafer level package |
| JP5716972B2 (ja) * | 2013-02-05 | 2015-05-13 | 株式会社デンソー | 電子部品の放熱構造およびその製造方法 |
| JP5708903B2 (ja) * | 2013-02-14 | 2015-04-30 | 株式会社村田製作所 | 回路基板およびその製造方法 |
| US10425724B2 (en) | 2014-03-13 | 2019-09-24 | Starkey Laboratories, Inc. | Interposer stack inside a substrate for a hearing assistance device |
| KR101943176B1 (ko) * | 2014-05-16 | 2019-01-28 | 후지필름 가부시키가이샤 | 터치 패널 및 그 제조 방법 |
| US9826646B2 (en) * | 2014-05-27 | 2017-11-21 | Fujikura Ltd. | Component built-in board and method of manufacturing the same, and mounting body |
| US20150351218A1 (en) * | 2014-05-27 | 2015-12-03 | Fujikura Ltd. | Component built-in board and method of manufacturing the same, and mounting body |
| KR102373809B1 (ko) * | 2014-07-02 | 2022-03-14 | 삼성전기주식회사 | 패키지 구조체 및 그 제조 방법 |
| KR101974763B1 (ko) * | 2015-01-13 | 2019-05-02 | 데쿠세리아루즈 가부시키가이샤 | 다층 기판 |
| WO2016136964A1 (ja) * | 2015-02-27 | 2016-09-01 | 株式会社フジクラ | 配線体、配線基板、配線構造体、及びタッチセンサ |
| JP6690356B2 (ja) * | 2016-03-29 | 2020-04-28 | 味の素株式会社 | 熱硬化性樹脂組成物 |
| JP6652443B2 (ja) * | 2016-05-06 | 2020-02-26 | 株式会社日本マイクロニクス | 多層配線基板及びこれを用いたプローブカード |
| CN106024657A (zh) * | 2016-06-24 | 2016-10-12 | 南通富士通微电子股份有限公司 | 一种嵌入式封装结构 |
| CN110088894B (zh) * | 2016-12-21 | 2023-09-12 | 株式会社村田制作所 | 电子部件内置基板的制造方法、电子部件内置基板、电子部件装置及通信模块 |
| JP6866778B2 (ja) * | 2017-06-12 | 2021-04-28 | 富士通株式会社 | パッケージ基板及びパッケージ基板の製造方法 |
| US10867924B2 (en) | 2017-07-06 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package with redistribution structure and pre-made substrate on opposing sides for dual-side metal routing |
| JP6835971B2 (ja) * | 2017-08-04 | 2021-02-24 | 株式会社フジクラ | 多層プリント配線板の製造方法及び多層プリント配線板 |
| EP3725218B1 (en) * | 2017-12-15 | 2023-06-07 | Alps Alpine Co., Ltd. | Sensor device, production method therefor, and vehicle seat |
| US11049839B2 (en) * | 2018-01-24 | 2021-06-29 | Kulicke And Soffa Industries, Inc. | Bonding tools for bonding machines, bonding machines for bonding semiconductor elements, and related methods |
| CN109003907B (zh) * | 2018-08-06 | 2021-10-19 | 中芯集成电路(宁波)有限公司 | 封装方法 |
| CN112823411B (zh) * | 2018-09-28 | 2024-05-28 | 株式会社村田制作所 | 连接电极及连接电极的制造方法 |
| WO2020103147A1 (zh) * | 2018-11-23 | 2020-05-28 | 北京比特大陆科技有限公司 | 芯片散热结构、芯片结构、电路板和超算设备 |
| KR102294984B1 (ko) * | 2019-02-27 | 2021-08-30 | 주식회사 네패스 | 반도체 패키지 및 반도체 패키지 제조 방법 |
| KR102537710B1 (ko) * | 2021-05-28 | 2023-05-31 | (주)티에스이 | 일괄 접합 방식의 다층 회로기판 및 그 제조 방법 |
| KR20220160967A (ko) * | 2021-05-28 | 2022-12-06 | (주)티에스이 | 이종 재질의 다층 회로기판 및 그 제조 방법 |
| TWI808614B (zh) * | 2022-01-17 | 2023-07-11 | 大陸商廣東則成科技有限公司 | 軟硬複合板的製程 |
| JPWO2024210095A1 (ja) * | 2023-04-04 | 2024-10-10 | ||
| EP4626151A1 (en) | 2024-03-25 | 2025-10-01 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier, method for manufacturing thereof and package comprising a component carrier |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326438A (ja) * | 1993-05-13 | 1994-11-25 | Nitto Denko Corp | 単層配線ユニットおよび多層回路配線板ならびにその製法 |
| JP2001044641A (ja) * | 1999-07-30 | 2001-02-16 | Kyocera Corp | 半導体素子内蔵配線基板およびその製造方法 |
| JP2002246756A (ja) * | 2000-12-15 | 2002-08-30 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
| JP2002270712A (ja) * | 2001-03-14 | 2002-09-20 | Sony Corp | 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法 |
| JP2003017859A (ja) * | 2001-07-04 | 2003-01-17 | Denso Corp | プリント基板の製造方法およびその製造方法によって形成されるプリント基板 |
| JP2004152963A (ja) * | 2002-10-30 | 2004-05-27 | Denso Corp | 電子回路と外部部品との接続方法 |
| JP2004266094A (ja) * | 2003-02-28 | 2004-09-24 | Fujikura Ltd | 多層配線基板、多層配線基板用基材およびその製造方法 |
| JP2005150344A (ja) * | 2003-11-14 | 2005-06-09 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4544989A (en) * | 1980-06-30 | 1985-10-01 | Sharp Kabushiki Kaisha | Thin assembly for wiring substrate |
| US5990507A (en) * | 1996-07-09 | 1999-11-23 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor structures |
| JP3187373B2 (ja) | 1998-07-31 | 2001-07-11 | 京セラ株式会社 | 配線基板 |
| JP2000101245A (ja) * | 1998-09-24 | 2000-04-07 | Ngk Spark Plug Co Ltd | 積層樹脂配線基板及びその製造方法 |
| US6288905B1 (en) * | 1999-04-15 | 2001-09-11 | Amerasia International Technology Inc. | Contact module, as for a smart card, and method for making same |
| JP4526651B2 (ja) * | 1999-08-12 | 2010-08-18 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP4392157B2 (ja) * | 2001-10-26 | 2009-12-24 | パナソニック電工株式会社 | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 |
| TW200302685A (en) * | 2002-01-23 | 2003-08-01 | Matsushita Electric Industrial Co Ltd | Circuit component built-in module and method of manufacturing the same |
| JP3996521B2 (ja) | 2002-02-22 | 2007-10-24 | 株式会社フジクラ | 多層配線基板用基材の製造方法 |
| WO2004014114A1 (ja) * | 2002-07-31 | 2004-02-12 | Sony Corporation | 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板 |
| JP3888267B2 (ja) | 2002-08-30 | 2007-02-28 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
-
2006
- 2006-10-13 US US12/089,480 patent/US7849591B2/en active Active
- 2006-10-13 KR KR20087011485A patent/KR100987688B1/ko active Active
- 2006-10-13 EP EP06811725A patent/EP1951015A4/en not_active Withdrawn
- 2006-10-13 CN CN2006800382550A patent/CN101288351B/zh active Active
- 2006-10-13 JP JP2007513563A patent/JP4592751B2/ja active Active
- 2006-10-13 WO PCT/JP2006/320437 patent/WO2007043639A1/ja not_active Ceased
- 2006-10-14 TW TW95137904A patent/TWI415542B/zh active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326438A (ja) * | 1993-05-13 | 1994-11-25 | Nitto Denko Corp | 単層配線ユニットおよび多層回路配線板ならびにその製法 |
| JP2001044641A (ja) * | 1999-07-30 | 2001-02-16 | Kyocera Corp | 半導体素子内蔵配線基板およびその製造方法 |
| JP2002246756A (ja) * | 2000-12-15 | 2002-08-30 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
| JP2002270712A (ja) * | 2001-03-14 | 2002-09-20 | Sony Corp | 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法 |
| JP2003017859A (ja) * | 2001-07-04 | 2003-01-17 | Denso Corp | プリント基板の製造方法およびその製造方法によって形成されるプリント基板 |
| JP2004152963A (ja) * | 2002-10-30 | 2004-05-27 | Denso Corp | 電子回路と外部部品との接続方法 |
| JP2004266094A (ja) * | 2003-02-28 | 2004-09-24 | Fujikura Ltd | 多層配線基板、多層配線基板用基材およびその製造方法 |
| JP2005150344A (ja) * | 2003-11-14 | 2005-06-09 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7849591B2 (en) | 2010-12-14 |
| TWI415542B (zh) | 2013-11-11 |
| KR100987688B1 (ko) | 2010-10-13 |
| EP1951015A1 (en) | 2008-07-30 |
| JPWO2007043639A1 (ja) | 2009-04-16 |
| TW200806137A (en) | 2008-01-16 |
| US20090154132A1 (en) | 2009-06-18 |
| EP1951015A4 (en) | 2011-03-23 |
| KR20080056016A (ko) | 2008-06-19 |
| CN101288351A (zh) | 2008-10-15 |
| WO2007043639A9 (ja) | 2007-05-31 |
| WO2007043639A1 (ja) | 2007-04-19 |
| CN101288351B (zh) | 2011-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4592751B2 (ja) | プリント配線基板の製造方法 | |
| JP5018826B2 (ja) | 電子デバイスおよびその製造方法 | |
| US20150003020A1 (en) | Electronic component-embedded printed circuit board having cooling member | |
| TWI512926B (zh) | 電路板層疊封裝結構及其製作方法 | |
| US7619317B2 (en) | Carrier structure for semiconductor chip and method for manufacturing the same | |
| JP5526276B1 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
| JP2011258772A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
| JP2008205123A (ja) | 電子部品内蔵型配線基板及びその実装部品 | |
| JP4950743B2 (ja) | 積層配線基板及びその製造方法 | |
| JP2009016377A (ja) | 多層配線板及び多層配線板製造方法 | |
| JP5007164B2 (ja) | 多層配線板及び多層配線板製造方法 | |
| JP5238182B2 (ja) | 積層配線基板の製造方法 | |
| JP2009146940A (ja) | 積層配線基板及びその製造方法 | |
| JP5075424B2 (ja) | 電子部品内蔵型配線基板の製造方法 | |
| CN101499448A (zh) | 半导体装置及其制造方法 | |
| JP2009260165A (ja) | 半導体装置 | |
| JP4324732B2 (ja) | 半導体装置の製造方法 | |
| JP5285385B2 (ja) | 積層配線基板の製造方法 | |
| JP5491991B2 (ja) | 積層配線基板及びその製造方法 | |
| JP6062884B2 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
| JP6315681B2 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
| JP5880036B2 (ja) | 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板 | |
| JP2006310543A (ja) | 配線基板及びその製造方法、半導体回路素子付き配線基板 | |
| TWI420989B (zh) | 印刷電路板及其製造方法 | |
| JP2009064879A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4592751 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |