[go: up one dir, main page]

CN106024657A - 一种嵌入式封装结构 - Google Patents

一种嵌入式封装结构 Download PDF

Info

Publication number
CN106024657A
CN106024657A CN201610465118.0A CN201610465118A CN106024657A CN 106024657 A CN106024657 A CN 106024657A CN 201610465118 A CN201610465118 A CN 201610465118A CN 106024657 A CN106024657 A CN 106024657A
Authority
CN
China
Prior art keywords
metal
wafer
layer
metal pad
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610465118.0A
Other languages
English (en)
Inventor
高国华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201610465118.0A priority Critical patent/CN106024657A/zh
Publication of CN106024657A publication Critical patent/CN106024657A/zh
Pending legal-status Critical Current

Links

Classifications

    • H10W72/019
    • H10W70/05
    • H10W70/652

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请公开了一种嵌入式封装结构,包括基板,配置用于封装晶圆,基板中设有可供晶圆嵌入的腔体;腔体的下方设有第一金属焊盘,第一金属焊盘与晶圆之间通过第一金属通孔连通;腔体的上方设有铜箔,铜箔与第一金属焊盘之间通过第二金属通孔连通,铜箔的上方设有第二金属焊盘,第二金属焊盘与铜箔之间通过第三金属通孔连通;第一金属通孔、第一金属焊盘、第二金属通孔、铜箔、第三金属通孔和第二金属焊盘通过层压固定设置在所述基板中。本发明的嵌入式封装结构更加轻、薄及紧凑。

Description

一种嵌入式封装结构
技术领域
本公开一般涉及半导体技术,具体涉及晶圆封装,尤其涉及再嵌入式封装结构,以及再布线工艺和打线结构。
背景技术
晶圆级封装较多的产品采用金属再布线的连接方式,部分采用铜柱再布线工艺,但是铜柱再布线的成本和辅助工艺难度。
在半导体产业中,打线技术被广泛地使用在芯片或基板等承载件上,其通常通过多条焊线电性连接该芯片上的焊垫与该基板上的接垫。而随着电子产品的需求效能愈来愈高,各焊线的电性信号彼此之间的噪声干扰也愈来愈多,部分电性信号在传递中会效率下降或者失真。
随着便携式电子产品的广泛应用,半导体器件日益需要小型化和大容量。为了实现小型化和大容量,大量的半导体芯片需要安装在半导体封装件中,并且半导体封装件需要轻、薄及紧凑。
发明内容
鉴于现有技术中的上述缺陷或不足,期望提供一种再布线工艺,以及一种打线结构和一种嵌入式封装结构。
根据本公开的第一方面,提供了一种再布线工艺,包括
在晶圆上形成缓冲层;
在所述缓冲层上形成钛籽晶层;
在所述钛籽晶层上形成金属薄膜;
在所述金属薄膜上铺满光刻胶;
剥离金属薄膜上无效区域的光刻胶,所述无效区域对应于用于非电性连接的区域;
腐蚀掉无效区域对应位置处的金属薄膜和钛籽晶层;以及
浸泡剥离剩余的光刻胶。
优选地,在晶圆上形成缓冲层之前,还包括:
所述晶圆表面上设置有晶圆金属焊盘和钝化层;所述晶圆金属焊盘设置在所述晶圆表面和所述钝化层之间,所述钝化层覆盖所述晶圆表面并露出所述晶圆金属焊盘;
在所述钝化层表面形成所述缓冲层,并且所述缓冲层露出所述晶圆金属焊盘。
优选地,所述缓冲层为聚酰亚胺胶层,所述钝化层为氮化硅层。
优选地,所述在所述缓冲层上形成钛籽晶层包括:
在所述聚酰亚胺胶层表面溅镀钛籽晶层。
优选地,所述钛籽晶层的厚度是100nm。
优选地,所述在所述钛籽晶层上形成金属薄膜包括:
在所述钛籽晶层表面溅镀或蒸镀金属薄膜。
优选地,所述金属薄膜的厚度是1μm以上。
优选地,所述剥离金属薄膜上无效区域的光刻胶包括:
通过曝光或显影工艺,剥离金属薄膜上无效区域的光刻胶。
优选地,所述腐蚀掉无效区域对应位置处的金属薄膜和钛籽晶层包括:
采用铝腐蚀液先将无效区域对应位置处的金属薄膜腐蚀,再将露出的钛籽晶层腐蚀。
优选地,所述金属薄膜为铝金属薄膜。
根据本公开的第二方面,提供了一种打线结构,所述结构包括:
框架,所述框架上设有至少一个焊点;
晶圆,所述晶圆设置在所述框架上,所述晶圆上设有金属薄膜层;以及
至少一个连接线,所述连接线设置于所述框架与所述晶圆之间,并构成了所述焊点与所述金属薄膜层的电性连接。
优选地,所述晶圆的上表面向上顺序设有钛籽晶层和所述金属薄膜层。
优选地,所述晶圆上设有晶圆金属焊盘,所述晶圆金属焊盘上设有钝化层,所述钝化层覆盖所述晶圆的上表面并露出所述晶圆金属焊盘,所述钛籽晶层设置在所述钝化层上。
优选地,所述钝化层与所述钛籽晶层之间设有缓冲层,所述缓冲层覆盖所述钝化层的上表面并露出所述晶圆金属焊盘。
优选地,所述缓冲层为聚酰亚胺胶层。
优选地,所述钝化层为氮化硅层。
优选地,所述连接线为键合线。
优选地,所述金属薄膜为铝金属薄膜。
优选地,所述铝金属薄膜的厚度是1μm以上。
根据本公开的第三方面,提供了一种嵌入式封装结构,所述结构包括:
基板,配置用于封装晶圆,所述基板中设有可供所述晶圆嵌入的腔体;
所述腔体的下方设有第一金属焊盘,所述第一金属焊盘与所述晶圆之间通过第一金属通孔连通;所述腔体的上方设有铜箔,所述铜箔与所述第一金属焊盘之间通过第二金属通孔连通,所述铜箔的上方设有第二金属焊盘,所述第二金属焊盘与所述铜箔之间通过第三金属通孔连通;所述第一金属通孔、所述第一金属焊盘、所述第二金属通孔、所述铜箔、所述第三金属通孔和所述第二金属焊盘通过层压固定设置在所述基板中。
优选地,所述第一金属通孔、所述第一金属焊盘、所述第二金属通孔、所述铜箔、所述第三金属通孔和所述第二金属焊盘分别压合在各自的树脂材料中,再通过各个树脂材料层压合固定于所述基板中。
优选地,还包括晶圆,所述晶圆倒装并嵌入于所述腔体中;以及再布线结构,所述再布线结构电性连接所述晶圆与所述基板。
优选地,所述再布线结构电性连接所述晶圆和所述第一金属焊盘。
优选地,再布线结构包括钛籽晶层和金属薄膜层,所述钛籽晶层设置在所述晶圆上,所述金属薄膜层与所述第一金属焊盘电性连接。
优选地,所述晶圆上设有晶圆金属焊盘,所述晶圆金属焊盘上设有钝化层,所述钝化层覆盖所述晶圆的上表面并露出所述晶圆金属焊盘,所述钛籽晶层设置在所述钝化层上。
优选地,所述钝化层与所述钛籽晶层之间设有缓冲层,所述缓冲层也露出所述晶圆金属焊盘。
优选地,所述缓冲层为聚酰亚胺胶层。
优选地,所述钝化层为氮化硅层。
优选地,所述金属薄膜为铝金属薄膜,且所述铝金属薄膜的厚度是1μm以上。
根据本申请的再布线工艺,由于采用铝金属薄膜,效降了成本和工艺难度。
根据本申请的打线结构,由于在金属薄膜层与焊点之间打线,实现电连接,因此使电性信号能够保持高效率,且不失真。
根据本申请,由于设计了嵌入式的结构形式,因此使得封装件结构上更加轻、薄及紧凑。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1根据本申请实施例的再布线工艺的流程图;
图2根据本申请实施例的再布线工艺S10后得到的结构示意图;
图3根据本申请实施例的再布线工艺S20后得到的结构示意图;
图4根据本申请实施例的再布线工艺S30后得到的结构示意图;
图5根据本申请实施例的再布线工艺S50后得到的结构示意图;
图6根据本申请实施例的再布线工艺S60后得到的结构示意图;
图7根据本申请实施例的再布线工艺S70后得到的结构示意图;
图8根据本申请实施例的再布线工艺S11后得到的结构示意图;
图9根据本申请实施例的打线结构示意图;以及
图10根据本申请实施例的嵌入式封装结构的示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明,而非对该发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与发明相关的部分。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
请参考图1,其示出了本申请实施例的再布线工艺的流程图。如图所示,再布线工艺包括:
S10:在晶圆101上形成缓冲层201,形成如图2所示结构,优选地缓冲层201为聚酰亚胺胶层。
S20:在缓冲层201上形成钛籽晶层301,钛籽晶层301将位于缓冲层201内的区域全部覆盖,形成如图3所示结构。
S30:在钛籽晶层301上形成金属薄膜302,形成如图4所示结构。优选地,金属薄膜302为铝金属薄膜。
S40:在金属薄膜上铺满光刻胶303。
S50:剥离金属薄膜302上无效区域的光刻胶303,无效区域对应于用于非电性连接的区域,形成如图5所示结构。
S60:腐蚀掉无效区域对应位置处的金属薄膜302和钛籽晶层301,形成如图6所示结构。
S70:浸泡剥离剩余的光刻胶303,形成如图7所示结构,使金属薄膜用于非电性连接的有效区域无连接,形成再布线结构。
采用本实施方式的再布线工艺,形成缓冲层,将晶圆表面的结构平坦化,有效释放应力。而且,在用于非电性连接的有效区域设置铝金属薄膜302,并通过铝金属薄膜302与外界打线,实现电性连接。铝金属薄膜302的面积较大,用以打线和实现电性连接的位置较多,使得电性信号能够稳定地传递。从而,使得电性信号能够保持高效率且不失真。
进一步优选地实施方式,步骤S10之前,晶圆表面上设置有晶圆金属焊盘和钝化层,优选地,钝化层为氮化硅层。晶圆金属焊盘102设置在晶圆101表面和钝化层103之间,钝化层103覆盖晶圆101表面并露出晶圆金属焊盘102;在钝化层103表面形成缓冲层201,并且缓冲层201露出晶圆金属焊盘102,如图8所示结构。这样,在氮化硅层上形成聚酰亚胺胶层,可以增加氮化物结构的表面平整度,有效释放应力,防止了因脆性材料断裂,导致的底层漏电问题。
进一步优选地实施方式,步骤S20,具体包括:在聚酰亚胺胶层201表面溅镀钛籽晶层301,其中钛籽晶层301不仅要覆盖于缓冲层201的表面也要将晶圆金属焊盘102覆盖,形成图3所示结构。优选地,钛籽晶层301的厚度是100nm。
进一步优选地实施方式,步骤S30,具体包括:在钛籽晶层301表面溅镀或蒸镀金属薄膜302,形成如图4所示结构。优选地,金属薄膜302的厚度是1μm以上。
进一步优选地实施方式,步骤S40,具体包括:通过曝光或显影工艺,剥离金属薄膜302上无效区域的光刻胶303。
进一步优选地实施方式,步骤S50,具体包括:在剥离掉无效区域的光刻胶303后,采用铝腐蚀液先将无效区域对应位置处的金属薄膜302腐蚀,金属薄膜302被腐蚀掉后露出钛籽晶层301,再将露出钛籽晶层301腐蚀。
采用本申请的再布线工艺,较低了工艺难度较低,而且利用铝金属薄膜实现再布线结构,铝金属价格便宜,可有效降低了再布线的成本。
请参考图9,其示出了本申请实施例的打线结构的技术方案。如图9所示,打线结构包括:框架401、晶圆和连接线402,晶圆设置在框架401上,晶圆上设有金属薄膜302。其中框架401上设有至少一个焊点,而连接线402也至少为一个。并且,连接线402设置于框架401与晶圆之间,并构成了焊点与金属薄膜302的电性连接,即完成了焊点与金属薄膜302之间的打线。金属薄膜302的面积较大,可以用来与焊点打线和实现电性连接的位置较多,这样,能够使得电性信号能够稳定地在晶圆和框架401之间传递。从而,使得电性信号能够保持高效率且不失真。优选地,金属薄膜302为铝金属薄膜层,铝材料便宜,降低生产成本;进一步优选地,金属薄膜302的厚度是1μm以上。优选地,连接线402为键合线,具有优异的电气、导热、机械性能以及化学稳定性。
进一步优选地实施方式,晶圆101的上表面设有钛籽晶层301,金属薄膜302在钛籽晶层301上。钛籽晶层可以促进晶圆形成,因而可以提供更多的能够与外界打线的有效区域。
进一步优选地实施方式,晶圆101上设有晶圆金属焊盘102,金属焊盘上方设有钝化层103,钝化层103覆盖晶圆101的上表面并露出晶圆金属焊盘102,优选地,钝化层103为氮化硅层。钝化层103覆盖晶圆101的上表面,钛籽晶层301设置在钝化层103上。钝化层相当于晶圆的保护层,防止晶圆被腐蚀。
进一步优选地实施方式,钝化层103与钛籽晶层301之间设有缓冲层201,缓冲层201覆盖钝化层103的上表面并露出晶圆金属焊盘102,钛籽晶层301不仅要覆盖于缓冲层201的表面也要将晶圆金属焊盘102覆盖,优选地,缓冲层201为聚酰亚胺胶层。缓冲层能够将晶圆表面的结构平坦化,有效释放应力。
请参考图10,其示出了根据本申请实施例的嵌入式封装结构的技术方案。如图10所示,一种嵌入式封装结构,包括基板501,配置用于封装晶圆101,基板中设有可供晶圆101嵌入的腔体。腔体的下方设有第一金属焊盘504,第一金属焊盘504与晶圆404之间通过第一金属通孔503连通。腔体的上方设有铜箔502,铜箔502与第一金属焊盘504之间通过第二金属通孔505连通。这样,晶圆101上的用于电性连接的有效区域通过第一金属通孔503、第一金属焊盘504和第二金属通孔505导通至铜箔502。铜箔的上方设有第二金属焊盘507,第二金属焊盘507与铜箔502之间通过第三金属通孔506连通。这样,晶圆101上的有效区域再通过第三金属通孔506导通至第二金属焊盘507,并可以在第二金属焊盘507处于其他元件实现外部的电性连接。其中,第一金属通孔503、第二金属通孔505和第三金属通孔506,不仅可以起到导电作用;在与外部元件电连接时还可以起到散热作用,减少了基本内部的热量聚集,提高了导电效率。同时,在基板中设置铜箔,由图10所示,铜箔横向设置,这样可以将第二金属焊盘507的位置向基板的两侧扩展,从而在基板501中可以留有更大的腔体空间。优选地,腔体中可以设有多个晶圆。并且,第二金属焊盘的507位置向基板501的两侧扩展,可以使得设置在上方的晶圆可以与第二金属焊盘之间存在足够长的打线距离。
进一步优选地实施方式,第一金属通孔503、第一金属焊盘504、第二金属通孔505、铜箔502、第三金属通孔506和第二金属焊盘507通过层压固定设置在基板中。优选地,通过树脂材料层压合固定基板中。
进一步优选地实施方式,嵌入式封装结构还包括晶圆101和再布线结构,晶圆倒装并嵌入于腔体中,通过再布线结构电性连接晶圆与基板,进一步地,通过再布线结构电性连接晶圆和第一金属焊盘504。这样,晶圆倒装设置更加安全,而且嵌入式的封装,结构上更加轻、薄及紧凑。
进一步优选地实施方式,如图10所示,再布线结构包括钛籽晶层301和金属薄膜层302,所述钛籽晶层301设置在所述晶圆102上。钛籽晶层可以促进晶圆形成,因而可以提供更多的能够与外界打线的有效区域。
进一步优选地实施方式,晶圆101上设有晶圆金属焊盘102,金属焊盘上方设有钝化层103,优选地,钝化层103为氮化硅层。钝化层103覆盖晶圆101的上表面并露出晶圆金属焊盘102,钛籽晶层301设置在钝化层103上。钝化层相当于晶圆的保护层,防止晶圆被腐蚀。
进一步优选地实施方式,钝化层103与钛籽晶层301之间设有缓冲层201,缓冲层201覆盖于钝化层103上并露出晶圆金属焊盘102,其中,钛籽晶层301不仅要覆盖于缓冲层201的表面也要将晶圆金属焊盘102覆盖。优选地,缓冲层201为聚酰亚胺胶层。缓冲层能够将晶圆表面的结构平坦化,有效释放应力。
在本申请的设备和方法中,显然,各部件或各步骤是可以分解、组合和/或分解后重新组合的。这些分解和/或重新组合应视为本发明的等效方案。还需要指出的是,执行上述系列处理的步骤可以自然地按照说明的顺序按时间顺序执行,但是并不需要一定按照时间顺序执行。某些步骤可以并行或彼此独立地执行。同时,在上面对本申请具体实施例的描述中,针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用,与其它实施方式中的特征相组合,或替代其它实施方式中的特征。
应该强调,术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在,但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
虽然已经详细说明了本发明及其优点,但是应当理解在不超出由所附的权利要求所限定的本申请的精神和范围的情况下可以进行各种改变、替代和变换。而且,本申请的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本申请的公开内容将容易理解,根据本申请可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此,所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。

Claims (10)

1.一种嵌入式封装结构,所述结构包括:
基板,配置用于封装晶圆,所述基板中设有可供所述晶圆嵌入的腔体;
所述腔体的下方设有第一金属焊盘,所述第一金属焊盘与所述晶圆之间通过第一金属通孔连通;所述腔体的上方设有铜箔,所述铜箔与所述第一金属焊盘之间通过第二金属通孔连通,所述铜箔的上方设有第二金属焊盘,所述第二金属焊盘与所述铜箔之间通过第三金属通孔连通;所述第一金属通孔、所述第一金属焊盘、所述第二金属通孔、所述铜箔、所述第三金属通孔和所述第二金属焊盘通过层压固定设置在所述基板中。
2.根据权利要求1所述的嵌入式封装结构,其特征在于,所述第一金属通孔、所述第一金属焊盘、所述第二金属通孔、所述铜箔、所述第三金属通孔和所述第二金属焊盘分别压合在各自的树脂材料中,再通过各个树脂材料层压合固定于所述基板中。
3.根据权利要求1或2所述的嵌入式封装结构,其特征在于,还包括晶圆,所述晶圆倒装并嵌入于所述腔体中;以及再布线结构,所述再布线结构电性连接所述晶圆与所述基板。
4.根据权利要求3所述的嵌入式封装结构,其特征在于,所述再布线结构电性连接所述晶圆和所述第一金属焊盘。
5.根据权利要求3所述的嵌入式封装结构,其特征在于,再布线结构包括钛籽晶层和金属薄膜层,所述钛籽晶层设置在所述晶圆上,所述金属薄膜层与所述第一金属焊盘电性连接。
6.根据权利要求5所述的嵌入式封装结构,其特征在于,所述晶圆上设有晶圆金属焊盘,所述晶圆金属焊盘上设有钝化层,所述钝化层覆盖所述晶圆的上表面并露出所述晶圆金属焊盘,所述钛籽晶层设置在所述钝化层上。
7.根据权利要求6所述的嵌入式封装结构,其特征在于,所述钝化层与所述钛籽晶层之间设有缓冲层,所述缓冲层也露出所述晶圆金属焊盘。
8.根据权利要求7所述的嵌入式封装结构,其特征在于,所述缓冲层为聚酰亚胺胶层。
9.根据权利要求5所述的嵌入式封装结构,其特征在于,所述钝化层为氮化硅层。
10.根据权利要求1或2所述的嵌入式封装结构,其特征在于,所述金属薄膜为铝金属薄膜,且所述铝金属薄膜的厚度是1μm以上。
CN201610465118.0A 2016-06-24 2016-06-24 一种嵌入式封装结构 Pending CN106024657A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610465118.0A CN106024657A (zh) 2016-06-24 2016-06-24 一种嵌入式封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610465118.0A CN106024657A (zh) 2016-06-24 2016-06-24 一种嵌入式封装结构

Publications (1)

Publication Number Publication Date
CN106024657A true CN106024657A (zh) 2016-10-12

Family

ID=57086240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610465118.0A Pending CN106024657A (zh) 2016-06-24 2016-06-24 一种嵌入式封装结构

Country Status (1)

Country Link
CN (1) CN106024657A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101288351A (zh) * 2005-10-14 2008-10-15 株式会社藤仓 印刷布线基板及印刷布线基板的制造方法
CN101364581A (zh) * 2007-08-10 2009-02-11 全懋精密科技股份有限公司 嵌埋有芯片的承载板结构及其制作方法
US20090042336A1 (en) * 2007-08-06 2009-02-12 Kyung-Wook Paik Fabrication method of an organic substrate having embedded active-chips
CN101689539A (zh) * 2007-08-08 2010-03-31 卡西欧计算机株式会社 半导体装置及其制造方法
CN101944519A (zh) * 2009-07-02 2011-01-12 卡西欧计算机株式会社 具备密封层的半导体器件及半导体器件的制造方法
CN102832181A (zh) * 2011-06-13 2012-12-19 矽品精密工业股份有限公司 芯片尺寸封装件
CN102931095A (zh) * 2012-10-10 2013-02-13 日月光半导体制造股份有限公司 封装基板的制造方法及其半导体封装结构
CN103779333A (zh) * 2012-10-17 2014-05-07 钰桥半导体股份有限公司 具有内嵌元件、及电磁屏障的线路板
CN104600039A (zh) * 2014-12-26 2015-05-06 南通富士通微电子股份有限公司 双面互联扇出工艺
CN105428265A (zh) * 2014-09-11 2016-03-23 株式会社吉帝伟士 半导体装置的制造方法
CN105470144A (zh) * 2014-09-09 2016-04-06 欣兴电子股份有限公司 无核心层封装基板与其制造方法
CN205257992U (zh) * 2014-12-24 2016-05-25 意法半导体(马耳他)有限公司 Mems器件

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101288351A (zh) * 2005-10-14 2008-10-15 株式会社藤仓 印刷布线基板及印刷布线基板的制造方法
US20090042336A1 (en) * 2007-08-06 2009-02-12 Kyung-Wook Paik Fabrication method of an organic substrate having embedded active-chips
CN101689539A (zh) * 2007-08-08 2010-03-31 卡西欧计算机株式会社 半导体装置及其制造方法
CN101364581A (zh) * 2007-08-10 2009-02-11 全懋精密科技股份有限公司 嵌埋有芯片的承载板结构及其制作方法
CN101944519A (zh) * 2009-07-02 2011-01-12 卡西欧计算机株式会社 具备密封层的半导体器件及半导体器件的制造方法
CN102832181A (zh) * 2011-06-13 2012-12-19 矽品精密工业股份有限公司 芯片尺寸封装件
CN102931095A (zh) * 2012-10-10 2013-02-13 日月光半导体制造股份有限公司 封装基板的制造方法及其半导体封装结构
CN103779333A (zh) * 2012-10-17 2014-05-07 钰桥半导体股份有限公司 具有内嵌元件、及电磁屏障的线路板
CN105470144A (zh) * 2014-09-09 2016-04-06 欣兴电子股份有限公司 无核心层封装基板与其制造方法
CN105428265A (zh) * 2014-09-11 2016-03-23 株式会社吉帝伟士 半导体装置的制造方法
CN205257992U (zh) * 2014-12-24 2016-05-25 意法半导体(马耳他)有限公司 Mems器件
CN104600039A (zh) * 2014-12-26 2015-05-06 南通富士通微电子股份有限公司 双面互联扇出工艺

Similar Documents

Publication Publication Date Title
US11101235B2 (en) Fabrication method of semiconductor package with stacked semiconductor chips
TWI379364B (en) Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
US20080211079A1 (en) Heat dissipation methods and structures for semiconductor device
JP6242231B2 (ja) 半導体装置及びその製造方法
TW200504952A (en) Method of manufacturing semiconductor package and method of manufacturing semiconductor device
TW202025419A (zh) 低翹曲扇出型封裝結構
CN105280602A (zh) 半导体器件
TWI419278B (zh) 封裝基板及其製法
CN103779290A (zh) 连接基板及层叠封装结构
TW200411886A (en) An assembly method for a passive component
CN106469699A (zh) 半导体装置及其制造方法
CN101656246B (zh) 具有开口的基板的芯片堆叠封装结构及其封装方法
TWI311354B (en) Multi-chip package structure
CN205845944U (zh) 一种打线结构
US20070054439A1 (en) Multi-chip stack structure
TW201025462A (en) Semiconductor device and method for fabricating the same
TWI409933B (zh) 晶片堆疊封裝結構及其製法
TW200828527A (en) Chip package and method of manufacturing the same
JP2015207757A (ja) 半導体装置
CN106024657A (zh) 一种嵌入式封装结构
CN105938803A (zh) 一种再布线工艺
CN101533821A (zh) 增进散热效益的芯片承载器及其芯片封装结构
CN111354686B (zh) 电子封装件及其制法暨封装用基板及其制法
JP3770321B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN107170715B (zh) 半导体封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161012