RU2008119744A - LOGIC MODULE - Google Patents
LOGIC MODULE Download PDFInfo
- Publication number
- RU2008119744A RU2008119744A RU2008119744/09A RU2008119744A RU2008119744A RU 2008119744 A RU2008119744 A RU 2008119744A RU 2008119744/09 A RU2008119744/09 A RU 2008119744/09A RU 2008119744 A RU2008119744 A RU 2008119744A RU 2008119744 A RU2008119744 A RU 2008119744A
- Authority
- RU
- Russia
- Prior art keywords
- input
- inputs
- logic module
- majority element
- tuning
- Prior art date
Links
- 239000013589 supplement Substances 0.000 claims abstract 2
Landscapes
- Logic Circuits (AREA)
Abstract
Логический модуль, предназначенный для реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов, содержащий первый мажоритарный элемент, первый, второй входы и выход которого соединены соответственно с первым настроечным, первым информационным входами логического модуля и вторым входом второго мажоритарного элемента, подключенного первым входом и выходом соответственно к второму настроечному входу и выходу логического модуля, отличающийся тем, что в него дополнительно введены третий и четвертый мажоритарные элементы, причем второй, третий, первый входы и выход третьего мажоритарного элемента соединены соответственно с вторым, третьим информационными, вторым настроечным входами логического модуля и третьим входом первого мажоритарного элемента, а первый, третий, второй входы и выход четвертого мажоритарного элемента соединены соответственно с первым, третьим настроечными, вторым информационным входами логического модуля и третьим входом второго мажоритарного элемента.A logic module designed to implement any of four simple symmetric Boolean functions, depending on four arguments - input binary signals, containing the first majority element, the first, second inputs and output of which are connected respectively to the first tuning, first information inputs of the logical module and the second input of the second majority element connected by the first input and output, respectively, to the second tuning input and output of the logic module, characterized in that it supplement The third and fourth majority elements have already been introduced, with the second, third, first inputs and outputs of the third majority element connected to the second, third information, second tuning inputs of the logic module and third input of the first majority element, and the first, third, second inputs and output of the fourth the majority element is connected respectively to the first, third tuning, second information inputs of the logic module and the third input of the second majority element.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2008119744/09A RU2393528C2 (en) | 2008-05-19 | 2008-05-19 | Logical module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2008119744/09A RU2393528C2 (en) | 2008-05-19 | 2008-05-19 | Logical module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2008119744A true RU2008119744A (en) | 2009-11-27 |
| RU2393528C2 RU2393528C2 (en) | 2010-06-27 |
Family
ID=41476199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2008119744/09A RU2393528C2 (en) | 2008-05-19 | 2008-05-19 | Logical module |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2393528C2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2542920C2 (en) * | 2013-07-19 | 2015-02-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Logic module |
| EA026349B1 (en) * | 2014-10-06 | 2017-03-31 | Белорусский Государственный Университет (Бгу) | Device to calculate sheffer symmetrical boolean functions of four variables |
| RU2700550C1 (en) * | 2018-08-30 | 2019-09-17 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Logic module |
| RU2709669C1 (en) * | 2019-03-11 | 2019-12-19 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Logic module |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1619246A1 (en) * | 1989-01-09 | 1991-01-07 | Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны | Device for computing fundamental symmetrical boolean functions |
| US5596763A (en) * | 1993-11-30 | 1997-01-21 | Texas Instruments Incorporated | Three input arithmetic logic unit forming mixed arithmetic and boolean combinations |
| GB2342732B (en) * | 1998-10-16 | 2003-09-24 | Ibm | Method and apparatus for reevaluation of a boolean function applicable to event driven transaction processing |
| RU2249844C2 (en) * | 2003-05-12 | 2005-04-10 | Ульяновский государственный технический университет | Logic module |
| RU2262733C1 (en) * | 2004-03-05 | 2005-10-20 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Logical module |
| RU2281545C1 (en) * | 2005-05-11 | 2006-08-10 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Logical transformer |
-
2008
- 2008-05-19 RU RU2008119744/09A patent/RU2393528C2/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| RU2393528C2 (en) | 2010-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2013134089A (en) | LOGIC MODULE | |
| TW200707392A (en) | A three-level driving shift register | |
| WO2012125241A3 (en) | Clock gated power saving shift register | |
| RU2008119744A (en) | LOGIC MODULE | |
| TW200943719A (en) | Ring oscillator | |
| RU2003113952A (en) | LOGIC MODULE | |
| RU2472209C1 (en) | Logic module | |
| RU2011129015A (en) | LOW ACTIVE CONTROL INPUT SHAPER | |
| RU2004106657A (en) | LOGIC MODULE | |
| RU2016108166A (en) | LOGIC CONVERTER | |
| RU2008119747A (en) | LOGIC MODULE | |
| RU2007141583A (en) | SELF-SYNCHRONOUS SINGLE-STROKE D-TRIGGER WITH HIGH ACTIVE CONTROL SIGNAL LEVEL | |
| RU2015152646A (en) | LOGIC MODULE | |
| RU2005101528A (en) | LOGIC COMPUTER | |
| RU2007142221A (en) | G-TRIGGER WITH PARASET INPUTS WITH ZERO SPACER | |
| RU2017139157A (en) | MAJORITY MODULE | |
| RU2008124113A (en) | DIGITAL CYCLE DEVICE | |
| RU2017139158A (en) | LOGICAL TRANSFORMER | |
| RU2013135389A (en) | LOGIC CONVERTER | |
| RU2007142220A (en) | COMBINED G-TRIGGER WITH A SINGLE SPACER | |
| RU2010149607A (en) | SIGNAL GENERATOR VARIABLE BY BOOLEAN FUNCTIONS | |
| RU2609743C1 (en) | Logic module | |
| ATE505848T1 (en) | ELECTRONIC ASSEMBLY WITH ORGANIC LOGIC SWITCHING ELEMENTS | |
| RU2010107138A (en) | DIGITAL FERROSENDER MAGNETOMETER | |
| RU2016108168A (en) | LOGIC COMPUTER |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20110520 |