[go: up one dir, main page]

RU2008119747A - LOGIC MODULE - Google Patents

LOGIC MODULE Download PDF

Info

Publication number
RU2008119747A
RU2008119747A RU2008119747/09A RU2008119747A RU2008119747A RU 2008119747 A RU2008119747 A RU 2008119747A RU 2008119747/09 A RU2008119747/09 A RU 2008119747/09A RU 2008119747 A RU2008119747 A RU 2008119747A RU 2008119747 A RU2008119747 A RU 2008119747A
Authority
RU
Russia
Prior art keywords
input
output
inputs
logic module
majority
Prior art date
Application number
RU2008119747/09A
Other languages
Russian (ru)
Other versions
RU2398265C2 (en
Inventor
Дмитрий Васильевич Андреев (RU)
Дмитрий Васильевич Андреев
Исаак Павлович Гринберг (RU)
Исаак Павлович Гринберг
Игорь Алексеевич Кузнецов (RU)
Игорь Алексеевич Кузнецов
Original Assignee
Закрытое акционерное общество "ИВЛА-ОПТ" (RU)
Закрытое акционерное общество "ИВЛА-ОПТ"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Закрытое акционерное общество "ИВЛА-ОПТ" (RU), Закрытое акционерное общество "ИВЛА-ОПТ" filed Critical Закрытое акционерное общество "ИВЛА-ОПТ" (RU)
Priority to RU2008119747/09A priority Critical patent/RU2398265C2/en
Publication of RU2008119747A publication Critical patent/RU2008119747A/en
Application granted granted Critical
Publication of RU2398265C2 publication Critical patent/RU2398265C2/en

Links

Landscapes

  • Logic Circuits (AREA)
  • Train Traffic Observation, Control, And Security (AREA)

Abstract

Логический модуль, предназначенный для реализации любой из пяти простых симметричных булевых функций х1∨х2∨x3, x1x2∨x1x3∨x2x3, x1x2x3 и x1x2∨x1x3∨x1x4∨x2x3∨x2x4∨x3x4, x1x2x3∨x1x2x4∨x1x3x4∨x2x3x4, зависящих соответственно от трех и четырех аргументов - входных двоичных сигналов, содержащий элемент И, подключенный первым и вторым входами соответственно к первому и второму входам элемента ИЛИ, и первый мажоритарный элемент, подключенный первым, вторым входами и выходом соответственно к первому настроечному, первому информационному входам логического модуля и второму входу второго мажоритарного элемента, первый вход и выход которого соединены соответственно с вторым настроечным входом и выходом логического модуля, подключенного вторым и третьим информационными входами соответственно к первому и второму входам элемента ИЛИ, отличающийся тем, что третий вход первого и третий вход второго мажоритарных элементов соединены соответственно с выходом элемента И и выходом элемента ИЛИ.A logic module designed to implement any of the five simple symmetric Boolean functions x1∨x2∨x3, x1x2∨x1x3∨x2x3, x1x2x3 and x1x2∨x1x3∨x1x4∨x2x3∨x2x4∨x3x4, x1x2x3∨x1x2x4∨x1x3x4∨x2x3x4, depending on three and four arguments - input binary signals, containing the AND element, connected by the first and second inputs, respectively, to the first and second inputs of the OR element, and the first majority element, connected by the first, second inputs and output, respectively, to the first tuning, first information inputs of the logical module and second at the input of the second majority element, the first input and output of which are connected respectively to the second tuning input and output of the logic module connected to the first and second inputs of the OR element, respectively, characterized in that the third input of the first and third input of the second majority elements connected respectively to the output of the AND element and the output of the OR element.

Claims (1)

Логический модуль, предназначенный для реализации любой из пяти простых симметричных булевых функций х1∨х2∨x3, x1x2∨x1x3∨x2x3, x1x2x3 и x1x2∨x1x3∨x1x4∨x2x3∨x2x4∨x3x4, x1x2x3∨x1x2x4∨x1x3x4∨x2x3x4, зависящих соответственно от трех и четырех аргументов - входных двоичных сигналов, содержащий элемент И, подключенный первым и вторым входами соответственно к первому и второму входам элемента ИЛИ, и первый мажоритарный элемент, подключенный первым, вторым входами и выходом соответственно к первому настроечному, первому информационному входам логического модуля и второму входу второго мажоритарного элемента, первый вход и выход которого соединены соответственно с вторым настроечным входом и выходом логического модуля, подключенного вторым и третьим информационными входами соответственно к первому и второму входам элемента ИЛИ, отличающийся тем, что третий вход первого и третий вход второго мажоритарных элементов соединены соответственно с выходом элемента И и выходом элемента ИЛИ. A logic module designed to implement any of five simple symmetric Boolean functions x 1 ∨ x 2 ∨x 3 , x 1 x 2 ∨x 1 x 3 ∨x 2 x 3 , x 1 x 2 x 3 and x 1 x 2 ∨x 1 x 3 ∨x 1 x 4 ∨x 2 x 3 ∨x 2 x 4 ∨x 3 x 4 , x 1 x 2 x 3 ∨x 1 x 2 x 4 ∨x 1 x 3 x 4 ∨x 2 x 3 x 4 , depending respectively on three and four arguments - input binary signals, containing the AND element connected by the first and second inputs respectively to the first and second inputs of the OR element, and the first majority element connected by the first, second inputs and output, respectively, to the first tuning, first informational the input inputs of the logic module and the second input of the second majority element, the first input and output of which are connected respectively to the second tuning input and output of the logical module connected to the first and second inputs of the OR element, respectively, characterized in that the third input of the first and the third input of the second majority elements are connected respectively to the output of the AND element and the output of the OR element.
RU2008119747/09A 2008-05-19 2008-05-19 Logic module RU2398265C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2008119747/09A RU2398265C2 (en) 2008-05-19 2008-05-19 Logic module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2008119747/09A RU2398265C2 (en) 2008-05-19 2008-05-19 Logic module

Publications (2)

Publication Number Publication Date
RU2008119747A true RU2008119747A (en) 2009-11-27
RU2398265C2 RU2398265C2 (en) 2010-08-27

Family

ID=41476200

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2008119747/09A RU2398265C2 (en) 2008-05-19 2008-05-19 Logic module

Country Status (1)

Country Link
RU (1) RU2398265C2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2542920C2 (en) * 2013-07-19 2015-02-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Logic module
RU2757819C1 (en) * 2020-10-28 2021-10-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1619246A1 (en) * 1989-01-09 1991-01-07 Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны Device for computing fundamental symmetrical boolean functions
US5596763A (en) * 1993-11-30 1997-01-21 Texas Instruments Incorporated Three input arithmetic logic unit forming mixed arithmetic and boolean combinations
GB2342732B (en) * 1998-10-16 2003-09-24 Ibm Method and apparatus for reevaluation of a boolean function applicable to event driven transaction processing
RU2228694C1 (en) * 2003-05-05 2004-05-20 Амурский государственный университет Method for connecting of clothing parts
RU2249844C2 (en) * 2003-05-12 2005-04-10 Ульяновский государственный технический университет Logic module
RU2262733C1 (en) * 2004-03-05 2005-10-20 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Logical module

Also Published As

Publication number Publication date
RU2398265C2 (en) 2010-08-27

Similar Documents

Publication Publication Date Title
WO2009013422A3 (en) Reconfigurable logic cell made up of double-gate mosfet transistors
RU2013134089A (en) LOGIC MODULE
ATE517466T1 (en) RECONFIGURABLE DIGITAL FILTER WITH MULTIPLE FILTER MODES
TW200605015A (en) Gate driving portion and display device having the same
WO2012125241A3 (en) Clock gated power saving shift register
WO2005013044A3 (en) Clock generator with skew control
TW200733340A (en) Electrostatic discharge (ESD) protection circuit for multiple power domain integrated circuit
TW200608334A (en) Display device
MY159147A (en) An rfid tag
ATE484150T1 (en) PROCESSING OF IMAGE SIGNALS WITH MOTION COMPENSATION
TW200943719A (en) Ring oscillator
TW200705265A (en) A method and system for elastic signal pipelining
WO2004075403A3 (en) Electronic circuit with array of programmable logic cells
SG131017A1 (en) High voltage high side transistor driver
RU2008119747A (en) LOGIC MODULE
RU2003113952A (en) LOGIC MODULE
RU2008119744A (en) LOGIC MODULE
TW200633478A (en) Two ways slider-type electronic device and sliding assembly
TW200802084A (en) Dual-path, multimode sequential storage element
RU2004106657A (en) LOGIC MODULE
US20140240002A1 (en) Voltage level converor and rf switching driver using the same
WO2009063527A3 (en) Logic gate with a reduced number of switches, especially for applications in integrated circuits
TW200737712A (en) Common input/output terminal control circuit
RU2005101528A (en) LOGIC COMPUTER
RU2015152646A (en) LOGIC MODULE

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20110520