RU2008119744A - Логический модуль - Google Patents
Логический модуль Download PDFInfo
- Publication number
- RU2008119744A RU2008119744A RU2008119744/09A RU2008119744A RU2008119744A RU 2008119744 A RU2008119744 A RU 2008119744A RU 2008119744/09 A RU2008119744/09 A RU 2008119744/09A RU 2008119744 A RU2008119744 A RU 2008119744A RU 2008119744 A RU2008119744 A RU 2008119744A
- Authority
- RU
- Russia
- Prior art keywords
- input
- inputs
- logic module
- majority element
- tuning
- Prior art date
Links
- 239000013589 supplement Substances 0.000 claims abstract 2
Landscapes
- Logic Circuits (AREA)
Abstract
Логический модуль, предназначенный для реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов, содержащий первый мажоритарный элемент, первый, второй входы и выход которого соединены соответственно с первым настроечным, первым информационным входами логического модуля и вторым входом второго мажоритарного элемента, подключенного первым входом и выходом соответственно к второму настроечному входу и выходу логического модуля, отличающийся тем, что в него дополнительно введены третий и четвертый мажоритарные элементы, причем второй, третий, первый входы и выход третьего мажоритарного элемента соединены соответственно с вторым, третьим информационными, вторым настроечным входами логического модуля и третьим входом первого мажоритарного элемента, а первый, третий, второй входы и выход четвертого мажоритарного элемента соединены соответственно с первым, третьим настроечными, вторым информационным входами логического модуля и третьим входом второго мажоритарного элемента.
Claims (1)
- Логический модуль, предназначенный для реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов, содержащий первый мажоритарный элемент, первый, второй входы и выход которого соединены соответственно с первым настроечным, первым информационным входами логического модуля и вторым входом второго мажоритарного элемента, подключенного первым входом и выходом соответственно к второму настроечному входу и выходу логического модуля, отличающийся тем, что в него дополнительно введены третий и четвертый мажоритарные элементы, причем второй, третий, первый входы и выход третьего мажоритарного элемента соединены соответственно с вторым, третьим информационными, вторым настроечным входами логического модуля и третьим входом первого мажоритарного элемента, а первый, третий, второй входы и выход четвертого мажоритарного элемента соединены соответственно с первым, третьим настроечными, вторым информационным входами логического модуля и третьим входом второго мажоритарного элемента.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2008119744/09A RU2393528C2 (ru) | 2008-05-19 | 2008-05-19 | Логический модуль |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2008119744/09A RU2393528C2 (ru) | 2008-05-19 | 2008-05-19 | Логический модуль |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2008119744A true RU2008119744A (ru) | 2009-11-27 |
| RU2393528C2 RU2393528C2 (ru) | 2010-06-27 |
Family
ID=41476199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2008119744/09A RU2393528C2 (ru) | 2008-05-19 | 2008-05-19 | Логический модуль |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2393528C2 (ru) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2542920C2 (ru) * | 2013-07-19 | 2015-02-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический модуль |
| EA026349B1 (ru) * | 2014-10-06 | 2017-03-31 | Белорусский Государственный Университет (Бгу) | Устройство для вычисления шефферовских симметрических булевых функций четырех переменных |
| RU2700550C1 (ru) * | 2018-08-30 | 2019-09-17 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Логический модуль |
| RU2709669C1 (ru) * | 2019-03-11 | 2019-12-19 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Логический модуль |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1619246A1 (ru) * | 1989-01-09 | 1991-01-07 | Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны | Устройство дл вычислени фундаментальных симметрических булевых функций |
| US5596763A (en) * | 1993-11-30 | 1997-01-21 | Texas Instruments Incorporated | Three input arithmetic logic unit forming mixed arithmetic and boolean combinations |
| GB2342732B (en) * | 1998-10-16 | 2003-09-24 | Ibm | Method and apparatus for reevaluation of a boolean function applicable to event driven transaction processing |
| RU2249844C2 (ru) * | 2003-05-12 | 2005-04-10 | Ульяновский государственный технический университет | Логический модуль |
| RU2262733C1 (ru) * | 2004-03-05 | 2005-10-20 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический модуль |
| RU2281545C1 (ru) * | 2005-05-11 | 2006-08-10 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический преобразователь |
-
2008
- 2008-05-19 RU RU2008119744/09A patent/RU2393528C2/ru not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| RU2393528C2 (ru) | 2010-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2013134089A (ru) | Логический модуль | |
| TW200707392A (en) | A three-level driving shift register | |
| WO2012125241A3 (en) | Clock gated power saving shift register | |
| RU2008119744A (ru) | Логический модуль | |
| TW200943719A (en) | Ring oscillator | |
| RU2003113952A (ru) | Логический модуль | |
| RU2472209C1 (ru) | Логический модуль | |
| RU2011129015A (ru) | Формирователь парафазного сигнала с низким активным уровнем входа управления | |
| RU2004106657A (ru) | Логический модуль | |
| RU2016108166A (ru) | Логический преобразователь | |
| RU2008119747A (ru) | Логический модуль | |
| RU2007141583A (ru) | Самосинхронный однотактный d-триггер с высоким активным уровнем сигнала управления | |
| RU2015152646A (ru) | Логический модуль | |
| RU2005101528A (ru) | Логический вычислитель | |
| RU2007142221A (ru) | Г-триггер с парафазными входами с нулевым спейсером | |
| RU2017139157A (ru) | Мажоритарный модуль | |
| RU2008124113A (ru) | Цифровое устройство циклического действия | |
| RU2017139158A (ru) | Логический преобразователь | |
| RU2013135389A (ru) | Логический преобразователь | |
| RU2007142220A (ru) | Комбинированный г-триггер с единичным спейсером | |
| RU2010149607A (ru) | Генератор сигналов, изменяющихся по булевым функциям | |
| RU2609743C1 (ru) | Логический модуль | |
| ATE505848T1 (de) | Elektronikbaugruppe mit organischen logik- schaltelementen | |
| RU2010107138A (ru) | Цифровой феррозондовый магнитометр | |
| RU2016108168A (ru) | Логический вычислитель |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20110520 |