[go: up one dir, main page]

RU2007146288A - INPUT STRUCTURE OF THE PARALLEL SUMMER IN POSITIONALLY SIGNED CODES F (+/-) (OPTIONS) - Google Patents

INPUT STRUCTURE OF THE PARALLEL SUMMER IN POSITIONALLY SIGNED CODES F (+/-) (OPTIONS) Download PDF

Info

Publication number
RU2007146288A
RU2007146288A RU2007146288/09A RU2007146288A RU2007146288A RU 2007146288 A RU2007146288 A RU 2007146288A RU 2007146288/09 A RU2007146288/09 A RU 2007146288/09A RU 2007146288 A RU2007146288 A RU 2007146288A RU 2007146288 A RU2007146288 A RU 2007146288A
Authority
RU
Russia
Prior art keywords
functional
input
output
links
arguments
Prior art date
Application number
RU2007146288/09A
Other languages
Russian (ru)
Other versions
RU2378682C2 (en
Inventor
Лев Петрович Петренко (UA)
Лев Петрович Петренко
Original Assignee
Лев Петрович Петренко (UA)
Лев Петрович Петренко
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Лев Петрович Петренко (UA), Лев Петрович Петренко filed Critical Лев Петрович Петренко (UA)
Priority to RU2007146288/09A priority Critical patent/RU2378682C2/en
Publication of RU2007146288A publication Critical patent/RU2007146288A/en
Application granted granted Critical
Publication of RU2378682C2 publication Critical patent/RU2378682C2/en

Links

Landscapes

  • Logic Circuits (AREA)
  • Devices For Executing Special Programs (AREA)

Abstract

1. Входная структура параллельного сумматора в позиционно-знаковых кодах f(+/-), условно «i» разряд которой выполнен в виде двух эквивалентных по структуре логических функций положительного и условно отрицательного каналов суммирования слагаемых и каждый канал «i» разряда включает входные логические функции f1(})-ИЛИ и f1(&)-И-Ð�Е, две функциональные входные связи которых являются функциональными связями приема входных аргументов +ni и +mi или -ni и -mi в соответствующих каналах, а выходные функциональные связи этих логических функций, которые формируют преобразованные аргументы первой промежуточной суммы или и измененные по уровню аналогового сигнала аргументы +pi или -pi в соответствующих каналах являются функциональными входными связями выходных логических функций f1(&)-И и f2(&)-И-Ð�Е, которые формируют преобразованные аргументы выходных промежуточных сумм без изменения уровня аналогового сигнала или и выходных аргументов промежуточных сумм с измененным уровнем аналогового сигнала или , выходные функциональные связи которых являются выходными функциональными связями соответствующих по знаку каналов, отличающаяся тем, что дополнительно введены в каждый канал логическая функция f2({)-ИЛИ и инвертирующие функции f1(&)-Ð�Е и f2(&)-Ð�Е, входные функциональные связи функций f1(&)-Ð�Е и f2(&)-HE являются входными функциональными связями каналов для приема входных аргументов -ni и -mi или +ni и +mi другого канала, а их функциональные выходные связи, соответствующие измененным по уровню аналогового сигнала аргументов -ni и -mi или +ni и +mi, являются соответствующими первыми дополнительными функциональными входными связями выходных логических ф�1. The input structure of the parallel adder in position-sign codes f (+/-), conditionally “i” discharge is made in the form of two logical functions of positive and conditionally negative summation channels of equivalent components and each channel “i” of the discharge includes input logical functions f1 (}) - OR and f1 (&) - Рл-РлÐ •, two functional input links of which are functional links of receiving input arguments + ni and + mi or -ni and -mi in the corresponding channels, and output functional communication of these logical functions that The converted arguments of the first intermediate sum or руют and the arguments + pi or -pi changed in the level of the analog signal in the corresponding channels are functional input links of the output logic functions f1 (&) - И and f2 (&) - И-Ð Ð • which form the transformed arguments of the output intermediate sums without changing the level of the analog signal or the output arguments of the intermediate sums with the changed level of the analog signal or, the output functional relationships of which are output functional relationships corresponding in sign of the channels, characterized in that the logical function f2 ({) - OR and the inverting functions f1 (&) - РЛÐ • and f2 (&) - РЛÐ •, input functional connections of the functions f1 are additionally introduced into each channel (&) - РlÐ • and f2 (&) - HE are the input functional links of the channels for receiving the input arguments -ni and -mi or + ni and + mi of the other channel, and their functional output links corresponding to the changed analog signal level arguments -ni and -mi, or + ni and + mi, are the corresponding first additional functional input links you logical-period f

Claims (2)

1. Входная структура параллельного сумматора в позиционно-знаковых кодах f(+/-), условно «i» разряд которой выполнен в виде двух эквивалентных по структуре логических функций положительного и условно отрицательного каналов суммирования слагаемых и каждый канал «i» разряда включает входные логические функции f1(})-ИЛИ и f1(&)-И-НЕ, две функциональные входные связи которых являются функциональными связями приема входных аргументов +ni и +mi или -ni и -mi в соответствующих каналах, а выходные функциональные связи этих логических функций, которые формируют преобразованные аргументы первой промежуточной суммы
Figure 00000001
или
Figure 00000002
и измененные по уровню аналогового сигнала аргументы +pi или -pi в соответствующих каналах являются функциональными входными связями выходных логических функций f1(&)-И и f2(&)-И-НЕ, которые формируют преобразованные аргументы выходных промежуточных сумм без изменения уровня аналогового сигнала
Figure 00000003
или
Figure 00000004
и выходных аргументов промежуточных сумм с измененным уровнем аналогового сигнала
Figure 00000003
или
Figure 00000004
, выходные функциональные связи которых являются выходными функциональными связями соответствующих по знаку каналов, отличающаяся тем, что дополнительно введены в каждый канал логическая функция f2({)-ИЛИ и инвертирующие функции f1(&)-НЕ и f2(&)-НЕ, входные функциональные связи функций f1(&)-НЕ и f2(&)-HE являются входными функциональными связями каналов для приема входных аргументов -ni и -mi или +ni и +mi другого канала, а их функциональные выходные связи, соответствующие измененным по уровню аналогового сигнала аргументов -ni и -mi или +ni и +mi, являются соответствующими первыми дополнительными функциональными входными связями выходных логических функций f1(&)-И и f2(&)-И-НЕ, вторые дополнительные функциональные входные связи которых являются дополнительной функциональной входной связью в соответствующем канале для приема измененного по уровню аналогового сигнала аргумента переноса -pi-1 и +рi-1 из условно «i-1» разряд противоположного по знаку канала, аналогично которой является дополнительная функциональная выходная связь для формирования измененного по уровню аналогового сигнала аргумента переноса +pi и -pi в условно «i» разряде, которая является функциональной выходной связью логической функции f1(&)-И-HE, при этом функциональная выходная связь дополнительной логической функции f2({)-ИЛИ с преобразованным аргументом второй промежуточной суммы
Figure 00000005
или
Figure 00000006
является соответствующей третьей дополнительной функциональной входной связью выходных логических функций f1(&)-И и f2(&)-И-НЕ, а две функциональные входные связи дополнительной логической функции f2({)-ИЛИ являются входными функциональными связями каналов для приема входных аргументов +ni и +mi или -ni и -mi в своем канале, а третья функциональная связь этой логической функции и логической функции f1({)-ИЛИ являются входными функциональными связями условно «i» разряда для приема входных аргументов +mi-1 и +ni-1 или -mi-1 и -ni-1 из условно «i-1» разряд, при этом входная структура параллельного сумматора в позиционно-знаковых кодах f(+/-) эквивалентна математической модели1. The input structure of the parallel adder in position-sign codes f (+/-), conditionally “i” discharge is made in the form of two logical functions of positive and conditionally negative summation channels of equivalent components and each channel “i” of the discharge includes input logical functions f 1 (}) - OR and f 1 (&) - NAND, the two functional input connections of which are functional connections of receiving input arguments + n i and + m i or -n i and -m i in the corresponding channels, and output functional relationships of these logical functions that compose the transformed arguments of the first subtotal
Figure 00000001
or
Figure 00000002
and the arguments + p i or -p i changed in the level of the analog signal in the corresponding channels are functional input links of the output logic functions f 1 (&) - And and f 2 (&) - AND NOT, which form the converted arguments of the output intermediate sums without analog signal level changes
Figure 00000003
or
Figure 00000004
and output arguments of intermediate sums with a changed analog signal level
Figure 00000003
or
Figure 00000004
, the output functional links of which are the output functional links of the channels corresponding in sign, characterized in that the logical function f 2 ({) -OR and the inverting functions f 1 (&) - NOT and f 2 (&) - are NOT additionally introduced into each channel , the input functional links of the functions f 1 (&) - NOT and f 2 (&) - HE are the input functional links of the channels for receiving the input arguments -n i and -m i or + n i and + m i of another channel, and their functional output communications corresponding to the arguments -n i and -m i or + n i and + m i changed according to the level of the analog signal, are the corresponding first additional functional input connections of the output logic functions f 1 (&) - And and f 2 (&) - AND-NOT, the second additional functional input connections of which are an additional functional input connection in the corresponding channel for receiving an argument that is changed in level of the analog signal transfer -p i-1 and p + i-1 of conditionally «i-1" of the discharge channel of the opposite sign, which is more analogous to a functional linkage to form the output of the modified level analog Sig la argument transfer + p i -p i and in conventionally «i» discharge, which is a functional logic output communication function f 1 (k) - and-HE, wherein the functional relationship additional output logic function f 2 ({) -or with transformed argument of the second subtotal
Figure 00000005
or
Figure 00000006
is the corresponding third additional functional input link of the output logical functions f 1 (&) - AND and f 2 (&) - AND, and the two functional input links of the additional logical function f 2 ({) -OR are the input functional links of the channels for receiving input arguments + n i and + m i or -n i and -m i in their channel, and the third functional relationship of this logical function and the logical function f 1 ({) -OR are the input functional relationships of the conditionally “i” category for receiving input arguments + m i-1 and + n i-1 or -m i-1 and -n i-1 from conditionally "i-1" category, the input structure of the parallel adder in position-sign codes f (+/-) is equivalent to the mathematical model
Figure 00000007
Figure 00000007
 где
Figure 00000008
- функция f(})-ИЛИ;
Figure 00000009
- функция f1(&)-И;
Figure 00000010
- функция f1(&)-И-НЕ;Where
Figure 00000008
- function f (}) - OR;
Figure 00000009
- the function f 1 (&) - And;
Figure 00000010
- function f1 (&) - AND NOT; «=&1=» - инвертирующая функция f(&)-HE или функция изменения активности аналоговых сигналов."= & 1 =" is the inverting function f (&) - HE or the function of changing the activity of analog signals. 2. Входная структура параллельного сумматора в позиционно-знаковых кодах f(+/-), условно «i» разряд которой выполнен в виде двух эквивалентных по структуре логических функций положительного и условно отрицательного каналов суммирования слагаемых и каждый канал «i» разряда включает логические функции f1({)-ИЛИ и f1(&)-И-НЕ, отличающаяся тем, что дополнительно введены логические функции f1(}&)-ИЛИ-НЕ, f2(}&)-ИЛИ-НЕ и f3(}&)-ИЛИ-НЕ, функциональные выходные связи логических функций f3(}&)-ИЛИ-НЕ и f1({)-ИЛИ, формирующие соответственно преобразованный аргумент выходной промежуточной суммы без изменения уровня аналогового сигнала
Figure 00000003
или
Figure 00000004
и выходной аргумент промежуточной суммы с измененным уровнем аналогового сигнала
Figure 00000003
или
Figure 00000004
и являются выходными функциональными связями соответствующих по знаку каналов, первые две функциональные связи логических функций f3(}&)-ИЛИ-НЕ и f1({)-ИЛИ, которые осуществляют прием измененных по уровню аналоговых сигналов аргументов первой промежуточной суммы
Figure 00000011
или
Figure 00000012
и второй промежуточной суммы
Figure 00000013
или
Figure 00000014
и являются функциональными выходными связями логических функций f1(}&)-ИЛИ-HE и f2(}&)-ИЛИ-НЕ, первые функциональные входные связи которых являются функциональными входными связями условно «i» разряда соответствующего канала для приема входных аргументов +ni и +mi или -ni и -mi, а также входными функциональными связями логической функции f1(&)-И, которая формирует аргумент +pi или -pi, a функциональная выходная связь ее является функциональной выходной связью «i» разряда и третьей функциональной входной связью выходных логических функций f3(}&)-ИЛИ-НЕ и f1({)-ИЛИ для приема аргумента переноса +pi или -pi в «i» разряде, при этом четвертые и пятые функциональные связи выходных логических функций f3(}&)-ИЛИ-НЕ и f1({)-ИЛИ являются функциональными входными связями «i» разряда для приема входных аргументов -ni и -mi или +ni и +mi другого канала, а шестые функциональные входные связи этих функций являются функциональной входной связью «i» разряда для приема входного аргумента переноса -pi-1 или +рi-1 из условно «i-1» разряда, при этом третьи функциональные входные связи логических функций f1(}&)-ИЛИ-НЕ и f2(}&)-ИЛИ-НЕ являются входными связями «i» разряда для приема входных аргументов +mi-1 и +ni-1 или -mi-1 и -ni-1 из условно «i-1» разряд, при этом входная структура параллельного сумматора в позиционно-знаковых кодах f(+/-) эквивалентна математической модели2. The input structure of a parallel adder in position-sign codes f (+/-), conditionally “i” discharge of which is made in the form of two logical functions of positive and conditionally negative summation channels of equivalent terms and each channel of “i” discharge includes logic functions f 1 ({) -OR and f 1 (&) - NAND, characterized in that the logical functions f 1 (} &) are additionally introduced - OR-NOT, f 2 (} & - OR-NOT and f 3 (} &) - OR-NOT, functional output connections of logical functions f 3 (} &) - OR-NOT and f 1 ({) -OR, forming respectively transformed argum Entent of the output subtotal without changing the level of the analog signal
Figure 00000003
or
Figure 00000004
and the output argument of the subtotal with a modified analog signal level
Figure 00000003
or
Figure 00000004
and are the output functional links of the channels corresponding in sign, the first two functional links of the logical functions f 3 (} &) are OR-NOT and f 1 ({) -OR, which receive the arguments of the first intermediate sum that are changed in level of analog signals
Figure 00000011
or
Figure 00000012
and second subtotal
Figure 00000013
or
Figure 00000014
and are the functional output links of the logical functions f 1 (} &) - OR-HE and f 2 (} &) - OR NOT, the first functional input links of which are functional input links of the conditionally “i” discharge of the corresponding channel for receiving input arguments + n i and + m i or -n i and -m i , as well as the input functional links of the logical function f 1 (&) - And, which forms the argument + p i or -p i , and its functional output link is a functional output link "I" category and the third functional input link of the output logical functions f 3 (} &) - OR -NOT and f 1 ({) -OR to receive the transfer argument + p i or -p i in the "i" category, while the fourth and fifth functional connections of the output logical functions f 3 (} &) - OR-NOT and f 1 ({) -OR are the functional input links of the “i” category for receiving the input arguments -n i and -m i or + n i and + m i of the other channel, and the sixth functional input links of these functions are the functional input connection of the “i” category to receive the input transfer argument -p i-1 or + p i-1 from the conditionally “i-1” bit, while the third functional input links of the logical functions f 1 (} &) are OR-NOT and f 2 ( } &) - OR are NOT input links of the “i” category for receiving the input arguments + m i-1 and + n i-1 or -m i-1 and -n i-1 from the conditionally “i-1” bit, the input structure of the parallel adder in position-sign codes f (+/-) is equivalent to the mathematical model
Figure 00000015
Figure 00000015
 где
Figure 00000016
- функция f1(}&)-ИЛИ-НЕ. Where
Figure 00000016
- function f 1 (} &) - OR NOT.
RU2007146288/09A 2007-12-17 2007-12-17 INPUT STRUCTURE FOR PARALLEL ADDER IN POSITION-SIGN CODES f(+/-)(VERSIONS) RU2378682C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2007146288/09A RU2378682C2 (en) 2007-12-17 2007-12-17 INPUT STRUCTURE FOR PARALLEL ADDER IN POSITION-SIGN CODES f(+/-)(VERSIONS)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2007146288/09A RU2378682C2 (en) 2007-12-17 2007-12-17 INPUT STRUCTURE FOR PARALLEL ADDER IN POSITION-SIGN CODES f(+/-)(VERSIONS)

Publications (2)

Publication Number Publication Date
RU2007146288A true RU2007146288A (en) 2009-06-27
RU2378682C2 RU2378682C2 (en) 2010-01-10

Family

ID=41026430

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2007146288/09A RU2378682C2 (en) 2007-12-17 2007-12-17 INPUT STRUCTURE FOR PARALLEL ADDER IN POSITION-SIGN CODES f(+/-)(VERSIONS)

Country Status (1)

Country Link
RU (1) RU2378682C2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2420868C1 (en) * 2009-10-02 2011-06-10 Лев Петрович Петренко METHOD OF GENERATING TRANSFORMED ARGUMENTS OF ANALOGUE SIGNALS (0j)i AND (0j+1)i; END-TO-END PARALLEL SHIFT f(←←) FOR TRANSFORMING POSITION-SIGN ARGUMENTS OF ANALOGUE SIGNALS ±[nj]f(+/-) IN CONDITIONAL "i" MINIMISATION ZONE AND FUNCTIONAL STRUCTURE FOR IMPLEMENTING SAID METHOD (VERSIONS)
RU2420869C1 (en) * 2009-10-05 2011-06-10 Лев Петрович Петренко METHOD OF GENERATING END-TO-END SUCCESSIVE SHIFT DURING LOGIC DIFFERENTIATION d/dn OF POSITIONAL ARGUMENTS [mj]f(2n) TAKING INTO ACCOUNT SIGN THEREOF IN ORDER TO CREATE POSITION-SIGN STRUCTURE -±[mj]f(+/-)min WITH MINIMUM NUMBER OF ARGUMENTS ACTIVE THEREIN (VERSIONS)
RU2424548C1 (en) * 2009-11-10 2011-07-20 Лев Петрович Петренко FUNCTIONAL INPUT STRUCTURE OF ADDER WITH SELECTIVE LOGIC DIFFERENTIATION d*/dn OF FIRST INTERMEDIATE SUM ±[S1 i] OF MINIMISED ARGUMENTS OF TERMS ±[ni]f(+/-)min and ±[mi]f(+/-)min (VERSIONS)
RU2427028C2 (en) * 2009-11-10 2011-08-20 Лев Петрович Петренко FUNCTIONAL INPUT STRUCTURE WITH LOGIC DIFFERENTIATION PROCEDURE d/dn OF FIRST INTERMEDIATE SUM OF MINIMISED ARGUMENTS OF TERMS ±[ni]f(+/-)min AND ±[mi]f(+/-)min (VERSIONS OF RUSSIAN LOGIC)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2422879C1 (en) * 2010-03-04 2011-06-27 Лев Петрович Петренко FUNCTIONAL STRUCTURE FOR PRE-ADDER OF PARALLEL-SERIAL MULTIPLIER fΣ(Σ) WITH MULTIPLICAND ARGUMENTS [mj]f(2n) AND MULTIPLIER ARGUMENTS [ni]f(2n) IN POSITION FORMAT (VERSIONS)
RU2443008C1 (en) * 2010-07-22 2012-02-20 Лев Петрович Петренко FUNCTIONAL STRUCTURE OF A TRANSFORMER OF PRELIMINARY FA fΣ [ni]&[mi](2n) OF PARALLEL-SERIAL MULTIPLICATOR fΣ (Σ) CONDITIONALLY, OF "i" DIGIT TO SUM UP OF POSITIONAL ADDITIVE OF SUMS [ni]f(2n) AND [mi]f(2n) OF PARTIAL PRODUCTS USING ARITHMETICAL AXIOMS OF TERNARY NOTATION f(+1, 0, -1) WITH THE FORMATION OF A RESULTING SUM [SΣ]f(2n) IN A POSITIONAL FORMAT
RU2439658C1 (en) * 2010-11-03 2012-01-10 Лев Петрович Петренко FUNCTIONAL STRUCTURE OF PREVIOUS SUMMATOR fΣ([ni]&[ni,0]), CONDITIONALLY "i AND "i+1" DIGITS OF "k" GROUP OF PARALLEL-SERIES MULTIPLIER fΣ(Σ) FOR POSITIONAL ARGUMENTS OF MULTIPLICAND [ni]f(2n) WITH APPLICATION OF ARITHMETICAL AXIOMS OF TERNARY NUMBER SYSTEM f(+1,0,-1) (VERSIONS OF RUSSIAN LOGIC)
RU2480815C1 (en) * 2012-04-24 2013-04-27 Лев Петрович Петренко FUNCTIONAL FIRST INPUT STRUCTURE OF CONDITIONAL "j" BIT OF ADDER fCD(Σ)RU WITH MAXIMALLY MINIMISED PROCESS CYCLE ∆tΣ FOR ARGUMENTS OF TERMS ±[1,2nj]f(2n) AND ±[1,2mj]f(2n) OF "COMPLEMENTARY CODE RU" FORMAT WITH GENERATION OF INTERMEDIATE SUM (2Sj)1 d1/dn "LEVEL 2" AND (1Sj)1 d1/dn "LEVEL 1" OF FIRST TERM IN SAME FORMAT (VERSIONS OF RUSSIAN LOGIC)
RU2480816C1 (en) * 2012-04-24 2013-04-27 Лев Петрович Петренко FUNCTIONAL SECOND INPUT STRUCTURE OF CONDITIONAL "j" BIT OF ADDER fCD(Σ)RU WITH MAXIMALLY MINIMISED PROCESS CYCLE ∆tΣ FOR ARGUMENTS OF TERMS ±[1,2nj]f(2n) И ±[1,2mj]f(2n) OF "COMPLEMENTARY CODE RU" FORMAT WITH GENERATION OF INTERMEDIATE SUM ±[1,2Sj]1 d1/dn OF SECOND TERM IN SAME FORMAT (VERSIONS OF RUSSIAN LOGIC)
RU2480814C1 (en) * 2012-04-24 2013-04-27 Лев Петрович Петренко FUNCTIONAL OUTPUT STRUCTURE OF CONDITIONAL BIT "j" OF ADDER fCD(Σ)RU WITH MAXIMALLY MINIMISED PROCESS CYCLE ∆tΣ FOR ARGUMENTS OF TERMS OF INTERMEDIATE ARGUMENTS (2Sj)2 d1/dn "LEVEL 2" AND (1Sj)2 d1/dn "LEVEL 1" OF SECOND TERM AND INTERMEDIATE ARGUMENTS (2Sj)1 d1/dn "LEVEL 2" AND (1Sj)1 d1/dn "LEVEL 1" OF FIRST TERM OF "COMPLENTARY CODE RU" FORMAT WITH GENERATION OF RESULTANT ARGUMENTS OF SUM (2Sj)f(2n) "LEVEL 2" AND (1Sj)f(2n) "LEVEL 1" IN SAME FORMAT (VERSIONS OF RUSSIAN LOGIC)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1727120A1 (en) * 1989-12-22 1992-04-15 Курский Политехнический Институт Device for parallel addition of binary signed numbers
RU2069009C1 (en) * 1993-12-07 1996-11-10 Научно-исследовательский институт многопроцессорных вычислительных систем при Таганрогском радиотехническом институте им.В.Д.Калмыкова Adding device
UA23363U (en) * 2006-11-28 2007-05-25 Admiral Makarov Shipbuilding N Parallel adder

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2420868C1 (en) * 2009-10-02 2011-06-10 Лев Петрович Петренко METHOD OF GENERATING TRANSFORMED ARGUMENTS OF ANALOGUE SIGNALS (0j)i AND (0j+1)i; END-TO-END PARALLEL SHIFT f(←←) FOR TRANSFORMING POSITION-SIGN ARGUMENTS OF ANALOGUE SIGNALS ±[nj]f(+/-) IN CONDITIONAL "i" MINIMISATION ZONE AND FUNCTIONAL STRUCTURE FOR IMPLEMENTING SAID METHOD (VERSIONS)
RU2420869C1 (en) * 2009-10-05 2011-06-10 Лев Петрович Петренко METHOD OF GENERATING END-TO-END SUCCESSIVE SHIFT DURING LOGIC DIFFERENTIATION d/dn OF POSITIONAL ARGUMENTS [mj]f(2n) TAKING INTO ACCOUNT SIGN THEREOF IN ORDER TO CREATE POSITION-SIGN STRUCTURE -±[mj]f(+/-)min WITH MINIMUM NUMBER OF ARGUMENTS ACTIVE THEREIN (VERSIONS)
RU2424548C1 (en) * 2009-11-10 2011-07-20 Лев Петрович Петренко FUNCTIONAL INPUT STRUCTURE OF ADDER WITH SELECTIVE LOGIC DIFFERENTIATION d*/dn OF FIRST INTERMEDIATE SUM ±[S1 i] OF MINIMISED ARGUMENTS OF TERMS ±[ni]f(+/-)min and ±[mi]f(+/-)min (VERSIONS)
RU2427028C2 (en) * 2009-11-10 2011-08-20 Лев Петрович Петренко FUNCTIONAL INPUT STRUCTURE WITH LOGIC DIFFERENTIATION PROCEDURE d/dn OF FIRST INTERMEDIATE SUM OF MINIMISED ARGUMENTS OF TERMS ±[ni]f(+/-)min AND ±[mi]f(+/-)min (VERSIONS OF RUSSIAN LOGIC)

Also Published As

Publication number Publication date
RU2378682C2 (en) 2010-01-10

Similar Documents

Publication Publication Date Title
RU2007146288A (en) INPUT STRUCTURE OF THE PARALLEL SUMMER IN POSITIONALLY SIGNED CODES F (+/-) (OPTIONS)
RU2008116446A (en) FUNCTIONAL STRUCTURE OF A PARALLEL SUMMATOR FOR A MULTIPLIER, IN WHICH THE ARGUMENTS OF THE SUBJECT PARTIAL WORKS ARE THE ARGUMENTS OF THE TRINITION CALCULATION SYSTEM F (+ 1,0, -1) POSITION-ZORIZENE-ZENITORINE
RU2429522C1 (en) FUNCTIONAL STRUCTURE OF ADDER fi(Σ) OF ARBITRARY "i" BIT FOR LOGIC-DYNAMIC PROCESS OF SUMMATION OF POSITIONAL ARGUMENTS OF TERMS [ni]f(2n) and [mi]f(2n) USING ARITHMETIC AXIOMS OF TERNARY NUMBER SYSTEM f(+1,0,-1) (VERSIONS OF RUSSIAN LOGIC)
TW200943719A (en) Ring oscillator
ATE514878T1 (en) MULTI-STEP TRANSMISSION
RU2008116447A (en) FUNCTIONAL STRUCTURE OF THE PARALLEL SUMMER WITH PRELIMINARY INTRACTIONS
TW200605702A (en) Circuit for the control of a loudspeaker
RU2380741C1 (en) FUNCTIONAL STRUCTURE OF CONDITIONALLY "i" POSITION OF PARALLEL ADDER FOR TERNARY NUMBER SYSTEM f(+1,0,-1) IN ITS POSITION-SIGN FORMAT f(+/-)
RU2009141661A (en) FUNCTIONAL INPUT STRUCTURE OF THE SUMMATOR WITH SELECTIVE LOGIC DIFFERENTIATION d * / dn OF THE FIRST INTERMEDIATE AMOUNT OF ± [S1 i] MINIMIZED ARGUMENT STRUCTURES OF COMPLIANT (± + n + ±) (± mi + n min)
RU2006144607A (en) DEVICE OF PARALLEL LOGIC SUMMING OF ANALOGUE SIGNALS, SUBSTITUTED, EQUIVALENT TO BINARY COUNTING SYSTEM
RU2008116449A (en) FUNCTIONAL STRUCTURE OF A PARALLEL POSITIONALLY-SIGN-BASED SUMMATOR f (+/-) FOR A COMBINATION MULTIPLIER, IN WHICH THE OUTPUT OF PARTIAL PARTICULARS IS PRESENTED IN THE BINARY SIZE (2)
RU2285290C2 (en) Digital-analog device
RU2439658C1 (en) FUNCTIONAL STRUCTURE OF PREVIOUS SUMMATOR fΣ([ni]&[ni,0]), CONDITIONALLY "i AND "i+1" DIGITS OF "k" GROUP OF PARALLEL-SERIES MULTIPLIER fΣ(Σ) FOR POSITIONAL ARGUMENTS OF MULTIPLICAND [ni]f(2n) WITH APPLICATION OF ARITHMETICAL AXIOMS OF TERNARY NUMBER SYSTEM f(+1,0,-1) (VERSIONS OF RUSSIAN LOGIC)
RU2422879C1 (en) FUNCTIONAL STRUCTURE FOR PRE-ADDER OF PARALLEL-SERIAL MULTIPLIER fΣ(Σ) WITH MULTIPLICAND ARGUMENTS [mj]f(2n) AND MULTIPLIER ARGUMENTS [ni]f(2n) IN POSITION FORMAT (VERSIONS)
CN100435088C (en) Optimized coefficient multiplier for standard signed numbers
CN115495044B (en) Carry logic circuit
RU2009141659A (en) FUNCTIONAL INPUT STRUCTURE OF THE SUMMATOR WITH THE PROCEDURE FOR LOGIC DIFFERENTIATION d / dn OF THE FIRST INTERMEDIATE AMOUNT OF MINIMIZED ARGUMENTS SUBJECT TO ± [ni] f (+/-) min and ± [mi] f (+/- min) (+)
Gaur et al. Eulerian graphs and automorphisms of a maximal graph
RU2008116448A (en) FUNCTIONAL STRUCTURE OF A PARALLEL POSITIONALLY-SIGNATURE SUMMER OF ARGUMENTS OF THE SUBJECT OF TWO FORMS OF THE BINARY CALCULATION SYSTEM f (2n) AND THE POSITIONALLY-SIGNED CALCULATION SYSTEM f (+/-)
TWI256772B (en) Data converter with background auto-zeroing via active interpolation
RU2006144609A (en) METHOD FOR PARALLEL LOGIC SUMMING OF ANALOGUE SIGNALS, ADDITIVE, EQUIVALENT TO BINARY COUNTING SYSTEM, AND DEVICE FOR ITS IMPLEMENTATION
RU2445680C1 (en) FUNCTIONAL STRUCTURE OF THROUGH CARRY f1(←←)i+1 AND f2(←←)i OF CONVENTIONALLY "i+1" AND CONVENTIONALLY "i" DIGITS OF "k" GROUP OF ARGUMENTS OF MULTIPLICAND [ni]f(2n) OF PRELIMINARY SUMMATOR fΣ([ni]&[ni,0]) OF PARALLEL SERIES MULTIPLIER fΣ(Σ) (VERSIONS)
RU2378681C2 (en) FUNCTIONAL STRUCTURE FOR CORRECTING INTERMEDIATE SUM ±[S3i] ARGUMENTS FOR PARALLEL ADDER IN POSITION-SIGN CODES f(+/-)
RU2362204C9 (en) FUNCTIONAL DESIGN FOR UPDATING ARGUMENTS OF INTERMEDIATE SUM ±[S''i] OF PARALLEL ADDER IN POSITION-SIGN CODES f(+/-)
RU2010121265A (en) FUNCTIONAL STRUCTURE OF THE LOGIC-DYNAMIC PROCESS OF THE PARALLEL-SEQUENTIAL THROUGH ACTIVATION fi (← "+ 1 / -1") k INACTIVE ARGUMENTS "0" OF THE SECOND INTERMEDIATE [S2 i] fummery instantaneous (2n) AND [mi] f (2n) (OPTIONS)