[go: up one dir, main page]

KR102601038B1 - 방사선 포토레지스트 패터닝을 패터닝하기 위한 통합된 건식 프로세스 - Google Patents

방사선 포토레지스트 패터닝을 패터닝하기 위한 통합된 건식 프로세스 Download PDF

Info

Publication number
KR102601038B1
KR102601038B1 KR1020237011840A KR20237011840A KR102601038B1 KR 102601038 B1 KR102601038 B1 KR 102601038B1 KR 1020237011840 A KR1020237011840 A KR 1020237011840A KR 20237011840 A KR20237011840 A KR 20237011840A KR 102601038 B1 KR102601038 B1 KR 102601038B1
Authority
KR
South Korea
Prior art keywords
chamber
substrate
dry
deposition
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020237011840A
Other languages
English (en)
Other versions
KR20230052991A (ko
Inventor
정이 유
사만다 에스.에이치. 탄
모함메드 하룬 알비
리차드 와이즈
양 판
리차드 에이. 고트초
아드리엔 라보에
시바난다 크리슈난 카나카사바파티
티모시 윌리엄 와이드먼
칭후앙 린
제롬 후벡
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20230052991A publication Critical patent/KR20230052991A/ko
Application granted granted Critical
Publication of KR102601038B1 publication Critical patent/KR102601038B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H10P72/0474—
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0042—Photosensitive materials with inorganic or organometallic light-sensitive compounds not otherwise provided for, e.g. inorganic resists
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/167—Coating processes; Apparatus therefor from the gas phase, by plasma deposition
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70808—Construction details, e.g. housing, load-lock, seals or windows for passing light in or out of apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H10P72/0448—
    • H10P72/0454—
    • H10P72/0468—

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Public Health (AREA)
  • Epidemiology (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Chemical Vapour Deposition (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Materials For Photolithography (AREA)

Abstract

EUV를 사용하여 패터닝될 수도 있는 반도체 기판들 상에 박막들을 제조하기 위한 방법들은: 반도체 기판의 표면 상에 유기 금속 폴리머-유사 재료를 증착하는 단계, 패턴을 형성하기 위해 표면을 EUV에 노출시키는 단계, 및 하부 층으로 나중의 전사를 위해 패턴을 현상하는 단계를 포함한다. 증착 동작들은 금속 전구체들 및 대응-반응물질들이 시간 또는 공간에서 분리되는, CVD (Chemical Vapor Deposition), ALD (Atomic Layer Deposition), 및 불연속적인, ALD-유사 프로세스와 같은, CVD 컴포넌트를 사용하는 ALD에 의해 수행될 수도 있다.

Description

방사선 포토레지스트 패터닝을 패터닝하기 위한 통합된 건식 프로세스{INTEGRATED DRY PROCESSES FOR PATTERNING RADIATION PHOTORESIST PATTERNING}
본 명세서에 제공된 배경기술 기술 (description) 은 본 기술 (technology) 의 맥락을 일반적으로 제시할 목적이다. 이 배경기술 섹션에 기술된 정도의 본 명세서에 명명된 발명자들의 업적, 뿐만 아니라 출원시 종래 기술로서 달리 인증되지 않을 수도 있는 본 기술의 양태들은 본 기술에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
집적 회로들과 같은 반도체 디바이스들의 제조는 포토리소그래피 (photolithography) 를 수반하는 다단계 프로세스이다. 일반적으로, 프로세스는 웨이퍼 상에 재료의 증착, 및 반도체 디바이스의 구조적 피처들 (예를 들어, 트랜지스터들 및 회로) 을 형성하기 위해 리소그래픽 기법들을 통해 재료를 패터닝하는 것을 포함한다. 당업계에 공지된 통상적인 포토리소그래피 프로세스의 단계들은: 기판을 준비하는 단계; 스핀 코팅에 의해서와 같이 포토레지스트를 도포하는 단계; 포토레지스트의 노출된 영역들로 하여금 현상 용액에 보다 잘 또는 보다 덜 용해성 (soluble) 이 되게 하도록, 목표된 패턴의 광에 포토레지스트를 노출하는 단계; 포토레지스트의 노출된 영역들 또는 비노출 (unexposed) 영역들을 제거하기 위해 현상 용액을 도포함으로써 현상하는 단계; 및 에칭 또는 재료 증착에 의해서와 같이 포토레지스트가 제거된 기판의 영역들 상에 피처들을 생성하기 위한 후속 프로세싱 단계를 포함한다.
반도체 설계의 진화는 반도체 기판 재료들로 훨씬 보다 작은 피처들을 생성할 필요성을 생성하였고, 능력에 의해 구동되었다. 이 기술의 진보는 치밀 집적 회로들에서 트랜지스터들의 밀도가 2 년마다 두 배가 되는 "Moore의 법칙"으로 특성화되었다. 사실, 칩 설계 및 제작은 최신 마이크로프로세서들이 단일 칩 상에 수십억 개의 트랜지스터들 및 다른 회로 피처들을 포함할 수도 있도록 발전되었다. 이러한 칩들 상의 개별적인 피처들은 대략 22 나노미터 (㎚) 이하, 일부 경우들에서 10 ㎚ 미만일 수도 있다.
이러한 작은 피처들을 갖는 디바이스를 제조하는 것의 일 과제는 충분한 분해능을 갖는 포토리소그래피 마스크들을 신뢰성 있고 재생 가능하게 생성하는 능력이다. 현재 포토리소그래피 프로세스들은 통상적으로 포토레지스트를 노출하기 위해 통상적으로 193 ㎚ 자외선 광 (UV light) 을 사용한다. 광이 반도체 기판 상에 생성될 목표된 사이즈의 피처들보다 훨씬 보다 큰 파장을 갖는다는 사실은 고유의 문제들을 생성한다. 광의 파장보다 작은 피처 사이즈들을 달성하는 것은 멀티패터닝과 같은 복잡한 분해능 향상 기법들의 사용을 필요로 한다. 따라서, 10 ㎚ 내지 15 ㎚, 예를 들어, 13.5 ㎚의 파장을 갖는 극 자외선 (Extreme Ultraviolet Radiation; EUV) 과 같은 보다 짧은 파장 광을 사용하는 포토리소그래피 기법들의 개발에 상당한 관심 및 연구 노력이 있다.
그러나, EUV 포토리소그래피 프로세스들은 낮은 전력 출력 및 패터닝 동안 광의 손실을 포함하는 문제들을 제시할 수 있다. 193 ㎚ UV 리소그래피에 사용된 것들과 유사한 종래의 유기 CAR (Chemically Amplified Resists) 은 EUV 리소그래피에 사용될 때, 특히 EUV 영역에서 낮은 흡수 계수들을 갖고, 광-활성화된 화학 종의 확산은 블러 (blur) 또는 라인 에지 거칠기를 발생시킬 수 있기 때문에 잠재적인 결점들을 갖는다. 또한, 하부 디바이스 층들을 패터닝하기 위해 요구된 에칭 내성을 제공하기 위해, 종래의 CAR 재료들의 패터닝된 작은 피처들은 패턴 붕괴의 위험이 있는 고 종횡비들을 발생시킬 수 있다. 따라서, 감소된 두께, 보다 큰 흡광도, 및 보다 큰 에칭 내성과 같은 특성들을 갖는, 개선된 EUV 포토레지스트 재료들에 대한 필요성이 남아 있다.
참조로서 인용
PCT 신청 양식은 본 출원의 일부로서 본 명세서와 동시에 제출되었다. 본 출원이 동시에 제출된 PCT 신청 양식에서 식별된 바와 같이 우선권 또는 이익을 주장하는 출원 각각은 전체가 모든 목적들을 위해 참조로서 인용되었다.
패터닝된 포토레지스트를 형성하기 위한 통합된 프로세스의 방법들 및 시스템들이 본 명세서에 개시된다. 본 명세서에 개시된 실시 예들의 일 양태에서, 통합된 리소그래피 시스템이 제공되고, 시스템은 클러스터 내의 복수의 반응 챔버들로서, 복수의 반응 챔버들은, 포토레지스트 (photoresist; PR) 증착 챔버; 도포 후 소성 (Post-Application Bake; PAB) 챔버; 노출 후 소성 (post-exposure bake; PEB) 챔버; 현상 챔버를 포함하는, 복수의 반응 챔버들; 및 하나 이상의 프로세서들 및 하나 이상의 메모리 디바이스들을 포함하는 제어기로서, 하나 이상의 메모리 디바이스들은, PR 증착 챔버 내에 기판을 수용하고; PR 증착 챔버 내의 기판의 표면 상에 PR을 증착하고; PAB 챔버 내에 PR을 갖는 기판을 수용하고; PR의 재료 특성들을 수정하도록 PAB 챔버 내에서 PR을 처리하고; PR을 처리한 후, PEB 챔버 내에 기판을 수용하고―PR의 부분들은 패터닝된 PR을 생성하도록 방사선에 노출함으로써 화학적으로 변경됨―; 패터닝된 PR의 재료 특성들을 수정하기 위해 PEB 챔버 내에서 패터닝된 PR을 처리하고; 그리고 PR 마스크를 형성하기 위해 화학적 화합물에 대한 노출을 포함하는 건식 현상 (dry development) 프로세스에 의해 패터닝된 PR의 노출된 부분 또는 노출되지 않은 부분을 제거함으로써 현상 챔버에서 패터닝된 PR을 건식 현상하도록, 하나 이상의 프로세서들을 제어하기 위한 컴퓨터-실행 가능 인스트럭션들을 저장하는, 제어기를 포함한다.
일부 실시 예들에서, PR은 금속-함유 PR일 수도 있다. 일부 실시 예들에서, PR은 EUV PR일 수도 있다. 일부 실시 예들에서, 복수의 반응 챔버들은 기판 세정 챔버를 더 포함하고, 그리고 컴퓨터-실행 가능 인스트럭션들은 PAB 챔버 내에 PR을 갖는 기판을 수용하기 위한 컴퓨터-실행 가능 인스트럭션 전에, 세정 챔버 내에 PR을 갖는 기판을 수용하고; 그리고 기판의 베벨 에지 및/또는 배면으로부터 PR을 제거하기 위해 건식 세정 프로세스를 수행하도록 하나 이상의 프로세서들을 제어하기 위한 인스트럭션들을 더 포함한다. 일부 실시 예들에서, 복수의 반응 챔버들은 하부 층 증착 챔버를 더 포함하고, 컴퓨터-실행 가능 인스트럭션들은 PR을 증착하기 위한 컴퓨터-실행 가능 인스트럭션 전에, 건식 프로세스를 통해 기판의 표면 상에 하부 층을 증착하도록 하나 이상의 프로세서들을 제어하기 위한 인스트럭션들을 더 포함하고, 하부 층은 기판에 PR의 접착을 증가시킨다. 일부 실시 예들에서, 하부 층 증착 챔버는 PR 증착 챔버일 수도 있다.
일부 실시 예들에서, 복수의 반응 챔버들은 전처리 챔버를 더 포함하고, 컴퓨터-실행 가능 인스트럭션들은 금속-함유 PR을 증착하기 위한 컴퓨터-실행 가능 인스트럭션 전에, 기판의 표면 상에 보다 많은 노출된 하이드록실기들을 유발하도록 건식 프로세스를 통해 기판의 표면을 처리하도록 하나 이상의 프로세서들을 제어하기 위한 인스트럭션들을 더 포함한다. 일부 실시 예들에서, 복수의 반응 챔버들은 각각 대기압 미만이고, 그리고 PR은 건식 현상 프로세스 후까지 대기압 미만 하일 수도 있다. 일부 실시 예들에서, 기판의 주변 환경은 패터닝된 PR을 건식 현상하기 전에 수분에 대한 포토레지스트의 노출을 감소시키도록 제어될 수도 있다. 일부 실시 예들에서, 컴퓨터-실행 가능 인스트럭션들은 유기 금속 전구체의 증기 스트림을 대응-반응 물질 (counter-reactant) 의 증기 스트림과 혼합하는 것을 포함하는 건식 프로세스를 통해 PR을 증착하기 위한 컴퓨터-실행 가능 인스트럭션들을 더 포함한다. 일부 실시 예들에서, 복수의 반응 챔버들에 의해 수행된 프로세스들은 완전 (all) 건식 프로세스들이다. 일부 실시 예들에서, 복수의 반응 챔버들에 의해 수행된 프로세스들은 습식 프로세스 및 건식 프로세스를 포함한다.
일부 실시 예들에서, 클러스터는 복수의 PR 증착 챔버들을 포함한다. 일부 실시 예들에서, PAB 챔버 및 PEB 챔버는 동일한 챔버이다. 일부 실시 예들에서, 컴퓨터-실행 가능 인스트럭션들은 PAB 챔버 내에서 기판의 베벨 에지 및/또는 배면으로부터 PR을 제거하기 위해 건식 세정 프로세스를 수행하도록 하나 이상의 프로세서들을 제어하기 위한 인스트럭션들을 더 포함한다. 일부 실시 예들에서, 복수의 반응 챔버들은 리소그래피 스캐너를 더 포함하고, 그리고 컴퓨터-실행 가능 인스트럭션들은 PEB 챔버 내에 기판을 수용하기 위한 컴퓨터-실행 가능 인스트럭션 전에, 리소그래피 스캐너에서 기판을 수용하고; 그리고 패터닝된 PR을 생성하도록 PR의 부분들을 방사선에 노출시키도록 하나 이상의 프로세서들을 제어하기 위한 인스트럭션들을 더 포함한다. 일부 실시 예들에서, 복수의 기판 프로세싱 환경들은 열 처리 프로세싱 환경을 더 포함하고, 하나 이상의 메모리 디바이스들은 금속-함유 PR의 부분들이 패터닝된 PR을 생성하도록 방사선에 노출함으로써 화학적으로 변경되기 전 및/또는 변경 후에 열 처리 프로세싱 환경 내에서 금속-함유 PR을 열적으로 처리하도록 하나 이상의 프로세서들을 제어하기 위한 추가의 컴퓨터-실행 가능 인스트럭션들을 저장한다.
본 명세서에 개시된 실시 예들의 또 다른 양태에서, 통합된 기판 프로세싱 시스템이 제공되고, 시스템은 복수의 기판 프로세싱 환경들로서, 금속-함유 포토레지스트 (PR) 증착 환경 및 부가적인 금속-함유 포토레지스트 (PR) 증착 환경, 금속-함유 PR 현상 환경, 및 열 처리 프로세싱 환경으로 구성된 그룹으로부터 선택된 하나 이상의 다른 별도의 통합된 프로세싱 환경들을 포함하는, 복수의 기판 프로세싱 환경들; 및 하나 이상의 프로세서들 및 하나 이상의 메모리 디바이스들을 포함하는 제어기로서, 하나 이상의 메모리 디바이스들은, 금속-함유 PR 증착 환경에서 기판을 수용하고; 금속-함유 PR 증착 환경 내에서 기판의 표면 상에 금속-함유 PR을 증착하고; 그리고 하나 이상의 다른 별도의 통합된 프로세싱 환경들에서 부가적인 PR 프로세싱 동작들을 수행하도록 하나 이상의 프로세서들을 제어하기 위한 컴퓨터-실행 가능 인스트럭션들을 저장하는, 제어기를 포함한다.
일부 구현 예들에서, 복수의 기판 프로세싱 환경들은 PR 건식 현상 프로세싱 환경을 더 포함하고, 그리고 하나 이상의 메모리 디바이스들은, 금속-함유 PR의 부분들이 패터닝된 PR을 생성하도록 방사선에 대한 노출에 의해 화학적으로 변경된 후, PR 마스크를 형성하기 위해 화학적 화합물로의 노출을 포함하는 건식 현상 프로세스에 의해 패터닝된 PR의 노출된 부분 또는 노출되지 않은 부분을 제거함으로써 현상 프로세싱 환경 내에서 패터닝된 PR을 건식 현상하도록 하나 이상의 프로세서들을 제어하기 위한 추가의 컴퓨터-실행 가능 인스트럭션들을 저장한다. 일부 구현 예들에서, 복수의 기판 프로세싱 환경들은 스캐너 환경을 더 포함하고, 그리고 하나 이상의 메모리 디바이스들은, 노출된 부분들을 화학적으로 변경하기 위해 금속-함유 PR의 부분들을 스캐너 환경 내의 방사선에 노출시키도록 하나 이상의 프로세서들을 제어하기 위한 추가의 컴퓨터-실행 가능 인스트럭션들을 저장한다.
일부 구현 예들에서, 복수의 기판 프로세싱 환경들은 클러스터 내의 상이한 프로세스 챔버들이다. 일부 구현 예들에서, 복수의 기판 프로세싱 환경들은 챔버 내의 상이한 스테이션들이다. 일부 구현 예들에서, 복수의 기판 프로세싱 환경들은 3 개의 금속-함유 PR 증착 환경들을 포함한다. 일부 구현 예들에서, 복수의 기판 프로세싱 환경들은 2 개의 금속-함유 PR 증착 환경들 및 금속-함유 PR 현상 환경을 포함하고, 그리고 하나 이상의 메모리 디바이스들은, 금속-함유 PR의 부분들이 패터닝된 PR을 생성하도록 방사선에 노출함으로써 화학적으로 변경된 후, 건식 프로세스를 통해 패터닝된 PR을 현상하도록 하나 이상의 프로세서들을 제어하기 위한 추가의 컴퓨터-실행 가능 인스트럭션들을 저장한다.
일부 구현 예들에서, 복수의 기판 프로세싱 환경들은 금속-함유 PR 증착 환경들, 열 처리 프로세싱 환경, 및 금속-함유 PR 현상 환경을 포함하고, 그리고 하나 이상의 메모리 디바이스들은, 금속-함유 PR의 부분들이 패터닝된 PR을 생성하도록 방사선에 노출에 의해 화학적으로 변경되기 전 및/또는 변경된 후에, 열 처리 프로세싱 환경 내에서 금속-함유 PR을 열적으로 처리하고, 그리고 열 처리 프로세싱 환경 내에서 금속-함유 PR을 열적으로 처리한 후, 건식 프로세스를 통해 패터닝된 PR을 현상하도록 하나 이상의 프로세서들을 제어하기 위한 추가의 컴퓨터-실행 가능 인스트럭션들을 저장한다. 일부 구현 예들에서, 복수의 기판 프로세싱 환경들은 금속-함유 PR 증착 환경들, 제 1 열 처리 프로세싱 환경, 제 2 열 처리 프로세싱 환경, 및 금속-함유 PR 현상 환경을 포함하고, 그리고 하나 이상의 메모리 디바이스들은, 금속-함유 PR의 부분들이 패터닝된 PR을 생성하도록 방사선에 노출에 의해 화학적으로 변경되기 전에, 제 1 열 처리 프로세싱 환경 내에서 금속-함유 PR을 열적으로 처리하고, 금속-함유 PR의 부분들이 패터닝된 PR을 생성하도록 방사선에 노출에 의해 화학적으로 변경된 후에, 제 2 열 처리 프로세싱 환경 내에서 금속-함유 PR을 열적으로 처리하고, 그리고 제 2 열 처리 프로세싱 환경 내에서 금속-함유 PR을 열적으로 처리한 후, 건식 프로세스를 통해 패터닝된 PR을 현상하도록 하나 이상의 프로세서들을 제어하기 위한 추가의 컴퓨터-실행 가능 인스트럭션들을 저장한다.
개시된 실시 예들의 이들 및 다른 특징들은 연관된 도면들을 참조하여 이하에 보다 상세히 기술될 것이다.
도 1은 일 예시적인 실시 예에 대한 프로세스 흐름도를 제시한다.
도 2는 본 기술 (technology) 의 예시적인 화학 반응 스킴 (scheme) 을 도시한다.
도 3a 내지 도 3e는 예시적인 실시 예에 대한 대표적인 프로세스 플로우를 예시한다.
도 4 내지 도 9는 개시된 실시 예들에 따른 방법들을 수행하기 위한 프로세스 챔버들의 예들의 개략도들이다.
도 10a 내지 도 10f는 개시된 실시 예들에 따른 다양한 프로세스 클러스터 구성들의 개략도들을 제시한다.
도 11 및 도 12 그리고 도 13a 및 도 13b는 개시된 실시 예들에 따른 방법들을 수행하도록 사용될 수도 있는 다양한 예시적인 툴 아키텍처들을 제시한다.
본 개시 (disclosure) 는 일반적으로 반도체 프로세싱의 분야에 관한 것이다. 특정한 양태들에서, 본 개시는 패터닝 마스크를 형성하기 위해 EUV 패터닝 및 EUV 패터닝된 막 현상의 맥락에서 EUV 포토레지스트들 (예를 들어, EUV-감응 (sensitive) 금속 막 및/또는 금속 옥사이드-함유 레지스트 막) 의 프로세싱을 위한 방법들 및 장치에 관한 것이다.
본 개시의 특정한 실시 예들에 대한 참조가 본 명세서에서 상세히 이루어진다. 구체적인 실시 예들의 예들은 첨부된 도면들에 예시된다. 본 개시가 이들 구체적인 실시 예들과 함께 기술될 것이지만, 이는 이러한 특정한 실시 예들로 본 개시를 제한하는 것으로 의도되지 않았다는 것이 이해될 것이다. 반대로, 이는 본 개시의 정신 및 범위 내에 포함될 수도 있는 바와 같이 대안들, 수정들, 및 등가물들을 커버하도록 의도된다. 이하의 기술에서, 본 개시의 완전한 이해를 제공하기 위해 수많은 구체적 상세들이 제시된다. 본 개시는 이들 구체적인 상세들 중 일부 또는 전부 없이 실시될 수도 있다. 다른 예들에서, 공지된 프로세스 동작들은 본 개시를 불필요하게 모호하게 하지 않기 위해 상세히 기술되지 않았다.
반도체 프로세싱에서 박막들의 패터닝은 종종 반도체들의 제조에서 중요한 단계이다. 패터닝은 리소그래피를 수반한다. 193 ㎚ 포토리소그래피와 같은 종래의 포토리소그래피에서, 패턴들은 광자 소스로부터 마스크 상으로 광자들을 방출하고 패턴을 감광성 포토레지스트 상에 프린팅하여, 현상 후 패턴을 형성하기 위해 포토레지스트에서 포토레지스트의 특정한 부분들을 제거하는 화학 반응을 유발함으로써 프린팅된다.
(ITRS (International Technology Roadmap for Semiconductors) 에 의해 규정된) 발전된 기술 노드들은 22 ㎚, 16 ㎚를 넘어서는 노드들을 포함한다. 16 ㎚ 노드에서, 예를 들어, 다마신 구조체의 통상적인 비아 또는 라인의 폭은 통상적으로 약 30 ㎚보다 크지 않다. 발전된 반도체 집적 회로들 (Integrated Circuits; IC들) 및 다른 디바이스들 상의 피처들의 스케일링은 분해능을 개선하기 위해 리소그래피를 구동한다.
극자외선 (EUV) 리소그래피는 종래의 포토리소그래피 방법들로 달성될 수 있는 것보다 작은 이미징 소스 파장들로 이동함으로써 리소그래피 기술 (technology) 을 확장할 수 있다. 대략 10 내지 20 ㎚, 또는 11 내지 14 ㎚ 파장, 예를 들어 13.5 ㎚ 파장의 EUV 광원들이 또한 스캐너들로 지칭되는, 최첨단 리소그래피 툴들에 사용될 수 있다. EUV 방사선은 석영 및 수증기를 포함하는 넓은 범위의 고체 (solid) 재료 및 유체 (fluid) 재료에 강하게 흡수되고, 따라서 진공에서 동작한다.
EUV 리소그래피는 하부 층들을 에칭하는데 사용하기 위해 마스크들을 형성하도록 패터닝된 EUV 레지스트들을 사용한다. EUV 레지스트들은 액체-기반 스핀-온 (spin-on) 기법들 (techniques) 에 의해 생성된 폴리머-기반 CAR들 (Chemically Amplified Resists) 일 수도 있다. CAR들에 대한 대안은, 예를 들어, 적어도 포토패터닝 가능한 금속 옥사이드-함유 막들의 개시를 위해 본 명세서에 참조로 인용된, 미국 특허 공보 US 2017/0102612, US 2016/021660 및 US 2016/0116839에 기술되고, OR, Corvallis 소재의, Inpria로부터 입수 가능한 것과 같은 직접 포토패터닝 가능한 금속 옥사이드-함유 막들이다. 이러한 막들은 스핀-온 기법들에 의해 생성되거나 건식 기상 증착될 수도 있다. 금속 옥사이드-함유 막은 예를 들어, 2018 년 6 월 12 일 허여되고 명칭이 EUV PHOTOPATTERNING OF VAPOR-DEPOSITED METAL OXIDE-CONTAINING HARDMASKS인 미국 특허 제 9,996,004 호, 2019 년 5 월 9 일에 출원되고 명칭이 METHODS FOR MAKING EUV PATTERNABLE HARD MASKS인 PCT/US19/31618 호에 기술된 바와 같이, 30 ㎚ 이하의 패터닝 분해능을 제공하는 진공 분위기에서 EUV 노출에 의해 직접 (즉, 별도의 포토레지스트를 사용하지 않고) 패터닝될 수 있고, 적어도 EUV 레지스트 마스크들을 형성하기 위해 직접 포토패터닝 가능한 금속 옥사이드 막들의 조성, 증착 및 패터닝에 관한 이의 개시들이 본 명세서에 참조로서 인용된다. 일반적으로, 패터닝은 레지스트 내에 포토 패턴을 형성하기 위해 EUV 방사선으로 EUV 레지스트의 노출, 이어서 마스크를 형성하기 위해 포토 패턴에 따라 레지스트의 일부를 제거하기 위한 현상을 수반한다.
본 개시가 EUV 리소그래피에 의해 예시된 리소그래피 패터닝 기법들 및 재료들에 관한 것이지만, 이는 또한 다른 차세대 리소그래피 기법들에 적용 가능하다는 것이 또한 이해되어야 한다. 현재 사용 및 개발 중인 표준 13.5 ㎚ EUV 파장을 포함하는 EUV에 더하여, 이러한 리소그래피와 가장 관련이 있는 방사선 소스들은, 일반적으로 248 ㎚ 또는 193 ㎚ 엑시머 레이저 소스들의 사용을 지칭하는 DUV (Deep-UV), X-선 범위의 보다 저 에너지 범위의 EUV를 공식적으로 포함하는 X-선, 뿐만 아니라 넓은 에너지 범위를 커버할 수 있는 e-빔이다. 특정한 방법들은 반도체 기판 및 궁극적인 반도체 디바이스에 사용된 특정한 재료들 및 적용 예들에 종속될 수도 있다. 따라서, 본 출원에 기술된 방법들은 단지 본 기술에서 사용될 수도 있는 방법들 및 재료들의 예시이다.
직접 포토패터닝 가능한 EUV 레지스트들은 유기 컴포넌트들 내에 혼합된 금속들 및/또는 금속 옥사이드들로 구성되거나 이를 함유할 수도 있다. 금속들/금속 옥사이드들은 EUV 광자 흡착을 향상시키고 2 차 전자들을 생성할 수 있고 그리고/또는 하부 막 스택 및 디바이스 층들에 대해 상승된 에칭 선택도를 나타낼 수 있다는 점에서 매우 유망하다. 현재까지, 이들 레지스트들은 웨이퍼가 현상 용매에 노출되고, 건조되고, 소성되는 (bake), 트랙으로 이동하는 것을 필요로 하는, 습식 (용매) 접근법 (approach) 을 사용하여 현상되었다. 습식 현상 (wet development) 은 생산성을 제한할 뿐만 아니라 미세 피처들 사이의 용매의 증발 동안 표면 장력 효과들로 인해 라인 붕괴를 야기할 수 있다.
기판 박리 및 계면 파손들 (interface failures) 을 제거함으로써 이들 문제들을 극복하기 위해 건식 현상 기법들이 제안되었다. 건식 현상은 습식 현상과 비교할 때 효과적인 레지스트 노출을 위해 보다 높은 도즈 대 사이즈 요건을 야기할 수 있는 비노출 레지스트 재료와 EUV 노출된 레지스트 재료 사이의 에칭 선택도를 포함하여, 고유의 문제들을 갖는다. 차선의 선택도는 또한 에칭 가스 하에서 보다 긴 노출들로 인해 PR 코너 라운딩을 유발할 수 있고, 이는 후속하는 전사 에칭 단계에서 라인 CD (critical dimension) 변동을 증가시킬 수도 있다.
도 1은 일부 실시 예들에 따라 포토레지스트를 증착하고 현상할 때 건식 챔버 세정을 수행하기 위한 예시적인 방법의 흐름도를 제시한다. 프로세스 (100) 의 동작들은 상이한 순서들로 그리고/또는 상이한, 보다 적은 또는 부가적인 동작들과 함께 수행될 수도 있다. 프로세스 (100) 의 하나 이상의 동작들은 본 명세서에 기술된 다양한 장치들을 사용하여 수행될 수도 있다. 일부 실시 예들에서, 프로세스 (100) 의 동작들은 하나 이상의 비일시적 컴퓨터 판독 가능 매체에 저장된 소프트웨어에 따라 적어도 부분적으로 구현될 수도 있다.
프로세스 (100) 의 블록 (102) 에서, 포토레지스트 층이 증착된다. 이는 기상 증착 프로세스와 같은 건식 증착 프로세스 또는 스핀-온 증착 프로세스와 같은 습식 프로세스일 수도 있다. 포토레지스트는 EUV 레지스트 또는 금속-함유 EUV 레지스트일 수 있다. 도 2는 중합된 유기 금속 재료가 금속-함유 EUV 레지스트를 증착하도록 형성될 수도 있는 예시적인 프로세스를 제시한다.
도 1을 다시 참조하면, 프로세스 (100) 의 블록 (102) 에서 반도체 기판 상에 금속-함유 EUV 레지스트 박막을 증착하는 것에 더하여, 금속-함유 EUV 레지스트 재료가 프로세스 챔버의 내부 표면들 상에 형성될 수도 있다. 내부 표면들은 프로세스 챔버의 챔버 벽들, 바닥들, 및 천장들을 포함할 수도 있다. 다른 내부 표면들은 샤워헤드, 노즐들, 및 기판 지지 표면들을 포함할 수도 있다. 금속-함유 EUV 레지스트 재료는 CVD 프로세스 또는 ALD 프로세스와 같은 건식 증착 프로세스들의 결과로서 형성될 수도 있다. 내부 표면들 상에 형성된 금속-함유 EUV 레지스트 재료의 두께는 프로세스 챔버에서 수행되는 부가적인 프로세싱 (예를 들어, 증착) 동작들의 결과로서 시간이 흐름에 따라 증가할 수도 있다. 금속-함유 EUV 레지스트 재료는 프로세싱 동안 후속하는 반도체 기판들을 오염시키기 위해 프로세스 챔버의 내부 표면들로부터 박리되거나, 입자들을 흘리거나 (shed), 박리되기 쉽다.
프로세스 (100) 의 블록 (150) 에서, 본 개시의 건식 챔버 세정 동작은 프로세스 (100) 의 블록 (102) 에서 반도체 기판 상에 금속-함유 EUV 레지스트 박막의 증착 후에 수행될 수도 있다. 이는 증착 및 건식 세정이 동일한 프로세스 챔버에서 수행되게 한다. 그러나, 건식 챔버 세정은 실시 예들에서 증착 동작과 상이한 프로세스 챔버에서 수행될 수도 있다는 것이 이해될 것이다. 실제로, 건식 챔버 세정은 베벨 및/또는 배면 세정, 소성, 현상, 또는 에칭 동작에 후속하여 수행될 수도 있다.
제거될 건식-증착된 금속-함유 EUV 포토레지스트 막들은 일반적으로 Sn, O 및 C로 구성되지만, 동일한 세정 접근법들이 다른 금속 옥사이드 레지스트들 및 재료들의 막들로 확장될 수 있다. 이에 더하여, 이 접근법은 또한 막 스트립 및 PR 재작업 (rework) 을 위해 사용될 수 있다.
프로세스 (100) 의 블록 (104) 에서, 반도체 기판의 배면 및/또는 베벨 에지를 세정하기 위해 선택 가능한 (optional) 세정 프로세스가 수행된다. 배면 및/또는 베벨 에지 세정은 기판 배면 및 베벨 에지 상의 다양한 레벨들의 산화 또는 교차 결합 (crosslinking) 을 갖는 막을 균등하게 제거하도록 EUV 레지스트 막을 비선택적으로 에칭할 수도 있다. 습식 증착 프로세싱 또는 건식 증착 프로세싱에 의한 EUV-패터닝 가능한 막의 도포 동안, 기판 베벨 에지 및/또는 배면 상에 레지스트 재료의 의도되지 않은 증착이 있을 수도 있다. 의도되지 않은 증착은 바람직하지 않은 입자들이 나중에 반도체 기판의 상단 표면으로 이동하고 입자 결함들이 된다. 더욱이, 이 베벨 에지 및 배면 증착은 패터닝 (스캐너) 및 현상 툴들의 오염을 포함하는 다운스트림 프로세싱 문제들을 유발할 수 있다. 통상적으로, 이 베벨 에지 및 배면 증착의 제거는 습식 세정 기법들에 의해 이루어진다. 스핀 코팅된 포토레지스트 재료의 경우, 이 프로세스는 EBR (edge bead removal) 이라고 하고 기판이 스피닝하는 동안 베벨 에지 위 및 아래로부터 용매 스트림을 지향시킴으로써 수행된다. 동일한 프로세스가 기상 증착 기법들에 의해 증착된 용해성 (soluble) 유기 주석 옥사이드계 레지스트들에 적용될 수 있다. 기판 베벨 에지 및/또는 배면 세정은 또한 건식 세정 프로세스일 수도 있다.
프로세스 (100) 의 블록 (150) 에서, 본 개시의 건식 챔버 세정 동작은 베벨 에지 및/또는 배면 세정 동작 후에 수행될 수도 있다. 이는 베벨 및/또는 배면 세정 및 건식 챔버 세정이 동일한 프로세스 챔버 내에서 수행되게 한다. 그러나, 건식 챔버 세정은 일부 실시 예들에서 베벨 에지 및/또는 배면 세정 동작과 상이한 프로세스 챔버에서 수행될 수도 있다는 것이 이해될 것이다.
프로세스 (100) 의 블록 (106) 에서, 선택 가능한 도포 후 소성 (post-application bake; PAB) 이 EUV-패터닝 가능한 막의 증착 후 그리고 EUV 노출 전에 수행된다. PAB 처리는 열 처리, 화학적 노출, 및 EUV-패터닝 가능한 막의 EUV 감도 (sensitivity) 를 상승시키기 위한 수분의 조합을 수반할 수도 있어, EUV-패터닝 가능한 막에서 패턴을 현상하기 위해 EUV 도즈를 감소시킨다.
프로세스 (100) 의 블록 (150) 에서, 본 개시의 건식 챔버 세정 동작은 PAB 처리 후에 수행될 수도 있다. 이는 소성 및 건식 챔버 세정이 동일한 프로세스 챔버 내에서 수행되게 한다. 그러나, 건식 챔버 세정은 일부 실시 예들에서 PAB 처리 동작과 상이한 프로세스 챔버에서 수행될 수도 있다는 것이 이해될 것이다.
프로세스 (100) 의 블록 (108) 에서, 금속-함유 EUV 레지스트 막은 패턴을 현상하기 위해 EUV 방사선에 노출된다. 일반적으로 말하면, EUV 노출은 화학적 조성의 변화 및 금속-함유 EUV 레지스트 막의 교차 결합에서 변화를 유발하여, 후속 현상을 위해 이용될 (exploit) 수 있는 에칭 선택도의 콘트라스트를 생성한다. EUV 광에 대한 금속-함유 EUV 레지스트 막의 노출에 이어서, 포토패터닝된 금속-함유 EUV 레지스트가 제공된다. 포토패터닝된 금속-함유 EUV 레지스트는 EUV-노출된 영역 및 노출되지 않은 영역을 포함한다.
프로세스 (100) 의 블록 (110) 에서, 선택 가능한 노출 후 소성 (post-exposure bake; PEB) 는 포토패터닝된 금속-함유 EUV 레지스트의 에칭 선택도의 콘트라스트를 더 증가시키도록 수행된다. 포토패터닝된 금속-함유 EUV 레지스트는 포토패터닝된 금속-함유 EUV 레지스트의 EUV-노출된 영역들의 교차 결합을 용이하게 하도록 다양한 화학 종의 존재 하에 열적으로 처리될 수 있거나, 대기 (ambient air) 에서 핫 플레이트 상에서 단순히 소성될 수 있다.
프로세스 (100) 의 블록 (150) 에서, 본 개시의 건식 챔버 세정 동작은 PEB 처리 후에 수행될 수도 있다. 이는 소성 및 건식 챔버 세정이 동일한 프로세스 챔버 내에서 수행되게 한다. 그러나, 건식 챔버 세정은 일부 실시 예들에서 PEB 처리 동작과 상이한 프로세스 챔버에서 수행될 수도 있다는 것이 이해될 것이다.
프로세스 (100) 의 블록 (112) 에서, 포토패터닝된 금속-함유 EUV 레지스트가 레지스트 마스크를 형성하도록 현상된다. 다양한 실시 예들에서, 노출된 영역들이 제거되거나 (포지티브 톤) 노출되지 않은 영역들이 제거된다 (네거티브 톤). 일부 실시 예들에서, 현상은 포토패터닝된 금속-함유 레지스트의 노출된 영역 또는 노출되지 않은 영역 상에 선택적인 증착, 이어서 에칭 동작을 포함할 수도 있다. 다양한 실시 예들에서, 이들 프로세스들은 건식 프로세스들 또는 습식 프로세스들일 수도 있다. 현상을 위한 프로세스들의 예들은 EUV 노출 도즈 및 노출 후 소성 (post-exposure bake) 을 겪은 다음 현상되는, 유기 주석 옥사이드 함유 EUV-감응 포토레지스트 박막 (예를 들어, 10 내지 30 ㎚ 두께, 예컨대 20 ㎚) 을 수반한다. 포토레지스트 막은 예를 들어, 이소프로필(트리스)(디메틸아미노)주석과 같은 유기 주석 전구체와 수증기의 가스상 (gas phase) 반응에 기초하여 증착될 수도 있고, 또는 유기 매트릭스 내에 주석 클러스터들을 포함하는 스핀-온 막일 수도 있다. 포토 패터닝된 금속-함유 레지스트는 현상 화학 물질로의 노출에 의해 현상된다. 일부 실시 예들에서, 현상 화학 물질은 할라이드-함유 화학 물질을 포함한다.
프로세스 (100) 의 블록 (150) 에서, 본 개시의 건식 챔버 세정 동작이 현상 후에 수행될 수도 있다. 이는 현상 및 건식 챔버 세정이 동일한 프로세스 챔버 내에서 수행되게 한다. 그러나, 건식 챔버 세정은 일부 실시 예들에서 현상 동작과 상이한 프로세스 챔버에서 수행될 수도 있다는 것이 이해될 것이다. 게다가, 건식 챔버 세정은 일부 실시 예들에서 에칭 동작과 동일하거나 상이한 프로세스 챔버에서 수행될 수도 있다는 것이 이해될 것이다. 에칭 동작은 반도체 기판의 기판 하부 층 (underlayer) 을 에칭하도록 적용될 수도 있다.
동작들 (102 내지 112) 각각은 이하에 더 설명된다 (elucidate). 다양한 실시 예들에서, 본 기술의 방법들은 기상 증착, (EUV) 리소그래픽 광패터닝 (photopatterning) 및 건식 현상에 의해 막 형성의 완전 (all) 건식 단계들을 조합한다. 다른 실시 예들에서, 본 기술의 방법들은 습식 증착 및 건식 현상, 또는 건식 증착 및 습식 현상을 포함한다. 일부 프로세스들에서, 기판은 EUV 스캐너의 포토패터닝에 이어서 건식 현상/에칭 챔버로 직접 이동할 수도 있다. 이러한 프로세스들은 습식 현상과 연관된 재료 및 생산성 비용들을 방지할 수도 있다. 대안적으로, 노출된 영역들이 보다 치밀한 SnO-유사 네트워크를 형성하기 위해 추가 교차 결합을 겪는 동안의 노출 후 소성 단계는 현상 챔버, 또는 또 다른 챔버에서 수행될 수도 있다.
일부 실시 예들에서, 기판은 동작들 (102 내지 112) 각각을 수행하도록 다양한 프로세싱 환경들에 제공될 수도 있다. 예를 들어, PR 증착 환경, PAB 및/또는 PEB를 위한 하나 이상의 열 처리 환경들, 웨이퍼 세정 환경, 스캐닝 환경, 및 PR 현상 환경이 있을 수도 있다. 이하에 기술될 바와 같이, 일부 실시 예들에서, 이들 환경들 중 하나 이상은 챔버 내 스테이션/페데스탈, 하나 이상의 페데스탈들을 갖는 챔버, 및/또는 하나 이상의 챔버들을 갖는 멀티-챔버 클러스터 툴일 수도 있다. 일부 실시 예들에서, 복수의 동작들이 단일 프로세싱 환경에서 수행될 수도 있고, 예를 들어, 열 처리 환경 및 웨이퍼 세정 환경은 동일한 프로세싱 환경일 수도 있고, 여기서 두 동작들은 웨이퍼를 상이한 페데스탈, 챔버, 또는 툴로 이동시키지 않고 순차적으로 수행될 수도 있다. 일부 실시 예들에서, 복수의 프로세싱 환경들은 동일한 챔버 또는 툴 내에 있을 수도 있고, 예를 들어, 열 처리 환경 및 웨이퍼 세정 환경은 쿼드-스테이션 모듈 챔버 내의 상이한 스테이션들에 있을 수도 있다. 일부 실시 예들에서, 예를 들어 멀티-동작 웨이퍼 프로세싱에서 일 프로세싱 동작이 또 다른 프로세싱 동작보다 훨씬 느린 상황들에서 쓰루풋을 향상시키거나 최적화하기 위해, 동일한 타입의 복수의 프로세싱 환경들이 동일한 툴에 제공될 수도 있다. 상기 규정된 환경들의 다른 조합들은 본 개시의 범위 내에 있는 것으로 이해되어야 한다.
본 기술의 메커니즘, 기능 또는 실용성을 제한하지 않고, 본 기술의 건식 프로세스들은 당업계에 공지된 습식 현상 프로세스들에 대해 다양한 이점들을 제공할 수도 있다. 예를 들어, 본 명세서에 기술된 건식 기상 증착 기법들은 습식 스핀-코팅 기법들을 사용하여 도포될 수 있는 것보다 박형이고 보다 결함이 없는 막들을 증착하도록 사용될 수 있고, 증착된 막의 정확한 두께는 증착 단계 또는 시퀀스의 길이를 증가시키거나 감소시킴으로써 단순히 조절되고 제어될 수 있다. 따라서, 건식 프로세스는 보다 많은 튜닝 가능성을 제공하고, 추가 임계 치수 (Critical Dimension; CD) 제어 및 스컴 (scum) 제거를 제공할 수도 있다. 건식 현상은 성능을 개선하고 (예를 들어, 습식 현상에서 표면 장력으로 인한 라인 붕괴 방지), (예를 들어, 습식 현상 트랙을 방지함으로써) 쓰루풋을 향상시킬 수 있다. 다른 장점들은 유기 용매 현상제들의 사용을 제거하는 것, 접착 문제들에 대한 감소된 감도, 습식 레지스트 제제 (formulation) 을 도포하고 제거할 필요성을 방지하는 것 (예를 들어, 스커밍 및 패턴 왜곡을 방지함), 라인 에지 거칠기를 개선하는 것, 디바이스 토포그래피 (device topography) 바로 위에 패터닝하는 것, 특정한 기판 및 반도체 디바이스 설계에 대해 하드 마스크 화학 물질을 튜닝하는 능력을 제공하는, 및 다른 용해도-기반 제한들의 결여를 포함할 수도 있다.
일부 예들에서, 습식 프로세싱과 건식 프로세싱의 조합이 적합하거나 최적일 수도 있고, 예컨대 습식 프로세싱 웨이퍼 프로세싱 장치에 상당한 자본 투자가 이루어졌고, 이 장치의 성능은 통합된 건식 프로세싱 및 멀티-동작 프로세스의 일부 동작들을 위해 연관된 장치에 의해 향상될 수 있다.
따라서, 본 개시는 EUV 레지스트 마스크 형성 프로세스의 일부로서 EUV-포토패터닝된 금속 및/또는 금속 옥사이드-함유 레지스트의 건식 현상을 위해 구성된 프로세스 및 장치를 제공한다. 다양한 실시 예들은 기상 증착, (EUV) 리소그래피 포토패터닝 및 건식 현상에 의한 막 형성의 완전 건식 단계들을 조합하는 것을 포함한다. 다양한 다른 실시 예들은 유리하게 습식 프로세싱 동작들과 조합된 본 명세서에 기술된 건식 프로세싱 동작들을 포함하고, 예를 들어, Inpria Corp.로부터 입수 가능한 스핀-온 EUV 포토레지스트 (습식 프로세스) 는 본 명세서에 기술된 건식 현상 프로세스 또는 다른 습식 프로세스 또는 건식 프로세스와 조합될 수도 있다. 다양한 실시 예들에서, 웨이퍼 세정은 본 명세서에 기술된 바와 같이 습식 프로세스일 수도 있지만, 다른 프로세스들은 건식 프로세스들이다. 다른 실시 예들에서, 습식 현상 프로세스는 PR 막의 (건식) 기상 증착과 조합하여 사용될 수도 있다.
리소그래피 프로세싱
도 3a 내지 도 3e는 금속 포토레지스트 하드 마스크 형성 프로세스에 대한 또 다른 대표적인 프로세스 플로우를 예시한다. 일반적으로, 막이 이들 종들 중 하나로의 노출에 의해 패터닝될 수 있도록, 광자, 전자들, 양성자들, 이온들 또는 중성 종들과 같은 패터닝제 (patterning agent) 에 민감한 금속-함유 막이 반도체 기판 상에 증착된다. 이어서 금속-함유 막은 금속 마스크를 형성하도록 진공 분위기에서 패터닝제로의 노출에 의해 패터닝된다. 이 기술 (description) 은 주로 EUV 리소그래피 (extreme ultraviolet lithography; EUVL), 특히 여기된 Sn 액적들을 사용하는 EUV 소스를 갖는 EUVL에 의해 패터닝되는, 특히 금속이 Sn인 금속-함유 막들을 참조한다. 이러한 막들은 본 명세서에서 EUV-감응 막들로 지칭된다. 그러나, 상이한 금속-함유 막들 및 패터닝제들/기법들을 포함하는 다른 구현 예들이 가능하다는 것이 이해되어야 한다.
도 3a를 참조하면, 패터닝될 반도체 기판 (100) 이 도시된다. 통상적인 예에서, 반도체 기판 (100) 은 부분적으로 형성된 집적 회로들을 포함하는 실리콘 웨이퍼이다.
도 3b는 반도체 기판 (100) 상에 증착된 패터닝제에 민감한 금속-함유 막 (102) 을 예시한다. 금속-함유 막은 금속-함유 막이 비금속 (base metal) 으로 분해되거나 후속 현상 프로세스에 민감하게 되도록 금속 염, 예를 들어 금속 할라이드, 또는 패터닝제에 대한 노출에 민감한 유기 금속 화합물일 수도 있다. 적합한 패터닝제들은 금속-함유 막 (102) 이 비금속으로의 분해에 의해 이들 종들 중 하나에 노출함으로써 패터닝될 수 있거나 후속하는 현상 프로세스에 민감하게 되도록 광자, 전자들, 양성자들, 이온들 또는 중성 종일 수도 있다. 일반적으로, 증착 전에, 반도체 기판 (100) 은 진공 하에서 금속-함유 막 증착을 위해 반응기 챔버 내에 배치된다.
금속-함유 막 (102) 의 블랭킷은 적합한 전구체로부터의 응결에 의해 형성될 수 있다 (예를 들어, 비플라즈마 CVD 반응기, 예컨대, CA, Fremont 소재의 Lam Research Corporation으로부터 입수 가능한, Altus® CVD 툴 또는 Aether® GP CVD 툴에서). 응결을 통한 이 증착에 적합한 프로세스 조건들은 약 0 내지 250 ℃, 예를 들어 약 주변 온도 (예를 들어, 23 ℃ 내지 150 ℃ 및 예를 들어 60 ℃에서 0.5 내지 2 Torr에서 유지되는 20 Torr 미만의 반응기 압력을 포함한다. 약 100 내지 1000 sccm의 전구체 플로우 레이트를 유지하는 것은 증착 레이트의 제어를 허용한다.
수증기로 인한 열화 (degradation) 를 방지하기 위해, Sn-함유 막들의 형성 및 이송은 진공 분위기 (vacuum-ambient) 에서 수행된다. 이어서 형성된 막은 도 3c 및 도 3d에 예시된 바와 같이, 포토레지스트의 사용 없이, 직접 노출을 통해 EUV 패터닝 툴로 전사되고 패터닝된다.
EUVL 툴이 통상적으로 증착 툴보다 보다 높은 진공에서 동작한다는 것을 주의해야 한다. 이것이 사실이라면, 기판 및 증착된 금속-함유 막으로 하여금 패터닝 툴 내로 진입하기 전에 탈기되게 (degas) 하도록 패터닝 툴로의 증착으로부터 이송 동안 기판의 진공 분위기 (vacuum environment) 를 상승시키는 것이 바람직하다. 이는 패터닝 툴의 광학계 (optics) 가 기판으로부터 가스 배출 (off-gassing) 에 의해 오염되지 않도록 하기 위한 것이다.
도 3c에 도시된 바와 같이, 패터닝은 형성된 금속 마스크 (102a) 의 노출된 금속-함유 막 영역들 및 패턴 현상에 의해 제거될 재료의 노출되지 않은 영역들 (102b) 을 발생시킨다.
도 3d를 참조하면, 이어서 패턴이 현상될 수 있다. 개발은 본 명세서의 다른 곳에서 더 논의된다. 일부 실시 예들에서, 패턴의 현상은 노출된 영역들 (102a) 만이 완전히 형성된 금속 마스크로서 남도록, 금속-함유 막의 노출되지 않은 영역들 (102b) 을 휘발시키도록 기판을 가열함으로써 발생할 수 있다. 이 패턴 현상 동작은 열적으로 그리고 환경적으로 안정한 패터닝된 금속 마스크가 형성될 수도 있기 때문에 진공 통합 (vacuum integration) 을 필요로 하지 않을 수도 있다는 것을 주의해야 한다. 금속-함유 막 분해의 임의의 양립할 수 없는 부산물들로 툴 광학계를 오염시키는 것을 방지하기 위해 패터닝 툴 외부에서 패턴 현상을 수행하는 것이 또한 바람직할 수도 있다.
도 3e를 참조하면, 선택 가능한 단계로서, 패턴 증폭이 행해질 수 있다. 예를 들어, 선택적인 ALD 또는 무전해 디포지션 (ELD) 이 부가적인 선택적으로 증착된 금속 (106) 을 사용하여 금속 마스크의 두께를 구축하기 위해 도 3c 및/또는 도 3d에 도시된 동작들에 따라 패터닝된 기판 상에서 수행될 수도 있다. 이는 마스크의 광학적 투과를 감소시키거나 마스크를 보다 기계적으로 견고하게 (robust) 만드는데 도움이 될 수도 있다. 이러한 증폭은, 예를 들어, 미국 특허 제 5,532,385 호, 제 6,911,067 호, 제 6,794,288 호, 제 6,902,605 호 및 제 4,935,312 호에 기술된 바와 같은 무전해 디포지션 프로세스의 적응에 의해 달성될 수도 있고, 이들의 개시들은 본 명세서에 참조로서 인용된다.
예를 들어, 최초 1 ㎚ 시드는 이러한 방식으로 10 ㎚로 증폭될 수 있다. 도 3d를 참조하여 논의된 패턴 현상과 같이, 이 동작은 열적으로 그리고 환경적으로 안정한 패터닝된 금속 마스크가 증폭 전에 형성될 것이기 때문에 진공 통합을 필요로 하지 않을 수도 있다.
완전 건식 또는 부분적으로 건식 막 형성 동작의 일 장점은 건식 동작들이 원-패스 튜닝 가능한 (one-pass tunable) 프로세스들일 수도 있다는 것이다. (이하에 기술된 바와 같이) 다양한 프로세스 조건들을 변화시킴으로써, 동작이 최적화될 수 있다. 예를 들어, 하부 층 및 PR 증착을 위한 건식 프로세스는 2 개의 동작들로 수행될 수도 있는 한편, 습식 프로세스들은 PR 막의 증착 전에 세정 동작 및 소성 동작을 필요로 할 수도 있다. 대조적으로, 습식 프로세스들은 프로세스 파라미터들, 뿐만 아니라 열 처리, 냉각, 및 스핀 건조의 부가적인 프로세스들을 제약하는 (constrain) 미리 제제된 (pre-formulate) 용액의 사용을 필요로 할 수도 있다. 건식 프로세스는 모든 액체 용액 건조 단계들을 방지할 수도 있고 PR 박리 또는 라인 기울임 (leaning)/붕괴를 감소시킬 수도 있다.
완전 건식 또는 부분적으로 건식 막 형성 동작의 또 다른 장점은 프로세싱 환경에 대한 향상된 제어이다. 습식, 스핀-온 프로세스는 미리 제제된 용액들을 사용할 수도 있고 주변 압력에서 수행될 수도 있다. 건식 프로세스는 예를 들어, 압력, 습도, 산소, 및 온도의 제어와 함께 진공 하에서 수행될 수도 있다. 통합된 프로세스들이 동일한 툴, 챔버, 또는 스테이션 상에서 수행되는 실시 예들에서, 진공이 건식 프로세스들 사이에 유지될 수도 있고, 이는 프로세싱 동작들 동안 그리고 프로세싱 동작들 사이에 웨이퍼의 환경을 제어하는데 유리하다. 더욱이, 통합된 프로세스들은 프로세스들이 동일한 툴, 챔버, 또는 스테이션 내에서 수행될 때 감소된 큐 시간을 허용할 수도 있다.
포토레지스트 (PR) 의 증착
상기 논의된 바와 같이, 본 개시는 EUV 또는 다른 차세대 리소그래피 기법들을 사용하여 패터닝될 수도 있는, 반도체 기판들 상에 이미징 층들을 제조하기 위한 방법들을 제공한다. 이러한 방법들은 중합된 유기금속 재료들이 증기로 생성되고, 기판 상에 증착되는 것을 포함한다. 다른 실시 예들에서, 스핀-온 제제가 사용될 수도 있다.
본 기술은 EUV-감응 박막들이 기판 상에 증착되는 방법들을 제공하고, 이러한 막들은 후속 EUV 리소그래피 및 프로세싱에 대한 레지스트들로서 동작 가능하다. 이러한 EUV-감응 막들은 EUV에 노출 시, 보다 치밀한 M-O-M 결합된 (bond) 금속 옥사이드 재료들에 이들의 교차 결합 (crosslinking) 을 허용하여, 저밀도 M-OH 풍부 재료들의 금속 원자들에 결합된 벌키 (bulky) 펜던트 치환들의 손실과 같은 변화들을 겪는 재료들을 포함한다. EUV 패터닝을 통해, 비노출 영역들에 대해 물리적 또는 화학적 특성들이 변경된 막의 영역들이 생성된다. 이들 특성들은 후속 프로세싱에서, 예컨대 노출된 영역 또는 비노출 영역을 용해시키도록, 또는 노출된 영역 또는 비노출 영역 상에 재료들을 선택적으로 증착하도록 이용될 수도 있다. 일부 실시 예들에서, 이러한 후속 프로세싱이 수행되는 조건들 하에 비노출 막은 소수성 표면을 갖고, 노출된 막은 친수성 표면을 갖는다 (노출 영역 및 비노출 영역의 친수성 특성들이 서로 상대적인 것이 인식된다). 예를 들어, 재료의 제거는 막의 화학 조성, 밀도 및 교차 결합의 차이를 활용함으로써 (leveraging) 수행될 수도 있다. 제거는 이하에 더 기술된 바와 같이 습식 프로세싱 또는 건식 프로세싱에 의한 것일 수도 있다.
기판의 표면 상에 형성된 EUV-패터닝 가능한 막의 두께는 표면 특징들, 사용된 재료들, 및 프로세싱 조건들에 따라 가변할 수도 있다. 다양한 실시 예들에서, 막 두께는 0.5 ㎚ 내지 100 ㎚ 범위일 수도 있고, 바람직하게 EUV 패터닝의 조건들 하에서 대부분의 EUV 광을 흡수하기 충분한 두께이다. 예를 들어, 레지스트 막의 전체 흡수는 레지스트 막의 하단의 레지스트 재료가 충분히 노출되도록 30 ％ 이하 (예를 들어, 10 ％ 이하, 또는 5 ％ 이하) 일 수도 있다. 일부 실시 예들에서, 막 두께는 10 내지 20 ㎚이다. 본 개시의 메커니즘, 기능 또는 실용성을 제한하지 않고, 당업계의 습식, 스핀-코팅 프로세스들과 달리, 본 개시의 프로세스들은 기판의 표면 접착 특성들에 대해 보다 적은 제한들을 갖고, 따라서 폭넓고 다양한 범위의 기판들에 적용될 수 있다고 여겨진다. 게다가, 상기 논의된 바와 같이, 증착된 막들은 표면 피처들에 밀접하게 컨폼할 (conform) 수도 있어, 하부 피처들을 갖는 기판들과 같은 기판들 위에 이러한 피처들을 "충진 (filling in)" 또는 달리 평탄화하지 않고 마스크들을 형성하는 이점들을 제공한다.
기판들
본 기술 (technology) 의 방법들에 유용한 기판들은 리소그래픽 프로세싱, 특히 집적 회로들 및 다른 반도체 디바이스들의 생산에 적합한 임의의 재료 구성을 포함할 수도 있다. 일부 실시 예들에서, 기판들은 실리콘 웨이퍼들이다. 기판들은 그 위에 불규칙한 표면 토포그래피 (topography) 를 갖는 피처들 ("하부 토포그래픽 피처들") 이 생성되는 실리콘 웨이퍼들일 수도 있다. (본 명세서에 참조된 바와 같이, "표면"은 상부에 본 기술의 막이 증착되거나 프로세싱 동안 EUV에 노출되는 표면이다.) 이러한 하부 토포그래픽 피처들은 이 기술의 방법을 수행하기 전 프로세싱 동안 (예를 들어, 에칭에 의해) 재료가 제거된 영역들 또는 (예를 들어, 증착에 의해) 재료들이 부가된 영역들을 포함할 수도 있다. 이러한 사전 프로세싱은 이 기술의 방법들 또는 2 개 이상의 피처들의 층들이 기판 상에 형성되는 반복 프로세스의 다른 프로세싱 방법들을 포함할 수도 있다. 본 기술의 메커니즘, 기능 또는 실용성을 제한하지 않고, 일부 실시 예들에서, 본 기술의 방법들은 포토리소그래픽 막이 스핀 캐스팅 방법들을 사용하여 기판들의 표면 상에 증착되는 당업계에 공지된 방법들 중의 방법들에 대한 이점들을 제공하는 것으로 여겨진다. 이러한 이점들은 하부 피처들을 "충진 (filling in)" 또는 달리 이러한 피처들을 평탄화하지 않고 하부 피처들에 대한 본 기술의 막들의 컨포먼스 (conformance) 로부터, 그리고 폭넓고 다양한 범위의 재료 표면들 상에 막들을 증착하는 능력으로부터 유도될 수도 있다.
일부 실시 예들에서, 인입 웨이퍼는 목표된 재료의 기판 표면으로 준비될 수 있고, 최상부 재료는 레지스트 패턴이 전사되는 층이다. 재료 선택은 집적에 따라 가변할 수도 있지만, 일반적으로 EUV 레지스트 또는 이미징 층에 대해 높은 선택도로 (즉, 훨씬 보다 빨리) 에칭될 수 있는 재료를 선택하도록 목표된다. 적합한 기판 재료들은 다양한 탄소계 막들 (예를 들어, AHM (ashable hardmask)), 실리콘계 막들 (예를 들어, SiOx, SiOxNy, SiOxCyNz, a-Si:H, 폴리-Si, 또는 SiN), 또는 패터닝 프로세스를 용이하게 하도록 도포된 임의의 다른 (일반적으로 희생) 막을 포함할 수 있다.
일부 실시 예들에서, 기판은 하부 반도체 재료의 리소그래피 에칭에 사용되는 하드 마스크이다. 하드 마스크는 비정질 탄소 (a-C), SnOx, SiO2, SiOxNy, SiOxC, Si3N4, TiO2, TiN, W, W-도핑된 C, WOx, HfO2, ZrO2, 및 Al2O3를 포함하는 임의의 다양한 재료들을 포함할 수도 있다. 예를 들어, 기판은 바람직하게 SnO2와 같은 SnOx를 포함할 수도 있다. 다양한 실시 예들에서, 층은 1 ㎚ 내지 100 ㎚ 두께, 또는 2 ㎚ 내지 10 ㎚ 두께일 수도 있다.
일부 실시 예들에서, 기판은 하부 층을 포함한다. 본 명세서에 기술된 바와 같이, 하부 층은 하드 마스크 또는 다른 층 상에 증착될 수도 있고 일반적으로 이미징 층 아래에 (underneath) 있다. 하부 층은 PR의 감도를 개선하고, EUV 흡수율을 증가시키고, 그리고/또는 PR의 패터닝 성능을 증가시키도록 사용될 수도 있다. 상당한 토포그래피 (topography) 를 생성하는 패터닝될 기판 상에 디바이스 피처들이 존재하는 경우들에서, 하부 층의 또 다른 중요한 기능은 후속하는 패터닝 단계가 포커싱된 패턴의 모든 영역들을 갖는 편평한 표면 상에서 수행될 수도 있도록 기존의 토포그래피를 오버 코팅하고 (overcoat) 평탄화하는 것일 수 있다. 이러한 적용 예들에 대해, 하부 층 (또는 복수의 하부 층들 중 적어도 하나) 은 스핀-코팅 기법들을 사용하여 도포될 수도 있다. 채용되는 포토레지스트 재료가 상당한 무기 컴포넌트를 가질 때, 예를 들어, 이는 주로 금속 옥사이드 구조 (framework) 를 나타낼 때, 하부 층은 유리하게 스핀-코팅 프로세스 또는 건식 진공-기반 증착 프로세스에 의해 도포된, 탄소계 막일 수도 있다. 층은 탄소계 조성 및 수소계 조성을 갖는 다양한 AHM (ashable hardmask) 막들을 포함할 수도 있고, 텅스텐, 붕소, 질소, 또는 불소와 같은 부가적인 원소들로 도핑될 수도 있다. 이러한 프로세스들에서 유용한 방법들 및 장치들은 2019 년 10 월 2 일 출원된 미국 특허 출원 제 62,909,430 호에 기술되고, 방법들 및 장치의 개시를 위해 본 명세서에 참조로서 인용된다.
막 증착
다양한 실시 예들에서, EUV-패터닝 가능한 막들이 제조되고, 당업계에 공지된 기상 증착 장비 및 프로세스들을 사용하여 기판 상에 증착된다. 이러한 프로세스들에서, 중합된 유기금속 재료는 증기 상으로 또는 기판의 표면 상에 인 시츄 (in situ) 형성된다.
일반적으로, 방법들은 중합된 유기금속 재료를 형성하기 위해 유기금속 전구체의 증기 스트림을 대응-반응 물질 (counter-reactant) 의 증기 스트림과 혼합하는 단계 및 반도체 기판의 표면 상에 유기금속 재료를 증착하는 단계를 포함한다. 당업자에 의해 이해될 바와 같이, 프로세스의 혼합 및 증착 양태들은 실질적으로 연속 프로세스에서 동시에 발생할 수도 있다. 이러한 프로세스들에서 유용한 방법들 및 장치는 방법들 및 장치, 특히 다양한 유기 금속 전구체들의 개시를 위해 참조로서 본 명세서에 인용된, 2019 년 5 월 9 일 출원된 출원 PCT/US2019/031618 및 2019 년 11 월 11 일 출원된 출원 PCT/US2019/060742에 기술된다.
EUV-감응 박막들이 반도체 기판 상에 증착될 수도 있고, 이러한 막들은 후속 EUV 리소그래피 및 프로세싱에 대한 레지스트들로서 동작 가능하다. 이러한 EUV-감응 박막들은 EUV에 노출 시, 보다 치밀한 M-O-M 결합된 금속 옥사이드 재료들에 이들의 교차 결합 (crosslinking) 을 허용하여, 저밀도 M-OH 풍부 재료들의 금속 원자들에 결합된 벌키 (bulky) 펜던트 치환들의 손실과 같은 변화들을 겪는 재료들을 포함한다. EUV 패터닝을 통해, 비노출 영역들에 대해 물리적 또는 화학적 특성들이 변경된 막의 영역들이 생성된다. 이들 특성들은 후속 프로세싱에서, 예컨대 노출된 영역 또는 비노출 영역을 용해시키도록, 또는 노출된 영역 또는 비노출 영역 상에 재료들을 선택적으로 증착하도록 이용될 수도 있다. 일부 실시 예들에서, 노출되지 않은 막은 이러한 후속 프로세싱이 수행되는 조건들 하에서 노출된 막보다 보다 소수성인 표면을 갖는다. 예를 들어, 재료의 제거는 막의 화학 조성, 밀도 및 교차 결합의 차이를 활용함으로써 (leveraging) 수행될 수도 있다. 제거는 이하에 더 기술된 바와 같이 습식 프로세싱 또는 건식 프로세싱에 의한 것일 수도 있다.
다양한 실시 예들에서, 박막들은 유기금속 재료들, 예를 들어 주석 옥사이드를 포함하는 유기 주석 재료들, 또는 다른 금속 옥사이드 재료들/모이어티들 (moieties) 이다. 유기금속 화합물들은 대응-반응 물질 (counter-reactant) 과 유기금속 전구체의 증기상 반응으로 제조될 수도 있다. 다양한 실시 예들에서, 유기금속 화합물들은 대응-반응 물질들과 벌키 알킬기들 또는 플루오로알킬기들을 갖는 유기금속의 특정한 조합의 혼합 및 반도체 기판 상에 증착하는 저밀도, EUV-감응 재료를 생성하기 위해 증기상의 혼합물을 중합을 통해 형성된다.
다양한 실시 예들에서, 유기금속 전구체들은 증기-상 반응에서 살아남을 수 있는 금속 원자 각각 상에 적어도 하나의 알킬기를 포함하지만, 금속 원자에 배위결합된 다른 리간드들 (ligands) 또는 이온들은 대응-반응 물질에 의해 대체될 수 있다. 유기금속 전구체들은 화학식
MaRbLc
(화학식 1) 을 포함하고,
여기에서: M은 고 EUV 흡수 단면을 갖는 금속이고; R은 CnH2n +1과 같은 알킬이고, 바람직하게 여기에서 n ≥ 2이고; L은 대응-반응 물질과 반응하는 리간드, 이온 또는 다른 모이어티이고; a ≥ 1; b ≥ 1; 그리고 c ≥ 1이다.
다양한 실시 예들에서, M은 1x107 ㎠/mol 이상의 원자 흡수 단면을 갖는다. M은 예를 들어, 주석, 하프늄, 텔루륨, 비스무트, 인듐, 안티몬, 게르마늄, 및 이들의 조합들로 구성된 그룹으로부터 선택될 수도 있다. 일부 실시 예들에서, M은 주석이다. R은 플루오르화될 수도 있고, 예를 들어, 화학식 CnFxH(2n+1)을 갖는다. 다양한 실시 예들에서, R은 적어도 하나의 베타-수소 또는 베타-불소를 갖는다. 예를 들어, R은 에틸, i-프로필, n-프로필, t-부틸, i-부틸, n-부틸, sec-부틸, n-펜틸, i-펜틸, t-펜틸, sec-펜틸, 및 이들의 혼합물들로 구성된 그룹으로부터 선택될 수도 있다. L은 아민들 (예컨대 디알킬아미노, 모노알킬아미노), 알콕시, 카르복실레이트들, 할로겐들, 및 이들의 혼합물들로 구성된 그룹으로부터 선택된 모이어티와 같은, M-OH 모이어티를 생성하기 위해 대응-반응 물질에 의해 용이하게 치환된 임의의 모이어티일 수도 있다.
대응-반응 물질들은 화학적 결합을 통해 적어도 2 개의 금속 원자들을 연결하도록 (link) 반응성 모이어티들, 리간드들 또는 이온들 (예를 들어, 상기 화학식 1의 L) 을 대체하는 능력을 갖는다. 대응-반응 물질들은 물, 과산화물들 (예를 들어, 과산화수소), 디하이드록시 알코올들 또는 폴리하이드록시 알코올들, 플루오르화된 디하이드록시 알코올들 또는 폴리하이드록시 알코올들, 플루오르화된 글리콜들, 및 하이드록실 모이어티들의 다른 소스들을 포함할 수 있다. 다양한 실시 예들에서, 대응-반응 물질은 이웃하는 금속 원자들 사이에 산소 브리지들 (bridges) 을 형성함으로써 유기금속 전구체와 반응한다.
다른 잠재적인 대응-반응 물질들은 황 브리지들을 통해 금속 원자들을 교차 결합하는 수소 설파이드 및 수소 디설파이드를 포함한다. 다른 예들에서, Te-함유 전구체들은 예를 들어, Te-Sn-Te-Sn 교차 결합들을 형성하기 위해 물과 함께 또는 물 대신 대응-반응 물질들이 사용될 수도 있다. Sn(NMe2)x 타입 전구체들과 함께 사용하기 적합한 텔루륨 공-반응 물질들은 R = 알킬기, 특히 t-부틸 또는 이소프로필, 예컨대 t-부틸TeD를 갖는, RTeH 또는 RTeD (D = 중수소 (deuterium)) 및 R2Te 전구체들이다. M(OR)x 타입 전구체들과 함께 사용하기 위해, 예를 들어, 비스(트리메틸실실)텔루륨 (Bis(trimethylsilyl)Te) 이 사용될 수도 있다.
박막들은 막의 화학적 또는 물리적 특성들을 수정하도록, 예컨대 EUV에 대한 막의 감도를 수정하거나 에칭 내성을 향상시키기 위해 유기금속 전구체 및 대응-반응 물질들에 더하여 선택 가능한 재료들을 포함할 수도 있다. 이러한 선택 가능한 재료들은 반도체 기판 상에 증착 전, 박막의 증착 후, 또는 둘 모두에 증기상 형성 동안 도핑에 의해서와 같이 도입될 수도 있다. 일부 실시 예들에서, 순한 (gentle) 리모트 H2 플라즈마는 일부 Sn-L 결합들을 Sn-H로 대체하도록 도입될 수도 있고, 이는 EUV 하에 레지스트의 반응성을 증가시킬 수 있다.
다양한 실시 예들에서, EUV-패터닝 가능한 막들이 제조되고, 당업계에 공지된 기상 증착 장비 및 프로세스들을 사용하여 반도체 기판 상에 증착된다. 이러한 프로세스들에서, 중합된 유기금속 재료는 증기상으로 또는 반도체 기판의 표면 상에 인 시츄 (in situ) 형성된다. 적합한 프로세스들은 금속 전구체들 및 대응-반응 물질들이 시간 또는 공간에서 분리되는 예를 들어, CVD, ALD, 및 불연속적인, ALD-유사 프로세스와 같은, CVD 컴포넌트를 사용하는 ALD를 포함한다.
일반적으로, 방법들은 중합된 유기금속 재료를 형성하기 위해 유기금속 전구체의 증기 스트림을 대응-반응 물질 (counter-reactant) 의 증기 스트림과 혼합하는 단계 및 반도체 기판의 표면 상에 유기금속 재료를 증착하는 단계를 포함한다. 일부 실시 예들에서, 2 개 이상의 유기금속 전구체가 증기 스트림에 포함된다. 일부 실시 예들에서, 2 개 이상의 대응-반응 물질이 증기 스트림에 포함된다. 당업자에 의해 이해될 바와 같이, 프로세스의 혼합 및 증착 양태들은 실질적으로 연속 프로세스에서 동시에 발생할 수도 있다.
일 예시적인 연속 CVD 프로세스에서, (예를 들어, 금속-산소-금속 결합 형성을 통해) 응집된 (agglomerated) 중합 재료들을 형성하기 위해 개별적인 유입구 경로들 내의, 유기금속 전구체의 2 개 이상의 가스 스트림들 및 대응-반응 물질의 소스는, 이들이 가스상으로 혼합되고 반응하는, CVD 장치의 증착 챔버에 도입된다. 스트림들은 예를 들어, 개별적인 주입 유입구들 또는 듀얼-플레넘 (dual-plenum) 샤워헤드를 사용하여 도입될 수도 있다. 장치는 유기금속 전구체의 스트림들 및 대응-반응 물질이 챔버에서 혼합되도록 구성되고, 중합된 유기금속 재료를 형성하기 위해 유기금속 전구체 및 대응-반응 물질로 하여금 반응하게 한다. 본 기술의 메커니즘, 기능 또는 실용성을 제한하지 않고, 금속 원자들이 대응-반응 물질에 의해 교차 결합되기 때문에 이러한 기상 반응으로부터의 생성물이 분자량이 보다 무거워지고, 이어서 응결되거나 그렇지 않으면 반도체 기판 상에 증착되는 것으로 여겨진다. 다양한 실시 예들에서, 벌키 알킬기들의 입체 장애 (steric hindrance) 는 치밀하게 패킹된 네트워크의 형성을 방지하고, 평활한, 비정질, 저밀도 막들을 생성한다.
CVD 프로세스는 일반적으로 감소된 압력들, 예컨대 10 mTorr 내지 10 Torr로 수행된다. 일부 실시 예들에서, 프로세스는 0.5 내지 2 Torr에서 수행된다. 일부 실시 예들에서, 반도체 기판의 온도는 반응 물질 스트림들의 온도 이하이다. 예를 들어, 기판 온도는 0 ℃ 내지 250 ℃ 또는 주변 온도 (예를 들어, 23 ℃ 내지 150 ℃일 수도 있다. 다양한 프로세스들에서, 기판 상에 중합된 유기금속 재료의 증착은 표면 온도에 반비례하는 레이트들로 발생한다.
반도체 기판의 표면 상에 형성된 EUV-패터닝 가능한 막의 두께는 표면 특징들, 사용된 재료들, 및 프로세싱 조건들에 따라 가변할 수도 있다. 다양한 실시 예들에서, 막 두께는 0.5 ㎚ 내지 100 ㎚ 범위일 수도 있고, EUV 패터닝의 조건들 하에서 대부분의 EUV 광을 흡수하기 충분한 두께일 수도 있다. EUV-패터닝 가능한 막은, EUV-패터닝 가능한 막의 하단부를 향해 사용 가능한 상당히 보다 적은 EUV 광자들을 갖도록, 30％ 이상의 흡수를 수용할 수도 있다. 보다 높은 EUV 흡수는 EUV-노출된 막의 하단부와 비교하여 EUV-노출된 막의 상단부 근방에서 보다 많은 교차 결합 및 치밀화를 야기한다. EUV 광자들의 효율적인 활용은 보다 높은 전체 흡수율을 갖는 EUV-패터닝 가능한 막들을 사용하여 발생할 수도 있지만, 일부 예들에서, EUV-패터닝 가능한 막은 약 30 ％ 미만일 수도 있다는 것이 이해될 것이다. 비교를 위해, 대부분의 다른 레지스트 막들의 최대 전체 흡수는 레지스트 막의 하단부의 레지스트 재료가 충분히 노출되도록 30 ％ 미만 (예를 들어, 10 ％ 이하, 또는 5 ％ 이하) 이다. 일부 실시 예들에서, 막 두께는 5 ㎚ 내지 40 ㎚ 또는 10 ㎚ 내지 20 ㎚이다. 본 개시의 메커니즘, 기능 또는 실용성을 제한하지 않고, 당업계의 습식, 스핀-코팅 프로세스들과 달리, 본 개시의 프로세스들은 기판의 표면 접착 특성들에 대해 보다 적은 제한들을 갖고, 따라서 폭넓고 다양한 범위의 기판들에 적용될 수 있다고 여겨진다. 게다가, 상기 논의된 바와 같이, 증착된 막들은 표면 피처들에 밀접하게 컨폼할 (conform) 수도 있어, 하부 피처들을 갖는 기판들과 같은 기판들 위에 이러한 피처들을 "충진 (filling in)" 또는 달리 평탄화하지 않고 마스크들을 형성하는 이점들을 제공한다.
본 명세서에 논의된 일부 실시 예들에서, PR 막에서 EUV 감도를 더 개선할 수 있는 또 다른 전략은 막 조성이 수직으로 등급화된 (graded) 막을 생성하여 깊이-종속 EUV 감도를 발생시키는 것이다. 고 흡수 계수를 갖는 균질 PR에서, 막 깊이 전체에 걸쳐 감소하는 광 강도는 하단부가 충분히 노출된다는 것을 보장하기 위해 보다 고 EUV 도즈를 필요로 한다. 막의 상단부에 대해 막의 하단부에서 고 EUV 흡수율을 갖는 원자들의 밀도를 증가시킴으로써 (즉, 증가하는 EUV 흡수를 갖는 경사 (gradient) 를 생성함으로써) 보다 고 흡수성 막들의 하단부를 향하여 흡수 (및 2 차 전자들의 효과들) 를 보다 균일하게 분배하는 동안 가용한 EUV 광자들을 보다 효율적으로 활용하는 것이 가능해진다.
PR 막에서 수직 조성 경사를 엔지니어링하는 전략은 특히 CVD 및 ALD와 같은 건식 증착 방법들에 적용 가능하고 증착 동안 상이한 반응 물질들 사이의 플로우 비들을 튜닝함으로써 실현될 수 있다. 엔지니어링될 수 있는 조성 경사들의 타입은: 상이한 고 흡수성 금속들 사이의 비, EUV-절단 가능한 벌키기들을 갖는 금속 원자들의 백분율, 고-흡수성 원소들 (예를 들어, Te 및 I) 을 함유하는 벌키기들 또는 대응-반응 물질들의 백분율들 및 이들의 조합들을 포함한다. 수직으로 등급화된 막들의 추가 논의는 방법들 및 장치의 개시를 위해 본 명세서에 참조로서 인용된, 2020 년 6 월 24 일 출원된 출원 PCT/US2020/070172에서 발견된다.
배면/ 베벨 세정
본 명세서에 기술된 바와 같이 종래의 습식, 예를 들어, 스핀-온, 프로세싱 또는 건식 증착에 의해 기판에 EUV 포토레지스트 막의 도포 동안, 웨이퍼 베벨 에지 및/또는 배면 상에 레지스트 재료의 의도되지 않은 일부 증착이 있을 수도 있다. 이 베벨 에지 및 배면 증착은 패터닝 (스캐너) 및 현상 툴들의 오염을 포함하는 다운스트림 프로세싱 문제들을 유발할 수 있다. 통상적으로, 이 베벨 에지 및 배면 증착의 제거는 습식 세정 기법들에 의해 이루어진다.
스핀-코팅된 금속-유기 포토레지스트들을 세정하기 위한 현재의 최신 기술은 습식 세정 프로세싱에 의한 것이다. 에지 비드 제거 (edge bead removal; EBR) 는 웨이퍼의 전면 및 배면 모두 상의 습식 트랙 상에서 수행된다. 노즐은 웨이퍼의 전면 및 배면 모두에서 웨이퍼의 에지 위에 포지셔닝되고 (position), 웨이퍼가 회전하는 (rotate) 동안 용매가 디스펜싱된다. 유기 용매 (예를 들어: PGME, PGMEA, 2-헵타논 (2-heptanone)) 은 에지 상의 포토레지스트를 용해시키고, 베벨 에지 영역을 세정한다. 배면이 오염되면, 웨이퍼는 웨이퍼의 배면 세정을 위해 또 다른 습식 세정 스테이션으로 가야 한다. 스핀-코팅을 위해, 척과 콘택트하는 웨이퍼 영역은 통상적으로 청정한 (clean) 상태를 유지하고 별도의 배면 세정이 항상 사용되는 것은 아니다. 묽은 불산 (dHF), 묽은 염산 (dHCl), 묽은 황산, 또는 표준 세정 1 (SC-1) 과 같은 부가적인 세정이 금속 오염을 감소시키기 위해 필요할 수도 있다. EUV 스캐너에 들어가기 전에, 배면 스크럽이 일반적으로 수행된다.
습식 세정 프로세싱에 사용된 용매들은 본질적으로 획득 및 폐기 모두에 고 비용 문제들을 갖는다. 이러한 용매들은 환경에 유해할 수도 있고 건전성 우려들 (health concerns) 을 제시할 수도 있다. 습식 세정 프로세싱은 베벨 에지 영역들 상의 EUV 레지스트 재료의 제거의 균일성에 의해 제한될 수도 있다. 표면 장력 및 증기 우려들로 인해, 제거는 종종 물결 모양이고 베벨 에지 영역들에서 EUV 레지스트 재료의 선명한 (crisp) 제거를 발생시키지 않는다. 부가적으로, 유기 용매들을 사용하는 백스플래시들 (backsplashes) 은 웨이퍼의 전면 상에 결함들을 생성할 수 있다. 습식 세정 프로세싱은 통상적으로 독립형 (stand-alone) 툴/챔버에서 수행되고, 따라서 웨이퍼들은 증착 후 툴들/챔버들 사이에서 이송되어야 한다. 이는 배면 및/또는 베벨 에지 세정에 사용된 툴들/챔버들의 오염을 발생시킬 수 있다.
반도체 기판의 배면 및/또는 베벨 에지를 세정하기 위한 세정 프로세스가 본 명세서에 기술된다. 배면 및/또는 베벨 에지 세정은 기판 배면 및 베벨 에지 상의 다양한 레벨들의 산화 또는 교차 결합 (crosslinking) 을 갖는 막을 균등하게 제거하도록 EUV 레지스트 막을 비선택적으로 에칭할 수도 있다. 습식 증착 프로세싱 또는 건식 증착 프로세싱에 의한 EUV-패터닝 가능한 막의 도포 동안, 기판 베벨 에지 및/또는 배면 상에 레지스트 재료의 의도되지 않은 증착이 있을 수도 있다. 의도되지 않은 증착은 바람직하지 않은 입자들이 나중에 반도체 기판의 상단 표면으로 이동하고 입자 결함들이 된다. 더욱이, 이 베벨 에지 및 배면 증착은 패터닝 (스캐너) 및 현상 툴들의 오염을 포함하는 다운스트림 프로세싱 문제들을 유발할 수 있다. 통상적으로, 이 베벨 에지 및 배면 증착의 제거는 습식 세정 기법들에 의해 이루어진다. 스핀 코팅된 포토레지스트 재료의 경우, 이 프로세스는 EBR (edge bead removal) 이라고 하고 기판이 스피닝하는 동안 베벨 에지 위 및 아래로부터 용매 스트림을 지향시킴으로써 수행된다. 동일한 프로세스가 기상 증착 기법들에 의해 증착된 용해성 (soluble) 유기 주석 옥사이드계 레지스트들에 적용될 수 있다.
기판 베벨 에지 및/또는 배면 세정은 또한 건식 세정 프로세스일 수도 있다. 일부 실시 예들에서, 건식 세정 프로세스는 다음 가스들: HBr, HCl, HI, BCl3, SOCl2, Cl2, BBr3, H2, O2, PCl3, CH4, 메탄올, 암모니아, 포름산, NF3, HF 중 하나 이상을 갖는 증기 및/또는 플라즈마를 수반한다. 일부 실시 예들에서, 건식 세정 프로세스는 본 명세서에 기술된 건식 현상 프로세스와 동일한 화학 물질들을 사용할 수도 있다. 예를 들어, 베벨 에지 및 배면 세정은 수소 할라이드 현상 화학 물질을 사용할 수도 있다. 배면 및 베벨 에지 세정 프로세스를 위해, 증기 및/또는 플라즈마는 기판의 전면 상의 어떠한 막 열화도 없이, 배면 및 베벨만이 제거되는 것을 보장하도록 기판의 특정한 영역으로 제한되어야 한다.
프로세스 조건들은 베벨 에지 및 배면 세정을 위해 최적화될 수도 있다. 일부 실시 예들에서, 보다 높은 온도, 보다 높은 압력, 및/또는 보다 높은 반응 물질 플로우는 상승된 에칭 레이트를 야기할 수도 있다. 건식 베벨 에지 및 배면 세정을 위한 적합한 프로세스 조건들은 포토레지스트 막 및 조성 및 특성들에 따라 100 sccm 내지 10000 sccm (예를 들어, 500 sccm의 HCl, HBr, HI, 또는 H2 및 Cl2 또는 Br2, BCl3 또는 H2) 의 반응 물질 플로우, 20 ℃ 내지 140 ℃ (예를 들어, 80 ℃) 의 온도, 20 mTorr 내지 1000 mTorr (예를 들어, 100 mTorr) 의 압력, 고 주파수 (예를 들어, 13.56 ㎒) 의 0 내지 500 W의 플라즈마 전력, 그리고 약 10 초 내지 20 초의 시간 동안일 수도 있다. 이들 조건들은 일부 프로세싱 반응기들, 예를 들어, CA, Fremont 소재의 Lam Research Corporation으로부터 입수 가능한 Kiyo 에칭 툴에 적합하지만, 프로세싱 반응기의 능력들에 따라 보다 넓은 범위의 프로세스 조건들이 사용될 수도 있다는 것이 이해되어야 한다.
베벨 에지 및 배면 세정의 추가 논의는 모든 목적을 위해 참조로서 본 명세서에 인용된 2020 년 6 월 25 일 출원된 출원 PCT/US2020/070187, 및/또는 2020 년 6 월 25 일 출원된 출원 PCT/US2020/039615에서 발견된다.
PR 재작업 (rework)
건식-세정 동작은 대안적으로, 원본 (original) 포토레지스트가 손상되었거나 결함이 있을 때와 같이, 도포된 EUV 포토레지스트가 제거되고 포토레지스트 재도포를 위해 반도체 기판이 준비되는, 전체 포토레지스트 제거 또는 포토레지스트 "재작업"으로 확장될 수도 있다. 포토레지스트 재작업은 하부 반도체 기판을 손상시키지 않고 달성되어야 하고, 따라서 산소계 에칭이 방지되어야 한다. 대신, 본 명세서에 기술된 바와 같은 할라이드-함유 화학 물질들의 변형들이 사용될 수도 있다. 포토레지스트 재작업 동작은 프로세스 (100) 동안 임의의 스테이지에서 적용될 수도 있다는 것이 이해될 것이다. 따라서, 포토레지스트 재작업 동작은 포토레지스트 증착 후, 베벨 에지 및 배면 세정 후, PAB 처리 후, EUV 노출 후, PEB 처리 후, 또는 현상 후 적용될 수도 있다. 일부 실시 예들에서, 포토레지스트 재작업은 포토레지스트의 노출된 영역 및 노출되지 않은 영역의 비선택적 제거를 위해 수행될 수도 있지만, 하부 층에 대해서는 선택적이다.
일부 실시 예들에서, 포토레지스트 재작업 프로세스는 다음 가스들: HBr, HCl, HI, BCl3, Cl2, BBr3, H2, PCl3, CH4, 메탄올, 암모니아, 포름산, NF3, HF 중 하나 이상을 갖는 증기 및/또는 플라즈마를 수반한다. 일부 실시 예들에서, 포토레지스트 재작업 프로세스는 본 명세서에 기술된 건식 현상 프로세스와 동일한 화학 물질들을 사용할 수도 있다. 예를 들어, 포토레지스트 재작업은 수소 할라이드 현상 화학 물질을 사용할 수도 있다.
프로세스 조건들은 포토레지스트 재작업을 위해 최적화될 수도 있다. 일부 실시 예들에서, 보다 높은 온도, 보다 높은 압력, 및/또는 보다 높은 반응 물질 플로우는 상승된 에칭 레이트를 야기할 수도 있다. 포토레지스트 재작업을 위한 적합한 프로세스 조건들은 포토레지스트 막 및 조성 및 특성들에 따라, 100 sccm 내지 500 sccm (예를 들어, 500 sccm의 HCl, HBr, HI, BCl3 또는 H2 및 Cl2 또는 Br2) 의 반응 물질 플로우, 20 ℃ 내지 140 ℃ (예를 들어, 80 ℃) 의 온도, 20 mTorr 내지 1000 mTorr (예를 들어, 300 mTorr) 의 압력, 고 주파수 (예를 들어, 13.56 ㎒) 의 300 내지 800 W의 플라즈마 전력, 0 내지 200 Vb의 웨이퍼 바이어스 (보다 높은 바이어스가 보다 단단한 하부 기판 재료들과 함께 사용될 수도 있음) 그리고 EUV 포토레지스트를 완전히 제거하기 충분한 약 20 초 내지 3 분의 시간 동안일 수도 있다. 이들 조건들은 일부 프로세싱 반응기들, 예를 들어, CA, Fremont 소재의 Lam Research Corporation으로부터 입수 가능한 Kiyo 에칭 툴에 적합하지만, 프로세싱 반응기의 능력들에 따라 보다 넓은 범위의 프로세스 조건들이 사용될 수도 있다는 것이 이해되어야 한다.
베벨 에지 및 배면 세정, 또는 PR 재작업의 추가 논의는 모든 목적들을 위해 본 명세서에 참조로서 인용된, 2020 년 6 월 25 일 출원된 출원 PCT/US2020/039615에서 발견된다.
PAB /소프트 소성 ( softbake )
포토리소그래피 프로세스들은 통상적으로 포토레지스트의 노출 영역과 비노출 영역 사이의 화학적 콘트라스트를 생성하도록 요구되는 화학적 반응들을 용이하게 하도록, 하나 이상의 소성 단계들을 수반한다. 대량 제작 (High Volume Manufacturing; HVM) 을 위해, 이러한 소성 단계들은 통상적으로 웨이퍼들이 주변 공기 또는 일부 경우들에서 N2 플로우 하에서 미리 설정된 온도의 핫-플레이트 상에서 소성되는 트랙들 상에서 수행된다. 이들 소성 단계들 동안 분위기에 부가적인 반응성 가스 컴포넌트의 도입뿐만 아니라 소성 분위기의 보다 신중한 제어는 도즈 요건을 더 감소시키고 그리고/또는 패턴 충실도 (fidelity) 를 개선하는 것을 도울 수 있다.
본 개시의 다양한 양태들에 따라, 증착 후 (예를 들어, PAB (post-applicationbake)) 및/또는 노출 후 (예를 들어, PEB (post-exposure bake)), 금속 및/또는 금속 옥사이드계 포토레지스트들에 대한 하나 이상의 후 처리들은 노출된 포토레지스트와 비노출 포토레지스트 사이의 재료 특성 차들을 증가시킬 수 있고 따라서 후속 건식 현상 후 DtS (dose to size) 를 감소시키고, PR 프로파일을 개선하고, 라인 에지 및 폭 거칠기 (LER/LWR) 를 개선할 수 있다. PAB 처리는 열 처리, 화학적 노출, 및 EUV-패터닝 가능한 막의 EUV 감도 (sensitivity) 를 상승시키기 위한 수분의 조합을 수반할 수도 있어, EUV-패터닝 가능한 막에서 패턴을 현상하기 위해 EUV 도즈를 감소시킨다. PAB 처리 온도는 EUV-패터닝 가능한 막의 감도를 상승시키기 위해 튜닝되고 최적화될 수도 있다. 예를 들어, 처리 온도는 약 90 ℃ 내지 약 200 ℃ 또는 약 150 ℃ 내지 약 190 ℃일 수도 있다. 일부 실시 예들에서, PAB 처리는 대기압과 진공 사이의 압력, 및 약 1 내지 15 분, 예를 들어 약 2 분의 처리 지속 기간으로 수행될 수도 있다. 일부 실시 예들에서, PAB 처리는 약 100 ℃ 내지 200 ℃의 온도에서 약 1 분 내지 2 분 동안 수행된다.
프로세스 (100) 의 블록 (108) 에서, 금속-함유 EUV 레지스트 막은 패턴을 현상하기 위해 EUV 방사선에 노출된다. 일반적으로 말하면, EUV 노출은 화학적 조성의 변화 및 금속-함유 EUV 레지스트 막의 교차 결합에서 변화를 유발하여, 후속 현상을 위해 이용될 (exploit) 수 있는 에칭 선택도의 콘트라스트를 생성한다.
이어서 금속-함유 EUV 레지스트 막은 통상적으로 상대적으로 고 진공 하에서 막의 영역을 EUV 광에 노출시킴으로써 패터닝될 수도 있다. 본 명세서에 유용한 것들 중 EUV 디바이스들 및 이미징 (imaging) 방법들은 당업계에 공지된 방법들을 포함한다. 특히, 상기 논의된 바와 같이, 막의 노출된 영역들은 노출되지 않은 영역들에 대해 물리적 또는 화학적 특성들이 변경된 EUV 패터닝을 통해 생성된다. 예를 들어, 노출된 영역들에서, 금속-탄소 결합 분열 (cleavage) 이 베타-하이드라이드 (beta-hydride) 제거를 통해 발생할 수도 있어서, 후속 노출 후 소성 (post-exposure bake; PEB) 단계 동안 금속-산소 브리지들을 통해 하이드록사이드 및 교차 결합된 금속 옥사이드 모이어티들로 변환될 수 있는 반응성 및 액세스 가능 금속 하이드라이드 작용기들을 남긴다. 이 프로세스는 네거티브 톤 레지스트로서 현상을 위해 화학적 콘트라스트를 생성하도록 사용될 수 있다. 일반적으로, 알킬기의 보다 큰 수의 베타-H는 보다 민감한 막을 발생시킨다. 이는 또한 보다 많은 분기들을 갖는 보다 약한 Sn-C 결합으로 설명될 수 있다. 노출에 이어, 금속 옥사이드 막의 부가적인 교차 결합을 유발하도록 금속-함유 EUV 레지스트 막은 소성될 수도 있다. 노출된 영역과 노출되지 않은 영역 사이의 특성들의 차이는 노출되지 않은 영역들을 용해시키고 또는 노출된 영역들 상에 재료들을 증착하는 것과 같은 후속 프로세싱에 이용될 수도 있다. 예를 들어 패턴은 금속 옥사이드-함유 마스크를 형성하기 위해 건식 방법을 사용하여 현상될 수 있다.
특히, 다양한 실시 예들에서, 표면 상에 존재하는 하이드로카빌-종단된 주석 옥사이드는, 특히 노출이 EUV를 사용하여 진공에서 수행될 때 이미징 층의 노출된 영역(들)에서 수소-종단된 주석 옥사이드로 변환된다. 그러나, 진공으로부터 공기로 노출된 이미징 층들을 제거하거나, 산소, 오존, H2O2, 또는 물의 제어된 도입은 표면 Sn-H의 Sn-OH로의 산화를 발생시킬 수 있다. 노출된 영역과 노출되지 않은 영역 사이의 특성들의 차이는, 예컨대 이미징 층에 재료를 선택적으로 첨가하거나 이미징 층으로부터 재료를 제거하도록 하나 이상의 시약들과 조사된 영역, 조사되지 않은 영역, 또는 둘 모두를 반응시킴으로써 후속 프로세싱에서 이용될 수도 있다.
본 기술 (technology) 의 메커니즘, 기능 또는 실용성을 제한하지 않고, 예를 들어 10 mJ/㎠ 내지 100 mJ/㎠의 도즈들에서 EUV 노출은 Sn-C 결합들의 분열을 발생시키고 이는 알킬 치환기의 손실, 입체 장애를 완화시키고, 저 밀도 막으로 하여금 붕괴되게 한다. 또한, 베타-하이드라이드 제거 반응들에서 생성된 반응성 금속-H 결합은 막의 하이드록실들과 같은 이웃하는 활성기들과 반응할 수 있어서, 추가 교차 결합 및 치밀화로 이어지고, 노출된 영역(들)과 비노출 영역(들) 사이의 화학적 콘트라스트를 생성한다.
EUV 광에 대한 금속-함유 EUV 레지스트 막의 노출에 이어서, 포토패터닝된 금속-함유 EUV 레지스트가 제공된다. 포토패터닝된 금속-함유 EUV 레지스트는 EUV-노출된 영역 및 노출되지 않은 영역을 포함한다.
일부 실시 예들에서, PEB (post-exposure bake) 는 포토패터닝된 금속-함유 EUV 레지스트의 에칭 선택도의 콘트라스트를 더 증가시키도록 수행된다. 포토패터닝된 금속-함유 EUV 레지스트는 EUV-노출된 영역들의 교차 결합을 용이하게 하도록 다양한 화학 종의 존재 하에 열적으로 처리될 수 있거나, 대기 (ambient air) 에서 예를 들어 1 분 내지 5 분 동안 150 ℃ 내지 250 ℃ (예를 들어, 2 분 동안 190 ℃) 의 핫 플레이트 상에서 단순히 소성될 수 있다.
다양한 실시 예들에서, 소성 전략은 소성 분위기의 신중한 제어, 반응성 가스들의 도입, 및/또는 소성 온도의 램핑 (ramping) 레이트의 신중한 제어를 수반한다. 유용한 반응성 가스들의 예들은 예를 들어, 공기, H2O, H2O2 증기, CO2, CO, O2, O3, CH4, CH3OH, N2, H2, NH3, N2O, NO, 알코올, 아세틸 아세톤, 포름산, Ar, He, 또는 이들의 혼합물들을 포함한다. PEB 처리는 (1) EUV 노출 동안 생성되는 유기 단편들의 완전한 증발을 유도하고 (2) EUV 노출에 의해 생성된 모든 Sn-H, Sn-Sn, 또는 Sn 라디칼 종을 금속 하이드록사이드로 산화시키고, 그리고 (3) 보다 치밀하게 교차 결합된 SnO2-유사 네트워크를 형성하도록 이웃하는 Sn-OH 기들 사이의 교차 결합을 용이하게 하도록 설계된다. 소성 온도는 최적의 EUV 리소그래피 성능을 달성하도록 신중하게 선택된다. 너무 낮은 PEB 온도는 불충분한 교차 결합을 야기할 것이고, 결과적으로 주어진 도즈에서 현상을 위한 보다 적은 화학적 콘트라스트를 야기할 것이다. 너무 높은 PEB 온도는 또한 노출되지 않은 영역 (이 예에서 마스크를 형성하기 위해 패터닝된 막의 현상에 의해 제거되는 영역) 에서 심각한 산화 및 막 수축을 포함하여 유해한 영향들을 가질 뿐만 아니라, 포토패터닝된 금속-함유 EUV 레지스트와 하부 층 사이의 계면에서 목표되지 않은 상호확산 (interdiffusion) 을 가질 것이고, 이들 모두는 화학적 콘트라스트들의 손실 및 불용성 스컴 (scum) 으로 인한 결함 밀도의 상승에 원인이 될 수 있다. PEB 처리 온도는 약 100 ℃ 내지 약 300 ℃, 약 170 ℃ 내지 약 290 ℃ 또는 약 200 ℃ 내지 약 240 ℃일 수도 있다. 일부 실시 예들에서, PEB 처리는 대기압과 진공 사이의 압력, 및 약 1 내지 15 분, 예를 들어 약 2 분의 처리 지속 기간으로 수행될 수도 있다. 일부 실시 예들에서, PEB 열 처리는 에칭 선택도를 더 상승시키도록 반복될 수도 있다.
부가적으로, PAB 또는 PEB 처리들에서 소성 온도의 램핑 레이트는 교차 결합/에칭 선택도 결과들을 미세-튜닝하도록 조작될 수 있는 또 다른 유용한 프로세스 파라미터이다. 대안적으로, PAB 및 PEB 열적 프로세스는 PR 특성들을 조절하고 따라서 상이한 에칭 선택도를 튜닝하기 위해, 동작 각각에 대해 주변 가스들 또는 혼합물들, 온도들, 압력들, 등과 같은 상이한 프로세스 조건들을 사용하여 단일 동작 또는 복수의 동작들로 이루어질 수 있다.
대안적인 실시 예에서, 도포-후 및 노출-후 처리들 중 하나 또는 모두는 금속-함유 포토레지스트와 반응하여 그 재료 특성들을 개질하기 위한 라디칼들을 생성하기 위해, 열적 프로세싱과 함께, 또는 열적 프로세싱 대신에 리모트 플라즈마 프로세스를 수반할 수도 있다. 이러한 구현 예들에서, 라디칼들은 동일하거나 상이한 가스 종으로부터 생성될 수도 있다.
다양한 실시 예들에서, 금속-함유 포토레지스트의 재료 특성들을 개질하기 위해 금속-함유 포토레지스트를 처리하는 것은 금속-함유 포토레지스트를 EUV 리소그래피 (예를 들어, PAB 및 PEB) 에 노출하기 전과 후 모두이다. PAB 및 PEB 동작들의 추가 논의는 2020 년 2 월 4 일 출원된 미국 특허 출원 제 62/970,020 호 및 2020 년 6 월 24 일 출원된 출원 PCT/US2020/070171에서 발견되고, 모든 목적들을 위해 참조로서 인용된다.
EUV 스캐너
극 자외선 (EUV) 리소그래피는 작은 임계 치수 피처들을 패터닝하기 위해 현재 포토리소그래피 방법들로 달성 가능한 보다 작은 이미징 소스 파장들로 이동함으로써 리소그래피 기술을 광학적 한계들을 넘어 확장할 수 있다. 대략 13.5 ㎚ 파장의 EUV 광원들이 또한 스캐너들로 지칭되는, 최첨단 리소그래피 툴들에 사용될 수 있다. EUV 방사선은 석영 및 수증기를 포함하는 넓은 범위의 고체 (solid) 재료 및 유체 (fluid) 재료에 강하게 흡수되고, 따라서 진공에서 동작한다.
본 기술은 또한 EUV, DUV 또는 e-빔과 같은 조사 (irradiation) 에 이미징 층의 영역을 노출함으로써 이미징 층이 패터닝되는 방법들을 제공한다. 이러한 패터닝에서, 방사선은 이미징 층의 하나 이상의 영역들 상에 포커싱된다. 노출은 통상적으로 이미징 층 막이 방사선에 노출되지 않은 하나 이상의 영역들을 포함하도록 수행된다. 발생하는 이미징 층은 반도체 디바이스의 트랜지스터 또는 다른 피처들의 생성과 일치하는 패턴을 생성하고, 기판의 후속 프로세싱에서 기판으로부터 재료의 추가 또는 제거에 의해 형성된, 복수의 노출 영역 및 비노출 영역을 포함할 수도 있다. 본 명세서에서 유용한 EUV, DUV 및 e-빔 방사 방법들 및 장비는 당업계에 공지된 방법들 및 장비를 포함한다.
막 형성 (증착/응결) 및 광학 리소그래피를 결합하여 크게 개선된 EUV 리소그래피 (EUVL) 성능-예를 들어 감소된 라인 에지 거칠기-의 결과를 갖는 진공-통합된 금속 하드 마스크 프로세스 및 관련된 진공-통합된 하드웨어가 본 명세서에 개시된다.
본 명세서에 기술된 다양한 실시 예들에서, 증착 (예를 들어, 응결) 프로세스 (예를 들어, Lam Vector®와 같은 PECVD 툴에서 수행된 ALD 또는 MOCVD) 가 (예를 들어, 대략 10 ㎚ 내지 20 ㎚의 파장들의) EUV에서, 예를 들어 EUVL 광원의 파장 (예를 들어, 13.5 ㎚ = 91.8 eV) 에서 강한 흡수와 함께, 감광성 금속 염 또는 금속-함유 유기 화합물 (유기금속 화합물) 과 같은, 금속-함유 막의 박막을 형성하도록 사용될 수 있다. 이 막은 EUV 노출시 광분해되고 후속 에칭 동안 (예를 들어, 도전체 에칭 툴, 예컨대 Lam 2300® Kiyo®에서) 패턴 전사 층인 금속 마스크를 형성한다.
증착 후에, EUV-패터닝 가능한 박막은 통상적으로 상대적으로 고 진공 하에서, EUV 광의 빔으로 노출에 의해 패터닝된다. EUV 노출을 위해, 금속-함유 막은 리소그래피 플랫폼 (예를 들어, NL, Veldhoven 소재의 ASML에 의해 공급된 TWINSCAN NXE:3300B® 플랫폼과 같은 웨이퍼 스텝퍼) 과 통합된 챔버 내에 증착될 수 있고 노출 전에 반응하지 않도록 진공 하에서 이송된다. 리소그래피 툴과 통합은 EUVL이 또한 H2O, O2, 등과 같은 주변 가스들에 의한 입사 광자들의 강한 광 흡수를 고려하면 상당히 감소된 압력을 필요로 한다는 사실에 의해 용이해진다. 다른 실시 예들에서, 감광성 금속 막 증착 및 EUV 노출은 동일한 챔버에서 수행될 수도 있다.
본 개시는 주로 패터닝 기법으로서 EUVL을 참조하지만, 대안적인 실시 예들은 패턴을 블랭킷 마스크 상에 직접 기록하기 위해 전자들, 이온들 또는 중성 종의 포커싱된 빔을 사용할 수 있고, 이들 단계들은 또한 진공에서 수행된다는 것을 주의해야 한다. EUVL 시스템의 반사 광학계 상에 부산물이 응결된다면 인 시츄 챔버 세정이 사용될 수도 있다.
특히, 상기 논의된 바와 같이, 막의 영역들은 비노출 영역들에 대해 물리적 또는 화학적 특성들이 변경된 EUV 패터닝을 통해 생성된다. 예를 들어, 노출된 영역들에서, 금속-탄소 결합 분열 (cleavage) 이 베타-하이드라이드 (beta-hydride) 제거를 통해 발생할 수도 있어서, 금속-산소 브리지들을 통해 하이드록사이드 및 교차 결합된 금속 옥사이드 모이어티들로 변환될 수 있는 반응성 및 접근 가능한 금속 하이드라이드 기능성들을 남기고, 이는 네거티브 톤 레지스트 (negative tone resist) 또는 하드 마스크에 대한 템플릿 (template) 으로서 화학적 콘트라스트 (contrast) 를 생성하도록 사용될 수 있다. 일반적으로, 알킬기의 보다 큰 수의 베타-H는 보다 민감한 막을 발생시킨다. 노출에 이어, 막은 금속 옥사이드 막의 부가적인 교차 결합을 유발하도록 소성될 수도 있다.
본 기술의 메커니즘, 기능 또는 실용성을 제한하지 않고, 예를 들어, 10 mJ/㎠ 내지 100 mJ/㎠의 도즈들로, EUV 노출은 입체 장애를 완화하고, 저 밀도 막이 붕괴하는 공간을 제공할 수도 있다. 또한, 베타-하이드라이드 제거 반응들에서 생성된 반응성 금속-H 결합은 막의 하이드록실들과 같은 이웃하는 활성기들과 반응할 수 있어서, 추가 교차 결합 및 치밀화로 이어지고, 노출된 영역과 비노출 영역 사이의 화학적 대비를 생성한다.
본 명세서에 기술된 막 증착 및 리소그래피 프로세스들 및 장치의 진공-통합은 EUV-감응 금속 막 증착 및 후속하여 이들의 분해 또는 열화를 방지하기 위해 진공 분위기에서 직접 EUV 노출에 의해 직접 패터닝을 제공한다. EUVL은 주변 가스들의 광 흡수에 의한 입사 13.5 ㎚ 광속 (light flux) 의 열화를 방지하도록 진공에서 행해진다. 기술된 진공-통합 하드 마스크 프로세스들의 장점들은 다음과 같다: EUV 시스템의 진공 동작은 산소와 수분에 민감한 화합물들을 사용할 가능성을 열어 주고; 장치 내에서 증착 시스템과 EUV 시스템의 진공 통합은 이들 재료들의 사용을 가능하게 한다. 금속 전구체의 광 분해는 금속 막의 증가된 흡착에 의해 광 분해가 강화되는 비선형 반응을 생성한다. 금속들은 포토레지스트보다 고 에너지 2 차 전자들의 열중성화 (thermalization) 시 보다 우수하고, 따라서 콘트라스트 또는 LER을 개선한다. 마스크들로서 또는 패턴 증폭과 함께 금속 막을 직접 사용하는 것은 훨씬 보다 얇은 막을 허용하고 필요한 노출 시간들을 감소시킨다. 금속 막들은 에칭을 위해 보다 우수한 하드 마스크들을 만들고 마스크 관점에서 필요한 두께를 감소시킨다. 더욱이, EUV 진공 및 광학계와 호환 가능한 재료들, 금속 증착을 위한 적절한 도즈 문턱 값들을 갖는 유기 금속 전구체들, 및 주어진 공간에서 핵 생성 사이트를 제거하기 위한 복수의 광 분해 이벤트들을 갖는 핵 생성 막들의 추가의 현상 및 최적화는 본 명세서에 기술된 프로세스들에 따라 진행될 수도 있다.
리소그래피 조사 동작들의 추가 논의는 모든 목적들을 위해 본 명세서에 참조로서 인용된, 2015 년 1 월 30 일 출원된 미국 특허 출원 제 14/610,038 호에서 발견된다.
노출 후 소성 (Post-Exposure Bake; PEB )
상기 기술된 바와 같이, 포토리소그래피 프로세스들은 통상적으로 포토레지스트의 노출 영역과 비노출 영역 사이의 화학적 콘트라스트를 생성하기 위해 필요한 화학적 반응들을 용이하게 하도록, 하나 이상의 소성 단계들을 수반한다. 소성은 이미징 층을 증착한 후/EUV 노출 (예를 들어, PAB (post-application)) 및/또는 EUV에 대한 노출 (예를 들어, PEB (post-exposure bake)) 전에 수행될 수도 있다.
다양한 실시 예들에서, 소성 전략은 소성 분위기의 신중한 제어, 반응성 가스들의 도입, 및/또는 소성 온도의 램핑 (ramping) 레이트의 신중한 제어를 수반한다. 일부 실시 예들에서, 상기 논의된 PEB 전략들이 사용될 수도 있다. 이러한 전략들은 금속 옥사이드계 EUV 포토레지스트 (PR) 에 특히 유용할 수 있다.
통상적인 EUV 리소그래피 워크 플로우 (work flow) 에서, 스핀-온 금속 옥사이드 레지스트 재료들은 통상적으로 두 번의 소성 단계들을 경험한다: 하나는 막에 흡수된 모든 잔류 용매를 증발시키기 위해 레지스트를 도포한 후, 그리고 또 다른 하나는 EUV 노출 후이다. 일반적으로 PEB로 지칭되는 제 2 소성은 다양한 목적들: 1) EUV 노출 동안 생성되는 유기 단편들의 완전한 증발을 구동하고; 2) 금속 하이드라이드 종 (EUV 노출 동안 베타-H 제거 반응으로부터의 다른 생성물) 을 금속 하이드록사이드로 산화시키고; 그리고 3) 이웃하는 -OH기들 사이의 교차 결합을 용이하게 하고 교차 결합된 금속 옥사이드 네트워크를 형성하도록 설계된다. 소성 온도는 최적의 EUV 리소그래피 성능을 달성하도록 신중하게 선택된다. 너무 낮은 PEB 온도는 불충분한 교차 결합뿐만 아니라 유기 단편들의 불완전한 제거를 초래할 것이고, 결과적으로 주어진 도즈에서 현상을 위한 보다 적은 화학적 콘트라스트를 야기할 것이다. 너무 높은 PEB 온도는 또한 노출되지 않은 영역 (이 예에서 마스크를 형성하기 위해 패터닝된 막의 현상에 의해 제거되는 영역) 에서 심각한 산화 및 막 수축을 포함하여 유해한 영향들을 가질 뿐만 아니라, PR과 하부 층 사이의 계면에서 목표되지 않은 상호확산 (interdiffusion) 을 가질 것이고, 이들 모두는 화학적 콘트라스트들의 손실 및 불용성 스컴 (scum) 으로 인한 결함 밀도의 상승에 기여할 것이다. 유일한 노브들 (knobs) 로서 소성 온도 및 소성 시간을 갖는, 튜닝 가능성 및 프로세스 윈도우는 종종 매우 제한된다.
상기 논의된 바와 같이, PEB 프로세스 동안 소성 분위기 및 반응성 가스 종의 도입에 대한 신중한 제어는 교차 결합 프로세스를 미세-튜닝하기 (fine-tune) 위한 부가적인 화학 물질 노브를 제공한다. PR 재료들에서 교차 결합 거동의 동역학을 튜닝하는 능력은 상호확산 및 다른 관련된 결함 형성 메커니즘들을 최소화함으로써 리소그래피 성능의 추가 최적화를 허용하는, 보다 넓은 프로세스 윈도우를 제공할 것이다. 부가적으로, 소성 온도의 램핑 레이트 및 압력의 제어 (대기압 이하) 는 교차 결합 프로세스를 미세-튜닝하도록 조작될 수 있는 또 다른 유용한 프로세스 파라미터들이다.
PAB 및 PEB 동작들의 추가 논의는 2020 년 2 월 4 일 출원된 미국 특허 출원 제 62/970,020 호 및 2020 년 6 월 24 일 출원된 출원 PCT/US2020/070171에서 발견되고, 모든 목적들을 위해 참조로서 인용된다.
EUV 노출 후 패턴 현상
EUV 노출 및 잠재적으로 PEB에 이어서, 이미징 층의 노출된 영역과 노출되지 않은 영역 사이의 선택도는 건식 현상, 습식 현상, 또는 영역-선택적인 ALD에 의해 이용된다. 예를 들어 습식 현상 프로세스 또는 건식 현상 프로세스는 비노출 영역들을 제거하고 노출된 영역들을 남길 수도 있다. EUV 노출에 이어서, 이미징 층의 후속 프로세싱은 기판 재료들 및 기판을 사용하여 제조된 반도체 디바이스의 목표된 피처들에 종속될 것이다. 예를 들어, 피처들은 패터닝된 노출 툴에 의해 규정된 노출된 (포지티브 톤) 영역 또는 노출되지 않은 (네거티브 톤) 영역에서 건식 또는 액체 현상액들에 선택적으로 용해되는 막들과 같은 다양한 리소그래피 기법들에 의해 기판 상에 생성될 수도 있다.
건식 현상은 성능을 개선하고 (예를 들어, 습식 현상에서 표면 장력으로 인한 라인 붕괴 방지), (예를 들어, 습식 현상 트랙 필요성을 방지함으로써) 쓰루풋을 향상시킬 수 있다. 건식 현상 및/또는 완전 건식 프로세싱의 다른 이점들은 유기 용매 현상액들의 사용을 제거하는 것, 접착 문제들에 대한 감소된 감도, 개선된 도즈 효율에 대해 상승된 EUV 흡수 및 용해도-기반 제한들의 결여를 포함할 수도 있다.
EUV 포토레지스트 건식 현상
상기 논의된 바와 같이, 막의 노출된 영역들은 노출되지 않은 영역들에 대해 물리적 또는 화학적 특성들이 변경된 EUV 패터닝을 통해 생성된다. 예를 들어, 노출된 영역들에서, 금속-탄소 결합 분열 (cleavage) 이 베타-하이드라이드 (beta-hydride) 제거를 통해 발생할 수도 있어서, 금속-산소 브리지들을 통해 하이드록사이드 및 교차 결합된 금속 옥사이드 모이어티들로 변환될 수 있는 반응성 및 접근 가능한 금속 하이드라이드 기능성들을 남기고, 이는 네거티브 톤 레지스트 (negative tone resist) 또는 하드 마스크에 대한 템플릿 (template) 으로서 화학적 콘트라스트 (contrast) 를 생성하도록 사용될 수 있다. 일반적으로, 알킬기의 보다 큰 수의 베타-H는 보다 민감한 막을 발생시킨다. 노출에 이어, 막은 금속 옥사이드 막의 부가적인 교차 결합을 유발하도록 소성될 수도 있다.
노출된 영역과 노출되지 않은 영역 사이의 특성들의 차이는 노출되지 않은 영역들을 용해시키고 또는 노출된 영역들 상에 재료들을 증착하는 것과 같은 후속 프로세싱에 이용될 수도 있다. 예를 들어 패턴은 금속 옥사이드-함유 마스크를 형성하기 위해 건식 방법을 사용하여 현상될 수 있다. 이러한 프로세스들에서 유용한 방법들 및 장치는 방법들 및 장치의 개시를 위해 본 명세서에 참조로서 인용된 2019 년 12 월 19 일에 출원된 출원 PCT/US2019/067540, 2020 년 6 월 25 일 출원된 출원 PCT/US2020/039615, 및 2019 년 10 월 8 일 출원된 미국 특허 제 62/912,330 호에 기술된다.
열 현상 프로세스들에서, 포토패터닝된 금속-함유 EUV 레지스트는 노출된 영역과 노출되지 않은 영역 사이의 에칭 선택도를 위해 최적화된 온도에서 현상 화학 물질에 노출된다. 온도가 낮을수록 에칭 선택도의 콘트라스트를 상승시킬 수도 있는 한편, 온도가 보다 높을수록 에칭 선택도의 콘트라스트를 감소시킬 수도 있다. 일부 실시 예들에서, 온도는 약 -60 ℃ 내지 약 120 ℃, 약 -20 ℃ 내지 약 60 ℃ 또는 약 -20 ℃ 내지 약 20 ℃, 예컨대 약 -10 ℃일 수도 있다. 챔버 압력이 튜닝될 수도 있고, 챔버 압력은 현상 동안 노출된 영역과 노출되지 않은 영역 사이의 에칭 선택도에 영향을 줄 수도 있다. 일부 실시 예들에서, 챔버 압력은 상대적으로 낮고 희석없이 동반될 수도 있고, 챔버 압력은 약 0.1 mTorr 내지 약 300 mTorr, 약 0.2 mTorr 내지 약 100 mTorr, 또는 약 0.5 mTorr 내지 약 50 mTorr일 수도 있다. 일부 실시 예들에서, 챔버 압력은 약 20 mTorr 내지 약 800 mTorr, 또는 약 20 mTorr 내지 약 500 mTorr, 예컨대 약 300 mTorr일 수도 있다. 일부 실시 예들에서, 챔버 압력은 고 플로우와 함께 상대적으로 높고 희석이 동반될 수도 있고, 챔버 압력은 약 100 Torr 내지 약 760 Torr, 약 200 Torr 내지 약 760 Torr일 수도 있다. 반응 물질 플로우 레이트는 튜닝될 수도 있고, 반응 물질 플로우는 현상 동안 노출된 영역과 노출되지 않은 영역 사이의 에칭 선택도에 영향을 줄 수도 있다. 일부 실시 예들에서, 반응 물질 플로우는 약 50 sccm 내지 약 2000 sccm, 약 100 sccm 내지 약 2000 sccm, 또는 약 100 sccm 내지 약 1000 sccm, 예컨대 약 500 sccm일 수도 있다. 고 플로우의 예들에서, 반응 물질 플로우는 약 1 L 내지 약 10 L일 수도 있다. 노출의 지속 기간은 열 현상 프로세스에서 튜닝될 수도 있다. 노출의 지속 기간은 다른 요인들 중에서도, 얼마나 많은 레지스트가 제거되어야 하는지, 현상 화학 물질, 레지스트의 교차 결합량, 및 레지스트의 조성 및 특성들에 종속될 수도 있다. 일부 실시 예들에서, 노출의 지속 기간은 약 5 초 내지 약 5 분, 약 10 초 내지 약 3 분, 또는 약 10 초 내지 약 1 분일 수도 있다.
열 현상 프로세스들은 증기 또는 액체상의 특정한 할라이드-함유 화학 물질들에 포토패터닝된 금속-함유 EUV 레지스트를 노출시킬 수도 있다. 일부 실시 예들에서, 현상 화학 물질은 수소 할라이드, 수소 및 할로겐 가스, 붕소 트리클로라이드, 유기 할라이드, 아실 할라이드, 카르보닐 할라이드, 티오닐 할라이드, 또는 이들의 혼합물들을 포함한다. 수소 할라이드는 HF, HCl, HBr, 및 HI를 포함할 수 있지만 이로 제한되지 않는다. 예를 들어, 수소 할라이드는 HCl 또는 HBr일 수 있다. 수소 및 할로겐 가스는 이로 제한되지 않지만 F2, Cl2, Br2, 또는 I2와 혼합된 수소 가스 (H2) 를 포함할 수 있다. 붕소 트리클로라이드 (BCl3) 는 임의의 전술한 수소 할라이드들 또는 수소 및 할로겐 가스들과 조합하여 사용될 수도 있다. 유기 할라이드는 이로 제한되지 않지만 CxHyFz, CxHyClz, CxHyBrz, 및 CxHyIz를 포함할 수 있고, 여기서 x, y, 및 z는 0 이상의 값들이다. 아실 할라이드는 이로 제한되지 않지만 CH3COF, CH3COCl, CH3COBr, 및 CH3COI를 포함할 수 있다. 카르보닐 할라이드는 이로 제한되지 않지만 COF2, COCl2, COBr2, 및 COI2를 포함할 수 있다. 티오닐 할라이드는 이로 제한되지 않지만 SOF2, SOCl2, SoBr2, 및 SOI2를 포함할 수 있다. 일부 실시 예들에서, 할라이드-함유 화학 물질은 He, Ne, Ar, Xe, 및 N2와 같은 불활성/캐리어 가스와 함께 또는 불활성/캐리어 가스 없이 흐를 수도 있다.
열 현상 프로세스는 플라즈마 없이 행해질 수도 있다. 비플라즈마 열적 접근법을 적용함으로써, 저 비용 열적 진공 챔버/오븐에서 동시에 복수의 웨이퍼들이 배치 (batch) 현상될 수 있기 때문에 생산성이 상당히 개선될 수 있다. 그러나, 일부 실시 예들에서, 열적 현상 프로세스는 플라즈마에 대한 노출이 이어질 수도 있다. 플라즈마에 대한 후속 노출은 탈착, 디스커밍 (descumming), 평활화, 또는 다른 프로세싱 동작들을 위해 발생할 수도 있다.
플라즈마 현상 프로세스들에서, 포토패터닝된 금속-함유 EUV 레지스트는 하나 이상의 가스들의 라디칼들/이온들을 포함하는 현상 화학 물질에 노출된다. 반도체 기판을 프로세싱하기 위한 프로세스 챔버는 플라즈마 생성 챔버일 수도 있고 또는 프로세스 챔버로부터 리모트의 플라즈마 생성 챔버에 커플링될 수도 있다. 건식 현상은 일부 실시 예들에서 리모트 플라즈마에 의해 발생할 수도 있다. 플라즈마 생성 챔버는 당업계에 공지된 장비 및 기법들을 채용하는, ICP (inductively-coupled plasma) 반응기, TCP (transformer-coupled plasma) 반응기, 또는 CCP (capacitively-coupled plasma) 반응기일 수도 있다. 전자기장이 플라즈마 생성 챔버 내에서 플라즈마를 생성하도록 하나 이상의 가스들에 작용한다. 리모트 플라즈마로부터의 이온들 및/또는 라디칼들은 포토패터닝된 금속-함유 EUV 레지스트와 상호 작용할 수도 있다. 일부 실시 예들에서, 진공 라인은 압력 제어를 위해 프로세스 챔버에 커플링되고, 현상 화학 물질 라인은 플라즈마 생성 챔버 내로 하나 이상의 가스들의 전달을 위해 플라즈마 생성 챔버에 커플링될 수도 있다. 프로세스 챔버는 온도 제어를 위한 하나 이상의 히터들, 예컨대 기판 온도 제어를 위해 프로세스 챔버 내의 기판 지지부에 커플링된 히터들을 포함할 수도 있다. 일부 실시 예들에서, 프로세스 챔버 내부는 유기 폴리머들 또는 무기 코팅들과 같은 부식 내성 막들로 코팅될 수 있다. 이러한 코팅 중 하나는 폴리테트라플루오로에틸렌 (PTFE), 예를 들어, TeflonTM이다. 이러한 재료들은 플라즈마 노출에 의한 제거 위험 없이 이 개시의 열 프로세스들에서 사용될 수 있다.
플라즈마 현상 프로세스들에서, 포토패터닝된 금속-함유 EUV 레지스트는 노출된 영역과 노출되지 않은 영역 사이의 에칭 선택도를 위해 최적화된 조건들 하에서 리모트 플라즈마에 노출된다. 조건들은 순한 플라즈마를 생성하기 위해 최적화될 수도 있고, 순한 플라즈마는 고압 및 저 전력을 특징으로 할 수 있다. 챔버 압력이 튜닝될 수도 있고, 챔버 압력은 현상 동안 노출된 영역과 노출되지 않은 영역 사이의 에칭 선택도에 영향을 줄 수도 있다. 일부 실시 예들에서, 챔버 압력은 약 5 mTorr 이상, 또는 약 15 mTorr 이상일 수도 있다. 일부 실시 예들에서, 챔버 압력은 고 플로우와 함께 상대적으로 높고 희석이 동반될 수도 있고, 챔버 압력은 약 100 Torr 내지 약 760 Torr, 약 200 Torr 내지 약 760 Torr일 수도 있다. RF 전력 레벨들은 튜닝될 수도 있고, RF 전력은 에칭 선택도, 거칠기, 디스커밍, 및 다른 현상 특성들에 영향을 줄 수도 있다. 일부 실시 예들에서, RF 전력은 약 1000 W 이하, 약 800 W 이하, 또는 약 500 W 이하일 수도 있다. 온도가 튜닝될 수도 있고, 여기서 온도는 에칭 선택도와 같은 현상의 다양한 양태들에 영향을 줄 수도 있다. 일부 실시 예들에서, 온도는 약 -60 ℃ 내지 약 300 ℃, 약 0 ℃ 내지 약 300 ℃ 또는 약 30 ℃ 내지 약 120 ℃일 수도 있다. 가스 플로우 레이트는 튜닝될 수도 있고, 가스 플로우는 현상 동안 노출된 영역과 노출되지 않은 영역 사이의 에칭 선택도에 영향을 줄 수도 있다. 일부 실시 예들에서, 가스 플로우 레이트는 약 50 sccm 내지 약 2000 sccm, 약 100 sccm 내지 약 2000 sccm, 또는 약 200 sccm 내지 약 1000 sccm, 예컨대 약 500 sccm이다. 노출의 지속 기간은 플라즈마 현상 프로세스에서 튜닝될 수도 있다. 노출의 지속 기간은 다른 요인들 중에서도, 얼마나 많은 레지스트가 제거되어야 하는지, 현상 화학 물질, 레지스트의 교차 결합량, 및 레지스트의 조성 및 특성들에 종속될 수도 있다. 일부 실시 예들에서, 노출의 지속 기간은 약 1 초 내지 약 50 분, 약 3 초 내지 약 20 분, 또는 약 10 초 내지 약 6 분일 수도 있다.
플라즈마 현상 프로세스들은 포토패터닝된 금속-함유 EUV 레지스트를 특정한 할라이드-함유 가스들의 라디칼들에 노출시킬 수도 있다. 일부 실시 예들에서, 라디칼들은 리모트 플라즈마 소스로부터 생성된다. 예를 들어, 플라즈마 현상은 포토패터닝된 금속-함유 EUV 레지스트를 리모트 플라즈마 소스로부터 생성된 수소 및 할라이드 가스들의 라디칼들에 노출시킬 수도 있다. 일부 실시 예들에서, 할라이드-함유 가스는 수소 할라이드, 수소 및 할로겐 가스, 붕소 트리클로라이드, 유기 할라이드, 아실 할라이드, 카르보닐 할라이드, 티오닐 할라이드, 또는 이들의 혼합물들을 포함한다. 수소 할라이드는 이로 제한되지 않지만 수소 플루오라이드 (HF), 수소 클로라이드 (HCl), 수소 브로마이드 (HBr), 또는 수소 아이오다이드 (HI) 를 포함할 수 있다. 예를 들어, 수소 할라이드는 HCl 또는 HBr일 수도 있다. 수소 및 할로겐 가스는 이로 제한되는 것은 아니지만 불소 가스 (F2), 염소 가스 (Cl2), 브롬 가스 (Br2), 또는 요오드 가스 (I2) 와 혼합된 수소 가스 (H2) 를 포함할 수 있다. 유기 할라이드는 이로 제한되지 않지만 CxHyFz, CxHyClz, CxHyBrz, 및 CxHyIz를 포함할 수 있고, 여기서 x, y, 및 z는 0 이상의 값들이다. 아실 할라이드는 이로 제한되지 않지만 CH3COF, CH3COCl, CH3COBr, 및 CH3COI를 포함할 수 있다. 카르보닐 할라이드는 이로 제한되지 않지만 COF2, COCl2, COBr2, 및 COI2를 포함할 수 있다. 티오닐 할라이드는 이로 제한되지 않지만 SOF2, SOCl2, SoBr2, 및 SOI2를 포함할 수 있다. 일부 실시 예들에서, 할라이드-함유 가스는 He, Ne, Ar, Xe, 및 N2와 같은 불활성/캐리어 가스와 함께 또는 불활성/캐리어 가스 없이 흐를 수도 있다.
디스컴 /평활화/경화
일부 예들에서, 스컴 (클러스터들과 같이 고 금속 농도들을 가질 가능성이 가장 높은, 예를 들어, 현상 후 EUV 레지스트의 노출되지 않은 영역들의 개방 부분들의 재료), 또는 거칠기 (동일한 조성, 그러나 현상된 패턴의 에칭된 피처들의 측벽들 상) 가 있을 수도 있다. 이들 과제들 모두는 대체로 확률론들 및 레지스트가 노출되지 않은 채로 유지되어야 하는 영역들에서 부분적으로 또는 완전히 노출된 재료를 발생시키거나 그 반대로 광의 비최적 가우스 분포에 크게 기인할 수 있다.
디스커밍 및 평활화 동작들을 위한 프로세스 조건들은 현상 동안 또는 현상 후에 제어될 수도 있다. 일부 실시 예들에서, 반응 물질 플로우는 약 50 sccm 내지 약 1000 sccm 또는 약 100 sccm 내지 약 500 sccm, 예컨대 약 500 sccm의 He일 수도 있다. 일부 실시 예들에서, 온도는 약 -60 ℃ 내지 약 120 ℃, 약 -20 ℃ 내지 약 60 ℃ 또는 약 20 ℃ 내지 약 40 ℃, 예컨대 약 20 ℃일 수도 있다. 일부 실시 예들에서, 챔버 압력은 약 1 mTorr 내지 약 300 mTorr, 또는 약 5 mTorr 내지 약 100 mTorr, 약 5 mTorr 내지 약 20 mTorr, 예컨대 약 10 mTorr일 수도 있다. 플라즈마 전력은 고 이온 에너지로 상대적으로 낮을 수도 있다. 일부 실시 예들에서, 플라즈마 전력은 약 50 W 내지 약 1000 W, 약 100 W 내지 약 500 W, 또는 약 100 W 내지 약 300 W, 예컨대 약 300 W일 수도 있다. 일부 실시 예들에서, 웨이퍼 바이어스는 약 10 V 내지 약 500 V, 약 50 V 내지 약 300 V, 예컨대 약 200 V이다. 플라즈마는 고 RF 주파수를 사용하여 생성될 수도 있다. 일부 실시 예들에서, RF 주파수는 13.56 ㎒이다. 불활성 가스 플라즈마에 대한 노출의 지속 기간은 플라즈마 노출 동안 UV 방사에 대한 과도한 노출을 방지하도록 상대적으로 짧을 수도 있다. 일부 실시 예들에서, 노출 지속 기간은 약 0.5 초 내지 약 5 초, 약 1 초 내지 약 3 초, 예컨대 약 2 초이다.
He 디스컴 및 노출되지 않은 레지스트 잔여물의 세정은 노출된 레지스트를 경화하여 강화함으로써 하부 기판을 에칭하기 위한 후속 동작들에서 하드 마스크 기능을 향상시키는 부수적인 이점을 가질 수 있다. 이 레지스트 강화는 바이어스가 턴 오프된 상태에서 디스컴/평활화가 완료된 후 계속될 수도 있는, He 플라즈마에 의해 생성된 UV 방사에 EUV 노출된 레지스트의 노출에 의해 달성된다. He 플라즈마 경화는 디스컴/평활화가 필요하지 않거나 수행되지 않으면 대안적으로 수행될 수도 있다.
일부 실시 예들에서, He 플라즈마 디스컴/평활화는 상기 기술된 바와 같이, 향상된 결과들을 위해 건식 현상과 순환될 수도 있다. 이러한 방식으로, 예를 들어 패턴의 노출되지 않은 영역들의 대부분의 유기 컴포넌트는 건식 현상에 의해 제거되고, 이어서 짧은 He 플라즈마 동작은 표면에서 농축된 금속의 일부를 제거할 수 있고, 이어서 후속하는 건식 현상 동작/사이클에서 제거될 수 있는 남아 있는 하부 유기 재료에 대한 액세스를 개방한다. He 플라즈마의 또 다른 사이클은 남아 있는 모든 금속을 제거하여 청정하고 평활한 피처 표면을 남기도록 사용될 수도 있다. 사이클링은 모든 또는 실질적으로 모든 스컴 및 거칠기 잔여물이 청정하고 평활한 피처 표면을 남기도록 제거될 때까지 계속될 수 있다.
일부 실시 예들에서, He 가스 플라즈마 탈착 디스컴 및 평활화가 습식 현상 프로세스와 함께 사용될 수도 있다. 습식 현상은 매우 높은 선택도를 갖고, 실수로 부분적으로 또는 완전히 노출된 영역들을 제거하는 습식 현상 프로세스의 불능을 발생시키는 명확한 온/오프 거동을 나타내는 것을 보였다. 이어서 남아 있는 잔여물들은 습식 현상 프로세스 후에 남고, 스커밍 및 높은 라인 에지 및 폭 거칠기를 발생시킨다. 흥미롭게도, 에칭 레이트 및 선택도가 복수의 노브들 (예를 들어, 시간, 온도, 압력, 가스/플로우) 에 기초하여 튜닝될 수 있는 건식 현상 프로세스의 튜닝 가능성으로 인해, 이들 부분적으로 노출된 잔여물들을 제거함으로써 디스컴 및 평활한 금속 함유 레지스트 라인들에 더 적용될 수 있다.
장치
현재 EUV 레지스트 코팅 기술은 통상적으로 대기 중에 도포되는 스핀-온 레지스트를 사용한다. 이 기법은 대기 제어 또는 영향을 허용하지 않고 단일 화학 혼합물만이 전체 막 스택에 도포되게 한다.
이하의 도 4 내지 도 9에 도시된 바와 같은 챔버는 +/-0.5 ℃로 웨이퍼 기판의 온도 제어를 전달하기 위한 4-존 정전 척을 포함하는 EUV 레지스트의 건식 증착을 가능하게 하는 다수의 엘리먼트들, 및 듀얼 플레넘 가스 분배 플레이트에 플럼빙된 4 개의 전구체 증기 전달 시스템을 포함한다.
다양한 실시 예들에서, 챔버, 가스 분배 플레이트 및 관련된 전달 플럼빙은 모두 모든 전구체들의 응결을 방지하도록 가열된다.
다양한 실시 예들에서, 필요한 가스 성분들을 챔버로 전달하기 위해 가스 박스가 또한 포함된다.
다양한 실시 예들에서, ESC는 챔버의 세정 능력을 향상시키도록 RF 전력 공급된다.
다양한 실시 예들에서, 게이트 밸브 및 모든 내부 챔버 컴포넌트들은 웨이퍼 표면 상에서 이외의 증착을 방지하거나 최소화하도록 가열된다.
다양한 실시 예들에서, 가스 배제 링이 배면 및 상단 에지 베벨 상의 증착을 방지하도록 웨이퍼의 주변부 둘레에 사용된다.
이들 설계들의 혁신들 중에는 목표된 증착 성능을 달성하기 위해 상이한 기술적 엘리먼트들을 하나의 챔버 내로 커플링하는 것이다. 웨이퍼 온도의 균일성, 가스 분배 플레이트, 증착 배제 링, 및 가열된 챔버 표면들을 통한 화학적 구성 성분들의 단계적 분포 (gradiated distribution) 는 놀라운 막 특성들을 달성하도록 다양한 실시 예들에서 함께 작용한다.
일부 실시 예들에서, DPF (dual plenum fractal) 샤워헤드가 본 명세서에 기술된 동작들 동안 사용될 수도 있다. 본 명세서에 논의된 듀얼-플레넘 프랙탈 샤워헤드들은 반도체 프로세싱 챔버에서 반도체 웨이퍼 위에 위치된 프로세싱 볼륨으로 프로세싱 가스들을 고르게 분배하도록 구성될 수도 있다. 이는 예를 들어, 프로세스 가스가 샤워헤드의 주변에서 흐르기 전에 일정 시간 동안 샤워헤드의 중심으로부터 흐르는 샤워헤드와 반대로 전체 웨이퍼 표면이 일반적으로 이러한 프로세스 가스에 동시에 노출되기 때문에, 보다 균일한 웨이퍼 프로세싱을 촉진하는 것을 도울 수도 있다. DPF 샤워헤드의 추가 상세들은 명칭이 DUAL PLENUM SHOWERHEAD인 미국 특허 제 62/914,616 호에 기술되어 있고, 이의 개시는 적어도 프로세스 챔버의 구성과 관련하여 본 명세서에 인용된다.
도 4는 기술된 건식 현상, 세정, 재작업, 디스컴 및 평활화 실시 예들의 구현에 적합한 저압 분위기를 유지하기 위한 프로세스 챔버 바디 (402) 를 갖는 프로세스 스테이션 (400) 의 실시 예의 개략적인 예시를 도시한다. 복수의 프로세스 스테이션들 (400) 이 공통 저압 프로세스 툴 분위기에 포함될 수도 있다. 예를 들어, 도 5는 CA, Fremont 소재의 Lam Research Corporation으로부터 입수 가능한 VECTOR® 프로세싱 툴과 같은 멀티-스테이션 프로세싱 툴 (500) 의 실시 예를 도시한다. 일부 실시 예들에서, 이하에 상세히 논의된 것들을 포함하는, 프로세스 스테이션 (400) 의 하나 이상의 하드웨어 파라미터들이 하나 이상의 컴퓨터 제어기들 (450) 에 의해 프로그램적으로 조정될 수도 있다.
프로세스 스테이션은 클러스터 툴의 모듈로서 구성될 수도 있다. 도 7은 본 명세서에 기술된 실시 예들의 구현에 적합한 진공-통합된 증착 및 패터닝 모듈들을 갖는 반도체 프로세스 클러스터 툴 아키텍처를 도시한다. 이러한 클러스터 프로세스 툴 아키텍처는 도 6 및 도 7을 참조하여 상기 및 이하에 더 기술된 바와 같이, 레지스트 증착, 레지스트 노출 (EUV 스캐너), 레지스트 건식 현상 및 에칭 모듈들을 포함할 수 있다.
일부 실시 예들에서, 특정한 프로세싱 기능들은 동일한 모듈에서, 예를 들어 건식 현상 및 에칭이 연속적으로 수행될 수 있다. 본 개시의 실시 예들은 본 명세서에 기술된 바와 같이, 에칭될 층 또는 층 스택 상에 배치된 포토패터닝된 EUV 레지스트 박막 층을 포함하는 웨이퍼를 EUV 스캐너에서 포토패터닝에 이어서 건식 현상/에칭 챔버로 수용하고, 포토패터닝된 EUV 레지스트 박막 층을 건식 현상하고, 그리고 이어서 패터닝된 EUV 레지스트를 마스크로서 사용하여 아래에 있는 층을 에칭하기 위한 방법들 및 장치에 관한 것이다.
도 4를 다시 참조하면, 프로세스 스테이션 (400) 은 분배 샤워헤드 (406) 로 프로세스 가스들을 전달하기 위해 반응 물질 전달 시스템 (401a) 과 유체로 연통한다. 반응 물질 전달 시스템 (401a) 은 샤워헤드 (406) 로의 전달을 위해, 프로세스 가스들을 블렌딩 (blending) 및/또는 컨디셔닝하기 (conditioning) 위한 혼합 용기 (mixing vessel) (404) 를 선택 가능하게 포함한다. 하나 이상의 혼합 용기 유입구 밸브들 (420) 은 프로세스 가스들의 혼합 용기 (404) 로의 도입을 제어할 수도 있다. 플라즈마 노출이 사용되면, 플라즈마는 또한 샤워헤드 (406) 로 전달될 수도 있고 또는 프로세스 스테이션 (400) 에서 생성될 수도 있다. 상기 주지된 바와 같이, 적어도 일부 실시 예들에서, 비플라즈마 열 노출이 유리하다.
도 4는 혼합 용기 (404) 로 공급될 액체 반응 물질을 기화시키기 위한 선택 가능한 기화 지점 (403) 을 포함한다. 일부 실시 예들에서, 기화 지점 (403) 의 업스트림에 LFC (liquid flow controller) 가 기화 및 프로세스 스테이션 (400) 으로의 전달을 위해 액체의 대량 플로우를 제어하기 위해 제공될 수도 있다. 예를 들어, LFC는 LFC의 다운스트림에 위치된 열적 MFM (thermal mass flow meter) 를 포함할 수도 있다. 이어서 LFC의 플런저 밸브가 MFM과 전기적으로 통신하는 PID (Proportional-Integral-Derivative) 제어기에 의해 제공된 피드백 제어 신호들에 응답하여 조정될 수도 있다.
샤워헤드 (406) 는 기판 (412) 을 향해 프로세스 가스들을 분배한다. 도 4에 도시된 실시 예에서, 기판 (412) 은 샤워헤드 (406) 밑에 위치되고, 페데스탈 (408) 상에 놓인 것으로 도시된다. 샤워헤드 (406) 는 임의의 적합한 형상을 가질 수도 있고, 기판 (412) 으로 프로세스 가스들을 분배하기 위해 임의의 적합한 수 및 배열의 포트들을 가질 수도 있다.
일부 실시 예들에서, 페데스탈 (408) 은 기판 (412) 과 샤워헤드 (406) 사이의 볼륨에 기판 (412) 을 노출시키도록 상승되거나 하강될 수도 있다. 일부 실시 예들에서, 페데스탈 높이는 적합한 컴퓨터 제어기 (450) 에 의해 프로그램적으로 조정될 수도 있다는 것이 인식될 것이다.
일부 실시 예들에서, 페데스탈 (408) 은 히터 (410) 를 통해 온도 제어될 수도 있다. 일부 실시 예들에서, 페데스탈 (408) 은 개시된 실시 예들에 기술된 바와 같이, HBr, HCl, 또는 BCl3와 같은 건식 현상 화학 물질에 대한 포토패터닝된 레지스트의 비플라즈마 열 노출 동안, 0 ℃ 초과 및 최대 300 ℃ 이상, 예를 들어 약 65 내지 80 ℃와 같은, 50 내지 120 ℃의 온도로 가열될 수도 있다.
또한, 일부 실시 예들에서, 프로세스 스테이션 (400) 에 대한 압력 제어가 버터플라이 밸브 (418) 에 의해 제공될 수도 있다. 도 4의 실시 예에 도시된 바와 같이, 버터플라이 밸브 (418) 는 다운스트림 진공 펌프 (미도시) 에 의해 제공된 진공을 쓰로틀한다 (throttle). 그러나, 일부 실시 예들에서, 프로세스 스테이션 (400) 의 압력 제어는 또한 프로세스 스테이션 (400) 으로 도입된 하나 이상의 가스들의 플로우 레이트를 가변시킴으로써 조정될 수도 있다.
일부 실시 예들에서, 샤워헤드 (406) 의 위치는 기판 (412) 과 샤워헤드 (406) 사이의 볼륨을 가변하도록 페데스탈 (408) 에 대해 조정될 수도 있다. 또한, 페데스탈 (408) 및/또는 샤워헤드 (406) 의 수직 위치는 본 개시의 범위 내의 임의의 적합한 메커니즘에 의해 가변될 수도 있다는 것이 인식될 것이다. 일부 실시 예들에서, 페데스탈 (408) 은 기판 (412) 의 배향을 회전시키기 위한 회전 축을 포함할 수도 있다. 일부 실시 예들에서, 이들 예시적인 조정들 중 하나 이상이 하나 이상의 적합한 컴퓨터 제어기들 (450) 에 의해 프로그램적으로 수행될 수도 있다는 것이 인식될 것이다.
플라즈마가 사용될 수도 있는 경우, 예를 들어 동일한 챔버에서 수행된 순한 플라즈마-기반 건식 현상 실시 예들 및/또는 에칭 동작들에서, 샤워헤드 (406) 및 페데스탈 (408) 은 플라즈마에 전력을 공급하기 위해 무선 주파수 (Radio Frequency; RF) 전력 공급부 (414) 및 매칭 네트워크 (416) 와 전기적으로 통신한다. 일부 실시 예들에서, 플라즈마 에너지는 프로세스 스테이션 압력, 가스 농도, RF 소스 전력, RF 소스 주파수 및 플라즈마 전력 펄스 타이밍 중 하나 이상을 제어함으로써 제어될 수도 있다. 예를 들어, RF 전력 공급부 (414) 및 매칭 네트워크 (416) 는 목표된 조성의 라디칼 종을 갖는 플라즈마를 형성하도록 임의의 적합한 전력에서 동작될 수도 있다. 적합한 전력들의 예들은 최대 약 500 W이다.
일부 실시 예들에서, 제어기 (450) 에 대한 인스트럭션들은 IOC (Input/Output Control) 시퀀싱 인스트럭션들을 통해 제공될 수도 있다. 일 예에서, 프로세스 페이즈를 위한 조건들을 설정하기 위한 인스트럭션들은 프로세스 레시피의 대응하는 레시피 페이즈에 포함될 수도 있다. 일부 경우들에서, 프로세스 레시피 페이즈들은 프로세스 페이즈에 대한 모든 인스트럭션들이 그 프로세스 페이즈와 동시에 실행되도록 순차적으로 배열될 수도 있다. 일부 실시 예들에서, 하나 이상의 반응기 파라미터들을 설정하기 위한 인스트럭션들은 레시피 페이즈에 포함될 수도 있다. 예를 들어, 레시피 페이즈는 HBr 또는 HCl과 같은 건식 현상 화학 물질 반응 물질 가스의 플로우 레이트를 설정하기 위한 인스트럭션들, 및 레시피 페이즈에 대한 시간 지연 인스트럭션들을 포함할 수도 있다. 일부 실시 예들에서, 제어기 (450) 는 도 5의 시스템 제어기 (550) 에 대해 이하에 기술된 임의의 피처들을 포함할 수도 있다.
상기 기술된 바와 같이, 하나 이상의 프로세스 스테이션들이 멀티-스테이션 프로세싱 툴에 포함될 수도 있다. 도 5는 인바운드 로드 록 (502) 및 아웃바운드 로드 록 (504) 을 갖는 멀티-스테이션 프로세싱 툴 (500) 의 실시 예의 개략도를 도시하고, 인바운드 로드 록 (502) 및 아웃바운드 로드 록 (504) 중 하나 또는 모두는 리모트 플라즈마 소스를 포함할 수도 있다. 대기압에서 로봇 (506) 은, 카세트로부터 포드 (508) 를 통해 로딩된 웨이퍼들을 인바운드 로드 록 (502) 으로 대기 포트 (510) 를 통해 이동시키도록 구성된다. 웨이퍼는 인바운드 로드 록 (502) 내의 페데스탈 (512) 상에 로봇 (506) 에 의해 배치되고, 대기 포트 (510) 는 폐쇄되고, 로드 록은 펌핑 다운된다 (pump down). 인바운드 로드 록 (502) 이 리모트 플라즈마 소스를 포함하면, 웨이퍼는 프로세싱 챔버 (514) 내로 도입되기 전에 로드 록 내에서 실리콘 나이트라이드 표면을 처리하기 위해 리모트 플라즈마 처리에 노출될 수도 있다. 또한, 웨이퍼는 또한 예를 들어, 수분 및 흡착된 가스들을 제거하기 위해 인바운드 로드 록 (502) 내에서 또한 가열될 수도 있다. 다음에, 프로세싱 챔버 (514) 로의 챔버 이송 포트 (516) 가 개방되고, 또 다른 로봇 (미도시) 이 프로세싱을 위한 반응기 내에 도시된 제 1 스테이션의 페데스탈 상의 반응기 내로 웨이퍼를 배치한다. 도 5에 도시된 실시 예는 로드 록들을 포함하지만, 일부 실시 예들에서, 프로세스 스테이션 내로 웨이퍼의 직접 진입이 제공될 수도 있다는 것이 인식될 것이다.
도시된 프로세싱 챔버 (514) 는 도 5에 도시된 실시 예에서 1부터 4로 번호가 붙여진, 4 개의 프로세스 스테이션들을 포함한다. 스테이션 각각은 가열된 페데스탈 (스테이션 1에 대해 518로 도시됨), 및 가스 라인 유입구들을 갖는다. 일부 실시 예들에서, 프로세스 스테이션 각각이 상이한 목적들 또는 복수의 목적들을 가질 수도 있다는 것이 인식될 것이다. 예를 들어, 일부 실시 예들에서, 프로세스 스테이션은 건식 현상 모드와 에칭 프로세스 모드 사이에서 스위칭 가능할 수도 있다. 부가적으로 또는 대안적으로, 일부 실시 예들에서, 프로세싱 챔버 (514) 는 건식 현상 스테이션 및 에칭 프로세스 스테이션의 하나 이상의 매칭된 쌍들을 포함할 수도 있다. 도시된 프로세싱 챔버 (514) 는 4 개의 스테이션들을 포함하지만, 본 개시에 따른 프로세싱 챔버는 임의의 적합한 수의 스테이션들을 가질 수도 있다는 것이 이해될 것이다. 예를 들어, 일부 실시 예들에서, 프로세싱 챔버는 5 개 이상의 스테이션들을 가질 수도 있는 반면, 다른 실시 예들에서 프로세싱 챔버는 3 개 이하의 스테이션들을 가질 수도 있다.
도 5는 프로세싱 챔버 (514) 내에서 웨이퍼들을 이송하기 위한 웨이퍼 핸들링 시스템 (590) 의 실시 예를 도시한다. 일부 실시 예들에서, 웨이퍼 핸들링 시스템 (590) 은 다양한 프로세스 스테이션들 사이 그리고/또는 프로세스 스테이션과 로드 록 사이에서 웨이퍼들을 이송할 수도 있다. 임의의 적합한 웨이퍼 핸들링 시스템이 채용될 수도 있다는 것이 인식될 것이다. 비제한적인 예들은 웨이퍼 캐로절들 (carousels) 및 웨이퍼 핸들링 로봇들을 포함한다. 도 5는 또한 프로세스 툴 (500) 의 프로세스 조건들 및 하드웨어 상태들을 제어하도록 채용된 시스템 제어기 (550) 의 실시 예를 도시한다. 시스템 제어기 (550) 는 하나 이상의 메모리 디바이스들 (556), 하나 이상의 대용량 저장 디바이스들 (554), 및 하나 이상의 프로세서들 (552) 을 포함할 수도 있다. 프로세서 (552) 는 CPU 또는 컴퓨터, 아날로그 입력/출력 연결부 및/또는 디지털 입력/출력 연결부, 스텝퍼 모터 제어 보드들, 등을 포함할 수도 있다.
일부 실시 예들에서, 시스템 제어기 (550) 는 프로세스 장치 (500) 의 모든 액티비티들을 제어한다. 시스템 제어기 (550) 는 대용량 저장 디바이스 (554) 에 저장되고 메모리 디바이스 (556) 내로 로딩되어 프로세서 (552) 상에서 실행되는 시스템 제어 소프트웨어 (558) 를 실행한다. 대안적으로, 제어 로직은 제어기 (550) 에 하드코딩될 수도 있다. ASICs (Applications Specific Integrated Circuits), PLDs (Programmable Logic Devices) (예를 들어, field-programmable gate arrays, 또는 FPGAs) 등이 이들 목적들을 위해 사용될 수도 있다. 이하의 논의에서, "소프트웨어" 또는 "코드"가 사용될 때마다, 기능적으로 비슷한 하드코딩된 로직이 그 자리에 사용될 수도 있다. 시스템 제어 소프트웨어 (558) 는 타이밍, 가스의 혼합물, 가스 플로우 레이트들, 챔버 및/또는 스테이션 압력, 챔버 및/또는 스테이션 온도, 웨이퍼 온도, 타깃 전력 레벨들, RF 전력 레벨들, 기판, 페데스탈, 척 및/또는 서셉터 (susceptor) 위치, 및 프로세스 툴 (500) 에 의해서 수행되는 특정한 프로세스의 다른 파라미터들을 포함할 수도 있다. 시스템 제어 소프트웨어 (558) 는 임의의 적합한 방식으로 구성될 수도 있다. 예를 들어, 다양한 프로세스 툴 프로세스들을 실행하도록 사용된 프로세스 툴 컴포넌트들의 동작을 제어하도록 다양한 프로세스 툴 컴포넌트 서브루틴들 또는 제어 객체들이 작성될 수도 있다. 시스템 제어 소프트웨어 (558) 는 임의의 적합한 컴퓨터 판독 가능 프로그래밍 언어로 코딩될 수도 있다.
일부 실시 예들에서, 시스템 제어 소프트웨어 (558) 는 상기 기술된 다양한 파라미터들을 제어하기 위한 IOC (Input/Output Control) 시퀀싱 인스트럭션들을 포함할 수도 있다. 시스템 제어기 (550) 와 연관된 대용량 저장 디바이스 (554) 및/또는 메모리 디바이스 (556) 에 저장된 다른 컴퓨터 소프트웨어 및/또는 프로그램들이 일부 실시 예들에서 채용될 수도 있다. 이 목적을 위한 프로그램들 또는 프로그램들의 섹션들의 예들은 기판 포지셔닝 (positioning) 프로그램, 프로세스 가스 제어 프로그램, 압력 제어 프로그램, 히터 제어 프로그램, 및 플라즈마 제어 프로그램을 포함한다.
기판 포지셔닝 프로그램은 페데스탈 (518) 상에 기판을 로딩하고 기판과 프로세스 툴 (500) 의 다른 부분들 사이의 간격을 제어하도록 사용된 프로세스 툴 컴포넌트들에 대한 프로그램 코드를 포함할 수도 있다.
프로세스 가스 제어 프로그램이 다양한 가스 조성들 (예를 들어, 본 명세서에 기술된 바와 같은 HBr 또는 HCl 가스) 및 플로우 레이트들을 제어하고, 선택 가능하게 프로세스 스테이션 내 압력을 안정화시키기 위해 증착 전에 하나 이상의 프로세스 스테이션들 내로 가스를 흘리기 위한, 코드를 포함할 수도 있다. 압력 제어 프로그램이 예를 들어, 프로세스 스테이션의 배기 시스템의 쓰로틀 밸브를 조절함으로써, 프로세스 스테이션 내 압력, 프로세스 스테이션 내로 가스 플로우, 등을 제어하기 위한 코드를 포함할 수도 있다.
히터 제어 프로그램은 기판을 가열하도록 사용되는 가열 유닛으로의 전류를 제어하기 위한 코드를 포함할 수도 있다. 대안적으로, 히터 제어 프로그램은 (헬륨과 같은) 열 전달 가스의 기판으로의 전달을 제어할 수도 있다.
플라즈마 제어 프로그램은 본 명세서의 실시 예들에 따라 하나 이상의 프로세스 스테이션들의 프로세스 전극들로 인가된 RF 전력 레벨들을 설정하기 위한 코드를 포함할 수도 있다.
압력 제어 프로그램은 본 명세서의 실시 예에 따라 반응 챔버 내 압력을 유지하기 위한 코드를 포함할 수도 있다.
일부 실시 예들에서, 시스템 제어기 (550) 와 연관된 사용자 인터페이스가 있을 수도 있다. 사용자 인터페이스는 디스플레이 스크린, 장치 및/또는 프로세스 조건들의 그래픽 소프트웨어 디스플레이들, 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들, 등과 같은 사용자 입력 디바이스들을 포함할 수도 있다.
일부 실시 예들에서, 시스템 제어기 (550) 에 의해 조정된 파라미터들은 프로세스 조건들에 관련될 수도 있다. 비제한적인 예들은 프로세스 가스 조성 및 플로우 레이트들, 온도, 압력, (RF 바이어스 전력 레벨들과 같은) 플라즈마 조건들, 등을 포함한다. 이들 파라미터들은 사용자 인터페이스를 활용하여 입력될 수도 있는 레시피의 형태로 사용자들에게 제공될 수도 있다.
프로세스를 모니터링하기 위한 신호들은 다양한 프로세스 툴 센서들로부터 시스템 제어기 (550) 의 아날로그 입력 연결부 및/또는 디지털 입력 연결부에 의해 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 프로세스 툴 (500) 의 아날로그 출력 연결부 및 디지털 출력 연결부 상에 출력될 수도 있다. 모니터링될 수도 있는 프로세스 툴 센서들의 비제한적인 예들은 질량 플로우 제어기들, (마노미터들과 같은) 압력 센서들, 열전대들 (thermocouples), 등을 포함한다. 적절하게 프로그래밍된 피드백 및 제어 알고리즘들이 프로세스 조건들을 유지하기 위해 이들 센서들로부터 데이터로 사용될 수도 있다.
시스템 제어기 (550) 는 상기 기술된 증착 프로세스들을 구현하기 위한 프로그램 인스트럭션들을 제공할 수도 있다. 프로그램 인스트럭션들은 DC 전력 레벨, RF 바이어스 전력 레벨, 압력, 온도, 등과 같은 다양한 프로세스 파라미터들을 제어할 수도 있다. 인스트럭션들은 본 명세서에 기술된 다양한 실시 예들에 따라 건식 현상 및/또는 에칭 프로세스들을 동작시키도록 파라미터들을 제어할 수도 있다.
시스템 제어기 (550) 는 통상적으로 장치가 개시된 실시 예들에 따른 방법을 수행하도록 인스트럭션들을 실행하도록 구성된 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 것이다. 개시된 실시 예들에 따른 프로세스 동작들을 제어하기 위한 인스트럭션을 담는 머신-판독가능 매체가 시스템 제어기 (550) 에 커플링될 수도 있다.
일부 구현 예들에서, 시스템 제어기 (550) 는 상기 기술된 예들의 일부일 수도 있는, 시스템의 일부이다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에, 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치들과 통합될 수도 있다. 전자장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부분들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 시스템 제어기 (550) 는, 시스템의 프로세싱 조건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴들 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드 록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그래밍될 수도 있다.
일반적으로 말하면, 시스템 제어기 (550) 는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드 포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSPs), ASICs (Application Specific Integrated Circuits) 로서 규정되는 칩들, 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 시스템 제어기 (550) 로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시 예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 옥사이드들, 실리콘, 실리콘 다이옥사이드, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어들에 의해서 규정된 레시피의 일부일 수도 있다.
시스템 제어기 (550) 는, 일부 구현 예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합인 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 시스템 제어기 (550) 는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현재 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 메트릭들을 조사하고, 현재 프로세싱의 파라미터들을 변경하고, 현재 프로세싱에 후속하는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하도록 시스템에 대한 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 가 로컬 네트워크 또는 인터넷을 포함할 수도 있는, 네트워크를 통해 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 시스템 제어기 (550) 는 하나 이상의 동작들 동안에 수행될 프로세스 단계들 각각에 대한 파라미터들을 특정하는, 데이터의 형태의 인스트럭션들을 수신한다. 파라미터들은 시스템 제어기 (550) 가 제어하거나 인터페이싱하도록 구성된 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서, 상기 기술된 바와 같이, 시스템 제어기 (550) 는 예컨대 본 명세서에 기술된 프로세스들 및 제어들과 같은, 공동의 목적을 향해 함께 네트워킹되고 작동되는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적들을 위한 분산형 제어기의 일 예는 챔버 상의 프로세스를 제어하도록 조합되는 원격으로 (예컨대 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 것이다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (Physical Vapor Deposition) 챔버 또는 모듈, CVD (Chemical Vapor Deposition) 챔버 또는 모듈, ALD 챔버 또는 모듈, ALE (Atomic Layer Etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, EUV 리소그래피 챔버 (스캐너) 또는 모듈, 건식 현상 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 시스템 제어기 (550) 는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로드 포트들로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.
특정한 실시 예들에서, 일부 실시 예들의 구현에 적합한 에칭 동작들에 적합할 수도 있는 ICP (Inductively Coupled Plasma) 반응기들이 이제 기술된다. ICP 반응기들이 본 명세서에 기술되었지만, 일부 실시 예들에서, 용량 커플링 플라즈마 반응기들이 또한 사용될 수도 있다는 것이 이해되어야 한다.
도 6은 건식 현상 및/또는 에칭과 같은 특정한 실시 예들 또는 실시 예들의 양태들을 구현하기 위해 적절한 유도 커플링 플라즈마 장치 (600) 의 단면도를 개략적으로 도시하고, 이의 예는 CA, Fremont 소재의 Lam Research Corp.에 의해 생산된 Kiyo® 반응기이다. 다른 실시 예들에서, 본 명세서에 기술된 건식 현상 프로세스 및/또는 에칭 프로세스를 수행하기 위한 기능성을 갖는 다른 툴들 또는 툴 타입들이 구현을 위해 사용될 수도 있다.
유도 커플링 플라즈마 장치 (600) 는 챔버 벽들 (601) 및 윈도우 (611) 에 의해 구조적으로 규정된 전체 프로세스 챔버 (624) 를 포함한다. 챔버 벽들 (601) 은 스테인리스 스틸 또는 알루미늄으로 제조될 수도 있다. 윈도우 (611) 는 석영 또는 다른 유전체 재료로 제조될 수도 있다. 선택 가능한 내부 플라즈마 그리드 (650) 가 전체 프로세스 챔버를 상부 서브챔버 (602) 및 하부 서브챔버 (603) 로 분할한다. 대부분의 실시 예들에서, 플라즈마 그리드 (650) 는 제거될 수도 있고, 이에 따라 서브챔버들 (602 및 603) 로 이루어진 챔버 공간을 활용한다. 척 (617) 이 하단 내측 표면 근방의 하부 서브챔버 (603) 내에 위치된다. 척 (617) 은 에칭 프로세스 및 증착 프로세스가 수행되는 반도체 웨이퍼 (619) 를 수용하고 홀딩하도록 구성된다. 척 (617) 은 존재한다면 웨이퍼 (619) 를 지지하기 위한 정전 척일 수 있다. 일부 실시 예들에서, 에지 링 (미도시) 이 척 (617) 을 둘러싸고, 척 (617) 위에 존재한다면 웨이퍼 (619) 의 상단 표면과 거의 평면인 상부 표면을 갖는다. 척 (617) 은 또한 웨이퍼 (619) 를 척킹 (chucking) 및 디척킹하기 (dechucking) 위한 정전 전극들을 포함한다. 필터 및 DC 클램프 전력 공급부 (미도시) 가 이 목적을 위해 제공될 수도 있다. 척 (617) 으로부터 웨이퍼 (619) 를 리프팅하기 위한 다른 제어 시스템들이 또한 제공될 수 있다. 척 (617) 은 RF 전력 공급부 (623) 를 사용하여 전기적으로 대전될 수 있다. RF 전력 공급부 (623) 는 연결부 (627) 를 통해 매칭 회로 (621) 에 접속된다. 매칭 회로 (621) 는 연결부 (625) 를 통해 척 (617) 에 접속된다. 이러한 방식으로, RF 전력 공급부 (623) 는 척 (617) 에 접속된다. 다양한 실시 예들에서, 정전 척의 바이어스 전력은 약 50 V로 설정될 수도 있고, 또는 개시된 실시 예들에 따라 수행된 프로세스에 따라 상이한 바이어스 전력으로 설정될 수도 있다. 예를 들어, 바이어스 전력은 약 20 V 내지 약 100 V, 또는 약 30 V 내지 약 150 V일 수도 있다.
플라즈마 생성을 위한 엘리먼트들은 윈도우 (611) 위에 위치된 코일 (633) 을 포함한다. 일부 실시 예들에서, 코일은 개시된 실시 예들에서 사용되지 않는다. 코일 (633) 은 전기적으로 전도성 재료로 제조되고, 적어도 하나의 완전한 턴을 포함한다. 도 6에 도시된 코일 (633) 의 예는 3 개의 턴들을 포함한다. 코일 (633) 의 단면들은 심볼들로 도시되고, "X"를 갖는 코일들은 페이지 내로 회전하여 연장하는 한편, "●"를 갖는 코일들은 페이지 밖으로 회전하여 연장한다. 플라즈마 생성을 위한 엘리먼트들은 또한 코일 (633) 에 RF 전력을 공급하도록 구성된 RF 전력 공급부 (641) 를 포함한다. 일반적으로, RF 전력 공급부 (641) 는 연결부 (645) 를 통해 매칭 회로 (639) 에 접속된다. 매칭 회로 (639) 는 연결부 (643) 를 통해 코일 (633) 에 접속된다. 이러한 방식으로, RF 전력 공급부 (641) 는 코일 (633) 에 접속된다. 선택 가능한 패러데이 차폐부 (649a) 가 코일 (633) 과 윈도우 (611) 사이에 위치된다. 패러데이 차폐부 (649a) 는 코일 (633) 에 대해 이격된 관계로 유지될 수도 있다. 일부 실시 예들에서, 패러데이 차폐부 (649a) 는 윈도우 (611) 바로 위에 배치된다. 일부 실시 예들에서, 패러데이 차폐부 (649b) 는 윈도우 (611) 와 척 (617) 사이에 있다. 일부 실시 예들에서, 패러데이 차폐부 (649b) 는 코일 (633) 에 대해 이격된 관계로 유지되지 않는다. 예를 들어, 패러데이 차폐부 (649b) 는 갭 없이 윈도우 (611) 바로 아래에 있을 수도 있다. 코일 (633), 패러데이 차폐부 (649a), 및 윈도우 (611) 는 각각 서로 실질적으로 평행하도록 구성된다. 패러데이 차폐부 (649a) 는 금속 또는 다른 종이 프로세스 챔버 (624) 의 윈도우 (611) 상에 증착되는 것을 방지할 수도 있다.
프로세스 가스들은 상부 서브챔버 (602) 내에 위치된 하나 이상의 주 가스 플로우 유입구들 (660) 을 통해 그리고/또는 하나 이상의 측면 가스 플로우 유입구들 (670) 을 통해 프로세스 챔버 내로 흐를 수도 있다. 유사하게, 명시적으로 도시되지 않지만, 유사한 가스 플로우 유입구들이 용량 커플링 플라즈마 프로세싱 챔버에 프로세스 가스들을 공급하도록 사용될 수도 있다. 진공 펌프, 예를 들어, 1 단계 또는 2 단계 기계적 건조 펌프 및/또는 터보분자 펌프 (640) 가, 프로세스 챔버 (624) 로부터 프로세스 가스들을 인출하고 프로세스 챔버 (624) 내의 압력을 유지하도록 사용될 수도 있다. 예를 들어, 진공 펌프는 ALD의 퍼지 동작 동안 하부 서브챔버 (603) 를 배기하도록 사용될 수도 있다. 밸브-제어된 도관이 진공 펌프에 의해 제공된 진공 분위기의 적용을 선택적으로 제어하기 위해 진공 펌프를 프로세스 챔버 (624) 에 유체적으로 연결하도록 (fluidically connect) 사용될 수도 있다. 이는 동작 중인 (operational) 플라즈마 프로세싱 동안 쓰로틀 밸브 (미도시) 또는 펜듈럼 (pendulum) 밸브 (미도시) 와 같은 폐루프-제어된 플로우 제한 디바이스를 채용하여 이루어질 수도 있다. 유사하게, 용량 커플링된 플라즈마 프로세싱 챔버로의 진공 펌프 및 밸브 제어된 유체 연결이 또한 채용될 수도 있다.
장치 (600) 의 동작 동안, 하나 이상의 프로세스 가스들은 가스 플로우 유입구들 (660 및/또는 670) 을 통해 공급될 수도 있다. 특정한 실시 예들에서, 프로세스 가스는 주 가스 플로우 유입구 (660) 를 통해서만, 또는 측면 가스 플로우 유입구 (670) 를 통해서만 공급될 수도 있다. 일부 경우들에서, 도면에 도시된 가스 플로우 유입구들은 보다 복잡한 가스 플로우 유입구들, 예를 들어 하나 이상의 샤워헤드들로 대체될 수도 있다. 패러데이 차폐부 (649a) 및/또는 선택 가능한 그리드 (650) 는 프로세스 챔버 (624) 로의 프로세스 가스들의 전달을 허용하는 내부 채널들 및 홀들을 포함할 수도 있다. 패러데이 차폐부 (649a) 및 선택 가능한 그리드 (650) 중 하나 또는 모두는 프로세스 가스들의 전달을 위한 샤워헤드로서 역할할 수도 있다. 일부 실시 예들에서, 액체 기화 및 전달 시스템은 액체 반응 물질 또는 전구체가 기화되면, 기화된 반응 물질 또는 전구체가 가스 플로우 유입구 (660 및/또는 670) 를 통해 프로세스 챔버 (624) 내로 도입되도록, 프로세스 챔버 (624) 의 업스트림에 놓일 수도 있다.
RF (radio frequency) 전류로 하여금 코일 (633) 을 통해 흐르게 하도록, RF 전력 공급부 (641) 로부터 코일 (633) 로 RF 전력이 공급된다. 코일 (633) 을 통해 흐르는 RF 전류는 코일 (633) 주위에 전자기장을 생성한다. 전자기장은 상부 서브챔버 (602) 내에 유도 전류를 생성한다. 웨이퍼 (619) 와 다양한 생성된 이온들 및 라디칼들의 물리적 상호작용 및 화학적 상호작용은 웨이퍼 (619) 의 피처들을 에칭하고 웨이퍼 (619) 상에 층들을 선택적으로 증착한다.
상부 서브챔버 (602) 및 하부 서브챔버 (603) 모두가 있도록 플라즈마 그리드 (650) 가 사용된다면, 유도 전류는 상부 서브챔버 (602) 내에 전자-이온 플라즈마를 생성하기 위해 상부 서브챔버 (602) 내에 존재하는 가스에 작용한다. 선택 가능한 내부 플라즈마 그리드 (650) 는 하부 서브챔버 (603) 내의 핫 (hot) 전자들의 양을 제한한다. 일부 실시 예들에서, 장치 (600) 는 하부 서브챔버 (603) 내에 존재하는 플라즈마가 이온-이온 플라즈마이도록 설계되고 동작된다.
상부 전자-이온 플라즈마 및 하부 이온-이온 플라즈마 모두는 양이온 및 음이온을 함유할 수도 있지만, 이온-이온 플라즈마는 보다 큰 음이온들 대 양이온들 비를 가질 것이다. 휘발성 에칭 및/또는 증착 부산물들은 포트 (622) 를 통해 하부 서브챔버 (603) 로부터 제거될 수도 있다. 본 명세서에 개시된 척 (617) 은 약 10 ℃ 내지 약 250 ℃ 범위의 상승된 온도들에서 동작할 수도 있다. 온도는 프로세스 동작 및 특정한 레시피에 종속될 것이다.
장치 (600) 는 클린 룸 또는 제조 설비 내에 설치될 때 설비들 (미도시) 에 커플링될 수도 있다. 설비들은 프로세싱 가스들, 진공, 온도 제어, 및 분위기 입자 제어를 제공하는 플럼빙 (plumbing) 을 포함한다. 이들 설비들은 타깃 제조 설비 내에 설치될 때 장치 (600) 에 커플링된다. 부가적으로, 장치 (600) 는 로봇들로 하여금 통상적인 자동화를 사용하여 장치 (600) 내외로 반도체 웨이퍼들을 이송하게 하는 이송 챔버에 커플링될 수도 있다.
일부 실시 예들에서, (하나 이상의 물리적 또는 논리적 제어기들을 포함할 수도 있는) 시스템 제어기 (630) 가 프로세스 챔버 (624) 의 일부 또는 모든 동작들을 제어한다. 시스템 제어기 (630) 는 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 수도 있다. 일부 실시 예들에서, 장치 (600) 는 개시된 실시 예들이 수행될 때 플로우 레이트들 및 지속 기간들을 제어하기 위한 스위칭 시스템을 포함한다. 일부 실시 예들에서, 장치 (600) 는 최대 약 600 ㎳, 또는 최대 약 750 ㎳의 스위칭 시간을 가질 수도 있다. 스위칭 시간은 플로우 화학 물질, 선택된 레시피, 반응기 아키텍처, 및 다른 인자들에 종속될 수도 있다.
일부 구현 예들에서, 시스템 제어기 (630) 는 상기 기술된 예들의 일부일 수도 있는, 시스템의 일부이다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에, 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치들과 통합될 수도 있다. 전자장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부분들을 제어할 수도 있는, 시스템 제어기 (630) 로 통합될 수도 있다. 시스템 제어기는, 시스템의 프로세싱 파라미터들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드 록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그래밍될 수도 있다.
일반적으로 말하면, 시스템 제어기 (630) 는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드 포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSPs), ASICs (Application Specific Integrated Circuits) 로서 규정되는 칩들, 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 수행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시 예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 옥사이드들, 실리콘, 실리콘 다이옥사이드, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 또는 제거 동안 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어들에 의해서 규정된 레시피의 일부일 수도 있다.
시스템 제어기 (630) 는, 일부 구현 예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현재 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 메트릭들을 조사하고, 현재 프로세싱의 파라미터들을 변경하고, 현재 프로세싱에 후속하는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하도록 시스템에 대한 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 가 로컬 네트워크 또는 인터넷을 포함할 수도 있는, 네트워크를 통해 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 시스템 제어기 (630) 는 하나 이상의 동작들 동안에 수행될 프로세스 단계들 각각에 대한 파라미터들을 특정하는, 데이터의 형태의 인스트럭션들을 수신한다. 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성되는 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서 상기 기술된 바와 같이, 시스템 제어기 (630) 는 예컨대 본 명세서에 기술된 프로세스들 및 제어들과 같은, 공동의 목적을 향해 함께 네트워킹되고 작동되는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적들을 위한 분산형 제어기의 일 예는 챔버 상의 프로세스를 제어하도록 조합되는 원격으로 (예컨대 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 것이다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD 챔버 또는 모듈, CVD 챔버 또는 모듈, ALD 챔버 또는 모듈, ALE 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 챔버 또는 모듈, EUV 리소그래피 챔버 (스캐너) 또는 모듈, 건식 현상 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로드 포트들로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기, 또는 툴들 중 하나 이상과 통신할 수도 있다.
EUVL 패터닝은 종종 스캐너로 지칭되는 임의의 적합한 툴, 예를 들어 NL, Veldhoven 소재의 ASML에 의해 공급된 TWINSCAN NXE: 3300B® 플랫폼을 사용하여 수행될 수도 있다. EUVL 패터닝 툴은 기판이 본 명세서에 기술된 바와 같이 증착 및 에칭을 위해 내외로 이동되는 독립형 디바이스일 수도 있다. 또는 이하에 기술된 바와 같이, EUVL 패터닝 툴은 보다 큰 멀티-컴포넌트 툴 상의 모듈일 수도 있다. 도 7은 본 명세서에 기술된 프로세스들의 구현에 적합한, 진공 이송 모듈과 인터페이싱하는 진공-통합된 증착, EUV 패터닝 및 건식 현상/에칭 모듈들을 갖는 반도체 프로세스 클러스터 툴 아키텍처를 도시한다. 프로세스들이 이러한 진공 통합된 장치 없이 수행될 수도 있지만, 이러한 장치는 일부 구현 예들에서 유리할 수도 있다.
도 7은 본 명세서에 기술된 프로세스들의 구현에 적합한, 진공 이송 모듈과 인터페이싱하는 진공-통합된 증착 및 패터닝 모듈들을 갖는 반도체 프로세스 클러스터 툴 아키텍처를 도시한다. 복수의 저장 설비들 및 프로세싱 모듈들 사이에서 웨이퍼들을 "이송"하기 위한 이송 모듈들의 배열은 "클러스터 툴 아키텍처" 시스템으로 지칭될 수도 있다. 증착 및 패터닝 모듈들은 특정한 프로세스의 요건들에 따라 진공-통합된다. 에칭을 위한 것과 같은 다른 모듈들이 또한 클러스터 상에 포함될 수도 있다.
진공 이송 모듈 (Vacuum Transport Module; VTM) (738) 이 다양한 제조 프로세스들을 수행하도록 개별적으로 최적화될 수도 있는 4 개의 프로세싱 모듈들 (720a 내지 720d) 과 인터페이싱한다. 예로서, 프로세싱 모듈들 (720a 내지 720d) 은 증착, 증발, ELD, 건식 현상, 에칭, 스트립 (strip), 및/또는 다른 반도체 프로세스들을 수행하도록 구현될 수도 있다. 예를 들어, 모듈 (720a) 은 본 명세서에 기술된 바와 같이 비플라즈마, 열적 원자 층 증착들을 수행하도록 동작될 수도 있는, CA, Fremont 소재의 Lam Research Corporation으로부터 입수 가능한 Vector 툴과 같은 ALD 반응기일 수도 있다. 그리고 모듈 (720b) 은 Lam Vector®와 같은 PECVD 툴일 수도 있다. 도면이 반드시 축척대로 도시된 것은 아니라는 것이 이해되어야 한다.
로드 록들 또는 이송 모듈들로 또한 공지된 에어록들 (airlocks) (742 및 746) 은 VTM (738) 및 패터닝 모듈 (740) 과 인터페이싱한다. 예를 들어, 상기 주지된 바와 같이, 적합한 패터닝 모듈은 NL, Veldhoven 소재의 ASML에 의해 공급된 TWINSCAN NXE: 3300B® 플랫폼일 수도 있다. 이 툴 아키텍처는 반도체 기판들 또는 웨이퍼들과 같은 워크피스들로 하여금 노출 전에 반응하지 않도록 진공 하에서 이송되게 한다. 리소그래피 툴과 증착 모듈들의 통합은 EUVL가 또한 H2O, O2, 등과 같은 주변 가스들에 의한 입사 광자들의 강한 광 흡수를 고려하면 상당히 감소된 압력을 필요로 한다는 사실에 의해 용이해진다.
상기 주지된 바와 같이, 이 통합된 아키텍처는 단지 기술된 프로세스들의 구현을 위한 툴의 일 가능한 실시 예이다. 프로세스들은 또한 예를 들어, 도 7을 참조하여 기술된 바와 같지만 통합된 패터닝 모듈 없는 모듈들과 같이, 독립형 또는 다른 툴들, 예컨대 에칭, 스트립, 등 (예를 들어, Lam Kiyo 또는 Gamma 툴들) 과 함께 클러스터 아키텍처에 통합된, Lam Vector 툴과 같은 보다 통상적인 독립형 EUVL 스캐너 및 증착 반응기로 구현될 수도 있다.
에어록 (742) 은 증착 모듈 (720a) 을 서비스하는 VTM (738) 으로부터 패터닝 모듈 (740) 로의 기판의 이송을 지칭하는 "인출 (outgoing)" 로드 록일 수도 있고, 에어록 (746) 은 패터닝 모듈 (740) 로부터 VTM (738) 으로 다시 기판의 이송을 지칭하는 "인입 (ingoing)" 로드 록일 수도 있다. 인입 로드 록 (746) 은 또한 기판들의 액세스 및 진출 (egress) 을 위해 툴의 외부로의 인터페이스를 제공할 수도 있다. 프로세스 모듈 각각은 모듈을 VTM (738) 에 인터페이싱하는 패싯 (facet) 을 갖는다. 예를 들어, 증착 프로세스 모듈 (720a) 은 패싯 (736) 을 갖는다. 패싯 각각의 내부에서, 센서들, 예를 들어, 도시된 바와 같이 센서 1 내지 센서 18은 각각의 스테이션들 사이에서 이동할 때 웨이퍼 (726) 의 통과를 검출하도록 사용된다. 패터닝 모듈 (740) 및 에어록들 (742 및 746) 은 도시되지 않은 부가적인 패싯들 및 센서들을 유사하게 구비할 수도 있다.
메인 VTM 로봇 (722) 은 에어록들 (742 및 746) 을 포함하는 모듈들 사이에서 웨이퍼 (726) 를 이송한다. 일 실시 예에서, 로봇 (722) 은 하나의 암을 갖고, 또 다른 실시 예에서, 로봇 (722) 은 2 개의 암들을 갖고, 암 각각은 이송을 위해 웨이퍼 (726) 와 같은 웨이퍼들을 픽킹하기 (pick) 위한 엔드 이펙터 (end effector) (724) 를 갖는다. 프론트 엔드 로봇 (744) 은 인출 에어록 (742) 으로부터 패터닝 모듈 (740) 내로, 패터닝 모듈 (740) 로부터 인입 에어록 (746) 내로 웨이퍼들 (726) 을 이송하도록 사용된다. 프론트 엔드 로봇 (744) 은 또한 기판들의 액세스 및 진출을 위해 인입 로드 록과 툴의 외부 사이에서 웨이퍼들 (726) 을 이송할 수도 있다. 인입 에어록 모듈 (746) 이 대기와 진공 사이의 분위기를 매칭하는 능력을 갖기 때문에, 웨이퍼 (726) 는 손상되지 않고 2 개의 압력 분위기들 사이에서 이동할 수 있다.
EUVL 툴이 통상적으로 증착 툴보다 보다 높은 진공에서 동작한다는 것을 주의해야 한다. 이것이 사실이라면, 기판이 패터닝 툴 내로 진입하기 전에 탈기되게 하도록 EUVL 툴로의 증착 사이의 이송 동안 기판의 진공 분위기를 상승시키는 것이 바람직하다. 인출 에어록 (742) 은 패터닝 툴 (740) 의 광학계 (optics) 가 기판으로부터 가스 배출 (off-gassing) 에 의해 오염되지 않도록, 일정 기간 동안 패터닝 모듈 (740) 내의 압력보다 높지 않은, 보다 낮은 압력으로 이송된 웨이퍼들을 홀딩하고 모든 가스 배출을 배기함으로써 이 기능을 제공할 수도 있다. 인출, 가스 배출 에어록을 위한 적합한 압력은 1E-8 Torr 이하이다.
도 8은 패터닝 모듈 (740) 을 갖지 않는 도 7에 대한 대안적인 반도체 프로세스 클러스터 툴 아키텍처를 제시한다. 대신, ATM (Atmospheric Transfer Module) (840) 의 프론트-엔드 (front-end) 로봇 (832) 은 카세트 또는 LPM (Load Port Module) (842) 의 FOUP (Front Opening Unified Pod) (834) 로부터 에어록 (830) 으로 웨이퍼들 (826) 을 이송하도록 사용된다. 프로세스 모듈 (820) 내부의 모듈 중심 (828) 은 웨이퍼 (826) 를 배치하기 위한 일 위치이다. ATM (840) 내의 얼라이너 (aligner) (844) 가 웨이퍼들을 정렬하도록 사용된다.
예시적인 프로세싱 방법에서, 웨이퍼가 LPM (842) 내의 FOUP들 (834) 중 하나에 배치된다. 프론트-엔드 로봇 (832) 은 FOUP (834) 로부터 웨이퍼 (826) 가 에칭되거나 프로세싱되기 전에 적절하게 센터링되게 하는, 얼라이너 (844) 로 웨이퍼를 이송한다. 정렬된 후, 웨이퍼 (826) 는 프론트-엔드 로봇 (832) 에 의해 에어록 (830) 내로 이동된다. 에어록 모듈들이 ATM과 VTM 사이의 분위기를 매칭하는 능력을 갖기 때문에, 웨이퍼 (826) 는 손상되지 않고 2 개의 압력 분위기들 사이에서 이동할 수 있다. 에어록 모듈 (830) 로부터, 웨이퍼 (826) 는 로봇 (822) 에 의해 VTM (838) 을 통해 그리고 프로세스 모듈들 (820a 내지 820d) 중 하나 내로 이동된다. 이 웨이퍼 이동을 달성하기 위해, 로봇 (822) 은 암들 각각 상의 엔드 이펙터들 (824) 을 사용한다. 일단 웨이퍼 (826) 가 프로세싱되면, 웨이퍼는 로봇 (822) 에 의해 프로세스 모듈들 (820a 내지 820d) 로부터 에어록 모듈 (830) 로 이동된다. 여기서부터, 웨이퍼 (826) 는 프론트-엔드 로봇 (832) 에 의해 FOUP들 (834) 중 하나 또는 얼라이너 (844) 로 이동될 수도 있다.
상기 기술된 바와 같이, 하나 이상의 프로세스 스테이션들이 멀티-스테이션 프로세싱 툴에 포함될 수도 있다. 도 9는 인바운드 로드 록 (902) 및 아웃바운드 로드 록 (904) 을 갖는 멀티-스테이션 프로세싱 툴 (900) 의 실시 예의 개략도를 도시하고, 인바운드 로드 록 (902) 및 아웃바운드 로드 록 (904) 중 하나 또는 모두는 리모트 플라즈마 소스를 포함할 수도 있다. 대기압에서, 로봇 (906) 이 카세트로부터 포드 (908) 를 통해 로딩된 기판들 또는 웨이퍼들을 대기 포트 (910) 를 통해 인바운드 로드 록 (902) 으로 이동시키도록 구성된다. 기판은 인바운드 로드 록 (902) 내의 페데스탈 (912) 상에 로봇 (906) 에 의해 배치되고, 대기 포트 (910) 는 폐쇄되고, 로드 록은 펌핑 다운된다 (pump down). 인바운드 로드 록 (902) 이 리모트 플라즈마 소스를 포함하는, 기판은 프로세싱 챔버 (914A 내지 914C) 내로 도입되기 전에 로드 록 내에서 리모트 플라즈마 처리에 노출될 수도 있다. 또한, 기판은 예를 들어, 수분 및 흡착된 가스들을 제거하기 위해 인바운드 로드 록 (902) 내에서도 또한 가열될 수도 있다. 다음에, 프로세싱 챔버들 (914A 내지 914C) 중 하나로의 챔버 이송 포트 (916) 가 개방되고, 또 다른 로봇 (미도시) 이 프로세싱을 위한 반응기 내에 도시된 제 1 스테이션의 페데스탈 상의 반응기 내로 기판을 배치한다. 도 9에 도시된 실시 예는 로드 록들을 포함하지만, 일부 실시 예들에서, 프로세스 스테이션 내로 기판의 직접 진입이 제공될 수도 있다는 것이 인식될 것이다. 다양한 실시 예들에서, 기판이 로봇 (906) 에 의해 페데스탈 (912) 상에 배치될 때 소크 가스가 스테이션으로 도입된다.
도시된 프로세싱 챔버 (914b) 는 도 9에 도시된 실시 예에서 1 내지 4로 번호가 붙여진, 4 개의 프로세스 스테이션들을 포함한다. 스테이션 각각은 가열된 페데스탈 (스테이션 1에 대해 918로 도시됨), 및 가스 라인 유입구들을 갖는다. 일부 실시 예들에서, 프로세스 스테이션 각각이 상이한 목적들 또는 복수의 목적들을 가질 수도 있다는 것이 인식될 것이다. 예를 들어, 일부 실시 예들에서, 프로세스 스테이션은 ALD 프로세스 모드와 PEALD 프로세스 모드 사이에서 스위칭 가능할 수도 있다. 부가적으로 또는 대안적으로, 일부 실시 예들에서, 프로세싱 챔버 (914) 는 ALD 및 PEALD 프로세스 스테이션들의 하나 이상의 매칭된 쌍들을 포함할 수도 있다. 도시된 프로세싱 챔버 (914) 는 4 개의 스테이션들을 포함하지만, 본 개시에 따른 프로세싱 챔버는 임의의 적합한 수의 스테이션들을 가질 수도 있다는 것이 이해될 것이다. 예를 들어, 일부 실시 예들에서, 프로세싱 챔버는 5 개 이상의 스테이션들을 가질 수도 있는 반면, 다른 실시 예들에서 프로세싱 챔버는 3 개 이하의 스테이션들을 가질 수도 있다. 게다가, 도 5a는 3 개의 프로세스 챔버들을 갖는 멀티-스테이션 프로세싱 툴 (900) 을 도시하지만, 일부 실시 예들에서, 멀티-스테이션 프로세싱 툴은 도 9b에 도시된 바와 같이, 4 개의 프로세스 챔버들을 가질 수도 있다. 일부 실시 예들에서, 멀티-스테이션 프로세싱 툴은 4 개 이상의 프로세스 챔버들을 가질 수도 있는 한편, 다른 실시 예들에서 멀티-스테이션 프로세싱 툴은 1, 2, 또는 3 개의 프로세스 챔버들을 가질 수도 있다.
도 9는 프로세싱 챔버 (914) 내에서 기판들을 이송하기 위한 웨이퍼 핸들링 시스템 (990) 의 실시 예를 도시한다. 일부 실시 예들에서, 웨이퍼 핸들링 시스템 (990) 은 다양한 프로세스 스테이션들 사이 그리고/또는 프로세스 스테이션과 로드 록 사이에서 기판들을 이송할 수도 있다. 임의의 적합한 웨이퍼 핸들링 시스템이 채용될 수도 있다는 것이 인식될 것이다. 비제한적인 예들은 웨이퍼 캐로절들 (carousels) 및 웨이퍼 핸들링 로봇들을 포함한다. 도 9는 또한 프로세스 툴 (900) 의 프로세스 조건들 및 하드웨어 상태들을 제어하도록 채용된 시스템 제어기 (950) 의 실시 예를 도시한다. 시스템 제어기 (950) 는 하나 이상의 메모리 디바이스들 (956), 하나 이상의 대용량 저장 디바이스들 (954), 및 하나 이상의 프로세서들 (952) 을 포함할 수도 있다. 프로세서 (952) 는 CPU 또는 컴퓨터, 아날로그 입력/출력 연결부 및/또는 디지털 입력/출력 연결부, 스텝퍼 모터 제어 보드들, 등을 포함할 수도 있다. 일부 실시 예들에서, 시스템 제어기 (950) 는 본 명세서에 기술된 것과 같은 동작들을 수행하기 위한 머신 판독 가능 인스트럭션들을 포함한다.
일부 실시 예들에서, 시스템 제어기 (950) 는 프로세스 툴 (900) 의 액티비티들을 제어한다. 시스템 제어기 (950) 는 대용량 저장 디바이스 (954) 에 저장되고 메모리 디바이스 (956) 내로 로딩되어 프로세서 (952) 상에서 실행되는 시스템 제어 소프트웨어 (958) 를 실행한다. 대안적으로, 제어 로직은 제어기 (950) 에 하드코딩될 수도 있다. ASICs (Applications Specific Integrated Circuits), PLDs (Programmable Logic Devices) (예를 들어, field-programmable gate arrays, 또는 FPGAs) 등이 이들 목적들을 위해 사용될 수도 있다. 이하의 논의에서, "소프트웨어" 또는 "코드"가 사용될 때마다, 기능적으로 비슷한 하드코딩된 로직이 그 자리에 사용될 수도 있다. 시스템 제어 소프트웨어 (958) 는 타이밍, 가스들의 혼합물, 가스 플로우 양, 챔버 및/또는 스테이션 압력, 챔버 및/또는 스테이션 온도, 기판 온도, 타깃 전력 레벨들, RF 전력 레벨들, 기판 페데스탈, 척 및/또는 서셉터 (susceptor) 위치, 및 프로세스 툴 (900) 에 의해 수행되는 특정한 프로세스의 다른 파라미터들를 제어하기 위한 인스트럭션들을 포함할 수도 있다. 시스템 제어 소프트웨어 (958) 는 임의의 적합한 방식으로 구성될 수도 있다. 예를 들어, 다양한 프로세스 툴 프로세스들을 실행하도록 사용된 프로세스 툴 컴포넌트들의 동작을 제어하도록 다양한 프로세스 툴 컴포넌트 서브루틴들 또는 제어 객체들이 작성될 수도 있다. 시스템 제어 소프트웨어 (958) 는 임의의 적합한 컴퓨터 판독가능 프로그래밍 언어로 코딩될 수도 있다.
다양한 실시 예들에서, 챔버들 (914A 내지 914C) 은 동일하거나 상이한 동작들을 수행할 수도 있다. 부가적으로, 3 개의 챔버들 (914A 내지 914C) 이 도시되지만, 일부 실시 예들에서 4 개 이상의 챔버들, 또는 3 개 이하의 챔버들이 있을 수도 있다. 일부 실시 예들에서, 챔버들 (914A 내지 914C) 각각은 포토리소그래피 층을 증착하기 위해 건식 증착 프로세스를 수행할 수도 있다. 일부 실시 예들에서, 챔버들 (914A 내지 914C) 중 하나 이상이 건식 증착 프로세스를 위해 사용될 수도 있는 한편, 챔버들 (914A 내지 914C) 중 상이한 하나 이상이 본 명세서에 기술된 바와 같이 건식 현상 프로세스를 위해 사용될 수도 있다. 일부 실시 예들에서, 일 챔버는 건식 증착 프로세스를 위해 사용될 수도 있고, 일 챔버는 PAB 프로세스를 위해 사용될 수도 있고, 그리고 일 챔버는 건식 현상 프로세스를 위해 사용될 수도 있다. 일부 실시 예들에서, PAB 프로세스를 위해 사용된 챔버는 또한 PEB 프로세스를 위해 사용될 수도 있고 또는 대안적으로 PEB 프로세스를 위해 사용될 수도 있다. 4 개의 챔버들이 있는 실시 예들에서, 하나의 챔버는 건식 증착 프로세스를 위해 사용될 수도 있고, 하나의 챔버는 PAB 프로세스를 위해 사용될 수도 있고, 하나의 챔버는 PEB 프로세스를 위해 사용될 수도 있고, 그리고 하나의 챔버는 건식 현상 프로세스를 위해 사용될 수도 있다. 일부 실시 예들에서, 동일하지 않은 프로세스 시간들은 상이한 모듈 비들에 의해 처리될 수 있다 (예를 들어, PR 증착 시간이 PAB 시간의 두 배이면, 툴은 PAB 모듈들로서 두 배의 PR 증착 모듈들로 구성될 수 있다).
일부 실시 예들에서, 멀티-스테이션 프로세싱 툴 (900) 은 본 명세서에 논의된 실시 예들을 용이하게 하도록 챔버 각각에서 상이한 모듈들을 가질 수도 있다. 예를 들어, VECTOR® 프로세싱 모듈은 증착 프로세스들을 위해 사용될 수도 있고, KIYO® 프로세싱 모듈은 PAB, PEB, 또는 건식 현상 프로세스들을 위해 사용될 수도 있다. 일부 실시 예들에서, 상이한 수들의 모듈의 타입 각각이 있을 수도 있다. 예를 들어, 하나의 VECTOR 모듈 및 하나 이상의 KIYO 모듈이 있을 수도 있다.
일부 실시 예들에서, 복수의 동작들은 동일한 툴의 동일한 모듈(들) 내의 상이한 페데스탈들 상에서 구현될 수도 있다. 일부 실시 예들에서, VECTOR 모듈은 KIYO 모듈과 동일한 모듈에 통합될 수도 있다. 예를 들어, 챔버 (914) 의 페데스탈 1 및 페데스탈 3은 건식 증착 프로세스를 위해 사용될 수도 있고, 페데스탈 2 및 페데스탈 4는 웨이퍼 세정, PAB, PEB, 또는 건식 현상 프로세스와 같은 상이한 프로세스를 위해 사용될 수도 있다. 웨이퍼는 PR 막을 증착하기 위해 일 페데스탈 상에서 프로세싱될 수도 있고, 이어서 로봇은 본 명세서에 기술된 바와 같이 후속 프로세스를 위해 챔버 내에서 웨이퍼를 또 다른 페데스탈로 이동시키도록 구성될 수도 있다. 이러한 방식으로, 진공이 유지될 수도 있고 페데스탈로부터 페데스탈로 웨이퍼를 인덱싱하는 것이 프로세스 모듈들 사이에서 웨이퍼들을 이송하는 것보다 빠르다. 그 결과, 기술적인 성능을 실질적으로 희생시키지 않고 효율 (처리량) 이 향상되고, 교차 오염이 제어되거나 최소화되어, 우수한 막 특성들을 발생시킨다.
이에 더하여, 스테이션/페데스탈 각각은 동작 각각에 대해 구성되거나 최적화될 수 있고, 페데스탈들은 예를 들어 증착, 세정, 소성, 조사, 또는 현상 프로세스들 사이의 교차-오염/크로스토크 (cross-talk) 를 감소시키거나 최소화하도록 예를 들어, 미국 특허 출원 공보 제 2015/0004798 호 및 미국 특허 출원 공보 제 2017/0101710 호에 기술된 바와 같이, 가스 커튼들 또는 가스 시일들과 같은 다른 스테이션-특정 배리어들에 의해, 서로 격리될 수 있고, 이와 관련한 개시는 본 명세서에 참조로서 인용된다. 범위들 내에서, 페데스탈 프로세스 각각은 상이한 온도 및 압력에 있을 수 있다. 그리고 스테이션의 페데스탈, 샤워헤드, 벽, 등 각각의 온도는 순환할 필요 없이, 프로세스 각각에 대해 최적으로 독립적으로 설정될 수 있다. 스테이션 각각으로의 가스 분배는 별도로 유지될 수 있다. 복수의 쓰로틀 밸브들을 추가함으로써 압력들이 독립적으로 유지될 수 있다. 일부 실시 예들에서, 배기부가 가스들의 교차 혼합/오염없이 독립적으로 유지될 수 있도록, 스테이션 각각에 대한 배기부는 국부적이고 공유되지 않을 수 있다.
일부 실시 예들에서, 통합된 동작들은 동일한 페데스탈 상에서 구현될 수도 있다. 예를 들어, 웨이퍼 세정 및 PAB/PEB 동작들은 동일한 페데스탈 상에서 구현될 수도 있다. 이는 웨이퍼 세정 동작과 소성 동작 사이의 이송 또는 큐 시간을 감소시킴으로써 향상된 쓰루풋을 제공할 수도 있다.
도 10a 내지 도 10e는 툴 상에서 또는 툴 외부에서 수행될 수도 있는 동작들을 예시하는 프로세스 플로우 차트와 함께, 프로세싱 동작들이 툴의 상이한 챔버들 내에서 수행될 수도 있는 다양한 실시 예들을 예시한다. 다양한 실시 예들에서, 도 10a 내지 도 10e에 도시된 동작들은 (동일한 참조 번호들의 사용에 의해 암시된 바와 같이) 상기 도 1에 기술된 동작들과 동일할 수도 있다. 세정 동작이 도 10a 내지 도 10e에 도시되지 않지만, 일부 실시 예들에서 세정 동작이 수행될 수도 있다. 도 1을 참조하여 더 설명된 바와 같이, 일부 동작들이 수행되지 않을 수도 있다는 것이 또한 이해되어야 한다. 도 10a의 (i) 는 클러스터 툴의 챔버 각각이 도 10a의 (ii) 에 제시된 프로세스 플로우에 도시된 바와 같이 건식 증착 프로세스를 수행하는 실시 예를 예시한다. 리소그래피 프로세스의 다른 동작들, 예컨대 PAB, EUV 노출, PEB, 및 현상 프로세스는 상이한 툴 또는 클러스터 상에서 수행될 수도 있다.
도 10b의 (i) 는 건식 증착 및 건식 현상 프로세스가 도 10b의 (ii) 에 제시된 프로세스 플로우에 도시된 바와 같이 단일 툴 내에서 수행될 수도 있는 실시 예를 예시한다. 다양한 실시 예들에서, 2 개의 챔버들이 건식 증착 프로세스에 사용될 수도 있는 한편, 단일 챔버가 건식 현상 프로세스를 위해 사용된다. 다른 동작들은 상이한 툴 상에서 수행될 수도 있다.
도 10c의 (i) 는 건식 증착, PAB, 및 건식 현상이 각각 도 10c의 (ii) 에 제시된 프로세스 플로우에 도시된 바와 같이 단일 툴 내에서 수행되는 실시 예를 예시한다. 다양한 실시 예들에서, 프로세스 각각에 대해 하나의 챔버가 사용될 수도 있다. 일부 실시 예들에서, 기판은 프로세스들 사이에 큐 시간을 가질 수도 있다. 일부 실시 예들에서, 큐 시간은 예를 들어 FOUP 또는 다른 제어된 환경의, 툴 외부에서 (off-tool) 소비될 수도 있다. 다른 실시 예들에서, 웨이퍼는 큐 시간 없이 건식 EUV 증착 챔버로부터 PAB 챔버로 직접 이동될 수도 있고, 또는 프로세스 챔버 중 하나에서 큐 시간을 소비할 수도 있다. 이는 큐 시간을 감소시키고 그리고/또는 진공을 유지하는데 유리할 수도 있고, 둘다 발생되는 PR 막의 품질을 개선할 수도 있다.
도 10d의 (i) 는 건식 증착, PEB, 및 건식 현상 프로세스가 도 10d의 (ii) 에 제시된 프로세스 플로우에 도시된 바와 같이 단일 툴 내에서 수행되는 실시 예를 예시한다. 일부 실시 예들에서, PAB 챔버 및 PEB 챔버는 동일한 챔버일 수도 있지만, 다른 실시 예들에서 이들은 상이한 챔버들이다. 상기 주지된 바와 같이, 일부 실시 예들에서 큐 시간은 제어된 환경의 툴 외부에서 소비될 수도 있는 한편, 다른 실시 예들에서 웨이퍼는 PEB 챔버로부터 현상 챔버로 바로 이송될 수도 있다. 이는 큐 시간을 감소시키고 그리고/또는 진공을 유지하는데 유리할 수도 있고, 둘다 발생되는 PR 막의 품질을 개선할 수도 있다.
도 10e의 (i) 는 건식 증착, PAB, PEB, 및 건식 현상이 도 10e의 (ii) 에 제시된 프로세스 플로우에 도시된 바와 같이 단일 툴 내에서 수행되는 실시 예를 예시한다. 일부 실시 예들에서, 방사선 노출은 별도의 스캐너 챔버에서 툴 외부에서 수행될 수도 있다. 상기 주지된 바와 같이, 일부 실시 예들에서 큐 시간은 제어된 환경에서 툴 외부에서 소비될 수도 있지만, 다른 실시 예들에서 기판은 건식 증착 챔버로부터 PAB 챔버로, 또는 PEB 챔버에서 건식 현상 챔버로 바로 이동될 수도 있다. 이러한 실시 예들에서 큐 시간은 툴 상 (on-tool) 에서 소비될 수도 있다. 상이한 동작들을 위해 동일한 툴 상의 챔버들 사이에서 기판들의 이송은 큐 시간을 감소시키고 진공/환경 제어를 유지하는데 유리할 수도 있다.
도 10f의 (i) 는 스캐너가 증착 챔버 및/또는 습식 또는 건식 현상 챔버와 통합될 수도 있는 실시 예를 예시한다. 유기 금속 주석 전구체 앰플 (1000) 및 EUV 증착 모듈 (1010) 이 EUV PR을 건식 증착하도록 사용될 수도 있다. EUV 노출 모듈 (1020) 은 노출된 부분들을 화학적으로 변경하기 위해 방사선에 EUV PR의 부분들을 노출시키도록 사용될 수도 있다. EUV 현상 모듈 (1030) 은 PR을 네거티브 톤 레지스트 또는 포지티브 톤 레지스트로서 처리할 수도 있는 EUV PR의 부분들을 제거하기 위해 습식 프로세스 또는 건식 프로세스를 사용할 수도 있다. 이어서 패턴 전사 모듈 (1040) 은 예를 들어, 현상된 EUV PR 패턴에 기초하여 라인들을 형성하는 에칭 프로세스에 의해 하부 층으로 EUV PR의 패턴을 전사할 수도 있다. 일부 실시 예들에서, 다양한 프로세싱 환경들로부터의 부산물들은 단일 또는 복수의 배기 저감 시스템들 (1050) 로 공유되거나 흐를 수도 있다. 일부 실시 예들에서, 도 10f의 (ii) 에 제시된 바와 같은 프로세스 플로우는 도 10f의 (i) 에 예시된 툴들에서 수행될 수도 있다.
일부 실시 예들에서, (하나 이상의 물리적 또는 논리적 제어기들을 포함할 수도 있는) 시스템 제어기가 클러스터 툴 및/또는 이의 분리된 모듈들의 일부 또는 모든 동작들을 제어한다. 제어기가 클러스터 아키텍처에 국부적일 수 있거나, 제작 현장에서 클러스터 아키텍처 외부에, 또는 원격 위치에 위치될 수 있고, 네트워크를 통해 클러스터 아키텍처에 연결될 수 있다는 것을 주의해야 한다. 시스템 제어기는 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 수도 있다. 프로세서는 CPU (Central Processing Unit) 또는 컴퓨터, 아날로그 입력/출력 연결부들 및/또는 디지털 입력/출력 연결부들, 스텝퍼 (stepper) 모터 제어기 보드들, 및 다른 유사한 컴포넌트들을 포함할 수도 있다. 적절한 제어 동작들을 구현하기 위한 인스트럭션들이 프로세서 상에서 실행된다. 이들 인스트럭션들은 제어기와 연관된 메모리 디바이스들 상에 저장될 수도 있고, 또는 이들이 네트워크를 통해 제공될 수도 있다. 특정한 실시 예들에서, 시스템 제어기는 시스템 제어 소프트웨어를 실행한다.
시스템 제어 소프트웨어는 툴 또는 모듈 동작의 임의의 양태의 적용의 타이밍 및/또는 크기를 제어하기 위한 인스트럭션들을 포함할 수도 있다. 시스템 제어 소프트웨어는 임의의 적합한 방식으로 구성될 수도 있다. 예를 들어, 다양한 프로세스 툴 컴포넌트 서브루틴들 (subroutines) 또는 제어 객체들은 다양한 프로세스 툴 프로세스들을 수행하기 위해 필요한 프로세스 툴 컴포넌트들의 동작들을 제어하도록 작성될 수도 있다. 시스템 제어 소프트웨어가 임의의 적합한 컴퓨터 판독 가능 프로그래밍 언어로 코딩될 수도 있다. 일부 실시 예들에서, 시스템 제어 소프트웨어는 상기 기술된 다양한 파라미터들을 제어하기 위한 IOC (Input/Output Control) 시퀀싱 인스트럭션들을 포함한다. 예를 들어, 반도체 제조 프로세스의 페이즈 (phase) 각각은 시스템 제어기에 의한 실행을 위한 하나 이상의 인스트럭션들을 포함할 수도 있다. 응결, 증착, 증발, 패터닝 및/또는 에칭 페이즈를 위한 프로세스 조건들을 설정하기 위한 인스트럭션들은 예를 들어, 대응하는 레시피 페이즈에 포함될 수도 있다.
다양한 실시 예들에서, 네거티브 패턴 마스크를 형성하기 위한 장치가 제공된다. 장치는 패터닝, 증착 및 에칭을 위한 프로세싱 챔버, 및 네거티브 패턴 마스크를 형성하기 위한 인스트럭션들을 포함하는 제어기를 포함할 수도 있다. 인스트럭션들은 프로세싱 챔버에서, 기판의 표면을 노출하도록 EUV 노출에 의해 반도체 기판 상의 CAR (chemically amplified) 레지스트의 피처를 패터닝하고, 포토패터닝된 레지스트를 건식 현상하고, 그리고 패터닝된 레지스트를 마스크로서 사용하여 하부 층 또는 층 스택을 에칭하기 위한 코드를 포함할 수도 있다.
웨이퍼 이동을 제어하는 컴퓨터는 클러스터 아키텍처에 국부적일 수 있거나, 제작 현장에서 클러스터 아키텍처 외부에, 또는 원격 위치에 위치될 수 있고 네트워크를 통해 클러스터 아키텍처에 연결될 수 있다는 것을 주의해야 한다. 도 6 또는 도 7에 대해 상기 기술된 바와 같은 제어기는 도 1 내지 도 7 중 어느 하나에서 구현될 수도 있다. 도 4, 도 5, 도 6, 도 7, 도 8, 도 9, 또는 도 10a 내지 도 10f 중 어느 하나, 뿐만 아니라 도 11, 도 12 및 도 13에 기술된 툴 아키텍처들에서 구현될 수도 있다.
도 11, 도 12 및 도 13a 및 도 13b는 일부 실시 예들에서 사용될 수도 있는, CA, Fremont 소재의 Lam Research Corporation으로부터 입수 가능한 EOS 또는 Sens.i 제품들에서 적어도 부분적으로 구현될 수도 있는, 대안적인 프로세싱 툴 아키텍처들을 위한 구성들을 제공한다.
도 11에서 시작하여, 멀티-스테이션 프로세싱 툴 (1100) 은 선택 가능하게 FOUP를 통해 기판들을 수용하기 위한 EFEM (equipment front end module) 을 가질 수도 있다. 멀티-스테이션 프로세싱 툴 (1100) 의 절단도인 도 12에 도시된 바와 같이, EFEM 로봇 (1204) 은 EFEM (1104) 으로부터 로드 포트 (1206) 를 통해 기판들을 이동할 수도 있다. 기판들은 선형 트랙들 (1214) 또는 리프터들 (1212) 상의 기판들을 이동시킬 수도 있는 하나 이상의 셔틀들 (1208) 을 통해 이동될 수도 있다. 이어서 웨이퍼 핸들링 로봇 (1210) 은 기판들을 프로세스 챔버 (1108) 내로 이동할 수도 있다 (도 12에서, 멀티-스테이션 프로세싱 툴 (1100) 내 총 16 개의 프로세스 챔버들에 대해 8 개의 챔버들이 도시된다). 프로세스 챔버 각각은 본 명세서에 논의된 바와 같이 다양한 프로세스 모드들 사이에서 스위칭 가능할 수도 있다.
도 11을 다시 참조하면, 멀티-스테이션 프로세싱 툴 (1100) 은 또한 프로세스 가스 및 다른 유체들을 프로세스 챔버 각각으로 전달하기 위한 유체 전달 시스템들 (fluid delivery systems; FDS) (1112), 뿐만 아니라 FDS 제어기들 (1114) 을 가질 수도 있다. 팬 필터 유닛들 (1102 및 1106) 은 각각 통로 부분뿐만 아니라 프로세스 챔버들 내에서 청정 환경을 보장하도록 사용될 수도 있다. 일부 실시 예들에서, 도 11 및 도 12에 도시된 바와 같이, 레지스트 프로세싱 트랙들은 건식 증착된 EUV PR의 습식 현상의 구현을 위해 사용될 수도 있다.
도 13a는 포드 (1308) 를 통해 로딩된 카세트로부터 웨이퍼들을 이동시키도록 구성되는 로봇 (1304) 을 갖는 또 다른 멀티-스테이션 프로세싱 툴 (1300) 의 상면도 (top-down view) 를 제시한다. 제 2 로봇 (1306) 은 본 명세서에 기술된 바와 같은 동작들을 수행하기 위해 다양한 프로세스 챔버들 (1302) 중 하나로 웨이퍼들을 이동시킬 수도 있다. 도 13b는 멀티-스테이션 프로세싱 툴 (1300) 의 측면도를 제시한다. 본 명세서에 기술된 다양한 실시 예들은 도 11, 도 12 및 도 13에 도시된 바와 같이 클러스터 아키텍처를 사용하여 수행될 수도 있다.
결론
전술한 실시 예들이 이해의 명확성의 목적들을 위해 일부 상세히 기술되었지만, 특정한 변화들 및 수정들이 첨부된 청구항들의 범위 내에서 실시될 수도 있다는 것이 자명할 것이다. 본 명세서에 개시된 실시 예들은 이들 구체적인 상세들 중 일부 또는 전부 없이 실시될 수도 있다. 다른 예들에서, 잘 공지된 프로세스 동작들은 개시된 실시 예들을 불필요하게 모호하게 하지 않기 위해 상세히 기술되지 않았다. 또한, 개시된 실시 예들이 구체적인 실시 예들과 함께 기술될 것이지만, 특정한 실시 예들은 개시된 실시 예들을 제한하는 것으로 의도되지 않았다는 것이 이해될 것이다. 본 실시 예들의 프로세스들, 시스템들, 및 장치를 구현하는 많은 대안적인 방식들이 있다는 것을 주의해야 한다. 따라서, 본 실시 예들은 예시적이고, 제한적이지 않은 것으로 간주될 것이며, 실시 예들은 본 명세서에 주어진 세부 사항들로 제한되지 않을 것이다.

Claims (50)

  1. 통합된 리소그래피 시스템에 있어서,
    클러스터 내의 복수의 반응 챔버들로서,
    상기 복수의 반응 챔버들은,
    포토레지스트 (photoresist; PR) 증착 챔버;
    도포 후 소성 (Post-Application Bake; PAB) 챔버;
    노출 후 소성 (post-exposure bake; PEB) 챔버;
    현상 챔버; 및
    기판 세정 챔버를 포함하는, 상기 복수의 반응 챔버들; 및
    하나 이상의 프로세서들 및 하나 이상의 메모리 디바이스들을 포함하는 제어기로서,
    상기 하나 이상의 메모리 디바이스들은,
    상기 PR 증착 챔버 내에 기판을 수용하고;
    상기 PR 증착 챔버 내의 상기 기판의 표면 상에 PR을 증착하고;
    상기 PAB 챔버 내에 상기 PR을 갖는 상기 기판을 수용하고;
    상기 PR의 재료 특성들을 수정하도록 상기 PAB 챔버 내에서 상기 PR을 처리하고;
    상기 PR을 처리한 후, 상기 PEB 챔버 내에 상기 기판을 수용하고―상기 PR의 부분들은 패터닝된 PR을 생성하도록 방사선에 노출함으로써 화학적으로 변경됨―
    상기 패터닝된 PR의 재료 특성들을 수정하기 위해 상기 PEB 챔버 내에서 상기 패터닝된 PR을 처리하고; 그리고
    PR 마스크를 형성하기 위해 화학적 화합물에 대한 노출을 포함하는 건식 현상 (dry development) 프로세스에 의해 상기 패터닝된 PR의 노출된 부분 또는 노출되지 않은 부분을 제거함으로써 상기 현상 챔버에서 상기 패터닝된 PR을 건식 현상하도록, 상기 하나 이상의 프로세서들을 제어하기 위한 컴퓨터-실행 가능 인스트럭션들을 저장하는, 상기 제어기를 포함하고,
    상기 컴퓨터-실행 가능 인스트럭션들은 상기 PAB 챔버 내에 상기 PR을 갖는 상기 기판을 수용하기 위한 상기 컴퓨터-실행 가능 인스트럭션 전에,
    상기 세정 챔버 내에 상기 PR을 갖는 상기 기판을 수용하고; 그리고
    상기 기판의 베벨 에지 및/또는 배면으로부터 PR을 제거하기 위해 건식 세정 프로세스를 수행하도록 상기 하나 이상의 프로세서들을 제어하기 위한 인스트럭션들을 더 포함하는, 통합된 리소그래피 시스템.
  2. 제 1 항에 있어서,
    상기 PR은 금속-함유 PR인, 통합된 리소그래피 시스템.
  3. 제 1 항에 있어서,
    상기 PR은 EUV PR인, 통합된 리소그래피 시스템.
  4. 제 1 항에 있어서,
    상기 복수의 반응 챔버들은 하부 층 (underlayer) 증착 챔버를 더 포함하고, 그리고 상기 컴퓨터-실행 가능 인스트럭션들은 PR을 증착하기 위한 상기 컴퓨터-실행 가능 인스트럭션 전에,
    상기 기판의 상기 표면 상에 하부 층을 증착하도록 상기 하나 이상의 프로세서들을 제어하기 위한 인스트럭션들을 더 포함하고, 상기 하부 층은 상기 기판에 대한 상기 PR의 접착을 증가시키는, 통합된 리소그래피 시스템.
  5. 제 4 항에 있어서,
    상기 하부 층은 건식 프로세스를 통해 증착되는, 통합된 리소그래피 시스템.
  6. 제 1 항에 있어서,
    상기 복수의 반응 챔버들은 전처리 챔버를 더 포함하고, 그리고 상기 컴퓨터-실행 가능 인스트럭션들은 상기 PR을 증착하기 위한 상기 컴퓨터-실행 가능 인스트럭션 전에,
    상기 기판에 대한 PR 접착을 개선하도록 상기 기판의 상기 표면 상에 보다 많은 화학적 작용기들을 유발하도록 건식 프로세스를 통해 상기 기판의 상기 표면을 처리하도록 상기 하나 이상의 프로세서들을 제어하기 위한 인스트럭션들을 더 포함하는, 통합된 리소그래피 시스템.
  7. 제 1 항에 있어서,
    상기 컴퓨터 실행 가능 인스트럭션들은 상기 PAB 챔버 내에서 상기 기판의 베벨 에지 및/또는 배면으로부터 PR을 제거하기 위해 건식 세정 프로세스를 수행하도록 상기 하나 이상의 프로세서들을 제어하기 위한 인스트럭션들을 더 포함하는, 통합된 리소그래피 시스템.
  8. 제 1 항에 있어서,
    상기 복수의 반응 챔버들은 리소그래피 스캐너를 더 포함하고, 그리고 상기 컴퓨터-실행 가능 인스트럭션들은 상기 PEB 챔버 내에 상기 기판을 수용하기 위한 상기 컴퓨터-실행 가능 인스트럭션 전에,
    상기 리소그래피 스캐너에서 상기 기판을 수용하고; 그리고
    패터닝된 PR을 생성하도록 상기 PR의 부분들을 방사선에 노출시키도록 상기 하나 이상의 프로세서들을 제어하기 위한 인스트럭션들을 더 포함하는, 통합된 리소그래피 시스템.
  9. 제 1 항에 있어서,
    상기 복수의 반응 챔버들의 반응 챔버는 웨이퍼 세정 프로세스, 도포 후 소성 프로세스, 노출 후 소성 프로세스, 건식 현상 프로세스 또는 이들의 임의의 조합들을 수행하도록 구성되는, 통합된 리소그래피 시스템.
  10. 제 1 항에 있어서,
    상기 현상 챔버, 상기 PR 증착 챔버, 상기 PAB 챔버, 상기 PEB 챔버, 상기 기판 세정 챔버, 또는 이들의 임의의 조합들은 동일한 챔버인, 통합된 리소그래피 시스템.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 복수의 반응 챔버들은 각각 대기압 미만이고, 그리고 상기 PR은 상기 건식 현상 프로세스 후까지 대기압 미만 하인, 통합된 리소그래피 시스템.
  12. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 패터닝된 PR의 건식 현상은 100 Torr 내지 760 Torr의 압력에서 수행되는, 통합된 리소그래피 시스템.
  13. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 기판의 주변 환경은 상기 패터닝된 PR을 건식 현상하기 전에 수분에 대한 상기 포토레지스트의 노출을 감소시키도록 제어되는, 통합된 리소그래피 시스템.
  14. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 컴퓨터-실행 가능 인스트럭션들은 유기 금속 전구체의 증기 스트림을 대응-반응 물질 (counter-reactant) 의 증기 스트림과 혼합하는 것을 포함하는 건식 프로세스를 통해 상기 PR을 증착하기 위한 컴퓨터-실행 가능 인스트럭션들을 더 포함하는, 통합된 리소그래피 시스템.
  15. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 PR의 증착은 습식 스핀-온 프로세스를 포함하는, 통합된 리소그래피 시스템.
  16. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 복수의 반응 챔버들에서 수행된 상기 프로세스들은 습식 프로세스 및 건식 프로세스를 포함하는, 통합된 리소그래피 시스템.
  17. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 클러스터는 복수의 PR 증착 챔버들을 포함하는, 통합된 리소그래피 시스템.
  18. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 PAB 챔버 및 상기 PEB 챔버는 동일한 챔버인, 통합된 리소그래피 시스템.
  19. 통합된 리소그래피 시스템에 있어서,
    클러스터 내의 복수의 반응 챔버들로서,
    상기 복수의 반응 챔버들은,
    포토레지스트 (photoresist; PR) 증착 챔버;
    도포 후 소성 (Post-Application Bake; PAB) 챔버;
    노출 후 소성 (post-exposure bake; PEB) 챔버;
    현상 챔버; 및
    하부 층 증착 챔버를 포함하는, 상기 복수의 반응 챔버들; 및
    하나 이상의 프로세서들 및 하나 이상의 메모리 디바이스들을 포함하는 제어기로서,
    상기 하나 이상의 메모리 디바이스들은,
    상기 PR 증착 챔버 내에 기판을 수용하고;
    상기 PR 증착 챔버 내의 상기 기판의 표면 상에 PR을 증착하고;
    상기 PAB 챔버 내에 상기 PR을 갖는 상기 기판을 수용하고;
    상기 PR의 재료 특성들을 수정하도록 상기 PAB 챔버 내에서 상기 PR을 처리하고;
    상기 PR을 처리한 후, 상기 PEB 챔버 내에 상기 기판을 수용하고―상기 PR의 부분들은 패터닝된 PR을 생성하도록 방사선에 노출함으로써 화학적으로 변경됨―
    상기 패터닝된 PR의 재료 특성들을 수정하기 위해 상기 PEB 챔버 내에서 상기 패터닝된 PR을 처리하고; 그리고
    PR 마스크를 형성하기 위해 화학적 화합물에 대한 노출을 포함하는 건식 현상 (dry development) 프로세스에 의해 상기 패터닝된 PR의 노출된 부분 또는 노출되지 않은 부분을 제거함으로써 상기 현상 챔버에서 상기 패터닝된 PR을 건식 현상하도록, 상기 하나 이상의 프로세서들을 제어하기 위한 컴퓨터-실행 가능 인스트럭션들을 저장하는, 상기 제어기를 포함하고,
    상기 컴퓨터-실행 가능 인스트럭션들은 PR을 증착하기 위한 상기 컴퓨터-실행 가능 인스트럭션 전에,
    건식 프로세스를 통해 상기 기판의 상기 표면 상에 하부 층을 증착하도록 상기 하나 이상의 프로세서들을 제어하기 위한 인스트럭션들을 더 포함하고, 상기 하부 층은 상기 기판에 대한 상기 PR의 접착을 증가시키는, 통합된 리소그래피 시스템.
  20. 제 19 항에 있어서,
    상기 PR은 금속-함유 PR인, 통합된 리소그래피 시스템.
  21. 제 19 항에 있어서,
    상기 PR은 EUV PR인, 통합된 리소그래피 시스템.
  22. 제 19 항에 있어서,
    상기 하부 층은 건식 프로세스에 의해 증착되는, 통합된 리소그래피 시스템.
  23. 제 19 항에 있어서,
    상기 복수의 반응 챔버들은 전처리 챔버를 더 포함하고, 그리고 상기 컴퓨터-실행 가능 인스트럭션들은 상기 PR을 증착하기 위한 상기 컴퓨터-실행 가능 인스트럭션 전에,
    상기 기판에 대한 PR 접착을 개선하도록 상기 기판의 상기 표면 상에 보다 많은 화학적 작용기들을 유발하도록 건식 프로세스를 통해 상기 기판의 상기 표면을 처리하도록 상기 하나 이상의 프로세서들을 제어하기 위한 인스트럭션들을 더 포함하는, 통합된 리소그래피 시스템.
  24. 제 19 항에 있어서,
    상기 컴퓨터 실행 가능 인스트럭션들은 상기 PAB 챔버 내에서 상기 기판의 베벨 에지 및/또는 배면으로부터 PR을 제거하기 위해 건식 세정 프로세스를 수행하도록 상기 하나 이상의 프로세서들을 제어하기 위한 인스트럭션들을 더 포함하는, 통합된 리소그래피 시스템.
  25. 제 19 항에 있어서,
    상기 복수의 반응 챔버들은 리소그래피 스캐너를 더 포함하고, 그리고 상기 컴퓨터-실행 가능 인스트럭션들은 상기 PEB 챔버 내에 상기 기판을 수용하기 위한 상기 컴퓨터-실행 가능 인스트럭션 전에,
    상기 리소그래피 스캐너에서 상기 기판을 수용하고; 그리고
    패터닝된 PR을 생성하도록 상기 PR의 부분들을 방사선에 노출시키도록 상기 하나 이상의 프로세서들을 제어하기 위한 인스트럭션들을 더 포함하는, 통합된 리소그래피 시스템.
  26. 제 19 항에 있어서,
    상기 복수의 반응 챔버들의 반응 챔버는 웨이퍼 세정 프로세스, 도포 후 소성 프로세스, 노출 후 소성 프로세스, 건식 현상 프로세스 또는 이들의 임의의 조합들을 수행하도록 구성되는, 통합된 리소그래피 시스템.
  27. 제 19 항에 있어서,
    상기 현상 챔버, 상기 PR 증착 챔버, 상기 PAB 챔버, 상기 PEB 챔버, 상기 하부 층 증착 챔버, 또는 이들의 임의의 조합들은 동일한 챔버인, 통합된 리소그래피 시스템.
  28. 제 19 항 내지 제 27 항 중 어느 한 항에 있어서,
    상기 복수의 반응 챔버들은 각각 대기압 미만이고, 그리고 상기 PR은 상기 건식 현상 프로세스 후까지 대기압 미만 하인, 통합된 리소그래피 시스템.
  29. 제 19 항 내지 제 27 항 중 어느 한 항에 있어서,
    상기 패터닝된 PR의 건식 현상은 100 Torr 내지 760 Torr의 압력에서 수행되는, 통합된 리소그래피 시스템.
  30. 제 19 항 내지 제 27 항 중 어느 한 항에 있어서,
    상기 기판의 주변 환경은 상기 패터닝된 PR을 건식 현상하기 전에 수분에 대한 상기 포토레지스트의 노출을 감소시키도록 제어되는, 통합된 리소그래피 시스템.
  31. 제 19 항 내지 제 27 항 중 어느 한 항에 있어서,
    상기 컴퓨터-실행 가능 인스트럭션들은 유기 금속 전구체의 증기 스트림을 대응-반응 물질 (counter-reactant) 의 증기 스트림과 혼합하는 것을 포함하는 건식 프로세스를 통해 상기 PR을 증착하기 위한 컴퓨터-실행 가능 인스트럭션들을 더 포함하는, 통합된 리소그래피 시스템.
  32. 제 19 항 내지 제 27 항 중 어느 한 항에 있어서,
    상기 PR의 증착은 습식 스핀-온 프로세스를 포함하는, 통합된 리소그래피 시스템.
  33. 제 19 항 내지 제 27 항 중 어느 한 항에 있어서,
    상기 복수의 반응 챔버들에서 수행된 상기 프로세스들은 습식 프로세스 및 건식 프로세스를 포함하는, 통합된 리소그래피 시스템.
  34. 제 19 항 내지 제 27 항 중 어느 한 항에 있어서,
    상기 클러스터는 복수의 PR 증착 챔버들을 포함하는, 통합된 리소그래피 시스템.
  35. 제 19 항 내지 제 27 항 중 어느 한 항에 있어서,
    상기 PAB 챔버 및 상기 PEB 챔버는 동일한 챔버인, 통합된 리소그래피 시스템.
  36. 통합된 리소그래피 시스템에 있어서,
    클러스터 내의 복수의 반응 챔버들로서,
    상기 복수의 반응 챔버들은,
    포토레지스트 (photoresist; PR) 증착 챔버;
    도포 후 소성 (Post-Application Bake; PAB) 챔버;
    노출 후 소성 (post-exposure bake; PEB) 챔버;
    현상 챔버; 및
    전처리 챔버를 포함하는, 상기 복수의 반응 챔버들; 및
    하나 이상의 프로세서들 및 하나 이상의 메모리 디바이스들을 포함하는 제어기로서,
    상기 하나 이상의 메모리 디바이스들은,
    상기 PR 증착 챔버 내에 기판을 수용하고;
    상기 PR 증착 챔버 내의 상기 기판의 표면 상에 PR을 증착하고;
    상기 PAB 챔버 내에 상기 PR을 갖는 상기 기판을 수용하고;
    상기 PR의 재료 특성들을 수정하도록 상기 PAB 챔버 내에서 상기 PR을 처리하고;
    상기 PR을 처리한 후, 상기 PEB 챔버 내에 상기 기판을 수용하고―상기 PR의 부분들은 패터닝된 PR을 생성하도록 방사선에 노출함으로써 화학적으로 변경됨―
    상기 패터닝된 PR의 재료 특성들을 수정하기 위해 상기 PEB 챔버 내에서 상기 패터닝된 PR을 처리하고; 그리고
    PR 마스크를 형성하기 위해 화학적 화합물에 대한 노출을 포함하는 건식 현상 (dry development) 프로세스에 의해 상기 패터닝된 PR의 노출된 부분 또는 노출되지 않은 부분을 제거함으로써 상기 현상 챔버에서 상기 패터닝된 PR을 건식 현상하도록, 상기 하나 이상의 프로세서들을 제어하기 위한 컴퓨터-실행 가능 인스트럭션들을 저장하는, 상기 제어기를 포함하고,
    상기 컴퓨터-실행 가능 인스트럭션들은 PR을 증착하기 위한 상기 컴퓨터-실행 가능 인스트럭션 전에,
    상기 기판에 대한 PR 접착을 개선하도록 상기 기판의 상기 표면 상에 보다 많은 화학적 작용기들을 유발하도록 건식 프로세스를 통해 상기 기판의 상기 표면을 처리하도록 상기 하나 이상의 프로세서들을 제어하기 위한 인스트럭션들을 더 포함하는, 통합된 리소그래피 시스템.
  37. 제 36 항에 있어서,
    상기 PR은 금속-함유 PR인, 통합된 리소그래피 시스템.
  38. 제 36 항에 있어서,
    상기 PR은 EUV PR인, 통합된 리소그래피 시스템.
  39. 제 36 항에 있어서,
    상기 컴퓨터 실행 가능 인스트럭션들은 상기 PAB 챔버 내에서 상기 기판의 베벨 에지 및/또는 배면으로부터 PR을 제거하기 위해 건식 세정 프로세스를 수행하도록 상기 하나 이상의 프로세서들을 제어하기 위한 인스트럭션들을 더 포함하는, 통합된 리소그래피 시스템.
  40. 제 36 항에 있어서,
    상기 복수의 반응 챔버들은 리소그래피 스캐너를 더 포함하고, 그리고 상기 컴퓨터-실행 가능 인스트럭션들은 상기 PEB 챔버 내에 상기 기판을 수용하기 위한 상기 컴퓨터-실행 가능 인스트럭션 전에,
    상기 리소그래피 스캐너에서 상기 기판을 수용하고; 그리고
    패터닝된 PR을 생성하도록 상기 PR의 부분들을 방사선에 노출시키도록 상기 하나 이상의 프로세서들을 제어하기 위한 인스트럭션들을 더 포함하는, 통합된 리소그래피 시스템.
  41. 제 36 항에 있어서,
    상기 복수의 반응 챔버들의 반응 챔버는 웨이퍼 세정 프로세스, 도포 후 소성 프로세스, 노출 후 소성 프로세스, 건식 현상 프로세스 또는 이들의 임의의 조합들을 수행하도록 구성되는, 통합된 리소그래피 시스템.
  42. 제 36 항에 있어서,
    상기 현상 챔버, 상기 PR 증착 챔버, 상기 PAB 챔버, 상기 PEB 챔버, 상기 전처리 챔버, 또는 이들의 임의의 조합들은 동일한 챔버인, 통합된 리소그래피 시스템.
  43. 제 36 항 내지 제 42 항 중 어느 한 항에 있어서,
    상기 복수의 반응 챔버들은 각각 대기압 미만이고, 그리고 상기 PR은 상기 건식 현상 프로세스 후까지 대기압 미만 하인, 통합된 리소그래피 시스템.
  44. 제 36 항 내지 제 42 항 중 어느 한 항에 있어서,
    상기 패터닝된 PR의 건식 현상은 100 Torr 내지 760 Torr의 압력에서 수행되는, 통합된 리소그래피 시스템.
  45. 제 36 항 내지 제 42 항 중 어느 한 항에 있어서,
    상기 기판의 주변 환경은 상기 패터닝된 PR을 건식 현상하기 전에 수분에 대한 상기 포토레지스트의 노출을 감소시키도록 제어되는, 통합된 리소그래피 시스템.
  46. 제 36 항 내지 제 42 항 중 어느 한 항에 있어서,
    상기 컴퓨터-실행 가능 인스트럭션들은 유기 금속 전구체의 증기 스트림을 대응-반응 물질 (counter-reactant) 의 증기 스트림과 혼합하는 것을 포함하는 건식 프로세스를 통해 상기 PR을 증착하기 위한 컴퓨터-실행 가능 인스트럭션들을 더 포함하는, 통합된 리소그래피 시스템.
  47. 제 36 항 내지 제 42 항 중 어느 한 항에 있어서,
    상기 PR의 증착은 습식 스핀-온 프로세스를 포함하는, 통합된 리소그래피 시스템.
  48. 제 36 항 내지 제 42 항 중 어느 한 항에 있어서,
    상기 복수의 반응 챔버들에서 수행된 상기 프로세스들은 습식 프로세스 및 건식 프로세스를 포함하는, 통합된 리소그래피 시스템.
  49. 제 36 항 내지 제 42 항 중 어느 한 항에 있어서,
    상기 클러스터는 복수의 PR 증착 챔버들을 포함하는, 통합된 리소그래피 시스템.
  50. 제 36 항 내지 제 42 항 중 어느 한 항에 있어서,
    상기 PAB 챔버 및 상기 PEB 챔버는 동일한 챔버인, 통합된 리소그래피 시스템.
KR1020237011840A 2020-07-07 2021-07-02 방사선 포토레지스트 패터닝을 패터닝하기 위한 통합된 건식 프로세스 Active KR102601038B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062705616P 2020-07-07 2020-07-07
US62/705,616 2020-07-07
PCT/US2021/040381 WO2022010809A1 (en) 2020-07-07 2021-07-02 Integrated dry processes for patterning radiation photoresist patterning
KR1020227026649A KR102805076B1 (ko) 2020-07-07 2021-07-02 방사선 포토레지스트 패터닝을 패터닝하기 위한 통합된 건식 프로세스

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020227026649A Division KR102805076B1 (ko) 2020-07-07 2021-07-02 방사선 포토레지스트 패터닝을 패터닝하기 위한 통합된 건식 프로세스

Publications (2)

Publication Number Publication Date
KR20230052991A KR20230052991A (ko) 2023-04-20
KR102601038B1 true KR102601038B1 (ko) 2023-11-09

Family

ID=79552053

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020257014662A Pending KR20250073490A (ko) 2020-07-07 2021-07-02 방사선 포토레지스트 패터닝을 패터닝하기 위한 통합된 건식 프로세스
KR1020237038357A Active KR102781895B1 (ko) 2020-07-07 2021-07-02 방사선 포토레지스트 패터닝을 패터닝하기 위한 통합된 건식 프로세스
KR1020227026649A Active KR102805076B1 (ko) 2020-07-07 2021-07-02 방사선 포토레지스트 패터닝을 패터닝하기 위한 통합된 건식 프로세스
KR1020237011840A Active KR102601038B1 (ko) 2020-07-07 2021-07-02 방사선 포토레지스트 패터닝을 패터닝하기 위한 통합된 건식 프로세스

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020257014662A Pending KR20250073490A (ko) 2020-07-07 2021-07-02 방사선 포토레지스트 패터닝을 패터닝하기 위한 통합된 건식 프로세스
KR1020237038357A Active KR102781895B1 (ko) 2020-07-07 2021-07-02 방사선 포토레지스트 패터닝을 패터닝하기 위한 통합된 건식 프로세스
KR1020227026649A Active KR102805076B1 (ko) 2020-07-07 2021-07-02 방사선 포토레지스트 패터닝을 패터닝하기 위한 통합된 건식 프로세스

Country Status (7)

Country Link
US (4) US20230045336A1 (ko)
EP (2) EP4235757A3 (ko)
JP (4) JP7382512B2 (ko)
KR (4) KR20250073490A (ko)
CN (2) CN116626993A (ko)
TW (3) TWI845848B (ko)
WO (1) WO2022010809A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10796912B2 (en) 2017-05-16 2020-10-06 Lam Research Corporation Eliminating yield impact of stochastics in lithography
KR102678588B1 (ko) 2018-11-14 2024-06-27 램 리써치 코포레이션 차세대 리소그래피에서 유용한 하드 마스크들을 제조하기 위한 방법들
KR102731166B1 (ko) 2018-12-20 2024-11-18 램 리써치 코포레이션 레지스트들의 건식 현상 (dry development)
US12125711B2 (en) 2019-03-18 2024-10-22 Lam Research Corporation Reducing roughness of extreme ultraviolet lithography resists
US12062538B2 (en) 2019-04-30 2024-08-13 Lam Research Corporation Atomic layer etch and selective deposition process for extreme ultraviolet lithography resist improvement
TWI837391B (zh) 2019-06-26 2024-04-01 美商蘭姆研究公司 利用鹵化物化學品的光阻顯影
KR102431292B1 (ko) 2020-01-15 2022-08-09 램 리써치 코포레이션 포토레지스트 부착 및 선량 감소를 위한 하부층
KR20220148249A (ko) 2020-02-28 2022-11-04 램 리써치 코포레이션 EUV 패터닝의 결함 감소를 위한 다층 하드마스크 (multi-layer hardmask)
JP7382512B2 (ja) 2020-07-07 2023-11-16 ラム リサーチ コーポレーション 照射フォトレジストパターニングのための統合乾式プロセス
CN115598943A (zh) 2020-11-13 2023-01-13 朗姆研究公司（Us） 用于干法去除光致抗蚀剂的处理工具
KR102725782B1 (ko) 2022-07-01 2024-11-05 램 리써치 코포레이션 에칭 정지 억제 (etch stop deterrence) 를 위한 금속 옥사이드 기반 포토레지스트의 순환적 현상
KR20250077522A (ko) * 2022-09-27 2025-05-30 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 시스템
KR20240045602A (ko) 2022-09-30 2024-04-08 삼성전자주식회사 기판 처리 시스템 및 이를 이용한 기판 처리 방법
WO2024157943A1 (ja) * 2023-01-27 2024-08-02 東京エレクトロン株式会社 基板処理方法及び基板処理システム
KR20250006116A (ko) 2023-03-17 2025-01-10 램 리써치 코포레이션 단일 프로세스 챔버에서의 euv 패터닝을 위한 건식 현상 및 에칭 프로세스의 통합
US20250069926A1 (en) * 2023-08-22 2025-02-27 Applied Materials, Inc. Integrated substrate processing system with advanced substrate handling robot
KR102849453B1 (ko) * 2023-12-08 2025-08-22 한양대학교 산학협력단 통합 처리 장치
WO2025177886A1 (ja) * 2024-02-22 2025-08-28 東京エレクトロン株式会社 現像方法及び現像装置
WO2025184344A1 (en) * 2024-02-28 2025-09-04 Inpria Corporation Controlled environment processing, rest steps, and baking processes for metal oxide-based resist patterning
WO2025265089A1 (en) * 2024-06-21 2025-12-26 Lam Research Corporation Reactive ion beam etch to reduce line-space pattern line width roughness and photoresist loss
CN120112145A (zh) * 2025-05-08 2025-06-06 合肥维信诺科技有限公司 显示面板的制备方法和显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101426105B1 (ko) 2006-08-25 2014-08-05 램 리써치 코포레이션 베벨 식각 처리 동안 로우-ｋ 손상 방지
WO2020132281A1 (en) 2018-12-20 2020-06-25 Lam Research Corporation Dry development of resists

Family Cites Families (529)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3576755A (en) 1964-09-24 1971-04-27 American Cyanamid Co Photochromism in plastic film containing inorganic materials
US3442648A (en) 1965-06-16 1969-05-06 American Cyanamid Co Photographic dodging method
US3513010A (en) 1966-07-11 1970-05-19 Kalvar Corp Conversion foil
US3529963A (en) 1966-08-23 1970-09-22 Du Pont Image-yielding elements and processes
US3720515A (en) 1971-10-20 1973-03-13 Trw Inc Microelectronic circuit production
JPS5119974A (en) 1974-08-12 1976-02-17 Fujitsu Ltd Kibanjoheno pataanno sentakukeiseiho
US4341592A (en) 1975-08-04 1982-07-27 Texas Instruments Incorporated Method for removing photoresist layer from substrate by ozone treatment
US4061829A (en) 1976-04-26 1977-12-06 Bell Telephone Laboratories, Incorporated Negative resist for X-ray and electron beam lithography and method of using same
US4292384A (en) 1977-09-30 1981-09-29 Horizons Research Incorporated Gaseous plasma developing and etching process employing low voltage DC generation
US4241165A (en) 1978-09-05 1980-12-23 Motorola, Inc. Plasma development process for photoresist
US4328298A (en) 1979-06-27 1982-05-04 The Perkin-Elmer Corporation Process for manufacturing lithography masks
US4396704A (en) 1981-04-22 1983-08-02 Bell Telephone Laboratories, Incorporated Solid state devices produced by organometallic plasma developed resists
JPS58108744A (ja) 1981-12-23 1983-06-28 Mitsubishi Electric Corp 集積回路の製造方法
JPS6074626A (ja) 1983-09-30 1985-04-26 Fujitsu Ltd ウエハー処理方法及び装置
JPS60115222A (ja) 1983-11-28 1985-06-21 Tokyo Ohka Kogyo Co Ltd 微細パタ−ン形成方法
JPS6112653U (ja) 1984-06-25 1986-01-24 日本電気株式会社 バキユ−ムチヤツク
JPS61234035A (ja) 1985-03-29 1986-10-18 Fujitsu Ltd 遠紫外線照射ドライ現像方法
JPS62160981A (ja) 1986-01-08 1987-07-16 Mitsubishi Heavy Ind Ltd 石油タンカ−の改造法
JPS6347364A (ja) 1986-08-15 1988-02-29 Nippon Telegr & Teleph Corp <Ntt> 化学的気相成長法およびその装置
GB2195663B (en) 1986-08-15 1990-08-22 Nippon Telegraph & Telephone Chemical vapour deposition method and apparatus therefor
JPH0778629B2 (ja) 1986-12-19 1995-08-23 ミノルタ株式会社 ポジ型レジスト膜及びそのレジストパターンの形成方法
US5079600A (en) 1987-03-06 1992-01-07 Schnur Joel M High resolution patterning on solid substrates
US5077085A (en) 1987-03-06 1991-12-31 Schnur Joel M High resolution metal patterning of ultra-thin films on solid substrates
US4935312A (en) 1987-06-25 1990-06-19 Nippon Mining Co., Ltd. Film carrier having tin and indium plated layers
US4824763A (en) 1987-07-30 1989-04-25 Ekc Technology, Inc. Triamine positive photoresist stripping composition and prebaking process
US4814243A (en) 1987-09-08 1989-03-21 American Telephone And Telegraph Company Thermal processing of photoresist materials
US4834834A (en) 1987-11-20 1989-05-30 Massachusetts Institute Of Technology Laser photochemical etching using surface halogenation
US4845053A (en) 1988-01-25 1989-07-04 John Zajac Flame ashing process for stripping photoresist
KR920004176B1 (ko) 1988-03-16 1992-05-30 후지쓰 가부시끼가이샤 레지스트 패턴 형성 공정
US4940854A (en) 1988-07-13 1990-07-10 Minnesota Mining And Manufacturing Company Organic thin film controlled molecular epitaxy
US5094936A (en) 1988-09-16 1992-03-10 Texas Instruments Incorporated High pressure photoresist silylation process and apparatus
EP0465064B1 (en) 1990-06-29 1998-12-09 Fujitsu Limited Process for forming patterns
JPH04226462A (ja) 1990-06-29 1992-08-17 Fujitsu Ltd レジスト材料およびそれを用いるレジストパターンの形成方法
US5240554A (en) 1991-01-22 1993-08-31 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5206706A (en) 1991-07-01 1993-04-27 Bell Communications Research, Inc. Alignment of an ellipsometer or other optical instrument using a diffraction grating
US5322765A (en) 1991-11-22 1994-06-21 International Business Machines Corporation Dry developable photoresist compositions and method for use thereof
US6013418A (en) 1992-04-29 2000-01-11 Lucent Technologies Inc. Method for developing images in energy sensitive materials
GEP20002074B (en) 1992-05-19 2000-05-10 Westaim Tech Inc Ca Modified Material and Method for its Production
JPH0637050A (ja) 1992-07-14 1994-02-10 Oki Electric Ind Co Ltd 半導体ウエハのドライエッチング装置
JP2601112B2 (ja) 1992-11-30 1997-04-16 日本電気株式会社 半導体装置の製造方法
JPH06232041A (ja) 1993-02-05 1994-08-19 Hitachi Ltd パターン形成方法
KR960010727B1 (ko) 1993-06-03 1996-08-07 현대전자산업 주식회사 반도체 제조용 포토레지스트 제거방법
EP0635884A1 (de) 1993-07-13 1995-01-25 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Grabens in einem Substrat und dessen Verwendung in der Smart-Power-Technologie
JP3654597B2 (ja) 1993-07-15 2005-06-02 株式会社ルネサステクノロジ 製造システムおよび製造方法
JPH07254556A (ja) * 1993-09-03 1995-10-03 Hitachi Ltd パターン形成方法および形成装置
JPH07106224A (ja) * 1993-10-01 1995-04-21 Hitachi Ltd パターン形成方法
JPH07161607A (ja) 1993-12-03 1995-06-23 Hitachi Ltd パターン形成方法及びパターン形成装置
JP3309095B2 (ja) 1994-08-30 2002-07-29 株式会社日立製作所 ドライ現像方法及び半導体装置の製造方法
US5534312A (en) 1994-11-14 1996-07-09 Simon Fraser University Method for directly depositing metal containing patterned films
JPH08213304A (ja) 1995-02-06 1996-08-20 Toshiba Corp レジストパタ−ンの形成方法
JP3258199B2 (ja) 1995-05-24 2002-02-18 沖電気工業株式会社 半導体装置のパターン形成方法
JPH08339950A (ja) 1995-06-09 1996-12-24 Sony Corp フォトレジストパターン形成方法及びフォトレジスト処理装置
US6007963A (en) 1995-09-21 1999-12-28 Sandia Corporation Method for extreme ultraviolet lithography
US20020031920A1 (en) 1996-01-16 2002-03-14 Lyding Joseph W. Deuterium treatment of semiconductor devices
US5925494A (en) * 1996-02-16 1999-07-20 Massachusetts Institute Of Technology Vapor deposition of polymer films for photolithography
US5761023A (en) 1996-04-25 1998-06-02 Applied Materials, Inc. Substrate support with pressure zones having reduced contact area and temperature feedback
US6313035B1 (en) 1996-05-31 2001-11-06 Micron Technology, Inc. Chemical vapor deposition using organometallic precursors
JPH1041206A (ja) 1996-07-19 1998-02-13 Toshiba Corp 半導体処理装置および処理方法
US5914278A (en) 1997-01-23 1999-06-22 Gasonics International Backside etch process chamber and method
JPH10209133A (ja) 1997-01-28 1998-08-07 Toshiba Corp プラズマ灰化装置およびプラズマ灰化方法
US6261938B1 (en) 1997-02-12 2001-07-17 Quantiscript, Inc. Fabrication of sub-micron etch-resistant metal/semiconductor structures using resistless electron beam lithography
US6149828A (en) 1997-05-05 2000-11-21 Micron Technology, Inc. Supercritical etching compositions and method of using same
JP3411559B2 (ja) 1997-07-28 2003-06-03 マサチューセッツ・インスティチュート・オブ・テクノロジー シリコーン膜の熱分解化学蒸着法
US6057587A (en) 1997-08-28 2000-05-02 Vlsi Technology, Inc. Semiconductor device with anti-reflective structure
KR100265766B1 (ko) * 1997-09-04 2000-09-15 윤종용 반도체장치 제조용 웨이퍼의 리워크방법 및 반도체장치의 제조방법
US6290779B1 (en) 1998-06-12 2001-09-18 Tokyo Electron Limited Systems and methods for dry cleaning process chambers
US6348239B1 (en) 2000-04-28 2002-02-19 Simon Fraser University Method for depositing metal and metal oxide films and patterned films
US6179922B1 (en) * 1998-07-10 2001-01-30 Ball Semiconductor, Inc. CVD photo resist deposition
WO2000015868A1 (en) 1998-09-16 2000-03-23 Torrex Equipment Corporation High rate silicon deposition method at low pressures
US6165808A (en) 1998-10-06 2000-12-26 Micron Technology, Inc. Low temperature process for sharpening tapered silicon structures
JP2000305273A (ja) 1998-11-19 2000-11-02 Applied Materials Inc 遠紫外線ドライフォトリソグラフィー
EP1033744A3 (en) 1999-02-26 2009-07-15 Applied Materials, Inc. Improved dry photolithography process for deep ultraviolet exposure
KR100520670B1 (ko) 1999-05-06 2005-10-10 주식회사 하이닉스반도체 포토레지스트 패턴의 형성방법
JP4519280B2 (ja) 1999-06-11 2010-08-04 東京エレクトロン株式会社 処理室をドライクリーニングするための装置及び方法
JP2000356857A (ja) 1999-06-15 2000-12-26 Toshiba Electronic Engineering Corp パターン形成装置
US6582891B1 (en) 1999-12-02 2003-06-24 Axcelis Technologies, Inc. Process for reducing edge roughness in patterned photoresist
US6432255B1 (en) 2000-01-31 2002-08-13 Applied Materials, Inc. Method and apparatus for enhancing chamber cleaning
WO2001059825A1 (en) 2000-02-08 2001-08-16 Matrix Integrated Systems, Inc. Method for removing photoresist and residues from semiconductor device surfaces
US6573030B1 (en) 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
US20060001064A1 (en) 2000-04-28 2006-01-05 Hill Ross H Methods for the lithographic deposition of ferroelectric materials
US20040191423A1 (en) 2000-04-28 2004-09-30 Ruan Hai Xiong Methods for the deposition of silver and silver oxide films and patterned films
KR100406174B1 (ko) 2000-06-15 2003-11-19 주식회사 하이닉스반도체 화학적 강화 화학 기상 증착 장비에 사용되는 샤워 헤드
WO2002020864A2 (en) 2000-06-16 2002-03-14 Applied Materials, Inc. System and method for depositing high dielectric constant materials and compatible conductive materials
KR100620651B1 (ko) 2000-06-22 2006-09-13 주식회사 하이닉스반도체 반도체 소자의 미세패턴 제조방법
JP2002015971A (ja) 2000-06-27 2002-01-18 Matsushita Electric Ind Co Ltd パターン形成方法及び半導体装置の製造装置
KR100398312B1 (ko) 2000-06-30 2003-09-19 한국과학기술원 유기금속을 함유하고 있는 노르보넨 단량체, 이들의고분자 중합체를 함유하는 포토레지스트, 및 그제조방법과, 포토레지스트 패턴 형성방법
JP2002134402A (ja) 2000-08-15 2002-05-10 Tokyo Electron Ltd 基板処理方法及び基板処理装置
US6645677B1 (en) 2000-09-18 2003-11-11 Micronic Laser Systems Ab Dual layer reticle blank and manufacturing process
JP2002100558A (ja) 2000-09-26 2002-04-05 Nikon Corp 厚膜レジスト塗布方法
JP2002118096A (ja) 2000-10-06 2002-04-19 Sony Corp アッシング装置
US6368924B1 (en) 2000-10-31 2002-04-09 Motorola, Inc. Amorphous carbon layer for improved adhesion of photoresist and method of fabrication
JP2005123651A (ja) 2000-12-26 2005-05-12 Toshiba Corp レジスト膜の処理装置、およびレジストパターン形成方法
JP4631011B2 (ja) 2000-12-28 2011-02-16 日産化学工業株式会社 導電性酸化スズ膜のパターニング方法
US6596641B2 (en) 2001-03-01 2003-07-22 Micron Technology, Inc. Chemical vapor deposition methods
US6797439B1 (en) 2001-03-30 2004-09-28 Schott Lithotec Ag Photomask with back-side anti-reflective layer and method of manufacture
US6686132B2 (en) 2001-04-20 2004-02-03 The Regents Of The University Of California Method and apparatus for enhancing resist sensitivity and resolution by application of an alternating electric field during post-exposure bake
US6933673B2 (en) 2001-04-27 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Luminescent device and process of manufacturing the same
US20020185067A1 (en) 2001-06-07 2002-12-12 International Business Machines Corporation Apparatus and method for in-situ cleaning of a throttle valve in a CVD system
TW588403B (en) * 2001-06-25 2004-05-21 Tokyo Electron Ltd Substrate treating device and substrate treating method
US6926957B2 (en) 2001-06-29 2005-08-09 3M Innovative Properties Company Water-based ink-receptive coating
US6448097B1 (en) 2001-07-23 2002-09-10 Advanced Micro Devices Inc. Measure fluorescence from chemical released during trim etch
DE10138105A1 (de) 2001-08-03 2003-02-27 Infineon Technologies Ag Fotolack und Verfahren zum Strukturieren eines solchen Fotolacks
JP2003213001A (ja) 2001-11-13 2003-07-30 Sekisui Chem Co Ltd 光反応性組成物
KR100443509B1 (ko) 2001-12-21 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US7067235B2 (en) 2002-01-15 2006-06-27 Ming Huan Tsai Bi-layer photoresist dry development and reactive ion etch method
US6780787B2 (en) 2002-03-21 2004-08-24 Lam Research Corporation Low contamination components for semiconductor processing apparatus and methods for making components
JP2003280155A (ja) 2002-03-22 2003-10-02 Fuji Photo Film Co Ltd 自動現像装置
US6843858B2 (en) 2002-04-02 2005-01-18 Applied Materials, Inc. Method of cleaning a semiconductor processing chamber
JP3806702B2 (ja) 2002-04-11 2006-08-09 Ｈｏｙａ株式会社 反射型マスクブランクス及び反射型マスク及びそれらの製造方法並びに半導体の製造方法
WO2003085709A1 (fr) 2002-04-11 2003-10-16 Hoya Corporation Ebauche de masque de type reflechissant et masque de type reflechissant et leurs procedes de production
US7169440B2 (en) 2002-04-16 2007-01-30 Tokyo Electron Limited Method for removing photoresist and etch residues
DE10219173A1 (de) 2002-04-30 2003-11-20 Philips Intellectual Property Verfahren zur Erzeugung von Extrem-Ultraviolett-Strahlung
US7734439B2 (en) 2002-06-24 2010-06-08 Mattson Technology, Inc. System and process for calibrating pyrometers in thermal processing chambers
US6841943B2 (en) 2002-06-27 2005-01-11 Lam Research Corp. Plasma processor with electrode simultaneously responsive to plural frequencies
WO2004007797A1 (ja) 2002-07-10 2004-01-22 Tokyo Electron Limited 成膜装置
US20050142885A1 (en) 2002-08-30 2005-06-30 Tokyo Electron Limited Method of etching and etching apparatus
JP2006504136A (ja) 2002-10-21 2006-02-02 ナノインク インコーポレーティッド ナノメートル・スケール設計構造、その製造方法および装置、マスク修復、強化、および製造への適用
US6624127B1 (en) 2002-11-15 2003-09-23 Intel Corporation Highly polar cleans for removal of residues from semiconductor structures
TW200410337A (en) 2002-12-02 2004-06-16 Au Optronics Corp Dry cleaning method for plasma reaction chamber
JP4153783B2 (ja) 2002-12-09 2008-09-24 株式会社東芝 Ｘ線平面検出器
US6911067B2 (en) 2003-01-10 2005-06-28 Blue29, Llc Solution composition and method for electroless deposition of coatings free of alkali metals
JP4325301B2 (ja) 2003-01-31 2009-09-02 東京エレクトロン株式会社 載置台、処理装置及び処理方法
JP2004247678A (ja) 2003-02-17 2004-09-02 Fujitsu Ltd 半導体装置の製造方法、及び半導体製造装置のクリーニング方法
JP2004259786A (ja) 2003-02-24 2004-09-16 Canon Inc 露光装置
US6902605B2 (en) 2003-03-06 2005-06-07 Blue29, Llc Activation-free electroless solution for deposition of cobalt and method for deposition of cobalt capping/passivation layer on copper
US7029832B2 (en) 2003-03-11 2006-04-18 Samsung Electronics Co., Ltd. Immersion lithography methods using carbon dioxide
KR100989107B1 (ko) 2003-03-31 2010-10-25 인터내셔널 비지니스 머신즈 코포레이션 다층 포토레지스트 건식 현상을 위한 방법 및 장치
US20040203256A1 (en) 2003-04-08 2004-10-14 Seagate Technology Llc Irradiation-assisted immobilization and patterning of nanostructured materials on substrates for device fabrication
US6794288B1 (en) 2003-05-05 2004-09-21 Blue29 Corporation Method for electroless deposition of phosphorus-containing metal films onto copper with palladium-free activation
KR20060055547A (ko) 2003-09-24 2006-05-23 히다치 가세고교 가부시끼가이샤 감광성 엘리먼트, 레지스트 패턴의 형성방법 및 프린트배선판의 제조방법
US7307695B2 (en) 2003-10-10 2007-12-11 Asml Netherlands B.V. Method and device for alignment of a substrate
GB0323805D0 (en) 2003-10-10 2003-11-12 Univ Southampton Synthesis of germanium sulphide and related compounds
US7126128B2 (en) 2004-02-13 2006-10-24 Kabushiki Kaisha Toshiba Flat panel x-ray detector
JP4459666B2 (ja) 2004-03-12 2010-04-28 株式会社半導体エネルギー研究所 除去装置
WO2006026765A2 (en) 2004-09-01 2006-03-09 Axcelis Technologies, Inc. Plasma ashing process for increasing photoresist removal rate and plasma apparatus wuth cooling means
JP2006253282A (ja) 2005-03-09 2006-09-21 Ebara Corp 金属膜のパターン形成方法
US20060068173A1 (en) 2004-09-30 2006-03-30 Ebara Corporation Methods for forming and patterning of metallic films
US7112489B1 (en) 2004-12-03 2006-09-26 Advanced Micro Devices, Inc. Negative resist or dry develop process for forming middle of line implant layer
US20060128127A1 (en) 2004-12-13 2006-06-15 Jung-Hun Seo Method of depositing a metal compound layer and apparatus for depositing a metal compound layer
US7885387B2 (en) 2004-12-17 2011-02-08 Osaka University Extreme ultraviolet light and X-ray source target and manufacturing method thereof
KR100601979B1 (ko) 2004-12-30 2006-07-18 삼성전자주식회사 반도체 웨이퍼의 베이킹 장치
KR100607201B1 (ko) 2005-01-04 2006-08-01 삼성전자주식회사 극자외선 리소그래피 공정에서 웨이퍼 상의 임계 치수편차를 보정하는 방법
US7381633B2 (en) 2005-01-27 2008-06-03 Hewlett-Packard Development Company, L.P. Method of making a patterned metal oxide film
US7365026B2 (en) 2005-02-01 2008-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. CxHy sacrificial layer for cu/low-k interconnects
US7868304B2 (en) 2005-02-07 2011-01-11 Asml Netherlands B.V. Method for removal of deposition on an optical element, lithographic apparatus, device manufacturing method, and device manufactured thereby
US7608367B1 (en) 2005-04-22 2009-10-27 Sandia Corporation Vitreous carbon mask substrate for X-ray lithography
KR100575847B1 (ko) 2005-04-29 2006-05-03 이앙구 반도체 및 평판디스플레이 설비의 부산물 포집방법
TWI338171B (en) 2005-05-02 2011-03-01 Au Optronics Corp Display device and wiring structure and method for forming the same
JP2006310681A (ja) 2005-05-02 2006-11-09 Dainippon Screen Mfg Co Ltd 基板処理方法および装置
KR100705416B1 (ko) 2005-06-15 2007-04-10 삼성전자주식회사 포토레지스트 제거용 조성물, 이의 제조방법, 이를 이용한포토레지스트의 제거 방법 및 반도체 장치의 제조 방법
US7691559B2 (en) * 2005-06-30 2010-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Immersion lithography edge bead removal
JP4530933B2 (ja) 2005-07-21 2010-08-25 大日本スクリーン製造株式会社 基板熱処理装置
US7517640B2 (en) 2005-08-11 2009-04-14 Texas Instruments Incorporated Method for removing photoresist using a thermal bake in the presence of hydrogen and a semiconductor device manufactured using the same
US7482280B2 (en) 2005-08-15 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a lithography pattern
JP4530980B2 (ja) 2005-08-26 2010-08-25 東京応化工業株式会社 膜形成用材料およびパターン形成方法
US7909960B2 (en) 2005-09-27 2011-03-22 Lam Research Corporation Apparatus and methods to remove films on bevel edge and backside of wafer
JP2007114255A (ja) 2005-10-18 2007-05-10 Toray Ind Inc 感光性樹脂印刷版原版およびその製造方法
US8664124B2 (en) 2005-10-31 2014-03-04 Novellus Systems, Inc. Method for etching organic hardmasks
JP5055743B2 (ja) 2005-11-04 2012-10-24 セントラル硝子株式会社 含フッ素高分子コーティング用組成物、該コーティング用組成物を用いた含フッ素高分子膜の形成方法、ならびにフォトレジストまたはリソグラフィーパターンの形成方法。
KR100975268B1 (ko) 2005-11-18 2010-08-11 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
US20070117040A1 (en) 2005-11-21 2007-05-24 International Business Machines Corporation Water castable-water strippable top coats for 193 nm immersion lithography
US20110198756A1 (en) 2005-11-28 2011-08-18 Thenappan Ue Organometallic Precursors and Related Intermediates for Deposition Processes, Their Production and Methods of Use
JP2007207530A (ja) 2006-01-31 2007-08-16 Toshiba Corp 異方性導電膜及びこれを用いたｘ線平面検出器、赤外線平面検出器及び表示装置
US7662718B2 (en) 2006-03-09 2010-02-16 Micron Technology, Inc. Trim process for critical dimension control for integrated circuits
US7682659B1 (en) 2006-04-10 2010-03-23 The Regents Of The University Of California Fabrication of suspended carbon micro and nanoscale structures
JP4913863B2 (ja) 2006-04-20 2012-04-11 デラウェア キャピタル フォーメーション インク 過酷な環境用の被膜およびそれを用いたセンサ
KR100721206B1 (ko) 2006-05-04 2007-05-23 주식회사 하이닉스반도체 반도체소자의 스토리지노드 컨택 형성방법
US7605063B2 (en) 2006-05-10 2009-10-20 Lam Research Corporation Photoresist stripping chamber and methods of etching photoresist on substrates
US20070287073A1 (en) 2006-06-07 2007-12-13 Francis Goodwin Lithography systems and methods
JP2008010353A (ja) 2006-06-30 2008-01-17 Seiko Epson Corp マスクの製造方法、配線パターンの製造方法、及びプラズマディスプレイの製造方法
EP2047332A4 (en) 2006-07-10 2009-11-18 Pixelligent Technologies Llc RESISTANCE TO PHOTOLITHOGRAPHY
JP4781192B2 (ja) * 2006-07-31 2011-09-28 大日本スクリーン製造株式会社 ロードロック装置、それを備えた基板処理装置および基板処理システム
US7534627B2 (en) 2006-08-07 2009-05-19 Sokudo Co., Ltd. Methods and systems for controlling critical dimensions in track lithography tools
US7771895B2 (en) 2006-09-15 2010-08-10 Applied Materials, Inc. Method of etching extreme ultraviolet light (EUV) photomasks
JP2008091215A (ja) 2006-10-02 2008-04-17 Nitto Kasei Co Ltd 酸化錫膜形成剤、該酸化錫膜形成剤を用いる酸化錫膜形成方法、及び該形成方法により形成される酸化錫膜
FR2908137A1 (fr) 2006-11-02 2008-05-09 Lapeyre Sa Procede de depot de couche mince et produit obtenu
JP4428717B2 (ja) * 2006-11-14 2010-03-10 東京エレクトロン株式会社 基板処理方法及び基板処理システム
JP5132920B2 (ja) 2006-11-22 2013-01-30 東京エレクトロン株式会社 塗布・現像装置および基板搬送方法、ならびにコンピュータプログラム
TWI441239B (zh) * 2006-12-12 2014-06-11 Ａｓｍｌ荷蘭公司 製造微影元件的方法、微影單元及電腦程式產品
WO2008088076A1 (ja) 2007-01-17 2008-07-24 Sony Corporation 現像液、および微細加工体の製造方法
TWI381468B (zh) 2007-03-30 2013-01-01 東京威力科創股份有限公司 線上微影及蝕刻系統
KR101392291B1 (ko) 2007-04-13 2014-05-07 주식회사 동진쎄미켐 포토레지스트 조성물 및 이를 이용한 박막트랜지스터기판의 제조방법
US8105660B2 (en) 2007-06-28 2012-01-31 Andrew W Tudhope Method for producing diamond-like carbon coatings using PECVD and diamondoid precursors on internal surfaces of a hollow component
US8664513B2 (en) 2007-10-12 2014-03-04 OmniPV, Inc. Solar modules with enhanced efficiencies via use of spectral concentrators
US7976631B2 (en) 2007-10-16 2011-07-12 Applied Materials, Inc. Multi-gas straight channel showerhead
KR100921932B1 (ko) 2007-10-25 2009-10-15 포항공과대학교 산학협력단 다원자분자를 이용한 패터닝방법
SG153748A1 (en) 2007-12-17 2009-07-29 Asml Holding Nv Lithographic method and apparatus
WO2009080610A1 (en) 2007-12-20 2009-07-02 Nv Bekaert Sa A substrate coated with amorphous hydrogenated carbon
US8236476B2 (en) 2008-01-08 2012-08-07 International Business Machines Corporation Multiple exposure photolithography methods and photoresist compositions
US20090197086A1 (en) 2008-02-04 2009-08-06 Sudha Rathi Elimination of photoresist material collapse and poisoning in 45-nm feature size using dry or immersion lithography
JP5759177B2 (ja) 2008-02-08 2015-08-05 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ プラズマ処理装置、半導体基板を処理する方法、および軸直角変位ベローズユニット
JP4978501B2 (ja) 2008-02-14 2012-07-18 日本電気株式会社 熱型赤外線検出器及びその製造方法
US8153348B2 (en) 2008-02-20 2012-04-10 Applied Materials, Inc. Process sequence for formation of patterned hard mask film (RFP) without need for photoresist or dry etch
JP5017147B2 (ja) 2008-03-06 2012-09-05 東京エレクトロン株式会社 基板の処理方法、プログラム及びコンピュータ記憶媒体及び基板処理システム
US7985513B2 (en) 2008-03-18 2011-07-26 Advanced Micro Devices, Inc. Fluorine-passivated reticles for use in lithography and methods for fabricating the same
US7967995B2 (en) 2008-03-31 2011-06-28 Tokyo Electron Limited Multi-layer/multi-input/multi-output (MLMIMO) models and method for using
US20090286402A1 (en) 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
US20090286397A1 (en) 2008-05-15 2009-11-19 Lam Research Corporation Selective inductive double patterning
JP2009294439A (ja) 2008-06-05 2009-12-17 Toshiba Corp レジストパターン形成方法
JP5171422B2 (ja) 2008-06-19 2013-03-27 ルネサスエレクトロニクス株式会社 感光性組成物、これを用いたパターン形成方法、半導体素子の製造方法
JP2010034491A (ja) 2008-06-25 2010-02-12 Tokyo Electron Ltd アニール装置
US20090321707A1 (en) 2008-06-25 2009-12-31 Matthew Metz Intersubstrate-dielectric nanolaminate layer for improved temperature stability of gate dielectric films
US20090325387A1 (en) 2008-06-26 2009-12-31 Applied Materials, Inc. Methods and apparatus for in-situ chamber dry clean during photomask plasma etching
JP5391594B2 (ja) 2008-07-02 2014-01-15 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4966922B2 (ja) 2008-07-07 2012-07-04 東京エレクトロン株式会社 レジスト処理装置、レジスト塗布現像装置、およびレジスト処理方法
KR20110050427A (ko) 2008-07-14 2011-05-13 아사히 가라스 가부시키가이샤 Ｅｕｖ 리소그래피용 반사형 마스크 블랭크 및 ｅｕｖ 리소그래피용 반사형 마스크
US20100022078A1 (en) 2008-07-24 2010-01-28 Joerg Rockenberger Aluminum Inks and Methods of Making the Same, Methods for Depositing Aluminum Inks, and Films Formed by Printing and/or Depositing an Aluminum Ink
KR101482944B1 (ko) 2008-08-04 2015-01-16 한국과학기술원 산화티타늄을 활성층으로 갖는 박막 트랜지스터의 제조방법 및 이에 의해 제조된 박막 트랜지스터
US8435723B2 (en) 2008-09-11 2013-05-07 Nikon Corporation Pattern forming method and device production method
US9257142B2 (en) 2008-10-14 2016-02-09 Asahi Kasei E-Materials Corporation Heat-reactive resist material, layered product for thermal lithography using the material, and method of manufacturing a mold using the material and layered product
US8105954B2 (en) * 2008-10-20 2012-01-31 aiwan Semiconductor Manufacturing Company, Ltd. System and method of vapor deposition
JP5225815B2 (ja) 2008-11-19 2013-07-03 東京エレクトロン株式会社 インターフェイス装置、基板を搬送する方法及びコンピュータ可読記憶媒体
US7977235B2 (en) 2009-02-02 2011-07-12 Tokyo Electron Limited Method for manufacturing a semiconductor device with metal-containing cap layers
JP4880004B2 (ja) 2009-02-06 2012-02-22 東京エレクトロン株式会社 基板処理システム
JP2010239087A (ja) 2009-03-31 2010-10-21 Tokyo Electron Ltd 基板支持装置及び基板支持方法
JP5193121B2 (ja) 2009-04-17 2013-05-08 東京エレクトロン株式会社 レジスト塗布現像方法
US8114306B2 (en) 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
US20100304027A1 (en) 2009-05-27 2010-12-02 Applied Materials, Inc. Substrate processing system and methods thereof
US20100310790A1 (en) 2009-06-09 2010-12-09 Nanya Technology Corporation Method of forming carbon-containing layer
TW201131005A (en) 2009-09-29 2011-09-16 Tokyo Electron Ltd Process for production of ni film
TWI446450B (zh) 2009-11-17 2014-07-21 Ｏｃ歐瑞康巴爾斯公司 用於處理基材的裝置與方法
TWI494682B (zh) 2009-11-18 2015-08-01 Ｈｏｙａ股份有限公司 基板之再生方法、光罩基底之製造方法、附多層反射膜基板之製造方法及反射型光罩基底之製造方法
US8247332B2 (en) 2009-12-04 2012-08-21 Novellus Systems, Inc. Hardmask materials
KR101810702B1 (ko) 2009-12-28 2017-12-19 아사히 가라스 가부시키가이샤 감광성 조성물, 격벽, 컬러 필터 및 유기 ｅｌ 소자
US20110177694A1 (en) 2010-01-15 2011-07-21 Tokyo Electron Limited Switchable Neutral Beam Source
JP5068831B2 (ja) 2010-02-05 2012-11-07 信越化学工業株式会社 レジスト下層膜材料、レジスト下層膜形成方法、パターン形成方法
JP5003773B2 (ja) 2010-02-15 2012-08-15 東京エレクトロン株式会社 現像装置、現像方法及び記憶媒体
JP5544914B2 (ja) 2010-02-15 2014-07-09 大日本印刷株式会社 反射型マスクの製造方法
JP5495847B2 (ja) 2010-02-24 2014-05-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および基板処理方法
US8178439B2 (en) 2010-03-30 2012-05-15 Tokyo Electron Limited Surface cleaning and selective deposition of metal-containing cap layers for semiconductor devices
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
CN102939641A (zh) 2010-04-30 2013-02-20 应用材料公司 改良堆迭缺陷率的非晶碳沉积方法
US8475674B2 (en) 2010-04-30 2013-07-02 Applied Materials, Inc. High-temperature selective dry etch having reduced post-etch solid residue
JP5392190B2 (ja) * 2010-06-01 2014-01-22 東京エレクトロン株式会社 基板処理システム及び基板処理方法
US9176377B2 (en) 2010-06-01 2015-11-03 Inpria Corporation Patterned inorganic layers, radiation based patterning compositions and corresponding methods
US20120118225A1 (en) 2010-09-16 2012-05-17 Applied Materials, Inc. Epitaxial growth temperature control in led manufacture
US8138097B1 (en) 2010-09-20 2012-03-20 Kabushiki Kaisha Toshiba Method for processing semiconductor structure and device based on the same
US8524612B2 (en) 2010-09-23 2013-09-03 Novellus Systems, Inc. Plasma-activated deposition of conformal films
TW201224190A (en) 2010-10-06 2012-06-16 Applied Materials Inc Atomic layer deposition of photoresist materials and hard mask precursors
KR101209297B1 (ko) 2010-10-18 2012-12-06 주성엔지니어링(주) 기판 가열 장치 및 기판 가열 방법
US8470711B2 (en) 2010-11-23 2013-06-25 International Business Machines Corporation Tone inversion with partial underlayer etch for semiconductor device formation
US8415587B2 (en) 2010-12-03 2013-04-09 Uvtech Systems, Inc. Fiber-optic beam delivery system for wafer edge processing
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
JP5572560B2 (ja) * 2011-01-05 2014-08-13 東京エレクトロン株式会社 成膜装置、基板処理システム、基板処理方法及び半導体装置の製造方法
US8836082B2 (en) 2011-01-31 2014-09-16 Brewer Science Inc. Reversal lithography approach by selective deposition of nanoparticles
US8778816B2 (en) 2011-02-04 2014-07-15 Applied Materials, Inc. In situ vapor phase surface activation of SiO2
JP5708522B2 (ja) 2011-02-15 2015-04-30 信越化学工業株式会社 レジスト材料及びこれを用いたパターン形成方法
JP5842338B2 (ja) 2011-02-17 2016-01-13 セイコーエプソン株式会社 波長可変干渉フィルター、光モジュール、および電子機器
US9281207B2 (en) 2011-02-28 2016-03-08 Inpria Corporation Solution processible hardmasks for high resolution lithography
TWI534291B (zh) 2011-03-18 2016-05-21 應用材料股份有限公司 噴淋頭組件
US8501499B2 (en) 2011-03-28 2013-08-06 Tokyo Electron Limited Adaptive recipe selector
US8532796B2 (en) 2011-03-31 2013-09-10 Tokyo Electron Limited Contact processing using multi-input/multi-output (MIMO) models
FR2975823B1 (fr) 2011-05-27 2014-11-21 Commissariat Energie Atomique Procede de realisation d'un motif a la surface d'un bloc d'un substrat utilisant des copolymeres a bloc
KR101295791B1 (ko) 2011-05-31 2013-08-09 세메스 주식회사 기판 처리 설비 및 기판 처리 방법
WO2012173699A1 (en) 2011-06-15 2012-12-20 Applied Materials, Inc. Methods and apparatus for performing multiple photoresist layer development and etching processes
EP2729844B1 (en) 2011-07-08 2021-07-28 ASML Netherlands B.V. Lithographic patterning process and resists to use therein
US8741775B2 (en) 2011-07-20 2014-06-03 Applied Materials, Inc. Method of patterning a low-K dielectric film
CN102610516B (zh) 2011-07-22 2015-01-21 上海华力微电子有限公司 一种提高光刻胶与金属/金属化合物表面之间粘附力的方法
EP2587518B1 (en) 2011-10-31 2018-12-19 IHI Hauzer Techno Coating B.V. Apparatus and Method for depositing Hydrogen-free ta C Layers on Workpieces and Workpiece
US8808561B2 (en) 2011-11-15 2014-08-19 Lam Research Coporation Inert-dominant pulsing in plasma processing systems
EP2783389B1 (en) 2011-11-21 2021-03-10 Brewer Science, Inc. Structure comprising assist layers for euv lithography and method for forming it
US8809994B2 (en) 2011-12-09 2014-08-19 International Business Machines Corporation Deep isolation trench structure and deep trench capacitor on a semiconductor-on-insulator substrate
US20130177847A1 (en) 2011-12-12 2013-07-11 Applied Materials, Inc. Photoresist for improved lithographic control
US8691476B2 (en) 2011-12-16 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. EUV mask and method for forming the same
EP2608247A1 (en) 2011-12-21 2013-06-26 Imec EUV photoresist encapsulation
JP5705103B2 (ja) 2011-12-26 2015-04-22 株式会社東芝 パターン形成方法
JP5383787B2 (ja) 2011-12-27 2014-01-08 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法及び基板処理装置
JP5919896B2 (ja) 2011-12-28 2016-05-18 住友ベークライト株式会社 硬化膜の処理方法および半導体装置の製造方法
US8883028B2 (en) 2011-12-28 2014-11-11 Lam Research Corporation Mixed mode pulsing etching in plasma processing systems
KR101920711B1 (ko) 2012-01-16 2018-11-22 삼성전자주식회사 박막 패터닝 방법 및 이를 이용한 반도체소자의 제조방법
SG193093A1 (en) 2012-02-13 2013-09-30 Novellus Systems Inc Method for etching organic hardmasks
CN103243310B (zh) 2012-02-14 2017-04-12 诺发系统公司 在衬底表面上的等离子体激活的保形膜沉积的方法
US8703386B2 (en) 2012-02-27 2014-04-22 International Business Machines Corporation Metal peroxo compounds with organic co-ligands for electron beam, deep UV and extreme UV photoresist applications
WO2013146595A1 (ja) 2012-03-30 2013-10-03 株式会社日立国際電気 基板処理装置、基板処理装置の制御方法、基板処理装置の保守方法及び記録媒体
US9048294B2 (en) 2012-04-13 2015-06-02 Applied Materials, Inc. Methods for depositing manganese and manganese nitrides
US20150125679A1 (en) 2012-05-14 2015-05-07 Konica Minolta, Inc. Gas barrier film, manufacturing method for gas barrier film, and electronic device
SG195494A1 (en) 2012-05-18 2013-12-30 Novellus Systems Inc Carbon deposition-etch-ash gap fill process
JP6034598B2 (ja) 2012-05-31 2016-11-30 ギガフォトン株式会社 Ｅｕｖ光生成装置の洗浄方法
KR102207992B1 (ko) 2012-10-23 2021-01-26 램 리써치 코포레이션 서브-포화된 원자층 증착 및 등각막 증착
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
US8969997B2 (en) 2012-11-14 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structures and methods of forming the same
KR102009864B1 (ko) 2012-11-20 2019-08-12 주성엔지니어링(주) 기판 처리 장치
US8927989B2 (en) 2012-11-28 2015-01-06 International Business Machines Corporation Voltage contrast inspection of deep trench isolation
US9362133B2 (en) 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
WO2014094103A1 (en) 2012-12-18 2014-06-26 Seastar Chemicals Inc. Process and method for in-situ dry cleaning of thin film deposition reactors and thin film layers
JP5913077B2 (ja) 2012-12-18 2016-04-27 信越化学工業株式会社 ポジ型レジスト材料及びこれを用いたパターン形成方法
US9337068B2 (en) 2012-12-18 2016-05-10 Lam Research Corporation Oxygen-containing ceramic hard masks and associated wet-cleans
JP6280721B2 (ja) 2013-01-22 2018-02-14 東京エレクトロン株式会社 ＴｉＮ膜の成膜方法および記憶媒体
JP6134522B2 (ja) 2013-01-30 2017-05-24 株式会社ニューフレアテクノロジー 気相成長装置および気相成長方法
JP6068171B2 (ja) 2013-02-04 2017-01-25 株式会社日立ハイテクノロジーズ 試料の処理方法および試料処理装置
US9304396B2 (en) 2013-02-25 2016-04-05 Lam Research Corporation PECVD films for EUV lithography
JP5871844B2 (ja) * 2013-03-06 2016-03-01 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2016520707A (ja) 2013-03-08 2016-07-14 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ フッ素プラズマに対する保護に適した保護コーティングを有するチャンバ構成要素
US9607904B2 (en) 2013-03-11 2017-03-28 Intermolecular, Inc. Atomic layer deposition of HfAlC as a metal gate workfunction material in MOS devices
US9632411B2 (en) 2013-03-14 2017-04-25 Applied Materials, Inc. Vapor deposition deposited photoresist, and manufacturing and lithography systems therefor
US9223220B2 (en) 2013-03-12 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photo resist baking in lithography process
US9411237B2 (en) 2013-03-14 2016-08-09 Applied Materials, Inc. Resist hardening and development processes for semiconductor device manufacturing
US10953441B2 (en) 2013-03-15 2021-03-23 Kla Corporation System and method for cleaning optical surfaces of an extreme ultraviolet optical system
US9224583B2 (en) 2013-03-15 2015-12-29 Lam Research Corporation System and method for heating plasma exposed surfaces
KR102229343B1 (ko) 2013-04-18 2021-03-19 다이요 잉키 세이조 가부시키가이샤 적층 구조체, 플렉시블 프린트 배선판 및 그의 제조 방법
US10074544B2 (en) 2013-04-23 2018-09-11 Massachusetts Institute Of Technology Developer free positive tone lithography by thermal direct write
JP6242095B2 (ja) 2013-06-28 2017-12-06 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
US10781516B2 (en) 2013-06-28 2020-09-22 Lam Research Corporation Chemical deposition chamber having gas seal
US20150004798A1 (en) 2013-06-28 2015-01-01 Lam Research Corporation Chemical deposition chamber having gas seal
US20150020848A1 (en) * 2013-07-19 2015-01-22 Lam Research Corporation Systems and Methods for In-Situ Wafer Edge and Backside Plasma Cleaning
US9310684B2 (en) 2013-08-22 2016-04-12 Inpria Corporation Organometallic solution based high resolution patterning compositions
US9372402B2 (en) 2013-09-13 2016-06-21 The Research Foundation For The State University Of New York Molecular organometallic resists for EUV
US9405204B2 (en) 2013-09-18 2016-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of overlay in extreme ultra-violet (EUV) lithography
US9576810B2 (en) 2013-10-03 2017-02-21 Applied Materials, Inc. Process for etching metal using a combination of plasma and solid state sources
KR101860243B1 (ko) 2013-11-08 2018-05-21 도쿄엘렉트론가부시키가이샤 Euv 리소그래피를 가속화하기 위한 사후처리 방법을 이용한 방법
CN105765706B (zh) 2013-11-12 2019-10-25 应用材料公司 高温计的背景消除
JP5917477B2 (ja) 2013-11-29 2016-05-18 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
US9139908B2 (en) 2013-12-12 2015-09-22 The Boeing Company Gradient thin films
US10217615B2 (en) 2013-12-16 2019-02-26 Lam Research Corporation Plasma processing apparatus and component thereof including an optical fiber for determining a temperature thereof
US9305839B2 (en) 2013-12-19 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Curing photo resist for improving etching selectivity
US9324606B2 (en) 2014-01-09 2016-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned repairing process for barrier layer
JP6495025B2 (ja) 2014-01-31 2019-04-03 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 真空統合ハードマスク処理および装置
TWI686499B (zh) 2014-02-04 2020-03-01 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬、金屬氧化物與介電質的選擇性沉積
JP6364361B2 (ja) 2014-02-21 2018-07-25 東京エレクトロン株式会社 光増感化学増幅型レジスト材料及びこれを用いたパターン形成方法、並びに、半導体デバイス、リソグラフィ用マスク及びナノインプリント用テンプレートの製造方法
US9618848B2 (en) 2014-02-24 2017-04-11 Tokyo Electron Limited Methods and techniques to use with photosensitized chemically amplified resist chemicals and processes
KR102233577B1 (ko) 2014-02-25 2021-03-30 삼성전자주식회사 반도체 소자의 패턴 형성 방법
JP6519753B2 (ja) 2014-02-26 2019-05-29 日産化学株式会社 レジスト上層膜形成組成物及びそれを用いた半導体装置の製造方法
JP2015185594A (ja) 2014-03-20 2015-10-22 株式会社日立ハイテクノロジーズ エッチング装置
WO2015162545A1 (en) 2014-04-22 2015-10-29 Sabic Global Technologies B.V. Integrated flexible transparent conductive film
US10685846B2 (en) 2014-05-16 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor integrated circuit fabrication with pattern-reversing process
US9377692B2 (en) 2014-06-10 2016-06-28 Applied Materials, Inc. Electric/magnetic field guided acid diffusion
JP2017521715A (ja) 2014-07-08 2017-08-03 東京エレクトロン株式会社 ネガティブトーン現像剤相溶性フォトレジスト組成物及び使用方法
GB201412201D0 (en) 2014-07-09 2014-08-20 Isis Innovation Two-step deposition process
US9451614B2 (en) 2014-07-21 2016-09-20 Qualcomm Incorporated System and methods for improving performance of a multi-SIM wireless device operating in single-SIM or multi-SIM standby mode
US20160041471A1 (en) 2014-08-07 2016-02-11 International Business Machines Corporation Acidified conductive water for developer residue removal
JP6391355B2 (ja) 2014-08-11 2018-09-19 東京エレクトロン株式会社 タングステン膜の成膜方法
KR101994793B1 (ko) 2014-09-02 2019-07-01 후지필름 가부시키가이샤 패턴 형성 방법, 전자 디바이스의 제조 방법, 레지스트 조성물, 및 레지스트막
KR20170059991A (ko) 2014-09-17 2017-05-31 제이에스알 가부시끼가이샤 패턴 형성 방법
US20160086864A1 (en) 2014-09-24 2016-03-24 Lam Research Corporation Movable gas nozzle in drying module
JP6314779B2 (ja) 2014-10-01 2018-04-25 東京エレクトロン株式会社 液処理方法、記憶媒体及び液処理装置
KR102696070B1 (ko) 2014-10-23 2024-08-16 인프리아 코포레이션 유기 금속 용액 기반의 고해상도 패터닝 조성물 및 상응하는 방법
JP6317232B2 (ja) 2014-10-29 2018-04-25 東京エレクトロン株式会社 選択成長方法および基板処理装置
US9609730B2 (en) 2014-11-12 2017-03-28 Lam Research Corporation Adjustment of VUV emission of a plasma via collisional resonant energy transfer to an energy absorber gas
US20160181116A1 (en) 2014-12-18 2016-06-23 Lam Research Corporation Selective nitride etch
US9576811B2 (en) 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
CN105990113B (zh) 2015-01-30 2018-12-21 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
US9551924B2 (en) 2015-02-12 2017-01-24 International Business Machines Corporation Structure and method for fixing phase effects on EUV mask
KR102517882B1 (ko) 2015-03-09 2023-04-03 버슘머트리얼즈 유에스, 엘엘씨 저항성 랜덤 액세스 메모리로서 사용하기 위한 다공성 유기실리케이트 유리 막을 증착시키는 방법
JP6404757B2 (ja) 2015-03-27 2018-10-17 信越化学工業株式会社 レジスト下層膜材料用重合体、レジスト下層膜材料、及びパターン形成方法
KR20170135896A (ko) 2015-04-02 2017-12-08 도쿄엘렉트론가부시키가이샤 듀얼 주파수 용량성 결합 플라즈마(ccp)를 사용한 euv 내성이 있는 트렌치 및 홀 패터닝
US9633886B2 (en) 2015-04-16 2017-04-25 Varian Semiconductor Equipment Associates, Inc. Hybrid thermal electrostatic clamp
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
EP3091103A1 (en) 2015-05-04 2016-11-09 Centre National De La Recherche Scientifique Process for obtaining patterned metal-oxide thin films deposited onto a substrate, filmed substrates obtained thereof, and semiconductor nanodevices comprising them
DE102015208492A1 (de) 2015-05-07 2016-11-10 Reiner Diefenbach Endlager für die Lagerung von radioaktivem Material, sowie Verfahren zu seiner Herstellung
JP6494417B2 (ja) 2015-05-20 2019-04-03 株式会社ディスコ プラズマエッチング装置
US9829790B2 (en) * 2015-06-08 2017-11-28 Applied Materials, Inc. Immersion field guided exposure and post-exposure bake process
US9659771B2 (en) 2015-06-11 2017-05-23 Applied Materials, Inc. Conformal strippable carbon film for line-edge-roughness reduction for advanced patterning
US9922839B2 (en) 2015-06-23 2018-03-20 Lam Research Corporation Low roughness EUV lithography
WO2016209570A1 (en) 2015-06-26 2016-12-29 Applied Materials, Inc. Selective deposition of silicon oxide films
JP6447393B2 (ja) 2015-07-06 2019-01-09 東京エレクトロン株式会社 成膜処理装置、成膜処理方法及び記憶媒体
JP6817692B2 (ja) 2015-08-27 2021-01-20 東京エレクトロン株式会社 プラズマ処理方法
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
US10468249B2 (en) 2015-09-28 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning process of a semiconductor structure with a middle layer
WO2017066319A2 (en) 2015-10-13 2017-04-20 Inpria Corporation Organotin oxide hydroxide patterning compositions, precursors, and patterning
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US9996004B2 (en) 2015-11-20 2018-06-12 Lam Research Corporation EUV photopatterning of vapor-deposited metal oxide-containing hardmasks
CN108292094B (zh) 2015-11-25 2021-07-20 国立大学法人大阪大学 抗蚀剂图案形成方法和抗蚀剂材料
JP6603115B2 (ja) 2015-11-27 2019-11-06 信越化学工業株式会社 ケイ素含有縮合物、ケイ素含有レジスト下層膜形成用組成物、及びパターン形成方法
US10503070B2 (en) 2015-12-10 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Photosensitive material and method of lithography
JP6517678B2 (ja) 2015-12-11 2019-05-22 株式会社Ｓｃｒｅｅｎホールディングス 電子デバイスの製造方法
US10358722B2 (en) 2015-12-14 2019-07-23 Lam Research Corporation Showerhead assembly
WO2017109040A1 (en) 2015-12-23 2017-06-29 Asml Netherlands B.V. Method for removing photosensitive material on a substrate
US9633838B2 (en) 2015-12-28 2017-04-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Vapor deposition of silicon-containing films using penta-substituted disilanes
JP6742748B2 (ja) * 2016-02-17 2020-08-19 株式会社Ｓｃｒｅｅｎホールディングス 現像ユニット、基板処理装置、現像方法および基板処理方法
WO2017144343A1 (en) 2016-02-23 2017-08-31 Asml Netherlands B.V. Method of controlling a patterning process, lithographic apparatus, metrology apparatus lithographic cell and associated computer program
US10018920B2 (en) 2016-03-04 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Lithography patterning with a gas phase resist
GB201603988D0 (en) 2016-03-08 2016-04-20 Semblant Ltd Plasma deposition method
US10649328B2 (en) 2016-03-11 2020-05-12 Inpria Corporation Pre-patterned lithography templates, processes based on radiation patterning using the templates and processes to form the templates
US10825684B2 (en) 2016-03-18 2020-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Material composition and methods thereof
WO2017176282A1 (en) 2016-04-08 2017-10-12 Intel Corporation Two-stage bake photoresist with releasable quencher
US20170316963A1 (en) 2016-04-28 2017-11-02 Applied Materials, Inc. Direct optical heating of substrates
KR20190003528A (ko) 2016-04-28 2019-01-09 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 레지스트 하층막 형성용 조성물, 리소그래피용 하층막, 및, 패턴 형성방법
JP6611666B2 (ja) 2016-05-16 2019-11-27 東京エレクトロン株式会社 載置台システム、基板処理装置及び温度制御方法
KR20190010618A (ko) 2016-05-19 2019-01-30 에이에스엠엘 네델란즈 비.브이. 레지스트 조성물
WO2017213842A2 (en) 2016-05-23 2017-12-14 The Regents Of The University Of Colorado, A Body Corporate Enhancement of thermal atomic layer etching
KR20170135760A (ko) 2016-05-31 2017-12-08 도쿄엘렉트론가부시키가이샤 표면 처리에 의한 선택적 퇴적
EP3258317B1 (en) 2016-06-16 2022-01-19 IMEC vzw Method for performing extreme ultra violet (euv) lithography
JP6799393B2 (ja) 2016-06-20 2020-12-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ヒータ付きウェハ載置機構及び成膜装置
WO2018004551A1 (en) 2016-06-28 2018-01-04 Intel Corporation Polysilane-, polygermane-, and polystannane-based materials for euv and ebeam lithography
US9824893B1 (en) 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
WO2018004646A1 (en) 2016-07-01 2018-01-04 Intel Corporation Metal oxide resist materials
JP2018017780A (ja) 2016-07-25 2018-02-01 Jsr株式会社 感放射線性組成物及びパターン形成方法
US10866516B2 (en) 2016-08-05 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-compound-removing solvent and method in lithography
JP2018025686A (ja) 2016-08-10 2018-02-15 株式会社リコー 電界効果型トランジスタの製造方法、位置合わせ方法、露光装置
KR102791311B1 (ko) 2016-08-12 2025-04-04 인프리아 코포레이션 금속 함유 레지스트로부터의 에지 비드 영역의 금속 잔류물 저감방법
US10566211B2 (en) 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals
US10074543B2 (en) 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
WO2018061670A1 (ja) 2016-09-29 2018-04-05 富士フイルム株式会社 処理液、および積層体の処理方法
KR101966808B1 (ko) 2016-09-30 2019-04-08 세메스 주식회사 기판 세정 조성물, 기판 처리 방법 및 기판 처리 장치
KR102614850B1 (ko) 2016-10-05 2023-12-18 삼성전자주식회사 반도체 소자 제조방법
US10755942B2 (en) 2016-11-02 2020-08-25 Massachusetts Institute Of Technology Method of forming topcoat for patterning
US10520821B2 (en) 2016-11-29 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Lithography process with enhanced etch selectivity
US10510538B2 (en) 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing EUV-induced material property changes
JP6781031B2 (ja) 2016-12-08 2020-11-04 東京エレクトロン株式会社 基板処理方法及び熱処理装置
US9929012B1 (en) 2016-12-14 2018-03-27 International Business Machines Corporation Resist having tuned interface hardmask layer for EUV exposure
US10866511B2 (en) 2016-12-15 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Extreme ultraviolet photolithography method with developer composition
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
KR102047538B1 (ko) 2017-02-03 2019-11-21 삼성에스디아이 주식회사 레지스트 하층막용 조성물 및 이를 이용한 패턴형성방법
KR102722138B1 (ko) 2017-02-13 2024-10-24 램 리써치 코포레이션 에어 갭들을 생성하는 방법
US10096477B2 (en) * 2017-02-15 2018-10-09 International Business Machines Corporation Method to improve adhesion of photoresist on silicon substrate for extreme ultraviolet and electron beam lithography
JP6808596B2 (ja) 2017-03-10 2021-01-06 キオクシア株式会社 センシングシステム
WO2018173446A1 (ja) 2017-03-22 2018-09-27 Jsr株式会社 パターン形成方法
CN110268508B (zh) 2017-03-27 2024-03-19 株式会社日立高新技术 等离子体处理方法
JP2020095068A (ja) 2017-03-31 2020-06-18 富士フイルム株式会社 パターン形成方法、電子デバイスの製造方法
US20180308687A1 (en) * 2017-04-24 2018-10-25 Lam Research Corporation Euv photopatterning and selective deposition for negative pattern mask
KR102030056B1 (ko) 2017-05-02 2019-11-11 세메스 주식회사 챔버 세정 방법, 기판 처리 방법, 그리고 기판 처리 장치
US10600664B2 (en) 2017-05-03 2020-03-24 Applied Materials, Inc. Fluorescence based thermometry for packaging applications
US10553409B2 (en) 2017-05-12 2020-02-04 Tokyo Electron Limited Method of cleaning plasma processing apparatus
US10796912B2 (en) 2017-05-16 2020-10-06 Lam Research Corporation Eliminating yield impact of stochastics in lithography
CN108962986B (zh) 2017-05-18 2021-07-06 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
JP6852566B2 (ja) 2017-05-26 2021-03-31 大日本印刷株式会社 パターン形成方法、凹凸構造体の製造方法、レプリカモールドの製造方法、レジストパターン改質装置及びパターン形成システム
US10954129B2 (en) 2017-06-08 2021-03-23 Applied Materials, Inc. Diamond-like carbon as mandrel
CA2975104A1 (en) 2017-08-02 2019-02-02 Seastar Chemicals Inc. Organometallic compounds and methods for the deposition of high purity tin oxide
US10658204B2 (en) 2017-08-08 2020-05-19 Lam Research Ag Spin chuck with concentrated center and radial heating
JP6579173B2 (ja) * 2017-09-19 2019-09-25 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法、及び、電子機器
US10714372B2 (en) 2017-09-20 2020-07-14 Applied Materials, Inc. System for coupling a voltage to portions of a substrate
TWI712865B (zh) 2017-09-21 2020-12-11 日商斯庫林集團股份有限公司 曝光裝置、基板處理裝置、曝光方法及基板處理方法
US10763083B2 (en) 2017-10-06 2020-09-01 Lam Research Corporation High energy atomic layer etching
US20190131130A1 (en) 2017-10-31 2019-05-02 Lam Research Corporation Etching metal oxide substrates using ale and selective deposition
KR102067081B1 (ko) 2017-11-01 2020-01-16 삼성에스디아이 주식회사 레지스트 하층막용 조성물 및 이를 이용한 패턴형성방법
JP7487103B2 (ja) 2017-11-20 2024-05-20 インプリア・コーポレイション 有機スズクラスター、有機スズクラスターの溶液、及び高解像度パターン形成への適用
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
JP7010195B2 (ja) 2017-11-29 2022-01-26 信越化学工業株式会社 パターン形成方法
JP7326275B2 (ja) 2017-12-01 2023-08-15 アプライド マテリアルズ インコーポレイテッド エッチング選択性の高いアモルファスカーボン膜
WO2019111727A1 (ja) 2017-12-06 2019-06-13 Jsr株式会社 感放射線性組成物及びレジストパターン形成方法
KR102632799B1 (ko) 2017-12-18 2024-02-01 도쿄엘렉트론가부시키가이샤 리소그래피를 위한 표면 접착력을 강화하기 위한 플라즈마 처리 방법
US10347486B1 (en) 2017-12-19 2019-07-09 International Business Machines Corporation Patterning material film stack with metal-containing top coat for enhanced sensitivity in extreme ultraviolet (EUV) lithography
US10727075B2 (en) 2017-12-22 2020-07-28 Applied Materials, Inc. Uniform EUV photoresist patterning utilizing pulsed plasma process
KR102540963B1 (ko) 2017-12-27 2023-06-07 삼성전자주식회사 미세 패턴 형성 방법 및 기판 처리 장치
KR20190085654A (ko) 2018-01-11 2019-07-19 삼성전자주식회사 반도체 소자의 제조 방법
JP7005369B2 (ja) 2018-02-05 2022-01-21 キオクシア株式会社 薬液塗布装置および半導体デバイスの製造方法
WO2019158492A1 (en) 2018-02-13 2019-08-22 Asml Netherlands B.V. Cleaning a structure surface in an euv chamber
US11698588B2 (en) 2018-02-22 2023-07-11 Daicel Corporation Substrate hydrophilizing agent
KR102642011B1 (ko) 2018-03-30 2024-02-27 램 리써치 코포레이션 내화성 금속들 및 다른 고 표면 결합 에너지 재료들의 원자 층 에칭 및 평활화 (smoothing)
TW202523764A (zh) 2018-04-05 2025-06-16 美商英培雅股份有限公司 包含錫化合物的輻射可圖案化塗層及其應用
US11043403B2 (en) 2018-04-06 2021-06-22 Semes Co., Ltd. Substrate support unit and substrate processing apparatus having the same including reflective member configured to reflect light toward substrate
US11673903B2 (en) 2018-04-11 2023-06-13 Inpria Corporation Monoalkyl tin compounds with low polyalkyl contamination, their compositions and methods
US10787466B2 (en) 2018-04-11 2020-09-29 Inpria Corporation Monoalkyl tin compounds with low polyalkyl contamination, their compositions and methods
KR102078157B1 (ko) 2018-04-16 2020-02-17 세메스 주식회사 기판 가열 유닛 및 이를 갖는 기판 처리 장치
JP7101036B2 (ja) 2018-04-26 2022-07-14 東京エレクトロン株式会社 処理液供給装置及び処理液供給方法
US20190348292A1 (en) 2018-05-10 2019-11-14 International Business Machines Corporation Transferring euv resist pattern to eliminate pattern transfer defectivity
SG11202009703QA (en) 2018-05-11 2020-10-29 Lam Res Corp Methods for making euv patternable hard masks
US11131022B2 (en) * 2018-05-16 2021-09-28 Applied Materials, Inc. Atomic layer self aligned substrate processing and integrated toolset
JP7085621B2 (ja) 2018-05-29 2022-06-16 東京エレクトロン株式会社 基板処理方法、基板処理装置、及びコンピュータ読み取り可能な記録媒体
KR102211158B1 (ko) 2018-06-08 2021-02-01 삼성에스디아이 주식회사 반도체 레지스트용 조성물 및 이를 이용한 패턴 형성 방법
JP7348210B2 (ja) 2018-06-13 2023-09-20 ブルーワー サイエンス アイ エヌ シー． Ｅｕｖリソグラフィ用接着層
CN120637218A (zh) 2018-06-13 2025-09-12 朗姆研究公司 高深宽比结构的有效率的清洁和蚀刻
US11054742B2 (en) 2018-06-15 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. EUV metallic resist performance enhancement via additives
US11393703B2 (en) 2018-06-18 2022-07-19 Applied Materials, Inc. Apparatus and method for controlling a flow process material to a deposition chamber
WO2019246254A1 (en) 2018-06-21 2019-12-26 Inpria Corporation Stable solutions of monoalkyl tin alkoxides and their hydrolysis and condensation products
US11249384B2 (en) 2018-06-29 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Mask for EUV lithography and method of manufacturing the same
US11437238B2 (en) 2018-07-09 2022-09-06 Applied Materials, Inc. Patterning scheme to improve EUV resist and hard mask selectivity
US11092889B2 (en) 2018-07-31 2021-08-17 Samsung Sdi Co., Ltd. Semiconductor resist composition, and method of forming patterns using the composition
US10840082B2 (en) 2018-08-09 2020-11-17 Lam Research Corporation Method to clean SnO2 film from chamber
FI129480B (en) * 2018-08-10 2022-03-15 Pibond Oy Silanol-containing organic-inorganic hybrid coatings for high resolution patterning
US10838304B2 (en) 2018-08-13 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Priming material for organometallic resist
JP7241486B2 (ja) 2018-08-21 2023-03-17 東京エレクトロン株式会社 マスクの形成方法
JP7213642B2 (ja) 2018-09-05 2023-01-27 東京エレクトロン株式会社 レジスト膜の製造方法
KR20250105506A (ko) 2018-10-03 2025-07-08 램 리서치 아게 고 종횡비 구조들의 마찰 방지 및/또는 보수를 위한 수소 플루오라이드, 알코올 및 첨가제를 포함하는 가스 혼합물
TWI884927B (zh) 2018-10-17 2025-06-01 美商英培雅股份有限公司 圖案化有機金屬光阻及圖案化的方法
JP6816083B2 (ja) 2018-10-22 2021-01-20 キオクシア株式会社 半導体装置の製造方法
US11372332B2 (en) 2018-10-26 2022-06-28 Tokyo Electron Limited Plasma treatment method to improve photo resist roughness and remove photo resist scum
US10845704B2 (en) 2018-10-30 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Extreme ultraviolet photolithography method with infiltration for enhanced sensitivity and etch resistance
JP6597872B2 (ja) 2018-11-13 2019-10-30 東京エレクトロン株式会社 基板処理方法
KR102678588B1 (ko) 2018-11-14 2024-06-27 램 리써치 코포레이션 차세대 리소그래피에서 유용한 하드 마스크들을 제조하기 위한 방법들
JP6627954B2 (ja) * 2018-11-20 2020-01-08 東京エレクトロン株式会社 塗布、現像方法、記憶媒体及び塗布、現像装置
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
US12025919B2 (en) * 2018-11-30 2024-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of storing photoresist coated substrates and semiconductor substrate container arrangement
CN109521657A (zh) 2018-12-11 2019-03-26 中国科学院光电技术研究所 一种表面等离子体光刻中小分子光刻胶的干法显影方法
US11966158B2 (en) 2019-01-30 2024-04-23 Inpria Corporation Monoalkyl tin trialkoxides and/or monoalkyl tin triamides with low metal contamination and/or particulate contamination, and corresponding methods
US11498934B2 (en) 2019-01-30 2022-11-15 Inpria Corporation Monoalkyl tin trialkoxides and/or monoalkyl tin triamides with particulate contamination and corresponding methods
SG11202109293XA (en) 2019-02-25 2021-09-29 Univ Texas Large area metrology and process control for anisotropic chemical etching
US12125711B2 (en) 2019-03-18 2024-10-22 Lam Research Corporation Reducing roughness of extreme ultraviolet lithography resists
KR102699733B1 (ko) 2019-04-12 2024-08-27 인프리아 코포레이션 유기금속 포토레지스트 현상제 조성물 및 처리 방법
US11935758B2 (en) 2019-04-29 2024-03-19 Lam Research Corporation Atomic layer etching for subtractive metal etch
US12062538B2 (en) 2019-04-30 2024-08-13 Lam Research Corporation Atomic layer etch and selective deposition process for extreme ultraviolet lithography resist improvement
CN114026674B (zh) 2019-06-24 2025-11-07 朗姆研究公司 衬底表面的蒸气清洁
TWI837391B (zh) 2019-06-26 2024-04-01 美商蘭姆研究公司 利用鹵化物化學品的光阻顯影
KR20220025876A (ko) 2019-06-27 2022-03-03 램 리써치 코포레이션 포토레지스트 건식 증착을 위한 장치
TWI849159B (zh) * 2019-06-28 2024-07-21 美商蘭姆研究公司 光阻膜的乾式腔室清潔
US20220342301A1 (en) 2019-06-28 2022-10-27 Lam Research Corporation Photoresist with multiple patterning radiation-absorbing elements and/or vertical composition gradient
CN114026497A (zh) 2019-06-28 2022-02-08 朗姆研究公司 增强含金属抗蚀剂的光刻性能的烘烤策略
KR102794839B1 (ko) 2019-07-09 2025-04-14 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 포함한 구조체 및 이의 형성 방법
US11533783B2 (en) 2019-07-18 2022-12-20 Applied Materials, Inc. Multi-zone heater model-based control in semiconductor manufacturing
US11782345B2 (en) 2019-08-05 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom antireflective coating materials
JP2022550568A (ja) 2019-10-02 2022-12-02 ラム リサーチ コーポレーション 高性能ｅｕｖフォトレジストのための高ｅｕｖ吸収体による基板の表面修飾
WO2021072042A1 (en) 2019-10-08 2021-04-15 Lam Research Corporation Positive tone development of cvd euv resist films
KR102431292B1 (ko) 2020-01-15 2022-08-09 램 리써치 코포레이션 포토레지스트 부착 및 선량 감소를 위한 하부층
US20230031955A1 (en) 2020-02-04 2023-02-02 Lam Research Corporation Post application/exposure treatments to improve dry development performance of metal-containing euv resist
JP7763181B2 (ja) 2020-03-02 2025-10-31 インプリア・コーポレイション 無機レジストパターニング用のプロセス環境
US20230152701A1 (en) 2020-03-30 2023-05-18 Lam Research Corporation Structure and method to achieve positive tone dry develop by a hermetic overlayer
US11705332B2 (en) 2020-03-30 2023-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Photoresist layer surface treatment, cap layer, and method of forming photoresist pattern
US11822237B2 (en) 2020-03-30 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device
WO2021202198A1 (en) 2020-03-31 2021-10-07 Lam Research Corporation Apparatus and process for euv dry resist sensitization by gas phase infusion of a sensitizer
US20230131233A1 (en) 2020-04-01 2023-04-27 Lam Research Corporation Rapid and precise temperature control for thermal etching
WO2021202681A1 (en) 2020-04-03 2021-10-07 Lam Research Corporation Pre-exposure photoresist curing to enhance euv lithographic performance
KR102883937B1 (ko) 2020-06-22 2025-11-12 램 리써치 코포레이션 포토레지스트의 건식 배면 및 베벨 에지 세정
JP2023530299A (ja) 2020-06-22 2023-07-14 ラム リサーチ コーポレーション 金属含有フォトレジスト堆積のための表面改質
US11621172B2 (en) 2020-07-01 2023-04-04 Applied Materials, Inc. Vapor phase thermal etch solutions for metal oxo photoresists
JP7382512B2 (ja) 2020-07-07 2023-11-16 ラム リサーチ コーポレーション 照射フォトレジストパターニングのための統合乾式プロセス
WO2022016128A1 (en) 2020-07-17 2022-01-20 Lam Research Corporation Method of forming photo-sensitive hybrid films
WO2022016124A1 (en) 2020-07-17 2022-01-20 Lam Research Corporation Photoresists containing tantalum
CN116171403A (zh) 2020-07-17 2023-05-26 朗姆研究公司 来自Sn(II)前体的光致抗蚀剂
WO2022016123A1 (en) 2020-07-17 2022-01-20 Lam Research Corporation Dry deposited photoresists with organic co-reactants
WO2022016126A1 (en) 2020-07-17 2022-01-20 Lam Research Corporation Metal chelators for development of metal-containing photoresist
US11079682B1 (en) 2020-11-13 2021-08-03 Tokyo Electron Limited Methods for extreme ultraviolet (EUV) resist patterning development
CN115598943A (zh) 2020-11-13 2023-01-13 朗姆研究公司（Us） 用于干法去除光致抗蚀剂的处理工具
WO2022125388A1 (en) 2020-12-08 2022-06-16 Lam Research Corporation Photoresist development with organic vapor
KR20230132361A (ko) 2021-01-25 2023-09-15 램 리써치 코포레이션 열적 에칭에 의한 선택적인 실리콘 트리밍
WO2022182473A1 (en) 2021-02-23 2022-09-01 Lam Research Corporation Halogen-and aliphatic-containing organotin photoresists and methods thereof
KR20240021252A (ko) 2021-06-15 2024-02-16 램 리써치 코포레이션 웨이퍼들에서 건식 현상 부산물들의 휘발을 위한 건식 현상 장치 및 방법들
WO2022265874A1 (en) 2021-06-17 2022-12-22 Tokyo Electron Limited Dry resist system and method of using
CN117916672A (zh) 2021-09-15 2024-04-19 东京毅力科创株式会社 Euv抗蚀剂的混合显影
EP4405755A4 (en) 2021-09-24 2025-10-22 Inpria Corp HIGH-RESOLUTION LATENT IMAGE PROCESSING, CONTRAST ENHANCEMENT AND THERMAL DEVELOPMENT; PROCESSING APPARATUS
KR20240121305A (ko) 2021-12-13 2024-08-08 램 리써치 코포레이션 하이브리드 유기주석 옥사이드 포토레지스트의 현상
TW202340879A (zh) 2021-12-16 2023-10-16 美商蘭姆研究公司 高吸收性含金屬光阻的顯影策略
KR20240114784A (ko) 2021-12-16 2024-07-24 램 리써치 코포레이션 유기금속 포토레지스트의 산 수용액 현상 또는 처리
KR102725782B1 (ko) 2022-07-01 2024-11-05 램 리써치 코포레이션 에칭 정지 억제 (etch stop deterrence) 를 위한 금속 옥사이드 기반 포토레지스트의 순환적 현상
US20240027900A1 (en) 2022-07-22 2024-01-25 Tokyo Electron Limited Acid for Reactive Development of Metal Oxide Resists
JP2024017893A (ja) 2022-07-28 2024-02-08 東京エレクトロン株式会社 基板処理方法、プログラム及び基板処理装置
US12332568B2 (en) 2022-08-03 2025-06-17 Tokyo Electron Limited Metal oxide resists for EUV patterning and methods for developing the same
US12287578B2 (en) 2022-08-15 2025-04-29 Tokyo Electron Limited Cyclic method for reactive development of photoresists
WO2025024818A1 (en) 2023-07-27 2025-01-30 Lam Research Corporation All-in-one dry development for metal-containing photoresist

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101426105B1 (ko) 2006-08-25 2014-08-05 램 리써치 코포레이션 베벨 식각 처리 동안 로우-ｋ 손상 방지
WO2020132281A1 (en) 2018-12-20 2020-06-25 Lam Research Corporation Dry development of resists

Also Published As

Publication number Publication date
KR20220122745A (ko) 2022-09-02
KR20230052991A (ko) 2023-04-20
TW202215162A (zh) 2022-04-16
US20230290657A1 (en) 2023-09-14
EP4078292A4 (en) 2023-11-22
EP4235757A2 (en) 2023-08-30
JP2023093567A (ja) 2023-07-04
CN115004110A (zh) 2022-09-02
KR102805076B1 (ko) 2025-05-12
KR20250073490A (ko) 2025-05-27
KR20230159618A (ko) 2023-11-21
KR102781895B1 (ko) 2025-03-18
JP2024113104A (ja) 2024-08-21
US12278125B2 (en) 2025-04-15
EP4235757A3 (en) 2023-12-27
TWI845848B (zh) 2024-06-21
US20250246460A1 (en) 2025-07-31
EP4078292A1 (en) 2022-10-26
US20230045336A1 (en) 2023-02-09
TWI905661B (zh) 2025-11-21
WO2022010809A1 (en) 2022-01-13
JP7382512B2 (ja) 2023-11-16
TW202422244A (zh) 2024-06-01
CN116626993A (zh) 2023-08-22
JP2024010120A (ja) 2024-01-23
US12183604B2 (en) 2024-12-31
TW202501170A (zh) 2025-01-01
JP7502545B2 (ja) 2024-06-18
JP2023507677A (ja) 2023-02-24
JP7557569B2 (ja) 2024-09-27
US20240145272A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
KR102601038B1 (ko) 방사선 포토레지스트 패터닝을 패터닝하기 위한 통합된 건식 프로세스
KR102708141B1 (ko) 할로겐 화학 물질들을 사용한 포토레지스트 현상
JP2023174888A (ja) フォトレジストのドライ除去用プロセスツール
KR20240056603A (ko) 에칭 정지 억제 (etch stop deterrence) 를 위한 금속 옥사이드 기반 포토레지스트의 순환적 현상
KR20250034920A (ko) 금속-함유 포토레지스트에 대한 올-인-원 건식 현상
KR102676684B1 (ko) 금속 함유 포토레지스트로부터 금속성 (metallic) 오염의 제어

Legal Events

Date Code Title Description
A107 Divisional application of patent
A302 Request for accelerated examination
PA0104 Divisional application for international application

St.27 status event code: A-0-1-A10-A18-div-PA0104

St.27 status event code: A-0-1-A10-A16-div-PA0104

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PA0302 Request for accelerated examination

St.27 status event code: A-1-2-D10-D17-exm-PA0302

St.27 status event code: A-1-2-D10-D16-exm-PA0302

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000