[go: up one dir, main page]

JP6560141B2 - スイッチング素子 - Google Patents

スイッチング素子 Download PDF

Info

Publication number
JP6560141B2
JP6560141B2 JP2016035555A JP2016035555A JP6560141B2 JP 6560141 B2 JP6560141 B2 JP 6560141B2 JP 2016035555 A JP2016035555 A JP 2016035555A JP 2016035555 A JP2016035555 A JP 2016035555A JP 6560141 B2 JP6560141 B2 JP 6560141B2
Authority
JP
Japan
Prior art keywords
region
trench
insulating layer
semiconductor substrate
concentration region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016035555A
Other languages
English (en)
Other versions
JP2017152613A (ja
Inventor
順 斎藤
順 斎藤
佐智子 青井
佐智子 青井
泰 浦上
泰 浦上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2016035555A priority Critical patent/JP6560141B2/ja
Priority to PCT/JP2016/005221 priority patent/WO2017145210A1/en
Priority to CN201680082465.3A priority patent/CN109075196B/zh
Priority to US16/075,870 priority patent/US10374081B2/en
Priority to DE112016006503.5T priority patent/DE112016006503B4/de
Publication of JP2017152613A publication Critical patent/JP2017152613A/ja
Application granted granted Critical
Publication of JP6560141B2 publication Critical patent/JP6560141B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/154—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/158—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H10P30/204—
    • H10P30/2042—
    • H10P30/21—
    • H10P30/222—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本明細書が開示する技術は、スイッチング素子に関する。
特許文献１に、スイッチング素子が開示されている。このスイッチング素子は、上面にトレンチが形成されている半導体基板を有している。トレンチの内面はゲート絶縁層に覆われている。トレンチ内にゲート電極が配置されている。ゲート絶縁層によってゲート電極が半導体基板から絶縁されている。半導体基板内に、ｎ型のソース領域、ｐ型のボディ領域、ｎ型のドリフト領域及びｐ型の底部領域（ｐ拡散領域）が設けられている。ソース領域は、ゲート絶縁層に接している。ボディ領域は、ソース領域の下側でゲート絶縁層に接している。底部領域は、トレンチの底面においてゲート絶縁層と接している。ドリフト領域は、ボディ領域の下面に接する位置から底部領域の下面に接する位置まで伸びている。ドリフト領域は、ボディ領域の下側でゲート絶縁層に接している。
特許文献１のスイッチング素子がオフするときに、ボディ領域とドリフト領域の界面から空乏層が広がる。このとき、底部領域とドリフト領域の界面からも空乏層が広がる。これらの空乏層によって、ドリフト領域の広い範囲が空乏化される。
特開２００７−２４２８５２号公報
上述したように、特許文献１のスイッチング素子がオフするときに、底部領域とドリフト領域の界面からドリフト領域に空乏層が広がる。また、この空乏層は、底部領域にも広がる。その結果、ドリフト領域と底部領域の内部の空乏化された半導体領域内に電位差が発生する。このとき、ゲート電極はその全体が略同電位であるため、ゲート電極を内蔵しているトレンチの下部では、トレンチが存在しない領域に比べて、等電位線が下側に分布する。このため、トレンチの底面と側面の間の角部の周辺で等電位線が曲がる。その結果、角部の周辺で等電位線の間隔が局所的に狭くなる。このため、角部の周辺で、電界集中が発生する。
トレンチの短手方向における端部（すなわち、角部）の周辺での電界集中は、複数のトレンチを平行に複数設けることで緩和することが可能である。これに対し、トレンチの長手方向における端部（すなわち、角部）の周辺での電界集中を緩和することは困難であった。したがって、本明細書では、トレンチの長手方向における端部の周辺での電界集中を抑制することで、スイッチング素子の耐圧を向上させる技術を提供する。
本明細書が開示するスイッチング素子は、上面にトレンチが設けられている半導体基板と、前記トレンチの内面を覆っているゲート絶縁層と、前記トレンチ内に配置されており、前記ゲート絶縁層によって前記半導体基板から絶縁されているゲート電極を有している。前記半導体基板が、第１半導体領域、ボディ領域、底部領域及び第２半導体領域を有している。前記第１半導体領域は、前記ゲート絶縁層に接している第１導電型の半導体領域である。前記ボディ領域は、前記第１半導体領域の下側で前記ゲート絶縁層に接している第２導電型の半導体領域である。前記底部領域は、前記トレンチの底面において前記ゲート絶縁層に接している第２導電型の半導体領域である。前記第２半導体領域は、前記ボディ領域の下面に接する位置から前記底部領域の下面に接する位置まで伸びており、前記ボディ領域の下側で前記ゲート絶縁層に接しており、前記ボディ領域によって前記第１半導体領域から分離されている第１導電型の半導体領域である。前記底部領域が、低濃度領域と高濃度領域を有している。前記低濃度領域は、前記底面のうちの前記トレンチの長手方向の端部に位置する第１範囲において前記ゲート絶縁層に接している。前記高濃度領域は、前記底面のうちの前記第１範囲に隣接する第２範囲において前記ゲート絶縁層に接している。前記高濃度領域の第２導電型不純物濃度は、前記低濃度領域の第２導電型不純物濃度よりも高い。
なお、第１導電型と第２導電型の一方がｎ型であり、他方がｐ型である。
このスイッチング素子がオフするときには、ボディ領域と第２半導体領域の界面から空乏層が広がる。また、底部領域と第２半導体領域の界面（すなわち、底部領域の下面）からも空乏層が広がる。これらの空乏層によって、第２半導体領域が空乏化される。また、底部領域と第２半導体領域の界面から広がる空乏層は、底部領域にも広がる。空乏層は、高濃度領域よりも低濃度領域で広がりやすい。このため、低濃度領域に広がる空乏層の幅が、高濃度領域に広がる空乏層の幅よりも広くなる。このため、高濃度領域内の空乏層の上端は、低濃度領域内の空乏層の上端よりも下側に位置する。電界は空乏化した領域内に生じるので、高濃度領域の空乏化した範囲内では、低濃度領域の空乏化した範囲内よりも等電位線が下側に分布する。このため、低濃度領域の空乏化した範囲内では、等電位線が、高濃度領域からトレンチの長手方向の端部に向かうにしたがって徐々に上側にシフトするように傾斜した状態で分布する。その結果、トレンチの長手方向の端面（側面）とトレンチの底面の間の角部の周辺における等電位線の曲りが緩和される。このため、角部の周辺で等電位線の間隔が狭くなることが抑制され、角部の周辺での電界集中が抑制される。このため、このスイッチング素子は、高い耐圧を有する。
実施例１のＭＯＳＦＥＴ１０の平面図。 図１のＩＩ−ＩＩ線におけるＭＯＳＦＥＴ１０の縦断面図。 図１のＩＩＩ−ＩＩＩ線におけるＭＯＳＦＥＴ１０の縦断面図。 底部領域３６の拡大断面図。 比較例のＭＯＳＦＥＴの図４に対応する拡大断面図。 実施例１のＭＯＳＦＥＴ１０への印加電圧が大きい場合を示す図４に対応する拡大断面図。 実施例２のＭＯＳＦＥＴの図３に対応する縦断面図。 実施例２のＭＯＳＦＥＴの図４に対応する拡大断面図。 実施例１、２の底部領域３６の形成方法の説明図。 実施例１、２の底部領域３６の形成方法の説明図。
図１〜３は、実施例１のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）１０を示している。図２、３に示すように、ＭＯＳＦＥＴ１０は、半導体基板１２と、電極、絶縁層等を備えている。なお、図１では、図の見易さのため、半導体基板１２の上面１２ａ上の電極、絶縁層の図示を省略している。以下では、半導体基板１２の上面１２ａと平行な一方向をｘ方向といい、上面１２ａに平行でｘ方向に直交する方向をｙ方向といい、半導体基板１２の厚み方向をｚ方向という。半導体基板１２は、ＳｉＣ（炭化シリコン）によって構成されている。
図２に示すように、半導体基板１２の上面１２ａには、複数のトレンチ２２が設けられている。図１に示すように、各トレンチ２２は、ｙ方向に直線状に長く伸びている。複数のトレンチ２２は、ｘ方向に間隔を開けて配列されている。図２に示すように、各トレンチ２２の内面は、ゲート絶縁層２４によって覆われている。ゲート絶縁層２４は、底部絶縁層２４ａと側部絶縁層２４ｂを有している。底部絶縁層２４ａは、トレンチ２２の底面を覆っている。側部絶縁層２４ｂは、トレンチ２２の側面を覆っている。底部絶縁層２４ａの厚みは、側部絶縁層２４ｂの厚みよりも厚い。各トレンチ２２内には、ゲート電極２６が配置されている。各ゲート電極２６は、ゲート絶縁層２４によって半導体基板１２から絶縁されている。各ゲート電極２６の上面は、層間絶縁膜２８によって覆われている。
半導体基板１２の上面１２ａには、上部電極７０が配置されている。上部電極７０は、層間絶縁膜２８が設けられていない部分で半導体基板１２の上面１２ａに接している。上部電極７０は、層間絶縁膜２８によってゲート電極２６から絶縁されている。半導体基板１２の下面１２ｂには、下部電極７２が配置されている。下部電極７２は、半導体基板１２の下面１２ｂに接している。
図１〜３に示すように、半導体基板１２の内部には、複数のソース領域３０、ボディ領域３２、ドレイン領域３４、複数の底部領域３６及び複数の端部領域３８が設けられている。
各ソース領域３０は、ｎ型領域である。図２に示すように、各ソース領域３０は、半導体基板１２の上面１２ａに露出する位置に配置されており、上部電極７０にオーミック接触している。また、各ソース領域３０は、トレンチ２２の上端部において側部絶縁層２４ｂに接している。
ボディ領域３２は、ｐ型領域である。図２に示すように、ボディ領域３２は、各ソース領域３０に接している。ボディ領域３２は、２つのソース領域３０に挟まれた範囲から各ソース領域の下側まで伸びている。２つのソース領域３０に挟まれた範囲では、ボディ領域３２内のｐ型不純物濃度が高い。ボディ領域３２は、２つのソース領域３０に挟まれた範囲で、上部電極７０にオーミック接触している。ソース領域３０の下側では、ボディ領域３２内のｐ型不純物濃度が低い。ボディ領域３２は、ソース領域３０の下側で、側部絶縁層２４ｂに接している。ボディ領域３２の下面は、ゲート電極２６の下端よりも上側に配置されている。また、図１、３に示すように、トレンチ２２に対してｙ方向に隣接する範囲にも、ボディ領域３２が設けられている。
各底部領域３６は、ｐ型領域である。図２、３に示すように、各底部領域３６は、対応するトレンチ２２の底面に露出する範囲に配置されている。各底部領域３６は、対応するトレンチ２２の底面において、底部絶縁層２４ａに接している。図３に示すように、各底部領域３６は、対応するトレンチ２２の底面に沿ってｙ方向に長く伸びている。各底部領域３６は、対応するトレンチ２２の底面全域で底部絶縁層２４ａに接している。各底部領域３６は、低濃度領域３６ａと高濃度領域３６ｂを有している。
低濃度領域３６ａ内のｐ型不純物濃度は、高濃度領域３６ｂ内のｐ型不純物濃度よりも低い。低濃度領域３６ａは、トレンチ２２の長手方向（すなわち、ｙ方向）の端部２２ａの下部に配置されている。つまり、トレンチ２２の底面のうちの端部２２ａに位置する第１範囲２３ａにおいて、低濃度領域３６ａが底部絶縁層２４ａに接している。なお、図示していないが、低濃度領域３６ａは、図３に示す端部２２ａとは反対側の端部に位置する底面にも形成されている。底部領域３６内の実効キャリア密度は、底部領域３６内のｐ型不純物濃度と底部領域３６内のｎ型不純物濃度の差によって算出される。また、トレンチ２２の下部（トレンチ２２の直下）において底部領域３６内の実効キャリア密度をｚ方向に積分した値を、以下では実効キャリア面密度という。低濃度領域３６ａの実効キャリア面密度は、１．４×１０１３（ｃｍ−２）より小さい。低濃度領域３６ａのｙ方向の幅は、低濃度領域３６ａのｚ方向の厚みよりも大きい。
高濃度領域３６ｂは、トレンチ２２の長手方向（すなわち、ｙ方向）において、低濃度領域３６ａに隣接する位置に配置されている。つまり、トレンチ２２の底面のうちの第１範囲２３ａに隣接する第２範囲２３ｂにおいて、高濃度領域３６ｂが底部絶縁層２４ａに接している。したがって、高濃度領域３６ｂは、低濃度領域３６ａよりも、トレンチ２２の端部２２ａから離れた位置に配置されている。高濃度領域３６ｂは、端部２２ａ近傍を除くトレンチ２２の底面の全域に接している。高濃度領域３６ｂの実効キャリア面密度は、１．４×１０１３（ｃｍ−２）より大きい。高濃度領域３６ｂのｙ方向の幅は、低濃度領域３６ａのｙ方向の幅よりも大きい。
ドレイン領域３４は、ｎ型領域である。図２、３に示すように、ドレイン領域３４は、ボディ領域３２の下側に配置されている。ドレイン領域３４は、ｎ型不純物濃度が低いドリフト領域３４ａと、ドリフト領域３４ａよりもｎ型不純物濃度が高いドレインコンタクト領域３４ｂを有している。ドリフト領域３４ａは、ボディ領域３２の下側に配置されている。ドリフト領域３４ａは、ボディ領域３２によってソース領域３０から分離されている。ドリフト領域３４ａは、ボディ領域３２の下面に接する位置から各底部領域３６の下側まで伸びている。ドリフト領域３４ａは、各底部領域３６（すなわち、低濃度領域３６ａと高濃度領域３６ｂ）の下面と側面に接している。図２に示すように、ドリフト領域３４ａは、ボディ領域３２の下側で側部絶縁層２４ｂに接している。ドレインコンタクト領域３４ｂは、ドリフト領域３４ａの下側に配置されている。ドレインコンタクト領域３４ｂは、半導体基板１２の下面１２ｂに露出している。ドレインコンタクト領域３４ｂは、下部電極７２にオーミック接触している。
図１、３に示すように、各端部領域３８は、対応するトレンチ２２の長手方向の端部２２ａに沿って設けられている。各端部領域３８は、ｐ型領域である。図３に示すように、各端部領域３８の下端は、対応する低濃度領域３６ａに接続されている。各端部領域３８の上端は、ボディ領域３２に接続されている。上述したように、ボディ領域３２は、上部電極７０に接続されている。このため、各低濃度領域３６ａは、端部領域３８とボディ領域３２を介して上部電極７０に接続されている。
次に、ＭＯＳＦＥＴ１０の動作について説明する。ＭＯＳＦＥＴ１０の使用時には、ＭＯＳＦＥＴ１０と負荷（例えば、モータ）と電源が直列に接続される。ＭＯＳＦＥＴ１０と負荷の直列回路に対して、電源電圧が印加される。ＭＯＳＦＥＴ１０のドレイン側（下部電極７２側）がソース側（上部電極７０側）よりも高電位となる向きで、電源電圧が印加される。ＭＯＳＦＥＴ１０のゲート電位（ゲート電極２６の電位）は、図示しない制御装置によって制御される。
ＭＯＳＦＥＴ１０がオフしているときについて説明する。ゲート電位が閾値よりも低いと、ＭＯＳＦＥＴ１０がオフしている。この状態では、下部電極７２の電位が上部電極７０の電位よりも高い。ボディ領域３２が上部電極７０に接続されており、ドリフト領域３４ａがドレインコンタクト領域３４ｂを介して下部電極７２に接続されているので、ボディ領域３２とドリフト領域３４ａの界面のｐｎ接合３３に逆電圧が印加される。したがって、ｐｎ接合３３から空乏層が伸びる。また、底部領域３６は、端部領域３８とボディ領域３２を介して上部電極７０に接続されている。このため、底部領域３６とドリフト領域３４ａの界面のｐｎ接合３７にも逆電圧が印加される。したがって、ｐｎ接合３７からも空乏層が伸びる。ドリフト領域３４ａのｎ型不純物濃度が低いので、ドリフト領域３４ａには広く空乏層が広がる。このため、ドリフト領域３４ａの略全域が空乏化される。また、空乏層は、ｐｎ接合３３からボディ領域３２内にも広がる。また、空乏層は、ｐｎ接合３７から底部領域３６内にも広がる。
図４は、図３に示す低濃度領域３６ａと高濃度領域３６ｂを拡大して示している。また、図５は、比較例のＭＯＳＦＥＴの図４に対応する拡大断面図を示している。図５に示す比較例のＭＯＳＦＥＴでは、底部領域３６全体が、低濃度領域３６ａと略同じｐ型不純物濃度を有している。比較例のＭＯＳＦＥＴのその他の構成は、実施例１のＭＯＳＦＥＴ１０と等しい。図４、５において、ドットによりハッチングされている半導体領域は、空乏化していない半導体領域（以下では、非空乏化領域という）である。図４、５において、ドットによりハッチングされていない半導体領域は、空乏化している半導体領域である。空乏化している半導体領域には電流が流れないため、空乏化している半導体領域内に電位差が発生する。図４、５では、空乏化している半導体領域内の電位分布を、等電位線１００によって示している。
図４、５において等電位線１００によって示すように、トレンチ２２の下部では、等電位線１００が主に横方向（ｙ方向）に伸びている。トレンチ２２の長手方向（ｙ方向）においてトレンチ２２に隣接する領域では、トレンチ２２の下部よりも上側に等電位線が分布する。したがって、トレンチ２２の端面（トレンチ２２の端部２２ａを画定している側面）とトレンチ２２の底面の間の角部２５の近傍で、等電位線１００が斜め上方向に向かうように曲がる。このため、図４、５では、角部２５近傍の範囲２５ａで、局所的に等電位線１００の間隔が狭くなっている。したがって、範囲２５ａでは、その周囲に比べて電界が高い。但し、範囲２５ａ内の電界は、図４では図５よりも緩和されている。以下、詳細に説明する。
比較例のＭＯＳＦＥＴでは、底部領域３６全体のｐ型不純物濃度が低い。したがって、図５に示すように、ｐｎ接合３７から底部領域３６内に伸びる空乏層の幅が底部領域３６内で略均一である。言い換えると、底部領域３６内の非空乏化領域の下端が、一定の深さに分布している。このため、底部領域３６内の非空乏化領域の下部において、等電位線１００が、略一定の深さで横方向に伸びている。等電位線１００は、角部２５近傍の範囲２５ａにおいて急激に曲がる。このため、範囲２５ａにおいて、等電位線１００の間隔が極めて狭い。すなわち、比較例のＭＯＳＦＥＴでは、範囲２５ａにおいて極めて高い電界が発生する。
他方、実施例１のＭＯＳＦＥＴ１０では、上述したように、低濃度領域３６ａのｐ型不純物濃度が、高濃度領域３６ｂのｐ型不純物濃度よりも低い。このため、低濃度領域３６ａには、高濃度領域３６ｂよりも空乏層が伸びやすい。したがって、図４に示すように、ｐｎ接合３７から低濃度領域３６ａ内に伸びる空乏層の幅が、ｐｎ接合３７から高濃度領域３６ｂ内に伸びる空乏層の幅よりも広い。言い換えると、高濃度領域３６ｂ内の非空乏化領域の下端が、低濃度領域３６ａ内の非空乏化領域の下端よりも下側に突出している。このため、高濃度領域３６ｂ内の非空乏化領域の下部では低濃度領域３６ａ内の非空乏化領域の下部よりも等電位線１００が下側に押し下げられている。その結果、低濃度領域３６ａ内の非空乏化領域の下部において、等電位線１００が、高濃度領域３６ｂ側から角部２５側に向かうにしたがって徐々に上側にシフトするように分布する。このため、角部２５近傍の範囲２５ａにおける等電位線１００の曲がり具合が、図５に比べて緩和される。このため、範囲２５ａにおける等電位線１００の間隔が、図５に比べて広い。すなわち、実施例１のＭＯＳＦＥＴ１０では、範囲２５ａにおける電界が、比較例のＭＯＳＦＥＴに比べて緩和される。
このように、実施例１のＭＯＳＦＥＴ１０では、低濃度領域３６ａ内の非空乏化領域の下部で等電位線１００が高濃度領域３６ｂ側から角部２５側に向かうにしたがって徐々に上側にシフトするように分布するため、角部２５近傍における等電位線１００の曲がり具合を緩和することができる。このため、角部２５近傍において等電位線１００の間隔が狭くなることを抑制することができ、角部２５近傍における電界集中が抑制される。特に、角部２５は厚みが薄い側部絶縁層２４ｂに近いため、角部２５近傍における電界集中を抑制することで、側部絶縁層２４ｂに印加される電界を緩和することができる。これによって、側部絶縁層２４ｂの絶縁性の劣化を抑制することができる。したがって、実施例１のＭＯＳＦＥＴ１０は、高い耐圧を有する。
また、図４に示すように、実施例１のＭＯＳＦＥＴ１０では、角部２５周辺の範囲２５ａでは電界が緩和される一方で、トレンチ２２の下部（低濃度領域３６ａと高濃度領域３６ｂの境界周辺の範囲２５ｂ）では比較例のＭＯＳＦＥＴに比べて電界が若干強くなる。しかしながら、トレンチ２２の底面は厚い底部絶縁層２４ａによって覆われている。厚みが厚い底部絶縁層２４ａの絶縁性は劣化し難い。このため、底部絶縁層２４ａへの印加電界が高くなっても、絶縁性の劣化の問題は生じない。このように、トレンチ２２の下部の範囲２５ｂ（すなわち、厚い底部絶縁層２４ａの近傍）で電界を上昇させることによって、角部２５周辺の範囲２５ａ（すなわち、薄い側部絶縁層２４ｂの近傍）で電界を低下させることができ、これによってＭＯＳＦＥＴ１０全体の耐圧が向上する。
次に、ＭＯＳＦＥＴをオンさせる場合について説明する。ゲート電位が閾値よりも高い電位まで引き上げられると、側部絶縁層２４ｂに隣接する範囲でボディ領域３２がｎ型に反転し、その範囲にチャネルが形成される。すると、ドリフト領域３４ａからボディ領域３２側に空乏層が収縮し、ドリフト領域３４ａを通って電子が流れるようになる。つまり、ＭＯＳＦＥＴがターンオンする。したがって、上部電極７０から、ソース領域３０、チャネル、ドレイン領域３４を介して下部電極７２へ電子が流れる。すなわち、下部電極７２から上部電極７０へ電流が流れる。
また、ＭＯＳＦＥＴがオンするときに、下部電極７２の電位が上部電極７０と略同電位まで低下する。すると、下部電極７２と底部領域３６の間の容量結合によって、底部領域３６の電位が低下する。この状態では、底部領域３６の電位がドリフト領域３４ａの電位よりも低いので、底部領域３６からドリフト領域３４ａに空乏層が広がっている。しかしながら、底部領域３６の電位が低下すると、上部電極７０から、ボディ領域３２と端部領域３８を通って底部領域３６に電荷が流入する。このように底部領域３６に電荷が流入することで、底部領域３６の電位が上部電極７０と略同電位まで上昇する。底部領域３６の電位が上昇することで、底部領域３６からドリフト領域３４ａに広がっている空乏層が底部領域３６側に収縮する。その結果、ドリフト領域３４ａの抵抗が低下し、ＭＯＳＦＥＴのオン抵抗が低下する。図５に示す比較例のＭＯＳＦＥＴでは、底部領域３６全体のｐ型不純物濃度が低いので、底部領域３６全体の抵抗が高い。このため、比較例のＭＯＳＦＥＴがオンするときに、底部領域３６全体に電荷が行き渡るのに時間がかかる。このため、比較例のＭＯＳＦＥＴでは、底部領域３６からドリフト領域３４ａに広がっている空乏層が底部領域３６側に収縮するのに時間を要する。したがって、比較例のＭＯＳＦＥＴは、チャネルが形成されてからオン抵抗が低下するまでに時間がかかる。他方。実施例１のＭＯＳＦＥＴ１０では、底部領域３６の一部が低濃度領域３６ａであるが、他の部分が高濃度領域３６ｂである。高濃度領域３６ｂの抵抗は低い。したがって、ＭＯＳＦＥＴ１０がオンするときに、底部領域３６全体に短時間で電荷が行き渡る。このため、実施例のＭＯＳＦＥＴ１０では、底部領域３６からドリフト領域３４ａに広がっている空乏層が短時間で底部領域３６側に収縮する。したがって、実施例１のＭＯＳＦＥＴ１０では、チャネルが形成されてから短時間でオン抵抗が低下する。このため、実施例１のＭＯＳＦＥＴ１０は、比較例のＭＯＳＦＥＴに比べて、低損失で動作することができる。
なお、ＳｉＣでは、半導体領域の実効キャリア面密度が１．４×１０１３ｃｍ−２より大きい場合には、その半導体領域に対する印加電圧をどこまで高くしても、その半導体領域全体を空乏化することはできない。逆に、半導体領域の実効キャリア面密度が１．４×１０１３ｃｍ−２より小さい場合には、その半導体領域に対する印加電圧を高くすれば、その半導体領域全体を空乏化することができる。上述した実施例１においては、高濃度領域３６ｂにおける実効キャリア面密度が、１．４×１０１３ｃｍ−２より大きい。このため、ＭＯＳＦＥＴ１０がオフしているときに上部電極７０と下部電極７２の間に印加される電圧が大きくても、トレンチ２２の下部の高濃度領域３６ｂが厚み方向（ｚ方向）において完全に空乏化されることがない。つまり、上部電極７０と下部電極７２の間に印加される電圧が大きくても、トレンチ２２の下部の高濃度領域３６ｂ内に非空乏化領域が残る。このため、ＭＯＳＦＥＴ１０がオンするときに、底部領域３６全体に電荷が供給され易い。したがって、実施例１のＭＯＳＦＥＴ１０は、オフ時に上部電極７０と下部電極７２の間に印加される電圧が大きくても、オンするときに短時間でオン抵抗が低下する。
また、上述した実施例１において、低濃度領域３６ａにおける実効キャリア面密度が、１．４×１０１３ｃｍ−２より小さい。このため、図４の状態からさらに上部電極７０と下部電極７２の間の印加電圧を高くすると、低濃度領域３６ａが厚み方向（ｚ方向）において完全に空乏化する。このように低濃度領域３６ａを厚み方向に完全に空乏化すると、図６に示すように、低濃度領域３６ａ内において空乏層が底部絶縁層２４ａに達する。すると、図６に示すように、等電位線１００が空乏化した低濃度領域３６ａから底部絶縁層２４ａに跨って伸びるようになり、等電位線１００の曲がり具合が図４よりもさらに緩和される。このため、角部２５周辺における電界集中をより緩和することができる。
なお、上述した実施例１において、低濃度領域３６ａと高濃度領域３６ｂの間に、中濃度領域（すなわち、ｐ型不純物濃度が低濃度領域３６ａより高く高濃度領域２６ｂよりも低いｐ型半導体領域）を配置してもよい。このような構成によれば、電界をより緩和することができる。
図７、８は、実施例２のＭＯＳＦＥＴを示している。実施例２のＭＯＳＦＥＴでは、高濃度領域３６ｂの厚みが、低濃度領域３６ａの厚みよりも厚い。すなわち、低濃度領域３６ａは、トレンチ２２の底面から下側に第１位置（低濃度領域３６ａの下面の位置）まで広がっており、高濃度領域３６ｂは、トレンチ２２の底面から第１位置よりも下側の第２位置（高濃度領域３６ｂの下面の位置）まで広がっている。図７に示すように、トレンチ２２の長手方向に沿う縦断面において、低濃度領域３６ａの下面はｙ方向に平行に直線状に伸びており、高濃度領域３６ｂの下面はｙ方向に平行に直線状に伸びている。高濃度領域３６ｂの下面が低濃度領域３６ａの下面よりも下側に位置している。つまり、底部領域３６の下面の位置が、低濃度領域３６ａから高濃度領域３６ｂに向かって、ステップ状に下側にシフトしている。実施例２においても、低濃度領域３６ａのｐ型不純物濃度は、高濃度領域３６ｂのｐ型不純物濃度よりも低い。実施例２のＭＯＳＦＥＴのその他の構成は、実施例１のＭＯＳＦＥＴ１０と等しい。
上記の通り、実施例２のＭＯＳＦＥＴでは、高濃度領域３６ｂの下面が低濃度領域３６ａの下面よりも下側に位置している。このため、図８に示すように、実施例２のＭＯＳＦＥＴがオフしたときに高濃度領域３６ｂ内の非空乏化領域の下端が低濃度領域３６ａ内の非空乏化領域の下端に対して下側に突出する量が、実施例１（図４）の場合よりも大きい。このため、図８では、低濃度領域３６ａ内の非空乏化領域の下部における等電位線１００の傾斜角度が、図４に比べて大きい。したがって、図８では、角部２５近傍での等電位線１００の曲がり具合が、図４に比べてさらに緩和される。このため、図８では、角部２５近傍での等電位線１００の間隔が、図４に比べてさらに広い。したがって、実施例２のＭＯＳＦＥＴによれば、角部２５近傍における電界集中をさらに緩和することができる。
なお、上述した実施例２において、低濃度領域３６ａと高濃度領域３６ｂの間に、中濃度領域（すなわち、ｐ型不純物濃度が低濃度領域３６ａより高く高黄土領域２６ｂよりも低い半導体領域）を配置してもよい。この場合、中濃度領域の厚みを、低濃度領域３６ａよりも厚く、高濃度領域３６ｂよりも薄くすることができる。このような構成によれば、電界をより緩和することができる。
次に、実施例１、２の低濃度領域３６ａと高濃度領域３６ｂの形成方法について説明する。まず、図９に示すように、半導体基板１２の上面１２ａにトレンチ２２を形成する。次に、半導体基板１２の上面１２ａを覆うマスク１２ｃを形成する。次に、図９に示すように、イオン注入方向を半導体基板１２の上面１２ａに対してｘ軸周りに傾斜させた状態で、トレンチ２２の底面にｐ型不純物を注入する（第１注入工程）。第１注入工程では、底面のうちのトレンチ２２の長手方向（ｙ方向）の一方の端部近傍の範囲１１０へのイオン注入が、上面１２ａによって遮られる。次に、図１０に示すように、イオン注入方向を半導体基板１２の上面１２ａに対してｘ軸周りに第１注入工程とは反対向きに傾斜させた状態で、トレンチ２２の底面にｐ型不純物を注入する（第２注入工程）。第２注入工程では、底面のうちのトレンチ２２の長手方向（ｙ方向）の他方の端部近傍の範囲１２０へのイオン注入が、上面１２ａによって遮られる。範囲１１０、１２０によって挟まれた範囲１３０（トレンチ２２の底面の中央部）には、第１注入工程と第２注入工程の両方でｐ型不純物が注入される。したがって、範囲１１０、１２０へのイオン注入量は、範囲１３０へのイオン注入量よりも少ない。その後、半導体基板１２をアニールすることで、注入されたｐ型不純物を活性化させる。これによって、トレンチ２２の底面の端部近傍の範囲１１０、１２０に露出するように低濃度領域３６ａが形成され、トレンチ２２の底面の中央部に位置する範囲１３０に高濃度領域３６ｂが形成される。なお、低濃度領域３６ａと高濃度領域３６ｂの下端の位置（すなわち、ｐ型不純物の拡散距離）は、アニール条件によって調節することができる。したがって、この方法によれば、実施例１、２のＭＯＳＦＥＴを製造することができる。また、この方法によれば、範囲１１０、１２０、１３０を個別にマスクすることなく、範囲１３０に範囲１１０、１２０よりも高濃度にｐ型不純物を注入することができる。範囲１１０、１２０、１３０にマスクを形成したりマスクを除去したりする必要がないので、効率的にＭＯＳＦＥＴを製造することができる。なお、実施例１、２のＭＯＳＦＥＴを、その他の方法によって製造することも可能である。
なお、上述した実施例では、底部領域３６をボディ領域３２に接続するｐ型領域（すなわち、端部領域３８）がトレンチ２２の長手方向の端部に設けられていた。しかしながら、底部領域３６をボディ領域３２に接続するｐ型領域が、別の位置に設けられていてもよい。また、底部領域３６をボディ領域３２に接続するｐ型領域が、高濃度領域３６ｂに接続されていてもよい。また、底部領域３６がボディ領域３２を介さずに上部電極７０に接続されていてもよい。また、底部領域３６を上部電極７０に接続するｐ型領域が設けられていなくてもよい。この場合、底部領域３６の電位がフローティングとなる。
また、上述した実施例では、半導体基板１２がＳｉＣによって構成されていた。しかしながら、半導体基板１２がＳｉ（シリコン）によって構成されていてもよい。半導体基板１２がＳｉによって構成されている場合、高濃度領域３６ｂの実効キャリア面密度を、２．０×１０１２（ｃｍ−２）より大きくすることが好ましい。この構成によれば、高濃度領域３６ｂが厚み方向に完全に空乏化されることを防止することができる。また、半導体基板１２がＳｉによって構成されている場合、低濃度領域３６ａの実効キャリア面密度を、２．０×１０１２（ｃｍ−２）より小さくすることが好ましい。この構成によれば、ＭＯＳＦＥＴへの印加電圧が高いときに、低濃度領域３６ａを厚み方向に完全に空乏化させることができる。
また、上述した実施例１、２では、ｎチャネル型のＭＯＳＦＥＴについて説明したが、ｐチャネル型のＭＯＳＦＥＴに本明細書に開示の技術を適用してもよい。上述した実施例１、２において、ｎ型とｐ型を入れ替えることで、ｐチャネル型のＭＯＳＦＥＴを構成することができる。また、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の他のスイッチング素子に、本明細書に開示の技術を適用してもよい。
上述した実施例の各構成要素と、請求項の各構成要素との関係について説明する。実施例のソース領域は、請求項の第１半導体領域の一例である。実施例のドリフト領域は、請求項の第２半導体領域の一例である。実施例の端部領域とボディ領域は、請求項の接続領域の一例である。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の構成では、スイッチング素子が、半導体基板の上面に設けられており、第１半導体領域に接している上部電極を有している。半導体基板が、底部領域と上部電極とを接続している第２導電型の接続領域を有している。
この構成によれば、底部領域が上部電極に接続されるので、底部領域の電位が安定する。このため、スイッチング素子の特性が安定する。また、スイッチング素子がオンするときに、接続領域を介して底部領域に電荷が供給される。底部領域に電荷が供給されることで、底部領域から第２半導体領域に広がっている空乏層が底部領域側に収縮する。これによって、第２半導体領域の抵抗が低下する。底部領域が高濃度領域（すなわち、抵抗が低い領域）を有しているので、スイッチング素子がオンするときに、底部領域全体に素早く電荷を供給することができる。このため、第２半導体領域から底部領域へ空乏層を素早く収縮させることができる。このため、スイッチング素子がオンするときに、オン抵抗を素早く低下させることができる。
本明細書が開示する一例の構成では、ゲート絶縁層が、トレンチの前記底面を覆っている底部絶縁層と、トレンチの側面を覆っており、底部絶縁層よりも厚みが薄い側部絶縁層を有している。
このような構成によれば、低濃度領域と高濃度領域の境界近傍においてトレンチの下部における電界が高くなっても、厚みが厚い底部絶縁層の絶縁性がほとんど劣化しない。
本明細書が開示する一例の構成では、低濃度領域が、トレンチの底面から前記底面よりも下側の第１位置まで伸びており、高濃度領域が、前記底面から前記第１位置よりも下側の第２位置まで伸びている。
この構成によれば、トレンチの長手方向の端部周辺における電界集中をさらに緩和することができる。
本明細書が開示する一例の構成では、半導体基板が、炭化シリコンによって構成されている。トレンチの下部に位置する高濃度領域内の実効キャリア密度を半導体基板の厚み方向に積分した実効キャリア面密度が、１．４×１０１３（ｃｍ−２）より大きい。
なお、本明細書において、実効キャリア密度は、特定の半導体領域内の第１導電型不純物濃度と第２導電型不純物濃度のうち大きい方から小さい方を減算した値を意味する。
この構成によれば、トレンチの下部に位置する高濃度領域が厚み方向全体にわたって空乏化することがない。したがって、スイッチング素子がオンするときに、底部領域全体により素早く電荷を供給することができる。このため、第２半導体領域から底部領域へ空乏層をより素早く収縮させることができる。このため、スイッチング素子がオンするときに、オン抵抗をより素早く低下させることができる。
本明細書が開示する一例の構成では、半導体基板が、炭化シリコンによって構成されている。トレンチの下部に位置する低濃度領域内の実効キャリア密度を前記半導体基板の厚み方向に積分した実効キャリア面密度が、１．４×１０１３（ｃｍ−２）より小さい。
この構成によれば、スイッチング素子がオフしているときの印加電圧を調節することで、トレンチの下部に位置する低濃度領域を厚み方向全体にわたって空乏化させることができる。低濃度領域が厚み方向全体にわたって空乏化すると、低濃度領域からその上部のゲート絶縁層にも等電位線が伸びるようになる。このため、トレンチの長手方向の端部周辺における電界をさらに緩和することができる。
本明細書が開示する一例の構成では、半導体基板が、シリコンによって構成されている。トレンチの下部に位置する高濃度領域内の実効キャリア密度を半導体基板の厚み方向に積分した実効キャリア面密度が、２．０×１０１２（ｃｍ−２）より大きい。
この構成によれば、トレンチの下部に位置する高濃度領域が厚み方向全体にわたって空乏化することがない。したがって、スイッチング素子がオンするときに、オン抵抗をより素早く低下させることができる。
本明細書が開示する一例の構成では、半導体基板が、シリコンによって構成されている。トレンチの下部に位置する低濃度領域内の実効キャリア密度を半導体基板の厚み方向に積分した実効キャリア面密度が、２．０×１０１２（ｃｍ−２）より小さい。
この構成によれば、スイッチング素子がオフしているときの印加電圧を調節することで、トレンチの下部に位置する低濃度領域を厚み方向全体にわたって空乏化させることができる。このため、トレンチの長手方向の端部周辺における電界をさらに緩和することができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０ ：ＭＯＳＦＥＴ
１２ ：半導体基板
２２ ：トレンチ
２４ ：ゲート絶縁層
２６ ：ゲート電極
２８ ：層間絶縁膜
３０ ：ソース領域
３２ ：ボディ領域
３４ ：ドレイン領域
３４ａ ：ドリフト領域
３４ｂ ：ドレインコンタクト領域
３６ ：底部領域
３６ａ ：低濃度領域
３６ｂ ：高濃度領域
３８ ：端部領域
７０ ：上部電極
７２ ：下部電極

Claims (8)

  1. スイッチング素子であって、
    上面にトレンチが設けられている半導体基板と、
    前記トレンチの内面を覆っているゲート絶縁層と、
    前記トレンチ内に配置されており、前記ゲート絶縁層によって前記半導体基板から絶縁されているゲート電極、
    を有しており、
    前記半導体基板が、
    前記ゲート絶縁層に接している第１導電型の第１半導体領域と、
    前記第１半導体領域の下側で前記ゲート絶縁層に接している第２導電型のボディ領域と、
    前記トレンチの底面において前記ゲート絶縁層に接している第２導電型の底部領域と、
    前記ボディ領域の下面に接する位置から前記底部領域の下面に接する位置まで伸びており、前記ボディ領域の下側で前記ゲート絶縁層に接しており、前記ボディ領域によって前記第１半導体領域から分離されている第１導電型の第２半導体領域、
    を有しており、
    前記底部領域が、
    前記底面のうちの前記トレンチの長手方向の端部に位置する第１範囲において前記ゲート絶縁層に接している低濃度領域と、
    前記底面のうちの前記第１範囲に隣接する第２範囲において前記ゲート絶縁層に接しており、前記低濃度領域よりも第２導電型不純物濃度が高い高濃度領域、
    を有している、
    スイッチング素子。
  2. 前記半導体基板の前記上面に設けられており、前記第１半導体領域に接している上部電極を有しており、
    前記半導体基板が、前記底部領域と前記上部電極とを接続している第２導電型の接続領域を有している請求項１のスイッチング素子。
  3. 前記ゲート絶縁層が、
    前記トレンチの前記底面を覆っている底部絶縁層と、
    前記トレンチの側面を覆っており、前記底部絶縁層よりも厚みが薄い側部絶縁層、
    を有している請求項１または２のスイッチング素子。
  4. 前記低濃度領域が、前記底面から前記底面よりも下側の第１位置まで伸びており、
    前記高濃度領域が、前記底面から前記第１位置よりも下側の第２位置まで伸びている、
    請求項１〜３のいずれか一項のスイッチング素子。
  5. 前記半導体基板が、炭化シリコンによって構成されており、
    前記トレンチの下部に位置する前記高濃度領域内の実効キャリア密度を前記半導体基板の厚み方向に積分した実効キャリア面密度が、１．４×１０１３（ｃｍ−２）より大きい請求項１〜４のいずれか一項のスイッチング素子。
  6. 前記半導体基板が、炭化シリコンによって構成されており、
    前記トレンチの下部に位置する前記低濃度領域内の実効キャリア密度を前記半導体基板の厚み方向に積分した実効キャリア面密度が、１．４×１０１３（ｃｍ−２）より小さい請求項１〜５のいずれか一項のスイッチング素子。
  7. 前記半導体基板が、シリコンによって構成されており、
    前記トレンチの下部に位置する前記高濃度領域内の実効キャリア密度を前記半導体基板の厚み方向に積分した実効キャリア面密度が、２．０×１０１２（ｃｍ−２）より大きい請求項１〜４のいずれか一項のスイッチング素子。
  8. 前記半導体基板が、シリコンによって構成されており、
    前記トレンチの下部に位置する前記低濃度領域内の実効キャリア密度を前記半導体基板の厚み方向に積分した実効キャリア面密度が、２．０×１０１２（ｃｍ−２）より小さい請求項１、２、３、４、７のいずれか一項のスイッチング素子。
JP2016035555A 2016-02-26 2016-02-26 スイッチング素子 Expired - Fee Related JP6560141B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016035555A JP6560141B2 (ja) 2016-02-26 2016-02-26 スイッチング素子
PCT/JP2016/005221 WO2017145210A1 (en) 2016-02-26 2016-12-26 Semiconductor switching element
CN201680082465.3A CN109075196B (zh) 2016-02-26 2016-12-26 半导体开关元件
US16/075,870 US10374081B2 (en) 2016-02-26 2016-12-26 Semiconductor switching element
DE112016006503.5T DE112016006503B4 (de) 2016-02-26 2016-12-26 Halbleiterschaltelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016035555A JP6560141B2 (ja) 2016-02-26 2016-02-26 スイッチング素子

Publications (2)

Publication Number Publication Date
JP2017152613A JP2017152613A (ja) 2017-08-31
JP6560141B2 true JP6560141B2 (ja) 2019-08-14

Family

ID=57799759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016035555A Expired - Fee Related JP6560141B2 (ja) 2016-02-26 2016-02-26 スイッチング素子

Country Status (5)

Country Link
US (1) US10374081B2 (ja)
JP (1) JP6560141B2 (ja)
CN (1) CN109075196B (ja)
DE (1) DE112016006503B4 (ja)
WO (1) WO2017145210A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6673232B2 (ja) * 2017-01-17 2020-03-25 株式会社デンソー 炭化珪素半導体装置
WO2019031371A1 (ja) 2017-08-07 2019-02-14 日本電気株式会社 状態分析装置、状態分析方法及び記録媒体
JP7135819B2 (ja) * 2018-12-12 2022-09-13 株式会社デンソー 半導体装置
DE112020000226T5 (de) * 2019-05-22 2021-08-26 Rohm Co., Ltd. SiC-HALBLEITERBAUTEIL

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570185B1 (en) * 1997-02-07 2003-05-27 Purdue Research Foundation Structure to reduce the on-resistance of power transistors
US6433385B1 (en) * 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
US6461918B1 (en) * 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
AU2003268710A1 (en) * 2002-10-04 2004-04-23 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and process for fabricating the same
DE112004001163B4 (de) * 2003-08-20 2017-12-28 Denso Corporation Halbleiteranordnung eines vertikalen Typs
US7265415B2 (en) * 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
DE102005024951A1 (de) * 2005-05-31 2006-12-14 Infineon Technologies Ag Halbleiterspeicherbauelement
JP4939012B2 (ja) * 2005-08-26 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置
EP1959495B1 (en) * 2005-11-22 2017-09-20 Shindengen Electric Manufacturing Co., Ltd. Trench gate power semiconductor device
JP4453671B2 (ja) 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP2008016747A (ja) * 2006-07-10 2008-01-24 Fuji Electric Holdings Co Ltd トレンチｍｏｓ型炭化珪素半導体装置およびその製造方法
JP4915221B2 (ja) * 2006-11-28 2012-04-11 トヨタ自動車株式会社 半導体装置
DE102007029121B3 (de) * 2007-06-25 2008-11-20 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
JP4450247B2 (ja) * 2007-07-13 2010-04-14 株式会社デンソー 半導体装置
JP5196980B2 (ja) * 2007-12-10 2013-05-15 株式会社東芝 半導体装置
JP5525153B2 (ja) * 2008-10-23 2014-06-18 ローム株式会社 半導体装置
JP5353190B2 (ja) * 2008-11-04 2013-11-27 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
JP2010287743A (ja) * 2009-06-11 2010-12-24 Sony Corp 半導体装置及びその製造方法、固体撮像素子
US8735974B2 (en) * 2010-02-16 2014-05-27 Toyota Jidosha Kabushiki Kaisha Semiconductor devices
JP5190485B2 (ja) * 2010-04-02 2013-04-24 株式会社豊田中央研究所 半導体装置
JP5498431B2 (ja) * 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
US8610204B2 (en) * 2011-03-15 2013-12-17 Toyota Jidosha Kabushiki Kaisha Semiconductor device
WO2012124786A1 (ja) * 2011-03-17 2012-09-20 富士電機株式会社 半導体装置およびその製造方法
JP5673393B2 (ja) * 2011-06-29 2015-02-18 株式会社デンソー 炭化珪素半導体装置
JP6047297B2 (ja) * 2012-04-09 2016-12-21 ルネサスエレクトロニクス株式会社 半導体装置
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5751213B2 (ja) 2012-06-14 2015-07-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5556862B2 (ja) * 2012-08-06 2014-07-23 富士電機株式会社 トレンチｍｏｓ型炭化珪素半導体装置の製造方法
KR20140022517A (ko) * 2012-08-13 2014-02-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20140022518A (ko) * 2012-08-13 2014-02-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9029871B2 (en) 2012-11-21 2015-05-12 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN104838503A (zh) * 2012-12-05 2015-08-12 丰田自动车株式会社 半导体装置
JP6056623B2 (ja) 2013-04-12 2017-01-11 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6077380B2 (ja) * 2013-04-24 2017-02-08 トヨタ自動車株式会社 半導体装置
JP2015056486A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置およびその製造方法
JP2015072999A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
JP6154292B2 (ja) * 2013-11-06 2017-06-28 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6219704B2 (ja) 2013-12-17 2017-10-25 トヨタ自動車株式会社 半導体装置
JP6208579B2 (ja) * 2013-12-26 2017-10-04 トヨタ自動車株式会社 半導体装置
JP6169966B2 (ja) * 2013-12-26 2017-07-26 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6341074B2 (ja) * 2014-01-24 2018-06-13 株式会社デンソー 半導体装置の製造方法
US9184248B2 (en) * 2014-02-04 2015-11-10 Maxpower Semiconductor Inc. Vertical power MOSFET having planar channel and its method of fabrication
JP2016025177A (ja) * 2014-07-18 2016-02-08 トヨタ自動車株式会社 スイッチング素子
US9704948B2 (en) * 2014-08-09 2017-07-11 Alpha & Omega Semiconductor (Cayman), Ltd. Power trench MOSFET with improved unclamped inductive switching (UIS) performance and preparation method thereof
JP6354525B2 (ja) * 2014-11-06 2018-07-11 株式会社デンソー 炭化珪素半導体装置の製造方法
JP6563639B2 (ja) * 2014-11-17 2019-08-21 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2016100466A (ja) * 2014-11-21 2016-05-30 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6270706B2 (ja) * 2014-12-11 2018-01-31 トヨタ自動車株式会社 半導体装置とその製造方法
JP6063915B2 (ja) * 2014-12-12 2017-01-18 株式会社豊田中央研究所 逆導通ｉｇｂｔ
JP6698697B2 (ja) * 2015-01-27 2020-05-27 アーベーベー・シュバイツ・アーゲー 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法
JP2016143786A (ja) * 2015-02-03 2016-08-08 株式会社東芝 半導体装置
CN106856665B (zh) * 2015-02-20 2020-05-22 新电元工业株式会社 半导体装置
JP2016181618A (ja) * 2015-03-24 2016-10-13 株式会社デンソー 半導体装置
JP6409681B2 (ja) * 2015-05-29 2018-10-24 株式会社デンソー 半導体装置およびその製造方法
JP6472714B2 (ja) * 2015-06-03 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6367760B2 (ja) * 2015-06-11 2018-08-01 トヨタ自動車株式会社 絶縁ゲート型スイッチング装置とその製造方法
JP6301882B2 (ja) * 2015-08-21 2018-03-28 トヨタ自動車株式会社 半導体装置の製造方法と半導体装置
JP6571467B2 (ja) * 2015-09-24 2019-09-04 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子とその製造方法
JP6475142B2 (ja) * 2015-10-19 2019-02-27 トヨタ自動車株式会社 半導体装置とその製造方法
US9419118B1 (en) * 2015-11-03 2016-08-16 Ixys Corporation Trench IGBT with tub-shaped floating P-well and hole drains to P-body regions
JP6115678B1 (ja) * 2016-02-01 2017-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2017139289A (ja) * 2016-02-02 2017-08-10 トヨタ自動車株式会社 ダイオード
JP2017139293A (ja) * 2016-02-02 2017-08-10 トヨタ自動車株式会社 ダイオード
JP6747195B2 (ja) * 2016-09-08 2020-08-26 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6763727B2 (ja) * 2016-09-15 2020-09-30 トヨタ自動車株式会社 スイッチング装置とその製造方法
JP2018056304A (ja) * 2016-09-28 2018-04-05 トヨタ自動車株式会社 スイッチング装置とその製造方法
JP2018060943A (ja) * 2016-10-06 2018-04-12 トヨタ自動車株式会社 スイッチング素子
JP6669628B2 (ja) * 2016-10-20 2020-03-18 トヨタ自動車株式会社 スイッチング素子
JP6493372B2 (ja) * 2016-12-07 2019-04-03 トヨタ自動車株式会社 半導体装置
JP6687504B2 (ja) * 2016-12-19 2020-04-22 トヨタ自動車株式会社 スイッチング素子の製造方法
JP6784921B2 (ja) * 2017-02-17 2020-11-18 株式会社デンソー スイッチング素子とその製造方法
US10164021B2 (en) * 2017-05-26 2018-12-25 Fuji Electric Co., Ltd. Silicon carbide semiconductor device
US10468509B2 (en) * 2017-06-07 2019-11-05 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP7029710B2 (ja) * 2017-06-16 2022-03-04 富士電機株式会社 半導体装置
JP2019040954A (ja) * 2017-08-23 2019-03-14 トヨタ自動車株式会社 半導体装置
JP7017733B2 (ja) * 2017-09-07 2022-02-09 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2017152613A (ja) 2017-08-31
DE112016006503T5 (de) 2018-11-29
CN109075196A (zh) 2018-12-21
WO2017145210A1 (en) 2017-08-31
DE112016006503B4 (de) 2023-03-30
US10374081B2 (en) 2019-08-06
US20190058061A1 (en) 2019-02-21
CN109075196B (zh) 2021-09-03

Similar Documents

Publication Publication Date Title
US8450800B2 (en) Semiconductor device
US10468520B2 (en) Switching element and method of manufacturing the same
JP6606007B2 (ja) スイッチング素子
CN107919383B (zh) 开关元件
WO2016009736A1 (ja) スイッチング素子
JP7492381B2 (ja) 半導体装置
JP6560141B2 (ja) スイッチング素子
JP2017191817A (ja) スイッチング素子の製造方法
JP6560142B2 (ja) スイッチング素子
KR20140044075A (ko) 반도체 소자 및 그 제조 방법
US20160079350A1 (en) Semiconductor device and manufacturing method thereof
JP2017174961A (ja) スイッチング素子の製造方法
JP2020064910A (ja) スイッチング素子
CN114556588B (zh) 开关元件
TW201803125A (zh) 垂直碳化矽金屬氧化物半導體場效電晶體
JP7147510B2 (ja) スイッチング素子
CN114762128A (zh) 开关元件
JP7326991B2 (ja) スイッチング素子
JP2024137200A (ja) 電界効果トランジスタ
JP7135819B2 (ja) 半導体装置
JP7405230B2 (ja) スイッチング素子
JP7230477B2 (ja) トレンチゲート型のスイッチング素子の製造方法
JP2018056380A (ja) スイッチング素子
JP2019129290A (ja) 半導体素子
JP2017188562A (ja) スイッチング素子とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190718

R151 Written notification of patent or utility model registration

Ref document number: 6560141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees