[go: up one dir, main page]

JP2024028125A - 高電子移動度トランジスタエピタキシャル方法 - Google Patents

高電子移動度トランジスタエピタキシャル方法 Download PDF

Info

Publication number
JP2024028125A
JP2024028125A JP2023101144A JP2023101144A JP2024028125A JP 2024028125 A JP2024028125 A JP 2024028125A JP 2023101144 A JP2023101144 A JP 2023101144A JP 2023101144 A JP2023101144 A JP 2023101144A JP 2024028125 A JP2024028125 A JP 2024028125A
Authority
JP
Japan
Prior art keywords
nitride layer
layer
high electron
mobility transistor
electron mobility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023101144A
Other languages
English (en)
Other versions
JP7618736B2 (ja
Inventor
劉嘉哲
Jia-Zhe Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of JP2024028125A publication Critical patent/JP2024028125A/ja
Application granted granted Critical
Publication of JP7618736B2 publication Critical patent/JP7618736B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】高電子移動度トランジスタの欠陥発生を削減する方法を提供する。
【解決手段】高電子移動度トランジスタエピタキシャル方法は、基板を提供するステップ、前記基板に核形成層を形成するステップ、前記核形成層にバッファ層を形成するステップ、前記バッファ層に第一窒化物層を形成し、前記第一窒化物層が前記バッファ層と接触するステップ、前記第一窒化物層に第二窒化物層を形成すると共に、前記第二窒化物層に炭素ドーピングを行い、前記第二窒化物層が前記第一窒化物層と接触すること、前記第二窒化物層の上方にチャネル層を形成するステップ及び前記チャネル層に障壁層を形成し、二次元電子ガスが前記チャネル層と前記障壁層との間に位置する境界に沿って前記チャネル層に形成されるステップを含む。前記第二窒化物層の成長温度は、前記第一窒化物層の成長温度よりも小さく、前記第一窒化物層の膜厚は、前記第二窒化物層の膜厚よりも小さい。
【選択図】図３

Description

本発明は、半導体の技術に関し、特に、高電子移動度トランジスタに関する。
既知の高電子移動度トランジスタ （Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ、ＨＥＭＴ）は、二次元電子ガス（ｔｗｏ ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓ、 ２－ＤＥＧ）を有するトランジスタである。二次元電子ガスは、エネルギーギャップが異なる二つの材料間に位置する異質接合面と隣接する。高電子移動度トランジスタは、ドーピング領域をトランジスタのキャリアチャネルとして用いることなく、高電子移動性を有した二次元電子ガスをトランジスタのキャリアチャネルとして用いることから、高電子移動度トランジスタに、高破壊電圧、高電子移動度、低導通抵抗及び低入力電容などの特性を有しており、高電力半導体装置に幅広く適用され得る。
しかしながら、良く使われる高電子移動度トランジスタ構成は、各層に成分素材が異なるし、各層に成分素材における熱膨張率が異なることから、異なる温度が変化すると、材料間からの異なる応力によって表面に割れ目が形成されたり、反りや割れなどが発生したりするという問題があり、ひいては、高電子移動度トランジスタについて耐電圧に影響を与えてしまう。故に、如何にして高電子移動度トランジスタ構成において割れ目、反りや割れなどの欠陥を削減できるかは、解決すべき問題である。
このことに鑑み、本発明は、高電子移動度トランジスタ構成に、割れ目、反りや割れなどの欠陥が発生してしまうことを削減することができる、高電子移動度トランジスタエピタキシャル方法を提供することを目的とする。
上記目的を達成するために、本発明が提供する高電子移動度トランジスタエピタキシャル方法は、基板を提供するステップ、前記基板に核形成層を形成するステップ、前記核形成層にバッファ層を形成するステップ、前記バッファ層に第一窒化物層を形成し、前記第一窒化物層が前記バッファ層と接触するステップ、前記第一窒化物層に第二窒化物層を形成すると共に、前記第二窒化物層に炭素ドーピングを行い、前記第二窒化物層が前記第一窒化物層と接触するステップ、前記第二窒化物層の上方にチャネル層を形成するステップ、及び、前記チャネル層に障壁層を形成し、二次元電子ガスが前記チャネル層と前記障壁層との間に位置する境界に沿って前記チャネル層に形成されるステップを含み、前記第二窒化物層の成長温度が前記第一窒化物層の成長温度よりも小さく、前記第一窒化物層の膜厚が前記第二窒化物層の膜厚よりも小さい。
本発明による効果は、前記第一窒化物層及び前記第二窒化物層の構成を設計することにより、前記高電子移動度トランジスタ構成に割れ目、反り及び割れなどの欠陥を効果的に削減することができるということにある。
本発明の好ましい実施例に係る高電子移動度トランジスタエピタキシャル構成を示す模式図である。 本発明の好ましい実施例に係る高電子移動度トランジスタエピタキシャル方法を示すフローチャートである。 本発明の好ましい実施例に係る高電子移動度トランジスタエピタキシャル方法を示すフローチャートである。 比較例に係る高電子移動度トランジスタエピタキシャル構成を示す模式図である。
本発明を一層明確にするためには、好ましい実施例に基づいて図面を参照しながら以下に詳しく説明する。図１に示すように、本発明における好ましい実施例に係る高電子移動度トランジスタエピタキシャル構成１は、基板１０、核形成層２０、バッファ層３０、第一窒化物層４０、第二窒化物層５０、チャネル層６０及び障壁層７０を含む。
そのうち、前記基板１０は、例えばシリコン（Ｓｉ）基板、ヒ化ガリウム（ＧａＡｓ）基板、窒化ガリウム（ＧａＮ）基板、炭化ケイ素（ＳｉＣ）基板又はサファイア（Ａｌ2Ｏ3）基板であってもよい。前記核形成層２０は、例えば窒化アルミニウム（ＡｌＮ）又は窒化アルミニウムガリウム（ＡｌＧａＮ）層であってもよい。本実施例において、前記バッファ層３０は、窒化アルミニウムガリウム（ＡｌＧａＮ）で構成され、前記バッファ層における表面にアルミニウム（Ａｌの）濃度が２５±１０％であり、前記第一窒化物層４０及び前記第二窒化物層５０は、共に、窒化ガリウム（ＧａＮ）層である。前記チャネル層６０は、例えば、窒化アルミニウムガリウム（ＡｌＧａＮ）又は窒化ガリウム（ＧａＮ）によるチャネル層であってもよい。前記障壁層７０は、例えば、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、又は、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）による障壁層であってもよい。
本実施例において、前記高電子移動度トランジスタエピタキシャル構成１は、パッシベーション層８０及び第三窒化物層５２を含み、前記パッシベーション層８０は、例えば窒化ケイ素（ＳｉＮ）又は窒化ガリウム（ＧａＮ）によるパッシベーション層であってもよい。前記第三窒化物層５２は、窒化ガリウム（ＧａＮ）層である。そのうち、前記第二窒化物層５０、前記第三窒化物層５２及び前記第一窒化物層４０Ｖ／III比の比例は、１：４：５である。図１に示すように、前記核形成層２０は、前記基板１０の上方に位置する。前記バッファ層３０は、前記核形成層２０の上方に位置する。前記第一窒化物層４０は、前記バッファ層３０の上方に位置すると共に前記バッファ層３０と接触する。前記第二窒化物層５０は、前記第一窒化物層４０の上方に位置する共に前記第一窒化物層４０と接触する。前記チャネル層６０は、前記第二窒化物層５０の上方に位置する。二次元電子ガスは、前記チャネル層６０と前記障壁層７０との間に位置する境界に沿って前記チャネル層６０に形成される。前記第三窒化物層５２は、前記第二窒化物層５０の上方に位置すると共に前記第二窒化物層５０と接触する。前記第三窒化物層５２は、前記第二窒化物層５０と前記チャネル層６０との間に位置し、前記チャネル層６０は、前記第三窒化物層５２の上方に位置する。前記パッシベーション層８０は、前記障壁層７０の上方に位置する。他の実施例においては、前記第三窒化物層５２を設置しなくてもよい。
本実施例において、前記第一窒化物層４０の膜厚が前記第二窒化物層５０の膜厚よりも小さい。前記第二窒化物層５０の膜厚と前記第一窒化物層４０の膜厚との比例が１以上であり６以下であるという範囲を満たし、好ましくは、前記第二窒化物層５０の膜厚と前記第一窒化物層４０の膜厚との比例が３である。前記第二窒化物層５０の膜厚と前記第一窒化物層４０の膜厚との総和が１ｕｍ以下であり、好ましくは、前記第二窒化物層５０の膜厚と前記第一窒化物層４０の膜厚との総和が０．５ｕｍ以上であり１ｕｍ以下である。
本実施例において、前記第二窒化物層５０に炭素ドーピングを有し、前記第一窒化物層４０における炭素濃度が前記第二窒化物層５０における炭素濃度よりも小さく、前記第二窒化物層５０の炭素濃度と前記第一窒化物層４０の炭素濃度との比例が１０以上である。
本実施例においては、前記第三窒化物層５２の膜厚が２．５～３．５ｕｍであり、前記第三窒化物層５２は、複数の第三窒化物膜を含み、前記第三窒化物層５２は、前記第三窒化物膜が互いに重なって形成された超格子層であって、隣接する第三窒化物膜において炭素濃度が比較的大きいものと炭素濃度が比較的小さいものとの比例が１０以上であるという範囲を満たす。本実施例において、前記第三窒化物層５２に低ドーピング窒化物層５２１及び高ドーピング窒化物層５２２を含むことを例に説明するが、他の実施例において、前記第三窒化物層５２に一つ以上の低ドーピング窒化物層及び一つの高ドーピング窒化物層を含むと共に、低ドーピング窒化物層と高ドーピング窒化物層とが互いに千鳥状に重なるように設置される。
本実施例において、前記高電子移動度トランジスタエピタキシャル構成１における反り度（ＢＯＷ）の絶対値が３０ｕｍよりも小さい。そのうち、前記高電子移動度トランジスタエピタキシャル構成１は、８インチのウェハーである。前記反り度は、数値がウェハーの湾曲度であり、正負がウェハーの湾曲方向であり、正値が上へ湾曲するウェハーの湾曲度であり、負値が下へ湾曲するウェハーの湾曲度である。前記パッシベーション層８０は、表面に平方センチメートル当たりに、直径が０．５ｕｍよりも大きい欠陥の数が１０個未満である。前記欠陥は、例として、例えば、六角欠陥、積層欠陥（ｂａｓａｌ ｓｔａｃｋｉｎｇ ｆａｕｌｔ）、穴欠陥などのエピタキシャル生産に良く見られる欠陥であり、しかも、前記欠陥に、例えば埃又は擦り傷など、外力により形成される欠陥を含まない。前記高電子移動度トランジスタエピタキシャル構成１は、前記パッシベーション層８０の外周縁から、内へ延びる最も長いひび長さが３ｍｍ以下である。例を挙げて説明すると、前記割れ目が、ウェハーにおける外周縁からウェハーへ延びる割れ目であってもよい。前記高電子移動度トランジスタエピタキシャル構成１の破壊電圧は、０．０９Ｖ／ｎｍ以上である。X線散乱法（Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ ｍｅｔｈｏｄ）により分析すると、前記高電子移動度トランジスタエピタキシャル構成は、（１０２）面における半値幅（ＦＷＨＭ）が７００ａｒｃｓｅｃ未満である。前記高電子移動度トランジスタエピタキシャル構成は、（００２）面における半値幅（ＦＷＨＭ）が６００ａｒｃｓｅｃ未満である。
図３に示すように、本発明における好ましい実施例に係る高電子移動度トランジスタエピタキシャル方法を示すフローチャートである。前記高電子移動度トランジスタエピタキシャル方法が上記に係る高電子移動度トランジスタエピタキシャル構成１を形成することに用いられる。前記高電子移動度トランジスタエピタキシャル方法は、以下のステップを含む。
ステップＳ０２は、基板１０を提供する。前記通り、前記基板１０は、シリコン（Ｓｉ）基板、ヒ化ガリウム（ＧａＡｓ）基板、窒化ガリウム（ＧａＮ）基板、炭素化シリコン（ＳｉＣ）基板又はサファイア（Ａｌ2Ｏ3）基板であってもよい。
ステップＳ０４は、前記基板１０に核形成層を形成する。前記核形成層２０は、有機金属気相成長法（ＭＯＣＶＤ）により前記基板１０に形成されるものであってもよい。前記核形成層２０は、例えば窒化アルミニウム（ＡｌＮ）又は窒化アルミニウムガリウム（ＡｌＧａＮ）層であってもよい。
ステップＳ０６は、前記核形成層２０にバッファ層３０を形成する。前記バッファ層は、有機金属気相成長法（ＭＯＣＶＤ）により前記核形成層２０に形成されるものであってもよい。前記バッファ層３０は、窒化アルミニウムガリウム（ＡｌＧａＮ）で構成され、前記バッファ層３０における表面にアルミニウム（Ａｌ）濃度が２５±１０％である。
ステップＳ０８は、前記バッファ層３０に第一窒化物層４０を形成し、前記第一窒化物層４０が前記バッファ層３０と接触する。前記第一窒化物層４０は、有機金属気相成長法（ＭＯＣＶＤ）により前記バッファ層３０に形成されるものであってもよい。前記第一窒化物層４０は、窒化ガリウム（ＧａＮ）層である。
ステップＳ１０は、前記第一窒化物層４０に第二窒化物層５０を形成すると共に、前記第二窒化物層５０に炭素ドーピングを行い、前記第二窒化物層５０が前記第一窒化物層４０と接触する。前記第二窒化物層５０は、有機金属気相成長法（ＭＯＣＶＤ）により前記第一窒化物層に形成されるものであってもよい。前記第二窒化物層５０は、窒化ガリウム（ＧａＮ）層である。
そのうち、前記第二窒化物層５０の成長温度が前記第一窒化物層４０の成長温度よりも小さい。本実施例において、前記第一窒化物層４０と前記第二窒化物層５０とは、成長温度の温度差が摂氏１００度以上である。前記第二窒化物層５０のＶ／III比が前記第一窒化物層４０のＶ／III比よりも小さい。前記第二窒化物層５０の炭素濃度と前記第一窒化物層４０の炭素濃度との比例が１０以上である。前記第一窒化物層４０の膜厚が前記第二窒化物層５０の膜厚よりも小さい。前記第二窒化物層５０の膜厚と前記第一窒化物層４０の膜厚との比例は、１以上であり６以下であるという範囲を満たし、好ましくは、前記第二窒化物層５０の膜厚と前記第一窒化物層４０の膜厚との比例が３である。前記第二窒化物層５０の膜厚と前記第一窒化物層４０の膜厚との総和が１ｕｍ以下であり、好ましくは、前記第二窒化物層５０の膜厚と前記第一窒化物層４０の膜厚との総和が０．５ｕｍ以上であり１ｕｍ以下である。つまり、前記第一窒化物層４０と前記第二窒化物層５０とは、異なる温度、Ｖ／III気体流量比、厚さ、炭素ドーピング濃度などの成長条件によって形成される。
ステップＳ１２は、前記第二窒化物層５０の上方にチャネル層６０を形成し、前記第三窒化物層５２が前記第二窒化物層５０と接触すると共に前記チャネル層６０と前記第二窒化物層５０との間に位置する。前記チャネル層６０は、有機金属気相成長法（ＭＯＣＶＤ）により前記第二窒化物層５０に形成されるものであってもよい。前記チャネル層６０は、例えば窒化アルミニウムガリウム（ＡｌＧａＮ）又は窒化ガリウム（ＧａＮ）によるチャネル層であってもよい。本実施例において、前記チャネル層６０は、厚さが１００～５００ｎｍにある。
ステップＳ１４は、前記チャネル層６０に障壁層７０を形成し、二次元電子ガスが前記チャネル層６０と前記障壁層７０との間に位置する境界に沿って前記チャネル層６０に形成される。前記障壁層７０は、有機金属気相成長法（ＭＯＣＶＤ）により、前記第二窒化物層５０に形成されるものであってもよい。前記障壁層７０は、例えば窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、又は窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）による障壁層であってもよい。
本実施例において、前記高電子移動度トランジスタエピタキシャル方法は、前記ステップＳ１０と前記ステップＳ１２との間に、前記第二窒化物層５０に第三窒化物層５２を形成するステップＳ１１をさらに含む。前記第三窒化物層５２は、有機金属気相成長法（ＭＯＣＶＤ）により前記第二窒化物層５０に形成されるものであってもよい。前記第三窒化物層５２は、前記第二窒化物層５０と接触すると共に、前記チャネル層６０と前記第二窒化物層５０との間に位置する。前記第三窒化物層５２は、窒化ガリウム（ＧａＮ）層である。他の実施例において、図２に示すように、前記ステップＳ１１を実行しなくてもよい。
本実施例において、前記第二窒化物層５０の成長温度が前記第三窒化物層５２の成長温度よりも小さい。好ましくは、前記第二窒化物層５０の成長温度が前記第一窒化物層４０及び前記第三窒化物層５２の成長温度よりも小さく、前記第二窒化物層５０の成長温度と前記第一窒化物層４０及び前記第三窒化物層５２の成長温度との温度差が摂氏１００度よりも大きい。前記第二窒化物層５０、前記第三窒化物層５２及び前記第一窒化物層４０Ｖ／III比の比例が１：４：５である。前記第三窒化物層５２は、膜厚が２．５～３．５ｕｍである。前記第三窒化物層５２は、複数の第三窒化物膜を含む。前記第三窒化物層５２は、前記第三窒化物膜が互いに重なって設置して形成される超格子層であって、隣接する二つの第三窒化物膜において、炭素濃度が比較的大きいものと炭素濃度が比較的大きいものとの比例が１０以上であるという範囲を満たす。
本実施例において、前記高電子移動度トランジスタエピタキシャル方法は、前記ステップＳ１４の後に、前記障壁層７０にパッシベーション層８０を形成するステップＳ１６をさらに含む。前記パッシベーション層８０は、有機金属気相成長法（ＭＯＣＶＤ）により前記障壁層７０に形成されるものであってもよい。前記障壁層は、例えば、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、又は、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）による障壁層であってもよい。
本実施例において、前記高電子移動度トランジスタエピタキシャル方法は、前記高電子移動度トランジスタエピタキシャル方法により形成される前記高電子移動度トランジスタエピタキシャル構成１を検測することを含み、前記高電子移動度トランジスタエピタキシャル構成１における反り（ＢＯＷ）の絶対値が３０ｕｍよりも小さい。そのうち、検測される前記高電子移動度トランジスタエピタキシャル構成１が８インチのウェハーである。前記反りは、数値がウェハーの湾曲度であり、正負がウェハーの湾曲方向であり、正値が上へ湾曲するウェハーの湾曲度であり、負値が下へ湾曲するウェハーの湾曲度である。前記パッシベーション層８０は、表面において、平方センチメートル当たりに、直径が０．５ｕｍよりも大きい欠陥の数が１０個未満である。前記欠陥は、例を挙げると、例えば六角欠陥、積層欠陥（ｂａｓａｌ ｓｔａｃｋｉｎｇ ｆａｕｌｔ）、穴欠陥などのエピタキシャル生産によく見られる欠陥であり、しかも、前記欠陥に、例えば埃又は擦り傷など、外力により形成される欠陥を含まない。前記高電子移動度トランジスタエピタキシャル構成１は、前記パッシベーション層８０の外周縁から内へ延びる最も長いひび長さが３ｍｍ以下である。例を挙げて説明すると、前記割れ目が８インチのウェハーにおける外周縁からウェハーへ延びる割れ目であってもよい。前記高電子移動度トランジスタエピタキシャル構成１は、破壊電圧が０．０９Ｖ／ｎｍ以上である。X線散乱法（Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ ｍｅｔｈｏｄ）により分析すると、前記高電子移動度トランジスタエピタキシャル構成は、（１０２）面における半値幅（ＦＷＨＭ）が７００ａｒｃｓｅｃ未満である。前記高電子移動度トランジスタエピタキシャル構成は、（００２）面における半値幅（ＦＷＨＭ）が６００ａｒｃｓｅｃ未満である。
以下、比較例及び実施例を挙げて説明する。
〔比較例１〕
図４に示すように、比較例１に係る高電子移動度トランジスタエピタキシャル構成２は、上記の実施例に係る高電子移動度トランジスタエピタキシャル構成１とほぼ同じである構成を有し、同樣に、基板１０、核形成層２０、バッファ層３０、チャネル層６０、障壁層７０及びパッシベーション層８０を含む。相違点は、比較例１に係る高電子移動度トランジスタエピタキシャル構成２に、第一窒化物層４０、第二窒化物層５０及び第三窒化物層５２を設置しない。
〔実施例１〕
図１に示すように、前記高電子移動度トランジスタエピタキシャル方法により、前記高電子移動度トランジスタ構成１を形成する。
そのうち、前記第一窒化物層４０の成長条件が以下の通りである。
成長温度は、摂氏１０５０度であり、窒素（Ｎ）／水素（Ｈ）の気体流量比が１：１である。前記第一窒化物層におけるエピタキシャル厚さが２５０ｎｍであり、前記第一窒化物層に炭素をドーピングしなかった。前記第一窒化物層は、背景の炭素濃度が５Ｅ１７ｃｍ-3よりも小さい。
前記第二窒化物層５０の成長条件が以下の通りである。
成長温度が摂氏９４０度であり、窒素（Ｎ）／水素（Ｈ）の気体流量比が６：４であり、前記第二窒化物層におけるエピタキシャル厚さが７５０ｎｍであり、前記第二窒化物層に炭素をドーピングした。前記第二窒化物層は、炭素濃度が５Ｅ１８～５Ｅ１９ ｃｍ-3にある。
前記第三窒化物層５２の成長条件が以下の通りである。
成長温度が摂氏１０５５度であり、窒素（Ｎ）／水素（Ｈ）の気体流量比が１：２である。前記第三窒化物層５２は、膜厚が２．５～３．５ｕｍである。前記第三窒化物層５２は、低ドーピング窒化物層５２１及び高ドーピング窒化物層５２２を含む。前記第三窒化物層５２は、低ドーピング窒化物層５２１と高ドーピング窒化物層５２２とが重なって形成された超格子層である。前記低ドーピング窒化物層５２１におけるエピタキシャル厚さは、１０～１００ｎｍであり、前記低ドーピング窒化物層５２１に炭素をドーピングしなかった。前記低ドーピング窒化物層５２１は、炭素濃度が１Ｅ１８ｃｍ-3よりも小さい。前記高ドーピング窒化物層５２２は、エピタキシャル厚さが１００～５００ｎｍであり、前記高ドーピング窒化物層５２２に炭素をドーピングした。前記高ドーピング窒化物層５２２は、炭素濃度が５Ｅ１８～５Ｅ１９ｃｍ-3にある。
再度説明するべきことは、前記第二窒化物層５０、前記第三窒化物層５２及び前記第一窒化物層４０Ｖ／III比の比例が１：４：５である。
下表１を参照すると、比較例１と実施例１に係る高電子移動度トランジスタエピタキシャル構成を検測した結果である。わかるように、前記第一窒化物層４０及び前記第二窒化物層５０を設置しなかった比較例１は、最も長いひび長さ、反り度（ＢＯＷ）、（１０２）面の半値幅（ＦＷＨＭ）及び欠陥密度について、それらの現れがいずれも、実施例１に係る高電子移動度トランジスタエピタキシャル構成を検測した結果の現れよりも悪い。つまり、本実施例１は、前記第一窒化物層４０及び前記第二窒化物層５０を設置することにより、前記高電子移動度トランジスタ構成１に、割れ目、反りや欠陥が生じてしまうことを効果的に避けることができる。しかも、前記高電子移動度トランジスタ構成のエピタキシャル品質を高めることができる。
また、比較例１に係る高電子移動度トランジスタ構成２に、前記第一窒化物層４０、前記第二窒化物層５０及び前記第三窒化物層５２を設置しなかった。表１から分かるように、比較例１に係る高電子移動度トランジスタ構成２は、破壊電圧についてその現れが明らかに、実施例１に係る高電子移動度トランジスタ構成１についてその破壊電圧の現れよりも悪い。つまり、本実施例１は、前記第一窒化物層４０、前記第二窒化物層５０及び前記第三窒化物層５２を設置することにより、前記高電子移動度トランジスタ構成１の耐電圧の現れを高めることができる。
以下、複数の比較例を挙げて説明する。
再度説明すべきことは、本実施例１に、前記チャネル層６０の厚さが１００～５００ｎｍであり、前記第三窒化物層５２の膜厚が２．５～３．５ｕｍであり、前記第一窒化物層４０と前記第二窒化物層５０との膜厚の総和に占める前記第一窒化物層４０の膜厚が２５％であり、前記第一窒化物層４０と前記第二窒化物層５０との膜厚の総和に占める前記第二窒化物層５０の膜厚が７５％である。つまり、前記第二窒化物層５０の膜厚と前記第一窒化物層４０の膜厚との比例が３である。
〔比較例２～５〕
比較例２～５は、実施例１のほうとほぼ同じである高電子移動度トランジスタ構成を有する。前記チャネル層６０は、厚さが１００～５００ｎｍであり、前記第三窒化物層５２は、膜厚が２．５～３．５ｕｍである。相違点は、第一窒化物層と第二窒化物層との膜厚の総和に占める比較例２に係る第一窒化物層の膜厚が０％であると共に、第一窒化物層と第二窒化物層との膜厚の総和に占める比較例２に係る第二窒化物層の膜厚が１００％である。第一窒化物層と第二窒化物層の膜厚の総和に占める比較例３に係る第一窒化物層の膜厚が５０％である。第一窒化物層と第二窒化物層との膜厚の総和に占める比較例３の第二窒化物層の膜厚が５０％である。第一窒化物層と第二窒化物層との膜厚の総和に占める比較例４に係る第一窒化物層の膜厚が７５％である。第一窒化物層と第二窒化物層との膜厚の総和に占める比較例４に係る第二窒化物層の膜厚が２５％である。第一窒化物層と第二窒化物層との膜厚の総和に占める比較例５に係る第一窒化物層の膜厚が１００％である。第一窒化物層と第二窒化物層との膜厚の総和に占める比較例５に係る第二窒化物層の膜厚が０％である。
下表２を参照すると、実施例１と比較例２～５に係る高電子移動度トランジスタエピタキシャル構成を検測した結果が以下の通りである。下表から分かるように、実施例１に係る高電子移動度トランジスタエピタキシャル構成は、比較例２～５に係る高電子移動度トランジスタエピタキシャル構成に比べると、良い耐電圧及び比較的低い欠陥密度を有する。故に、前記第二窒化物層５０の膜厚と前記第一窒化物層４０の膜厚との比例が３である場合に、高電子移動度トランジスタエピタキシャル構成１に、良い耐電圧及び比較的低い欠陥密度を有する。
要するに、本発明による効果は、前記第一窒化物層４０及び前記第二窒化物層５０の構成を設計することにより、前記高電子移動度トランジスタ構成１に、割れ目、反り及び割れなどの欠陥が発生してしまうことを効果的に削減することができ、また、前記第一窒化物層４０、前記第二窒化物層５０及び前記第三窒化物層５２を設置することにより、前記高電子移動度トランジスタエピタキシャル構成１に耐電圧を高めることができるということにある。
以上は、本発明における好ましい実施可能実施例に過ぎず、本発明の明細書及び特許の範囲に基づいた如何なる均等置換が本発明の特許範囲に含まれるとは言うまでもない。
１、２ 高電子移動度トランジスタエピタキシャル構成
１０ 基板
２０ 核形成層
３０ バッファ層
４０ 第一窒化物層
５０ 第二窒化物層
５２ 第三窒化物層
５２１ 低ドーピング窒化物層
５２２ 高ドーピング窒化物層
６０ チャネル層
７０ 障壁層
８０ パッシベーション層
Ｓ０２、Ｓ０４、Ｓ０６、Ｓ０８、Ｓ１０、Ｓ１１、Ｓ１２、Ｓ１４、Ｓ１６ ステップ

Claims (19)

  1. 基板を提供すること、
    前記基板に核形成層を形成すること、
    前記核形成層にバッファ層を形成すること、
    前記バッファ層と接触する第一窒化物層を前記バッファ層に形成すること、
    前記第一窒化物層と接触する第二窒化物層を前記第一窒化物層に形成すると共に、前記第二窒化物層に炭素をドーピングすること、
    前記第二窒化物層の上方にチャネル層を形成すること、及び、
    前記チャネル層に障壁層を形成し、二次元電子ガスが前記チャネル層と前記障壁層との間に位置する境界に沿って前記チャネル層に形成されることを含み、
    前記第二窒化物層の成長温度が前記第一窒化物層の成長温度よりも小さく、前記第一窒化物層の膜厚が前記第二窒化物層の膜厚よりも小さい、ことを特徴とする高電子移動度トランジスタエピタキシャル方法。
  2. 前記第一窒化物と前記第二窒化物層との成長温度は、温度差が摂氏１００度以上である、ことを特徴とする請求項1に記載の高電子移動度トランジスタエピタキシャル方法。
  3. 前記第二窒化物層のＶ／III比が前記第一窒化物層のＶ／III比よりも小さい、ことを特徴とする請求項1に記載の高電子移動度トランジスタエピタキシャル方法。
  4. 前記第二窒化物層における炭素濃度と前記第一窒化物層における炭素濃度との比例が１０以上である、ことを特徴とする請求項1に記載の高電子移動度トランジスタエピタキシャル方法。
  5. 前記第二窒化物層の膜厚と前記第一窒化物層の膜厚との比例が１以上であり６以下である範囲、ことを特徴とする請求項1に記載の高電子移動度トランジスタエピタキシャル方法。
  6. 前記第二窒化物層の膜厚と前記第一窒化物層の膜厚との総和が１ｕｍ以下である、ことを特徴とする請求項1又は５に記載の高電子移動度トランジスタエピタキシャル方法。
  7. 前記第二窒化物層に第三窒化物層を形成し、前記第三窒化物層が前記第二窒化物層と接触する、ことを含み、
    前記第三窒化物層は、前記チャネル層と前記第二窒化物層との間に位置し、
    前記第二窒化物層の成長温度が前記第三窒化物層の成長温度よりも小さい、ことを特徴とする請求項1に記載の高電子移動度トランジスタエピタキシャル方法。
  8. 前記第二窒化物層、前記第三窒化物層及び前記第一窒化物層Ｖ／III気体流量比の比例が１：４：５である、ことを特徴とする請求項７に記載の高電子移動度トランジスタエピタキシャル方法。
  9. 前記第一窒化物層、前記第二窒化物層及び前記第三窒化物層は、窒化ガリウムを含む、ことを特徴とする請求項７に記載の高電子移動度トランジスタエピタキシャル方法。
  10. 前記第三窒化物層の膜厚が２．５～３．５ｕｍである、ことを特徴とする請求項７に記載の高電子移動度トランジスタエピタキシャル方法。
  11. 前記第三窒化物層は、複数の第三窒化物膜を含み、前記第三窒化物膜は、互いに重ねて設置されると共に、隣接する二つの第三窒化物膜において炭素濃度が比較的大きいものと炭素濃度が比較的小さいものとの比例が１０以上である範囲を満たす、ことを特徴とする請求項1０に記載の高電子移動度トランジスタエピタキシャル方法。
  12. 前記障壁層にパッシベーション層を形成することを含む、ことを特徴とする請求項1に記載の高電子移動度トランジスタエピタキシャル方法。
  13. 前記高電子移動度トランジスタエピタキシャル構成における反り度（ＢＯＷ）の絶対値が３０ｕｍ未満である、ことを特徴とする請求項９に記載の高電子移動度トランジスタエピタキシャル方法。
  14. 前記高電子移動度トランジスタエピタキシャル構成における（１０２）面の半値幅（ＦＷＨＭ）は、７００ ａｒｃｓｅｃ未満である、ことを特徴とする請求項1２に記載の高電子移動度トランジスタエピタキシャル方法。
  15. 前記高電子移動度トランジスタエピタキシャル構成における（００２）面の半値幅（ＦＷＨＭ）が６００ ａｒｃｓｅｃ未満である、ことを特徴とする請求項1２に記載の高電子移動度トランジスタエピタキシャル方法。
  16. 前記パッシベーション層表面において、平方センチメートル当たりに、直径が０．５ｕｍよりも大きい欠陥の数量が１０個未満である、ことを特徴とする請求項1２に記載の高電子移動度トランジスタエピタキシャル方法。
  17. 前記パッシベーション層における外周縁から内へ伸びる最も長いひび長さが３ｍｍ以下である、ことを特徴とする請求項1２に記載の高電子移動度トランジスタエピタキシャル方法。
  18. 前記高電子移動度トランジスタにおける破壊電圧が０．０９Ｖ／ｎｍ以上である、ことを特徴とする請求項1２に記載の高電子移動度トランジスタエピタキシャル方法。
  19. 前記バッファ層は、ＡｌＧａＮで構成され、前記バッファ層の表面にＡｌ濃度が２５±１０％である、ことを特徴とする請求項1に記載の高電子移動度トランジスタエピタキシャル方法。
JP2023101144A 2022-08-18 2023-06-20 高電子移動度トランジスタエピタキシャル方法 Active JP7618736B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263399101P 2022-08-18 2022-08-18
US63/399,101 2022-08-18

Publications (2)

Publication Number Publication Date
JP2024028125A true JP2024028125A (ja) 2024-03-01
JP7618736B2 JP7618736B2 (ja) 2025-01-21

Family

ID=89906040

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2023101144A Active JP7618736B2 (ja) 2022-08-18 2023-06-20 高電子移動度トランジスタエピタキシャル方法
JP2023101131A Active JP7629054B2 (ja) 2022-08-18 2023-06-20 高電子移動度トランジスタエピタキシャル構成

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023101131A Active JP7629054B2 (ja) 2022-08-18 2023-06-20 高電子移動度トランジスタエピタキシャル構成

Country Status (4)

Country Link
US (4) US20240063270A1 (ja)
JP (2) JP7618736B2 (ja)
CN (4) CN117594717A (ja)
TW (4) TWI838935B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024068299A (ja) * 2022-11-08 2024-05-20 株式会社東芝 窒化物半導体及び半導体装置
TWI890445B (zh) * 2024-05-20 2025-07-11 環球晶圓股份有限公司 磊晶結構之製作方法與磊晶結構

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015303A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体基板および半導体装置
JP2013030725A (ja) * 2011-06-24 2013-02-07 Sanken Electric Co Ltd 半導体装置
JP2013042032A (ja) * 2011-08-18 2013-02-28 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014022698A (ja) * 2012-07-24 2014-02-03 Dowa Holdings Co Ltd 窒化物半導体成長用Ｓｉ基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法
JP2016213507A (ja) * 2016-09-07 2016-12-15 富士通株式会社 化合物半導体装置
US20170170283A1 (en) * 2015-12-10 2017-06-15 IQE, plc Iii-nitride structures grown on silicon substrates with increased compressive stress
US20170256637A1 (en) * 2016-03-02 2017-09-07 Kabushiki Kaisha Toshiba Semiconductor device
US20180069086A1 (en) * 2016-09-06 2018-03-08 Fujitsu Limited Semiconductor crystal substrate and semiconductor device
US20220181466A1 (en) * 2020-12-03 2022-06-09 Texas Instruments Incorporated Transistor with buffer structure having carbon doped profile

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999030373A1 (en) * 1997-12-08 1999-06-17 Mitsubishi Cable Industries, Ltd. GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF PRODUCING GaN-BASED CRYSTAL
JP4110222B2 (ja) * 2003-08-20 2008-07-02 住友電気工業株式会社 発光ダイオード
JP4299826B2 (ja) * 2005-11-30 2009-07-22 株式会社住田光学ガラス 蛍光ファイバを用いた白色発光装置
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
KR101316492B1 (ko) * 2007-04-23 2013-10-10 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5810293B2 (ja) * 2010-11-19 2015-11-11 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US8878249B2 (en) * 2012-04-12 2014-11-04 The Regents Of The University Of California Method for heteroepitaxial growth of high channel conductivity and high breakdown voltage nitrogen polar high electron mobility transistors
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6251071B2 (ja) * 2014-02-05 2017-12-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6341679B2 (ja) 2014-02-06 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置
US20150340483A1 (en) * 2014-05-21 2015-11-26 International Rectifier Corporation Group III-V Device Including a Shield Plate
KR102282141B1 (ko) * 2014-09-02 2021-07-28 삼성전자주식회사 반도체 발광소자
US9608103B2 (en) * 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride
JP2016184663A (ja) 2015-03-26 2016-10-20 株式会社豊田中央研究所 半導体ウエハ、半導体装置及び半導体ウエハの製造方法
TWI670851B (zh) * 2015-10-28 2019-09-01 晶元光電股份有限公司 半導體功率元件
CN106684213B (zh) * 2015-11-06 2019-01-15 中国科学院苏州纳米技术与纳米仿生研究所 GaN基半导体器件及其制作方法
JP6654409B2 (ja) 2015-11-16 2020-02-26 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体デバイス用基板およびその製造方法
TWI649873B (zh) * 2017-07-26 2019-02-01 財團法人工業技術研究院 三族氮化物半導體結構
US20200075314A1 (en) * 2018-08-29 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Doped buffer layer for group iii-v devices on silicon
JP6666417B2 (ja) 2018-12-17 2020-03-13 株式会社東芝 半導体装置
JP2020113693A (ja) 2019-01-16 2020-07-27 エア・ウォーター株式会社 化合物半導体基板
JP7132156B2 (ja) 2019-03-07 2022-09-06 株式会社東芝 半導体装置
TWI698914B (zh) * 2019-07-19 2020-07-11 環球晶圓股份有限公司 半導體磊晶結構及其形成方法
US11705322B2 (en) * 2020-02-11 2023-07-18 Slt Technologies, Inc. Group III nitride substrate, method of making, and method of use
US11515408B2 (en) * 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon
JP7543773B2 (ja) * 2020-08-25 2024-09-03 富士通株式会社 半導体装置及びその製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015303A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体基板および半導体装置
JP2013030725A (ja) * 2011-06-24 2013-02-07 Sanken Electric Co Ltd 半導体装置
JP2013042032A (ja) * 2011-08-18 2013-02-28 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014022698A (ja) * 2012-07-24 2014-02-03 Dowa Holdings Co Ltd 窒化物半導体成長用Ｓｉ基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法
US20170170283A1 (en) * 2015-12-10 2017-06-15 IQE, plc Iii-nitride structures grown on silicon substrates with increased compressive stress
JP2019505459A (ja) * 2015-12-10 2019-02-28 アイキューイー ピーエルシーＩＱＥ ｐｌｃ 増加した圧縮応力によってシリコン基板上で成長させたｉｉｉ族窒化物構造物
US20170256637A1 (en) * 2016-03-02 2017-09-07 Kabushiki Kaisha Toshiba Semiconductor device
JP2017157711A (ja) * 2016-03-02 2017-09-07 株式会社東芝 半導体装置
US20180069086A1 (en) * 2016-09-06 2018-03-08 Fujitsu Limited Semiconductor crystal substrate and semiconductor device
JP2018041786A (ja) * 2016-09-06 2018-03-15 富士通株式会社 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP2016213507A (ja) * 2016-09-07 2016-12-15 富士通株式会社 化合物半導体装置
US20220181466A1 (en) * 2020-12-03 2022-06-09 Texas Instruments Incorporated Transistor with buffer structure having carbon doped profile

Also Published As

Publication number Publication date
CN117594717A (zh) 2024-02-23
TW202410462A (zh) 2024-03-01
TWI830471B (zh) 2024-01-21
TWI838935B (zh) 2024-04-11
US20240063335A1 (en) 2024-02-22
JP7629054B2 (ja) 2025-02-12
JP7618736B2 (ja) 2025-01-21
US20240063270A1 (en) 2024-02-22
US20240063291A1 (en) 2024-02-22
TWI830472B (zh) 2024-01-21
TW202410491A (zh) 2024-03-01
CN117594443A (zh) 2024-02-23
TWI868505B (zh) 2025-01-01
TW202410497A (zh) 2024-03-01
JP2024028124A (ja) 2024-03-01
US20240063329A1 (en) 2024-02-22
CN117594709A (zh) 2024-02-23
TW202410463A (zh) 2024-03-01
CN117594650A (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
CN102956679B (zh) 化合物半导体器件及其制造方法
US11114555B2 (en) High electron mobility transistor device and methods for forming the same
US20090045439A1 (en) Heterojunction field effect transistor and manufacturing method thereof
JP7618736B2 (ja) 高電子移動度トランジスタエピタキシャル方法
WO2018180312A1 (ja) 化合物半導体基板
TWI678723B (zh) 高電子遷移率電晶體裝置及其製造方法
TWI713221B (zh) 高電子遷移率電晶體裝置及其製造方法
US9847223B2 (en) Buffer stack for group IIIA-N devices
US20240363745A1 (en) High-frequency group iii-nitride-based high electron mobility transistors with high-aluminum concentration barriers and recessed gates
WO2018092689A1 (ja) 化合物半導体基板の製造方法および化合物半導体基板
US12490486B2 (en) Compound semiconductor substrate and method for manufacturing compound semiconductor substrate
CN113539786B (zh) 硅基氮化镓外延结构及其制备方法
TWI774349B (zh) 半導體基板結構
TWI866625B (zh) 高電子遷移率電晶體
CN111146282B (zh) 高电子迁移率晶体管装置及其制造方法
TWI890445B (zh) 磊晶結構之製作方法與磊晶結構
JP7220647B2 (ja) 窒化物半導体基板及びその製造方法
US20240170564A1 (en) Epitaxial structure
WO2023109866A1 (zh) 半导体器件的外延结构及其制备方法、半导体器件
CN117059487A (zh) 高电子迁移率晶体管结构及制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250108

R150 Certificate of patent or registration of utility model

Ref document number: 7618736

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150