[go: up one dir, main page]

TWI830471B - 高電子移動率電晶體磊晶方法 - Google Patents

高電子移動率電晶體磊晶方法 Download PDF

Info

Publication number
TWI830471B
TWI830471B TW111141317A TW111141317A TWI830471B TW I830471 B TWI830471 B TW I830471B TW 111141317 A TW111141317 A TW 111141317A TW 111141317 A TW111141317 A TW 111141317A TW I830471 B TWI830471 B TW I830471B
Authority
TW
Taiwan
Prior art keywords
nitride layer
layer
electron mobility
high electron
mobility transistor
Prior art date
Application number
TW111141317A
Other languages
English (en)
Other versions
TW202410463A (zh
Inventor
劉嘉哲
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Application granted granted Critical
Publication of TWI830471B publication Critical patent/TWI830471B/zh
Publication of TW202410463A publication Critical patent/TW202410463A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

一種高電子移動率電晶體磊晶方法包括以下步驟：提供一基板；於該基板上形成一成核層；於該成核層上形成一緩衝層；於該緩衝層上形成一第一氮化物層，該第一氮化物層與該緩衝層接觸；於該第一氮化物層上形成一第二氮化物層，且於該第二氮化物層中進行碳摻雜，該第二氮化物層與該第一氮化物層接觸；於該第二氮化物層上方形成一通道層；於該通道層上形成一阻障層，一二維電子氣體沿該通道層與該阻障層間之界面形成於該通道層中；其中，該第二氮化物層之生長溫度小於該第一氮化物層之生長溫度；該第一氮化物層之膜厚小於該第二氮化物層之膜厚。

Description

高電子移動率電晶體磊晶方法
本發明係與半導體技術有關；特別是指一種高電子遷移率電晶體。
已知高電子移動率電晶體(High Electron Mobility Transistor，HEMT)是具有二維電子氣(two dimensional electron gas,2-DEG)的一種電晶體，其二維電子氣鄰近於能隙不同的兩種材料之間的異質接合面，由於高電子移動率電晶體並非使用摻雜區域作為電晶體的載子通道，而是使用具有高電子移動性二維電子氣作為電晶體的載子通道，因此高電子遷移率電晶體具有高崩潰電壓、高電子遷移率、低導通電阻與低輸入電容等特性，而能廣泛應用於高功率半導體裝置中。
然而習用之高電子移動率電晶體結構，由於各層之組成材料並不相同，各層之組成材料的熱膨脹係數也不同，在不同溫度的變化下，來自材料間相異的應力可能會使表面生成裂紋或是產生翹曲、斷裂等問題，進而影響到高電子移動率電晶體的耐壓表現。因此，如何減少高電子遷移率電晶體結構產生裂紋、翹曲及斷裂等缺陷，是亟待解決的問題。
有鑑於此，本發明之目的在於提供一種高電子移動率電晶體磊晶方法，能減少高電子遷移率電晶體結構產生裂紋、翹曲及斷裂等缺陷。
緣以達成上述目的，本發明提供的一種高電子移動率電晶體磊晶方法包括以下步驟：提供一基板；於該基板上形成一成核層；於該成核層上形成一緩衝層；於該緩衝層上形成一第一氮化物層，該第一氮化物層與該緩衝層接觸；於該第一氮化物層上形成一第二氮化物層，且於該第二氮化物層中進行碳摻雜，該第二氮化物層與該第一氮化物層接觸；於該第二氮化物層上方形成一通道層；於該通道層上形成一阻障層，一二維電子氣體沿該通道層與該阻障層間之界面形成於該通道層中；其中，該第二氮化物層之生長溫度小於該第一氮化物層之生長溫度；該第一氮化物層之膜厚小於該第二氮化物層之膜厚。
本發明之效果在於，透過該第一氮化物層及該第二氮化物層之結構設計，能有效減少該高電子遷移率電晶體結構產生裂紋、翹曲及斷裂等缺陷。
〔本發明〕
1,2:高電子移動率電晶體磊晶結構
10:基板
20:成核層
30:緩衝層
40:第一氮化物層
50:第二氮化物層
52:第三氮化物層
521:低摻雜氮化物層
522:高摻雜氮化物層
60:通道層
70:阻障層
80:鈍化層
S02,S04,S06,S08,S10,S11,S12,S14,S16:步驟
圖1為本發明一較佳實施例之高電子移動率電晶體磊晶結構的示意圖。
圖2為本發明一較佳實施例之高電子移動率電晶體磊晶方法的流程圖。
圖3為本發明一較佳實施例之高電子移動率電晶體磊晶方法的流程圖。
圖4為一比較例之高電子移動率電晶體磊晶結構的示意圖。
為能更清楚地說明本發明，茲舉較佳實施例並配合圖式詳細說明如後。請參圖1所示，為本發明一較佳實施例之高電子移動率電晶體磊晶結構1，包含一基板10、一成核層20、一緩衝層30、一第一氮化物層40、一第二氮化物層50、一通道層60及一阻障層70。
其中該基板10可以是例如矽(Si)基板、砷化鎵(GaAs)基板、氮化鎵(GaN)基板、碳化矽(SiC)基板或藍寶石(Al2O3)基板；該成核層20可以為例如氮化鋁(AlN)或氮化鋁鎵(AlGaN)層；於本實施例中，該緩衝層30由氮化鋁鎵(AlGaN)構成，該緩衝層之表面鋁(Al)濃度為25±10%，該第一氮化物層40及該第二氮化物層50皆為氮化鎵(GaN)層；該通道層60可以是例如氮化鋁鎵(AlGaN)或氮化鎵(GaN)通道層；該阻障層70可以是例如氮化鋁鎵(AlGaN)、氮化鋁(AlN)、氮化鋁銦(AlInN)、或氮化鋁銦鎵(AlInGaN)阻障層。
於本實施例中，該高電子移動率電晶體磊晶結構1包含一鈍化層80及一第三氮化物層52，該鈍化層80可以是例如氮化矽(SiN)或氮化鎵(GaN)鈍化層，該第三氮化物層52為氮化鎵(GaN)層；其中該第二氮化物層50、該第三氮化物層52及該第一氮化物層40V/III比之比例為1：4：5；如圖1所示，該成核層20位於該基板10上方；該緩衝層30位於該成核層20上方；該第一氮化物層40位於該緩衝層30上方且與該緩衝層30接觸；該第二氮化物層50位於該第一氮化物層40上方且與該第一氮化物層40接觸；該通道層60位於該第二氮化物層50上方；一二維電子氣體沿該通道層60與該阻障層70間之界面形成於該通道層60中；該第三氮化物層52位於該第二氮化物層50上方且與該第二氮化物層50接觸；該第三 氮化物層52位於該第二氮化物層50與該通道層60之間，該通道層60位於該第三氮化物層52上方；該鈍化層80位於該阻障層70上方。於其他實施例中，也可以不設置該第三氮化物層52。
於本實施例中，該第一氮化物層40之膜厚小於該第二氮化物層50之膜厚；該第二氮化物層50之膜厚與該第一氮化物層40之膜厚的比值滿足大於1且小於等於6之範圍，較佳者，該第二氮化物層50之膜厚與該第一氮化物層40之膜厚的比值為3；該第二氮化物層50之膜厚與該第一氮化物層40中之膜厚總和小於等於1um，較佳者，該第二氮化物層50之膜厚與該第一氮化物層40中之膜厚總和大於等於0.5um且小於等於1um。
於本實施例中，該第二氮化物層50具有碳摻雜，該第一氮化物層40中之碳濃度小於該第二氮化物層50中之碳濃度，其中該第二氮化物層50中之碳濃度與該第一氮化物層40中之碳濃度的比值大於等於10。
於本實施例中，該第三氮化物層52之膜厚為2.5~3.5um，該第三氮化物層52包含複數第三氮化物膜，該第三氮化物層52為該些第三氮化物膜相互層疊形成之超晶格層，且兩相鄰之第三氮化物膜之碳濃度較大者與碳濃度較小者之比值滿足大於等於10之範圍，於本實施例中，是以該第三氮化物層52包含一低摻雜氮化物層521及一高摻雜氮化物層522為例說明，於其他實施例中，也可以是該第三氮化物層52包含一個以上的低摻雜氮化物層及一個以上的高摻雜氮化物層，且低摻雜氮化物層與高摻雜氮化物層以彼此交錯層疊的方式設置。
於本實施例中，該高電子移動率電晶體磊晶結構1之翹曲度(BOW)絕對值小於30um，其中該高電子移動率電晶體磊晶結構1為8吋晶圓，所述翹曲度之數值為晶圓之彎曲程度，正負為晶圓之彎曲方向，正值為晶圓向上彎曲程度，負值為晶圓向下彎曲程度；該鈍化層80表面每平方公分直徑大於0.5um之缺陷數量小於10顆，前述缺陷舉例來說可以是例如六角缺陷、堆疊缺陷、坑洞 缺陷等磊晶製程中常見之缺陷，且前述缺陷不包含例如微塵或是刮痕等外力形成之缺陷；該高電子移動率電晶體磊晶結構1自該鈍化層80外周緣處向內延伸之最長裂紋長度小於等於3mm，舉例來說，前述裂紋可以是自晶圓之外周緣處往晶圓內延伸之裂紋；該高電子移動率電晶體磊晶結構1之崩潰電壓大於等於0.09V/nm；以X光繞射分析，該高電子移動率電晶體磊晶結構(102)面之半峰全寬(FWHM)為小於700arcsec，該高電子移動率電晶體磊晶結構(002)面之半峰全寬(FWHM)為小於600arcsec。
請參圖3所示，為本發明一較佳實施例之高電子移動率電晶體磊晶方法流程圖，該高電子移動率電晶體磊晶方法用以形成上述之高電子移動率電晶體磊晶結構1。該高電子移動率電晶體磊晶方法包含以下步驟：
步驟S02，提供一基板10；如上所述，該基板10可以是矽(Si)基板、砷化鎵(GaAs)基板、氮化鎵(GaN)基板、碳化矽(SiC)基板或藍寶石(Al2O3)基板。
步驟S04，於該基板10上形成一成核層；該成核層20可以是透過金屬有機化學氣相沉積法(MOCVD)於該基板10上形成，該成核層20可以為例如氮化鋁(AlN)或氮化鋁鎵(AlGaN)層。
步驟S06，於該成核層20上形成一緩衝層30；該緩衝層可以是透過金屬有機化學氣相沉積法(MOCVD)於該成核層20上形成，該緩衝層30由氮化鋁鎵(AlGaN)構成，該緩衝層30之表面鋁(Al)濃度為25±10%。
步驟S08，於該緩衝層30上形成一第一氮化物層40，該第一氮化物層40與該緩衝層30接觸；該第一氮化物層40可以是透過金屬有機化學氣相沉積法(MOCVD)於該緩衝層30上形成，且該第一氮化物層40為氮化鎵(GaN)層。
步驟S10，於該第一氮化物層40上形成一第二氮化物層50，且於該第二氮化物層50中進行碳摻雜，該第二氮化物層50與該第一氮化物層40接觸； 該第二氮化物層50可以是透過金屬有機化學氣相沉積法(MOCVD)於該第一氮化物層上形成，且該第二氮化物層50為氮化鎵(GaN)層。
其中，該第二氮化物層50之生長溫度小於該第一氮化物層40之生長溫度，於本實施例中，該第一氮化物層40與該第二氮化物層50之生長溫度之溫差大於等於攝氏100度，該第二氮化物層50之V/III比小於該第一氮化物層40之V/III比；該第二氮化物層50中之碳濃度與該第一氮化物層40中之碳濃度的比值大於等於10；該第一氮化物層40之膜厚小於該第二氮化物層50之膜厚；該第二氮化物層50之膜厚與該第一氮化物層40中之膜厚的比值滿足大於1且小於等於6之範圍，較佳者，該第二氮化物層50之膜厚與該第一氮化物層40中之膜厚的比值為3；該第二氮化物層50之膜厚與該第一氮化物層40中之膜厚總和小於等於1um，較佳者，該第二氮化物層50之膜厚與該第一氮化物層40中之膜厚總和大於等於0.5um且小於等於1um，也就是說，該第一氮化物層40與該第二氮化物層50是透過不同的溫度、V/III氣體流量比、厚度、碳摻雜濃度等生長條件所形成。
步驟S12，於該第二氮化物層50上方形成一通道層60；該通道層60可以是透過金屬有機化學氣相沉積法(MOCVD)於該第二氮化物層50上形成，且該通道層60可以是例如氮化鋁鎵(AlGaN)或氮化鎵(GaN)通道層，於本實施例中該通道層60之厚度介於100~500nm之間。
步驟S14，於該通道層60上形成一阻障層70，一二維電子氣體沿該通道層60與該阻障層70間之界面形成於該通道層60中；該阻障層70可以是透過金屬有機化學氣相沉積法(MOCVD)於該通道層60上形成，且該阻障層70可以是例如氮化鋁鎵(AlGaN)、氮化鋁(AlN)、氮化鋁銦(AlInN)、或氮化鋁銦鎵(AlInGaN)阻障層。
於本實施例中，該高電子移動率電晶體磊晶方法，於該步驟S10與該步驟S12之間，進一步包含一步驟S11，於該第二氮化物層50上形成一第三 氮化物層52；該第三氮化物層52可以是透過金屬有機化學氣相沉積法(MOCVD)於該第二氮化物層50上形成，該第三氮化物層52與該第二氮化物層50接觸且該第三氮化物層52位於該通道層60與該第二氮化物層50之間，該第三氮化物層52為氮化鎵(GaN)層。於其他實施例中，如圖2所示，也可以不執行該步驟S11。
於本實施例中，該第二氮化物層50之生長溫度小於該第三氮化物層52之生長溫度，較佳者，該第二氮化物層50之生長溫度小於該第一氮化物層40及該第三氮化物層52之生長溫度，且該第二氮化物層50之生長溫度與該第一氮化物層40及該第三氮化物層52之生長溫度之溫差大於攝氏100度；該第二氮化物層50、該第三氮化物層52及該第一氮化物層40V/III比之比例為1：4：5；該第三氮化物層52之膜厚為2.5~3.5um；該第三氮化物層52包含複數第三氮化物膜，該第三氮化物層52為該些第三氮化物膜相互層疊設置形成之超晶格層，且兩相鄰之第三氮化物膜之碳濃度較大者與碳濃度較小者之比值滿足大於等於10之範圍。
於本實施例中，該高電子移動率電晶體磊晶方法，於該步驟S14後，進一步包含一步驟S16，於該阻障層70上形成一鈍化層80，該鈍化層80可以是透過金屬有機化學氣相沉積法(MOCVD)於該阻障層70上形成，且該阻障層可以是例如氮化鋁鎵(AlGaN)、氮化鋁(AlN)、氮化鋁銦(AlInN)、或氮化鋁銦鎵(AlInGaN)阻障層。
於本實施例中，該高電子移動率電晶體磊晶方法，包含檢測使用該高電子移動率電晶體磊晶方法形成之該高電子移動率電晶體磊晶結構1，該高電子移動率電晶體磊晶結構1之翹曲度(BOW)絕對值小於30um，其中所檢測之該高電子移動率電晶體磊晶結構1為8吋晶圓，所述翹曲度之數值為晶圓之彎曲程度，正負為晶圓之彎曲方向，正值為晶圓向上彎曲程度，負值為晶圓向下彎曲程度；該鈍化層80表面每平方公分直徑大於0.5um之缺陷數量小於10顆，前述缺陷舉例來說可以是例如六角缺陷、堆疊缺陷、坑洞缺陷等磊晶製程中常見之缺陷， 且前述缺陷不包含例如微塵或是刮痕等外力形成之缺陷；該高電子移動率電晶體磊晶結構1自該鈍化層80外周緣處向內延伸之最長裂紋長度小於等於3mm，舉例來說，前述裂紋可以是自8吋晶圓之外周緣處往晶圓內延伸之裂紋；該高電子移動率電晶體磊晶結構1之崩潰電壓大於等於0.09V/nm；以X光繞射分析，該高電子移動率電晶體磊晶結構(102)面之半峰全寬(FWHM)為小於700arcsec，該高電子移動率電晶體磊晶結構(002)面之半峰全寬(FWHM)為小於600arcsec。
以下茲舉一比較例及一實施例進行說明。
〔比較例1〕
如圖4所示，比較例1之高電子移動率電晶體磊晶結構2與上述實施例之高電子移動率電晶體磊晶結構1具有大致相同之結構，同樣包含基板10、成核層20、緩衝層30、通道層60、阻障層70及鈍化層80，不同之處在於，比較例1之高電子移動率電晶體磊晶結構2未設置第一氮化物層40、第二氮化物層50及第三氮化物層52。
〔實施例1〕
請配合圖1，為使用該高電子移動率電晶體磊晶方法形成之該高電子移動率電晶體結構1。
其中該第一氮化物層40之成長條件如下：成長溫度為攝氏1050度、氮(N)/氫(H)之氣體流量比為1：1；該第一氮化物層之磊晶厚度為250nm且該第一氮化物層未摻雜碳，該第一氮化物層之碳濃度背景值為小於5E17cm-3。
該第二氮化物層50之成長條件如下：成長溫度為攝氏940度、氮(N)/氫(H)之氣體流量比為6：4；該第二氮化物層之磊晶厚度為750nm且該第二氮化物層中摻雜碳，該第二氮化物層之碳濃度介於5E18~5E19cm-3。
該第三氮化物層52之成長條件如下：成長溫度為攝氏1055度、氮(N)/氫(H)之氣體流量比為1：2；該第三氮化物層52之膜厚為2.5~3.5um，該第三氮化物層52包含一低摻雜氮化物層521及一高摻雜氮化物層522，該第三氮化物層52為低摻雜氮化物層521及高摻雜氮化物層522交疊形成之超晶格層，該低摻雜氮化物層521之磊晶厚度為10~100nm且該低摻雜氮化物層521未摻雜碳，該低摻雜氮化物層521之碳濃度為小於1E18cm-3，該高摻雜氮化物層522之磊晶厚度為100~500nm且該高摻雜氮化物層522中摻雜碳，該高摻雜氮化物層522之碳濃度介於5E18~5E19cm-3。
再說明的是，該第二氮化物層50、該第三氮化物層52及該第一氮化物層40V/III比之比例為1：4：5。
請配合下表1，為比較例1與實施例1之高電子移動率電晶體磊晶結構之檢測結果，可見未設置該第一氮化物層40及該第二氮化物層50之比較例1在最長裂紋長度、翹曲度(BOW)、(102)面之半峰全寬(FWHM)及缺陷密度之表現皆劣於實施例1之高電子移動率電晶體磊晶結構之檢測結果表現，也就是說，本實施例1透過該第一氮化物層40及該第二氮化物層50之設置，能有效減少該高電子遷移率電晶體結構1產生裂紋、翹曲及缺陷，並能提升該高電子遷移率電晶體結構之磊晶品質。
除此之外，由於比較例1之高電子遷移率電晶體結構2並未設置該第一氮化物層40、該第二氮化物層50及該第三氮化物層52，由表1可見，比較例1之高電子遷移率電晶體結構2在崩潰電壓之表現明顯劣於實施例1之高電子遷移率電晶體結構1在崩潰電壓的表現，也就是說，本實施例1透過該第一氮化物層40、該第二氮化物層50及該第三氮化物層52之設置，能有效提升該高電子遷移率電晶體結構1之耐壓表現。
Figure 111141317-A0305-02-0013-1
以下另舉數比較例進行說明。
再說明的是，於本實施例1中，該通道層60之厚度為100~500nm，該第三氮化物層52之膜厚為2.5~3.5um，該第一氮化物層40之膜厚佔該第一氮化物層40與該第二氮化物層50之膜厚總和的25%，該第二氮化物層50之膜厚佔該第一氮化物層40與該第二氮化物層50之膜厚總和的75%，也就是該第二氮化物層50之膜厚與該第一氮化物層40中之膜厚的比值為3。
〔比較例2~5〕
比較例2~5具有與實施例1大致相同之高電子移動率電晶體結構，該通道層60之厚度為100~500nm，該第三氮化物層52之膜厚為2.5~3.5um，不同之處在於，比較例2之第一氮化物層之膜厚佔第一氮化物層與第二氮化物層之膜厚總和的0%，比較例2之第二氮化物層之膜厚佔第一氮化物層與第二氮化物層之膜厚總和的100%；比較例3之第一氮化物層之膜厚佔第一氮化物層與第二氮化物層之膜厚總和的50%，比較例3之第二氮化物層之膜厚佔第一氮化物層與第二氮化物層之膜厚總和的50%；比較例4之第一氮化物層之膜厚佔第一氮化物層與第二氮化物層之膜厚總和的75%，比較例4之第二氮化物層之膜厚佔第一氮化物層與第二氮化物層之膜厚總和的25%；比較例5之第一氮化物層之膜厚佔第一氮化物 層與第二氮化物層之膜厚總和的100%，比較例5之第二氮化物層之膜厚佔第一氮化物層與第二氮化物層之膜厚總和的0%。
請配合下表2，為實施例1與比較例2~5之高電子移動率電晶體磊晶結構之檢測結果，由下表可見，實施例1之高電子移動率電晶體磊晶結構相較於比較例2~5之高電子移動率電晶體磊晶結構具有較佳之耐壓表現及較低的缺陷密度，由此可知，當該第二氮化物層50之膜厚與該第一氮化物層40之膜厚的比值為3時，高電子移動率電晶體磊晶結構1具有較佳之耐壓表現及較低的缺陷密度。
Figure 111141317-A0305-02-0014-2
綜上所述，本發明之效果在於，透過該第一氮化物層40及該第二氮化物層50之結構設計，能有效減少該高電子遷移率電晶體結構1產生裂紋、翹曲及斷裂等缺陷，除此之外，透過該第一氮化物層40、該第二氮化物層50及該第三氮化物層52之設置，能有效提升該高電子移動率電晶體磊晶結構1之耐壓表現。
以上所述僅為本發明較佳可行實施例而已，舉凡應用本發明說明書及申請專利範圍所為之等效變化，理應包含在本發明之專利範圍內。
S02,S04,S06,S08,S10,S11,S12,S14,S16:步驟

Claims (18)

  1. 一種高電子移動率電晶體磊晶方法，用以形成一高電子移動率電晶體磊晶結構，包含：提供一基板；於該基板上形成一成核層；於該成核層上形成一緩衝層；於該緩衝層上形成一第一氮化物層，該第一氮化物層與該緩衝層接觸；於該第一氮化物層上形成一第二氮化物層，且於該第二氮化物層中進行碳摻雜，該第二氮化物層與該第一氮化物層接觸；於該第二氮化物層上方形成一通道層；於該通道層上形成一阻障層，一二維電子氣體沿該通道層與該阻障層間之界面形成於該通道層中；其中，該第二氮化物層之生長溫度小於該第一氮化物層之生長溫度；該第一氮化物層之膜厚小於該第二氮化物層之膜厚；其中該第二氮化物層之膜厚與該第一氮化物層中之膜厚總和小於等於1um。
  2. 如請求項1所述之高電子移動率電晶體磊晶方法，其中該第一氮化物層與該第二氮化物層之生長溫度之溫差大於等於攝氏100度。
  3. 如請求項1所述之高電子移動率電晶體磊晶方法，其中該第二氮化物層之V/III比小於該第一氮化物層之V/III比。
  4. 如請求項1所述之高電子移動率電晶體磊晶方法，其中該第二氮化物層中之碳濃度與該第一氮化物層中之碳濃度的比值大於等於10。
  5. 如請求項1所述之高電子移動率電晶體磊晶方法，其中該第二氮化物層之膜厚與該第一氮化物層中之膜厚的比值滿足大於1且小於等於6之範圍。
  6. 如請求項1所述之高電子移動率電晶體磊晶方法，包含於該第二氮化物層上形成一第三氮化物層，該第三氮化物層與該第二氮化物層接觸；該第三氮化物層位於該通道層與該第二氮化物層之間；其中，該第二氮化物層之生長溫度小於該第三氮化物層之生長溫度。
  7. 如請求項6所述之高電子移動率電晶體磊晶方法，其中該第二氮化物層、該第三氮化物層及該第一氮化物層V/III氣體流量比比例為1：4：5。
  8. 如請求項6所述之高電子移動率電晶體磊晶方法，其中該第一氮化物層、該第二氮化物層及該第三氮化物層包含氮化鎵。
  9. 如請求項6所述之高電子移動率電晶體磊晶方法，其中該第三氮化物層之膜厚為2.5~3.5um。
  10. 如請求項9所述之高電子移動率電晶體磊晶方法，其中該第三氮化物層包含複數第三氮化物膜，該些第三氮化物膜相互層疊設置，且兩相鄰之第三氮化物膜之碳濃度較大者與碳濃度較小者之比值滿足大於等於10之範圍。
  11. 如請求項1所述之高電子移動率電晶體磊晶方法，包含於該阻障層上形成一鈍化層。
  12. 如請求項8所述之高電子移動率電晶體磊晶方法，其中該高電子移動率電晶體磊晶結構之翹曲度(BOW)絕對值小於30um。
  13. 如請求項11所述之高電子移動率電晶體磊晶方法，其中該高電子移動率電晶體磊晶結構之(102)面之半峰全寬(FWHM)為小於700arcsec。
  14. 如請求項11所述之高電子移動率電晶體磊晶方法，其中該高電子移動率電晶體磊晶結構之(002)面之半峰全寬(FWHM)為小於600arcsec。
  15. 如請求項11所述之高電子移動率電晶體磊晶方法，其中該鈍化層表面每平方公分直徑大於0.5um之缺陷數量小於10顆。
  16. 如請求項11所述之高電子移動率電晶體磊晶方法，其中自該鈍化層外周緣處向內延伸之最長裂紋長度小於等於3mm。
  17. 如請求項11所述之高電子移動率電晶體磊晶方法，其中該高電子移動率電晶體之崩潰電壓大於等於0.09V/nm。
  18. 如請求項1所述之高電子移動率電晶體磊晶方法，其中該緩衝層由AlGaN構成，且該緩衝層表面Al濃度為25±10%。
TW111141317A 2022-08-18 2022-10-31 高電子移動率電晶體磊晶方法 TWI830471B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263399101P 2022-08-18 2022-08-18
US63399101 2022-08-18

Publications (2)

Publication Number Publication Date
TWI830471B true TWI830471B (zh) 2024-01-21
TW202410463A TW202410463A (zh) 2024-03-01

Family

ID=89906040

Family Applications (4)

Application Number Title Priority Date Filing Date
TW111141317A TWI830471B (zh) 2022-08-18 2022-10-31 高電子移動率電晶體磊晶方法
TW111141316A TWI868505B (zh) 2022-08-18 2022-10-31 高電子移動率電晶體磊晶結構
TW111141318A TWI838935B (zh) 2022-08-18 2022-10-31 發光元件結構
TW111141320A TWI830472B (zh) 2022-08-18 2022-10-31 發光元件製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW111141316A TWI868505B (zh) 2022-08-18 2022-10-31 高電子移動率電晶體磊晶結構
TW111141318A TWI838935B (zh) 2022-08-18 2022-10-31 發光元件結構
TW111141320A TWI830472B (zh) 2022-08-18 2022-10-31 發光元件製造方法

Country Status (4)

Country Link
US (4) US20240063270A1 (zh)
JP (2) JP7629054B2 (zh)
CN (4) CN117594709A (zh)
TW (4) TWI830471B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024068299A (ja) * 2022-11-08 2024-05-20 株式会社東芝 窒化物半導体及び半導体装置
TWI890445B (zh) * 2024-05-20 2025-07-11 環球晶圓股份有限公司 磊晶結構之製作方法與磊晶結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201344804A (zh) * 2012-02-03 2013-11-01 全斯法姆公司 適於具有異質基板的三族氮化物元件的緩衝層結構
US20170054014A1 (en) * 2014-02-05 2017-02-23 Renesas Electronics Corporation Semiconductor device
TW201911570A (zh) * 2017-07-26 2019-03-16 財團法人工業技術研究院 三族氮化物半導體結構
US20210273084A1 (en) * 2020-03-02 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Rough buffer layer for group iii-v devices on silicon
US20220181466A1 (en) * 2020-12-03 2022-06-09 Texas Instruments Incorporated Transistor with buffer structure having carbon doped profile

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999030373A1 (en) * 1997-12-08 1999-06-17 Mitsubishi Cable Industries, Ltd. GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF PRODUCING GaN-BASED CRYSTAL
JP4110222B2 (ja) * 2003-08-20 2008-07-02 住友電気工業株式会社 発光ダイオード
JP4299826B2 (ja) * 2005-11-30 2009-07-22 株式会社住田光学ガラス 蛍光ファイバを用いた白色発光装置
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
KR101316492B1 (ko) * 2007-04-23 2013-10-10 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2012015303A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体基板および半導体装置
CN103155124A (zh) * 2010-11-19 2013-06-12 松下电器产业株式会社 氮化物半导体装置
JP5919703B2 (ja) * 2011-06-24 2016-05-18 サンケン電気株式会社 半導体装置
JP5891650B2 (ja) * 2011-08-18 2016-03-23 富士通株式会社 化合物半導体装置及びその製造方法
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
US8878249B2 (en) * 2012-04-12 2014-11-04 The Regents Of The University Of California Method for heteroepitaxial growth of high channel conductivity and high breakdown voltage nitrogen polar high electron mobility transistors
JP2014022698A (ja) * 2012-07-24 2014-02-03 Dowa Holdings Co Ltd 窒化物半導体成長用Ｓｉ基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6341679B2 (ja) 2014-02-06 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置
US20150340483A1 (en) * 2014-05-21 2015-11-26 International Rectifier Corporation Group III-V Device Including a Shield Plate
KR102282141B1 (ko) * 2014-09-02 2021-07-28 삼성전자주식회사 반도체 발광소자
US9608103B2 (en) * 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride
JP2016184663A (ja) 2015-03-26 2016-10-20 株式会社豊田中央研究所 半導体ウエハ、半導体装置及び半導体ウエハの製造方法
TWI670851B (zh) * 2015-10-28 2019-09-01 晶元光電股份有限公司 半導體功率元件
CN106684213B (zh) * 2015-11-06 2019-01-15 中国科学院苏州纳米技术与纳米仿生研究所 GaN基半导体器件及其制作方法
JP6654409B2 (ja) 2015-11-16 2020-02-26 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体デバイス用基板およびその製造方法
WO2017100141A1 (en) * 2015-12-10 2017-06-15 IQE, plc Iii-nitride structures grown silicon substrates with increased compressive stress
JP2017157711A (ja) * 2016-03-02 2017-09-07 株式会社東芝 半導体装置
JP6759886B2 (ja) * 2016-09-06 2020-09-23 富士通株式会社 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP6233476B2 (ja) * 2016-09-07 2017-11-22 富士通株式会社 化合物半導体装置
US20200075314A1 (en) * 2018-08-29 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Doped buffer layer for group iii-v devices on silicon
JP6666417B2 (ja) 2018-12-17 2020-03-13 株式会社東芝 半導体装置
JP2020113693A (ja) 2019-01-16 2020-07-27 エア・ウォーター株式会社 化合物半導体基板
JP7132156B2 (ja) 2019-03-07 2022-09-06 株式会社東芝 半導体装置
TWI698914B (zh) * 2019-07-19 2020-07-11 環球晶圓股份有限公司 半導體磊晶結構及其形成方法
CN115104174A (zh) * 2020-02-11 2022-09-23 Slt科技公司 改进的iii族氮化物衬底、制备方法和使用方法
JP7543773B2 (ja) * 2020-08-25 2024-09-03 富士通株式会社 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201344804A (zh) * 2012-02-03 2013-11-01 全斯法姆公司 適於具有異質基板的三族氮化物元件的緩衝層結構
US20170054014A1 (en) * 2014-02-05 2017-02-23 Renesas Electronics Corporation Semiconductor device
TW201911570A (zh) * 2017-07-26 2019-03-16 財團法人工業技術研究院 三族氮化物半導體結構
US20210273084A1 (en) * 2020-03-02 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Rough buffer layer for group iii-v devices on silicon
US20220181466A1 (en) * 2020-12-03 2022-06-09 Texas Instruments Incorporated Transistor with buffer structure having carbon doped profile

Also Published As

Publication number Publication date
TW202410497A (zh) 2024-03-01
JP2024028125A (ja) 2024-03-01
US20240063329A1 (en) 2024-02-22
JP7629054B2 (ja) 2025-02-12
JP7618736B2 (ja) 2025-01-21
CN117594443A (zh) 2024-02-23
US20240063335A1 (en) 2024-02-22
CN117594650A (zh) 2024-02-23
TW202410462A (zh) 2024-03-01
JP2024028124A (ja) 2024-03-01
TWI838935B (zh) 2024-04-11
TWI868505B (zh) 2025-01-01
US20240063270A1 (en) 2024-02-22
TW202410463A (zh) 2024-03-01
TWI830472B (zh) 2024-01-21
US20240063291A1 (en) 2024-02-22
CN117594717A (zh) 2024-02-23
CN117594709A (zh) 2024-02-23
TW202410491A (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
US11114555B2 (en) High electron mobility transistor device and methods for forming the same
US20210057561A1 (en) High electron mobility transistor device and methods for forming the same
TWI830471B (zh) 高電子移動率電晶體磊晶方法
US9847223B2 (en) Buffer stack for group IIIA-N devices
TWI678723B (zh) 高電子遷移率電晶體裝置及其製造方法
TWI713221B (zh) 高電子遷移率電晶體裝置及其製造方法
JP7068676B2 (ja) Ｉｉｉａ－ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック
TW202220217A (zh) 化合物半導體基板及化合物半導體基板之製造方法
JP6239017B2 (ja) 窒化物半導体基板
US20160293710A1 (en) Nitride semiconductor substrate
US20180053648A1 (en) Method of manufacturing semiconductor device
CN111146282B (zh) 高电子迁移率晶体管装置及其制造方法
US20230360910A1 (en) Epitaxial structure and method of manufacturing the same
US12520511B2 (en) High electron mobility transistor structure including passivation capping layer and method of manufacturing the same
US20250359239A1 (en) Method of manufacturing epitaxial structure and epitaxial structure