[go: up one dir, main page]

TWI890445B - 磊晶結構之製作方法與磊晶結構 - Google Patents

磊晶結構之製作方法與磊晶結構

Info

Publication number
TWI890445B
TWI890445B TW113118661A TW113118661A TWI890445B TW I890445 B TWI890445 B TW I890445B TW 113118661 A TW113118661 A TW 113118661A TW 113118661 A TW113118661 A TW 113118661A TW I890445 B TWI890445 B TW I890445B
Authority
TW
Taiwan
Prior art keywords
temperature
equal
low
intrinsic
doping
Prior art date
Application number
TW113118661A
Other languages
English (en)
Other versions
TW202546289A (zh
Inventor
林弘哲
劉嘉哲
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Priority to TW113118661A priority Critical patent/TWI890445B/zh
Priority to CN202411894367.2A priority patent/CN121001369A/zh
Priority to JP2025003717A priority patent/JP2025175943A/ja
Priority to US19/073,899 priority patent/US20250359239A1/en
Application granted granted Critical
Publication of TWI890445B publication Critical patent/TWI890445B/zh
Publication of TW202546289A publication Critical patent/TW202546289A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一種磊晶結構之製作方法，包含：提供一基板；於該基板上方形成一第一緩衝層；於該第一緩衝層上方形成一粗化層，形成該粗化層之製程中包含執行一第一低溫生長步驟及一高溫生長步驟，其中，該第一低溫生長步驟包含於一第一低溫溫度中形成一第一本質摻雜結構，該高溫生長步驟包含於一高溫溫度中形成一外質摻雜結構，形成該粗化層之製程中包含依序執行該第一低溫生長步驟及該高溫生長步驟至少一次以形成該粗化層，該高溫溫度大於該第一低溫溫度；於該粗化層上方形成一第二緩衝層；於該第二緩衝層上方形成一通道層。

Description

磊晶結構之製作方法與磊晶結構
本發明係與磊晶結構有關；特別是指一種具有摻雜之磊晶結構。
已知高電子移動率電晶體(High Electron Mobility Transistor，HEMT)是具有二維電子氣(two dimensional electron gas,2-DEG)的一種電晶體，其二維電子氣鄰近於能隙不同的兩種材料之間的異質接合面，由於高電子移動率電晶體並非使用摻雜區域作為電晶體的載子通道，而是使用具有高電子移動性二維電子氣作為電晶體的載子通道，因此高電子遷移率電晶體具有高崩潰電壓、高電子遷移率、低導通電阻與低輸入電容等特性，而能廣泛應用於高功率半導體裝置中。
一般高電子移動率電晶體，會透過摻雜結構提升高電子移動率電晶體之耐壓能力，然而習用之摻雜結構具有例如容易形成缺陷的問題，因此，如何提供一種能提升耐壓能力並不易形成缺陷的磊晶結構是亟待解決之問題。
有鑑於此，本發明之目的在於提供一種磊晶結構之製作方法，能提供具有較佳耐壓能力且不易形成缺陷的磊晶結構。
緣以達成上述目的，本發明提供一種磊晶結構之製作方法包括有以下步驟，提供一基板；於該基板上方形成一第一緩衝層；於該第一緩衝層上方形成一粗化層，形成該粗化層之製程中包含執行一第一低溫生長步驟及一高溫生長步驟，其中，該第一低溫生長步驟包含於一第一低溫溫度中形成一第一本質摻雜結構，該高溫生長步驟包含於一高溫溫度中形成一外質摻雜結構，形成該粗化層之製程中包含依序執行該第一低溫生長步驟及該高溫生長步驟至少一次以形成該粗化層，該高溫溫度大於該第一低溫溫度；於該粗化層上方形成一第二緩衝層；於該第二緩衝層上方形成一通道層。
於一實施例中，該高溫溫度與該第一低溫溫度之差大於或等於攝氏50度。
於一實施例中，該高溫溫度大於或等於攝氏1000度；該第一低溫溫度小於或等於攝氏980度。
於一實施例中，該第一低溫生長步驟包含於一第一低溫製程壓力形成該第一本質摻雜結構，該高溫生長步驟包含於一高溫製程壓力形成該外質摻雜結構，該高溫製程壓力大於該第一低溫製程壓力。
於一實施例中，該高溫製程壓力為該第一低溫製程壓力的兩倍以上。
於一實施例中，該高溫製程壓力大於或等於150torr；該第一低溫製程壓力小於或等於75torr。
於一實施例中，該第一本質摻雜結構之厚度大於該外質摻雜結構之厚度。
於一實施例中，該第一本質摻雜結構之厚度為該外質摻雜結構之厚度2至6倍。
於一實施例中，該粗化層中之第一本質摻雜結構的總厚度大於或等於該粗化層之厚度的60%，該粗化層之厚度大於或等於600nm且小於或等於1000nm。
於一實施例中，包含控制該第一緩衝層在與該粗化層接觸處的鋁含量小於或等於20%，且該粗化層中不含鋁。
於一實施例中，該第一本質摻雜結構及該外質摻雜結構之碳摻雜濃度大於或等於1E19cm-3。
於一實施例中，形成該粗化層之製程中包含一第二低溫生長步驟，形成該粗化層之製程中包含依序執行該第一低溫生長步驟、該高溫生長步驟及該第二低溫生長步驟至少一次以形成該粗化層，該第二低溫生長步驟包含於一第二低溫溫度中形成一第二本質摻雜結構，該高溫溫度大於該第二低溫溫度。
於一實施例中，該第二低溫生長步驟包含於一第二低溫製程壓力形成該第二本質摻雜結構，該高溫製程壓力大於該第二低溫製程壓力。
於一實施例中，該第一低溫溫度等於該第二低溫溫度；該第一低溫製程壓力等於該第二低溫製程壓力。
於一實施例中，該粗化層中之該第一本質摻雜結構及該第二本質摻雜結構的總厚度大於或等於該粗化層之厚度的80%，該粗化層之厚度大於或等於600nm且小於或等於1000nm。
於一實施例中，該第二本質摻雜結構之厚度大於或等於該外質摻雜結構之厚度，該第一本質摻雜結構之厚度大於或等於該第二本質摻雜結構之厚度。
於一實施例中，該第二本質摻雜結構之碳摻雜濃度大於或等於1E19cm-3。
本發明另提供一種磊晶結構，包含一基板、一第一緩衝層、一粗化層、一第二緩衝層以及一通道層，一第一緩衝層，位於該基板上方；該粗化層位於該第一緩衝層上方，該粗化層包含至少一摻雜結構，該至少一摻雜結構包含相層疊之一第一本質摻雜結構及一外質摻雜結構；該第二緩衝層位於該粗化層上方；以及該通道層位於該第二緩衝層上方；其中，該第一緩衝層在與該粗化層接觸處的鋁含量小於或等於20%，該粗化層中不含鋁，該第一本質摻雜結構之摻雜濃度大於或等於該外質摻雜結構。
於一實施例中，該第一本質摻雜結構及該外質摻雜結構之碳摻雜濃度大於或等於1E19cm-3。
於一實施例中，該第一本質摻雜結構之厚度大於該外質摻雜結構之厚度。
於一實施例中，該第一本質摻雜結構之厚度為該外質摻雜結構之厚度2至6倍。
於一實施例中，該粗化層中之第一本質摻雜結構的總厚度大於或等於該粗化層之厚度的60%，該粗化層之厚度大於或等於600nm且小於或等於1000nm。
於一實施例中，該至少一摻雜結構包含一第二本質摻雜結構，該第一本質摻雜結構、該外質摻雜結構及該第二本質摻雜結構依序 相層疊，該第二本質摻雜之碳摻雜濃度大於或等於該外質摻雜結構，該第二本質摻雜結構之碳摻雜濃度大於或等於1E19cm-3。
於一實施例中，該粗化層中之該第一本質摻雜結構及該第二本質摻雜結構的總厚度大於或等於該粗化層之厚度的80%，該粗化層之厚度大於或等於600nm且小於或等於1000nm。
於一實施例中，該第二本質摻雜結構之厚度大於或等於該外質摻雜結構之厚度，該第一本質摻雜結構之厚度大於或等於該第二本質摻雜結構之厚度。
本發明之效果在於，透過依序執行該第一低溫生長步驟及該高溫生長步驟至少一次以形成該粗化層之步驟，能提供較佳磊晶品質之磊晶結構，不僅能有效提升磊晶結構之耐壓能力，且不易於磊晶結構之表面形成缺陷。
1,1’,2,2’:磊晶結構
10:基板
20:第一緩衝層
30:粗化層
32:第一本質摻雜結構
34:外質摻雜結構
32':第二本質摻雜結構
T,T1,T2,T2’,T3,T4:厚度
40:第二緩衝層
50:通道層
S02,S04,S06,S08,S10:步驟
圖1為本發明一較佳實施例之磊晶結構之製作方法流程圖。
圖2為本發明一第一較佳實施例之磊晶結構。
圖3為本發明另一較佳實施例之磊晶結構。
圖4為本發明一第二較佳實施例之磊晶結構。
圖5為本發明另一較佳實施例之磊晶結構。
為能更清楚地說明本發明，茲舉較佳實施例並配合圖式詳細說明如後。請參圖1所示，為本發明一第一較佳實施例之磊晶結構1之製作方法流程圖，該磊晶結構1之製作方法包含以下步驟：
步驟S02，提供一基板10；該基板10舉例來說可以是矽基板或碳化矽基板。
步驟S04，於該基板10上方形成一第一緩衝層20，該第一緩衝層20舉例來說可以是例如氮化鋁鎵(AlGaN)之含鋁氮化物層；於該步驟S04中進一步包含控制該第一緩衝層20之表面鋁含量小於或等於20at%。
於本實施例中，是以該第一緩衝層20之表面鋁含量等於10at%為例說明，其中，該第一緩衝層20之厚度T1較佳為大於或等於3um，藉此以提升耐壓能力；該第一緩衝層20中之鋁含量可以是自與該基板10接觸之表面往該第一緩衝層20之表面的方向階梯式的或是線性漸減，除此之外，該第一緩衝層20可以單層、多層或是超晶格層等結構。
步驟S06，於該第一緩衝層20上方形成一粗化層30，形成該粗化層30之製程中包含執行一第一低溫生長步驟及一高溫生長步驟，其中，該第一低溫生長步驟包含於一第一低溫溫度中形成一第一本質摻雜結構32，該高溫生長步驟包含於一高溫溫度中形成一外質摻雜結構34，形成該粗化層30之製程中包含依序執行該第一低溫生長步驟及該高溫生長步驟一次以形成該粗化層30，該高溫溫度大於該第一低溫溫度。其中該粗化層30中不含鋁，於本實施例中，該粗化層30為氮化鎵(GaN)層。
其中該高溫溫度與該第一低溫溫度之差大於或等於攝氏50度；該高溫溫度大於或等於攝氏1000度；該第一低溫溫度小於或等於 攝氏980度，該第一低溫溫度較佳為大於或等於攝氏925度且小於或等於攝氏975度。
該第一低溫生長步驟包含於一第一低溫製程壓力形成該第一本質摻雜結構32，該高溫生長步驟包含於一高溫製程壓力形成該外質摻雜結構34，該高溫製程壓力大於該第一低溫製程壓力；其中該高溫製程壓力為該第一低溫製程壓力的兩倍以上；該高溫製程壓力大於或等於150torr；該第一低溫製程壓力小於或等於75torr。
其中該第一本質摻雜結構32之厚度T2大於該外質摻雜結構34之厚度T3；該第一本質摻雜結構32之厚度T2為該外質摻雜結構34之厚度T3的2至6倍，於本實施例中是以5倍為例說明，該粗化層30中之第一本質摻雜結構32的總厚度大於或等於該粗化層30之厚度T的60%，該粗化層30之厚度T大於或等於600nm且小於或等於1000nm。
於本實施例中，該第一本質摻雜結構32及該外質摻雜結構34之摻雜元素為碳，形成該第一本質摻雜結構32時未額外提供碳源，而形成該外質摻雜結構34時之碳源可以是例如三甲基鎵(TMGa)或是三乙基鎵(TEGa)等碳源；該第一本質摻雜結構32及該外質摻雜結構34之碳摻雜濃度大於或等於1E19cm-3，於本實施例中，是以該第一本質摻雜結構32之碳摻雜濃度等於3E19cm-3，該外質摻雜結構34之碳摻雜濃度等於1E19cm-3為例說明。
步驟S08，於該粗化層30上方形成一第二緩衝層40；於本實施例中，該第二緩衝層40為不包含鋁之氮化鎵(GaN)層，該第二緩衝層40之厚度T4大於或等於1.5um，該第二緩衝層40於大於攝氏1000度之高溫及大於或等於150torr且小於或等於200torr之高壓環境中形成， 該第二緩衝層40之外質摻雜碳濃度為大於或等於1E19cm-3且小於或等於3E19cm-3。
步驟S10，於該第二緩衝層40上方形成一通道層50；該通道層50可以是例如氮化鎵(GaN)之氮化物通道層。
再說明的是，於本實施例中，是以依序執行該第一低溫生長步驟及該高溫生長步驟一次以形成該第一本質摻雜結構32與該外質摻雜結構34層疊形成之該粗化層30為例說明(配合圖2)；於其他實施例中，也可以是如圖3所示之磊晶結構1’，透過依序執行該第一低溫生長步驟及該高溫生長步驟複數次以形成該第一本質摻雜結構32與該外質摻雜結構34交互層疊形成之該粗化層30，該粗化層30中之第一本質摻雜結構32的總厚度大於或等於該粗化層30之厚度T的60%；其中依序執行該第一低溫生長步驟及該高溫生長步驟之次數較佳為2至4次。
於一第二較佳實施例中，具有與上述第一較佳實施例大致相同之磊晶結構之製作方法，不同之處在於，形成該粗化層30之製程中進一步包含一第二低溫生長步驟，形成該粗化層30之製程中包含依序執行該第一低溫生長步驟、該高溫生長步驟及該第二低溫生長步驟一次以形成該粗化層30，該第二低溫生長步驟包含於一第二低溫溫度中形成一第二本質摻雜結構32’，該高溫溫度大於該第二低溫溫度；其中該第二低溫生長步驟包含於一第二低溫製程壓力形成該第二本質摻雜結構32’，該高溫製程壓力大於該第二低溫製程壓力；該第一低溫溫度等於該第二低溫溫度；該第一低溫製程壓力等於該第二低溫製程壓力。
其中該粗化層30中之該第一本質摻雜結構32及該第二本質摻雜結構32’的總厚度大於或等於該粗化層30之厚度T的80%，該粗化層30之厚度T大於或等於600nm且小於或等於1000nm；其中該第二本質 摻雜結構32’之厚度T2’大於或等於該外質摻雜結構34之厚度T3，該第一本質摻雜結構32之厚度T2大於或等於該第二本質摻雜結構32’之厚度T2’；其中該第二本質摻雜結構32’之碳摻雜濃度大於或等於1E19cm-3。
於上述第二較佳實施例中，是以依序執行該第一低溫生長步驟、該高溫生長步驟及該第二低溫生長步驟一次以形成該第一本質摻雜結構32、該外質摻雜結構34與該第二本質摻雜結構32’層疊形成之該粗化層30為例說明(配合圖4)；於其他實施例中，也可以是如圖5所示之磊晶結構2’，透過依序執行該第一低溫生長步驟、該高溫生長步驟及該第二低溫生長步驟複數次以形成該第一本質摻雜結構32、該外質摻雜結構34與該第二本質摻雜結構32’交互層疊形成之該粗化層30，該第一本質摻雜結構32及該第二本質摻雜結構32’的總厚度大於或等於該粗化層30之厚度T的80%；其中依序執行該第一低溫生長步驟、該高溫生長步驟及該第二低溫生長步驟之次數較佳為1至2次。
如圖2所示，為透過上述第一較佳實施例之磊晶結構之製作方法所製成之磊晶結構1，該磊晶結構1包含該基板10、該第一緩衝層20、該粗化層30、該第二緩衝層40、該通道層50，其中該第一緩衝層20位於該基板10上方；該粗化層30位於該第一緩衝層20上方，該粗化層30包含一摻雜結構，該摻雜結構包含相層疊之該第一本質摻雜結構32及該外質摻雜結構34；該第二緩衝層40位於該粗化層30上方；該通道層50位於該第二緩衝層40上方；其中，該第一緩衝層20在與該粗化層30接觸處的鋁含量小於或等於20%，該粗化層30中不含鋁，該第一本質摻雜結構32之摻雜濃度大於或等於該外質摻雜結構34。
如圖3所示，於另一實施例中，該粗化層30可以是包含複數摻雜結構，即複數層相層疊之該第一本質摻雜結構32及該外質摻雜結構34，較佳為2至4層摻雜結構。
如圖4所示，為透過上述第二較佳實施例之磊晶結構之製作方法所製成之磊晶結構2，該磊晶結構2包含該基板10、該第一緩衝層20、該粗化層30、該第二緩衝層40、該通道層50，該第一緩衝層20位於該基板10上方；該粗化層30位於該第一緩衝層20上方，該粗化層30包含一該摻雜結構，該摻雜結構除了包含相層疊之該第一本質摻雜結構32、該外質摻雜結構34，含進一步包含該第二本質摻雜結構32’層疊於該外質摻雜結構34上方；該第二緩衝層40位於該粗化層30上方；該通道層50位於該第二緩衝層40上方；其中，該第一緩衝層20在與該粗化層30接觸處的鋁含量小於或等於20%，該粗化層30中不含鋁，該第一本質摻雜結構32之摻雜濃度大於或等於該外質摻雜結構34，該第二本質摻雜結構32’之碳摻雜濃度大於或等於該外質摻雜結構34。
如圖5所示，於另一實施例中，該粗化層可以是包含複數摻雜結構，即複數層相層疊之該第一本質摻雜結構32、該外質摻雜結構34及該第二本質摻雜結構32’，較佳為1至2層摻雜結構。
其中，透過前述磊晶結構之製作方法製成之該磊晶結構1、1’、2、2’之該通道層50之表面每平方公分直徑小於或等於0.3um之缺陷平均數量小於或等於2顆；每平方公分直徑小於或等於0.2um之缺陷平均數量小於或等於1顆；每平方公分直徑小於或等於0.1um之缺陷平均數量小於或等於0.5顆，前述缺陷舉例來說可以是例如六角缺陷、堆疊缺陷、坑洞缺陷等磊晶製程中常見之缺陷，且前述缺陷不包含例如微塵或是刮 痕等外力形成之缺陷。除此之外，施加正偏壓650V於該磊晶結構1、1’、2、2’時，該磊晶結構1、1’、2、2’之漏電流小於3E-7A/cm-2。
綜上所述，本發明之效果在於，透過依序執行該第一低溫生長步驟及該高溫生長步驟至少一次以形成該粗化層30之步驟，能提供較佳磊晶品質之磊晶結構，不僅能有效提升磊晶結構之耐壓能力，且不易於磊晶結構之表面形成缺陷。
以上所述僅為本發明較佳可行實施例而已，舉凡應用本發明說明書及申請專利範圍所為之等效變化，理應包含在本發明之專利範圍內。
S02,S04,S06,S08,S10:步驟

Claims (17)

  1. 一種磊晶結構之製作方法，包含： 提供一基板； 於該基板上方形成一第一緩衝層； 於該第一緩衝層上方形成一粗化層，形成該粗化層之製程中包含執行一第一低溫生長步驟及一高溫生長步驟，其中，該第一低溫生長步驟包含於一第一低溫溫度中形成一第一本質摻雜結構，該高溫生長步驟包含於一高溫溫度中形成一外質摻雜結構，形成該粗化層之製程中包含依序執行該第一低溫生長步驟及該高溫生長步驟至少一次以形成該粗化層，該高溫溫度大於該第一低溫溫度； 於該粗化層上方形成一第二緩衝層； 於該第二緩衝層上方形成一通道層； 其中，形成該第一本質摻雜結構時未額外提供摻雜元素源。
  2. 如請求項1所述之磊晶結構之製作方法，其中該高溫溫度與該第一低溫溫度之差大於或等於攝氏50度。
  3. 如請求項1所述之磊晶結構之製作方法，其中該高溫溫度大於或等於攝氏1000度；該第一低溫溫度小於或等於攝氏980度。
  4. 如請求項1所述之磊晶結構之製作方法，其中該第一低溫生長步驟包含於一第一低溫製程壓力形成該第一本質摻雜結構，該高溫生長步驟包含於一高溫製程壓力形成該外質摻雜結構，該高溫製程壓力大於該第一低溫製程壓力。
  5. 如請求項4所述之磊晶結構之製作方法，其中該高溫製程壓力為該第一低溫製程壓力的兩倍以上。
  6. 如請求項4所述之磊晶結構之製作方法，其中形成該粗化層之製程中包含一第二低溫生長步驟，形成該粗化層之製程中包含依序執行該第一低溫生長步驟、該高溫生長步驟及該第二低溫生長步驟至少一次以形成該粗化層，該第二低溫生長步驟包含於一第二低溫溫度中形成一第二本質摻雜結構，該高溫溫度大於該第二低溫溫度。
  7. 如請求項6所述之磊晶結構之製作方法，其中該第二低溫生長步驟包含於一第二低溫製程壓力形成該第二本質摻雜結構，該高溫製程壓力大於該第二低溫製程壓力。
  8. 如請求項7所述之磊晶結構之製作方法，其中該第一低溫溫度等於該第二低溫溫度；該第一低溫製程壓力等於該第二低溫製程壓力。
  9. 一種磊晶結構，包含： 一基板； 一第一緩衝層，位於該基板上方； 一粗化層，位於該第一緩衝層上方，該粗化層包含至少一摻雜結構，該至少一摻雜結構包含相層疊之一第一本質摻雜結構及一外質摻雜結構，一該第一本質摻雜結構與該第一緩衝層接觸； 一第二緩衝層，位於該粗化層上方；以及 一通道層，位於該第二緩衝層上方； 其中，該第一緩衝層在與該粗化層接觸處的鋁含量小於或等於20%，該粗化層中不含鋁，該第一本質摻雜結構之摻雜濃度大於或等於該外質摻雜結構。
  10. 如請求項9所述之磊晶結構，其中該第一本質摻雜結構及該外質摻雜結構之碳摻雜濃度大於或等於1E19 cm -3。
  11. 如請求項9所述之磊晶結構，其中該第一本質摻雜結構之厚度大於該外質摻雜結構之厚度。
  12. 如請求項9所述之磊晶結構，其中該第一本質摻雜結構之厚度為該外質摻雜結構之厚度2至6倍。
  13. 如請求項9所述之磊晶結構，其中該粗化層中之第一本質摻雜結構的總厚度大於或等於該粗化層之厚度的60%，該粗化層之厚度大於或等於600nm且小於或等於1000nm。
  14. 如請求項9所述之磊晶結構，其中該至少一摻雜結構包含一第二本質摻雜結構，該第一本質摻雜結構、該外質摻雜結構及該第二本質摻雜結構依序相層疊，該第二本質摻雜結構之碳摻雜濃度大於或等於該外質摻雜結構，該第二本質摻雜結構之碳摻雜濃度大於或等於1E19 cm -3。
  15. 如請求項14所述之磊晶結構，其中該粗化層中之該第一本質摻雜結構及該第二本質摻雜結構的總厚度大於或等於該粗化層之厚度的80%，該粗化層之厚度大於或等於600nm且小於或等於1000nm。
  16. 如請求項14所述之磊晶結構，其中該第二本質摻雜結構之厚度大於或等於該外質摻雜結構之厚度，該第一本質摻雜結構之厚度大於或等於該第二本質摻雜結構之厚度。
  17. 如請求項9所述之磊晶結構，其中施加正偏壓650V於該磊晶結構時，該磊晶結構之漏電流小於3E-7 A/cm -2。
TW113118661A 2024-05-20 2024-05-20 磊晶結構之製作方法與磊晶結構 TWI890445B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW113118661A TWI890445B (zh) 2024-05-20 2024-05-20 磊晶結構之製作方法與磊晶結構
CN202411894367.2A CN121001369A (zh) 2024-05-20 2024-12-20 外延结构的制作方法与外延结构
JP2025003717A JP2025175943A (ja) 2024-05-20 2025-01-09 エピタキシャル構成の製作方法とエピタキシャル構成
US19/073,899 US20250359239A1 (en) 2024-05-20 2025-03-07 Method of manufacturing epitaxial structure and epitaxial structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113118661A TWI890445B (zh) 2024-05-20 2024-05-20 磊晶結構之製作方法與磊晶結構

Publications (2)

Publication Number Publication Date
TWI890445B true TWI890445B (zh) 2025-07-11
TW202546289A TW202546289A (zh) 2025-12-01

Family

ID=97228097

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113118661A TWI890445B (zh) 2024-05-20 2024-05-20 磊晶結構之製作方法與磊晶結構

Country Status (4)

Country Link
US (1) US20250359239A1 (zh)
JP (1) JP2025175943A (zh)
CN (1) CN121001369A (zh)
TW (1) TWI890445B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399284A (zh) * 2007-09-26 2009-04-01 中国科学院半导体研究所 氮化镓基高电子迁移率晶体管结构
TW202025486A (zh) * 2018-08-29 2020-07-01 台灣積體電路製造股份有限公司 用於矽上iii-v族元件的摻雜緩衝層
CN114914296A (zh) * 2022-07-19 2022-08-16 江西兆驰半导体有限公司 一种外延片、外延片制备方法及高电子迁移率晶体管
TW202410462A (zh) * 2022-08-18 2024-03-01 環球晶圓股份有限公司 高電子移動率電晶體磊晶結構
CN117727782A (zh) * 2024-02-05 2024-03-19 江西兆驰半导体有限公司 一种高电子迁移率晶体管的外延结构及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399284A (zh) * 2007-09-26 2009-04-01 中国科学院半导体研究所 氮化镓基高电子迁移率晶体管结构
TW202025486A (zh) * 2018-08-29 2020-07-01 台灣積體電路製造股份有限公司 用於矽上iii-v族元件的摻雜緩衝層
CN114914296A (zh) * 2022-07-19 2022-08-16 江西兆驰半导体有限公司 一种外延片、外延片制备方法及高电子迁移率晶体管
TW202410462A (zh) * 2022-08-18 2024-03-01 環球晶圓股份有限公司 高電子移動率電晶體磊晶結構
CN117727782A (zh) * 2024-02-05 2024-03-19 江西兆驰半导体有限公司 一种高电子迁移率晶体管的外延结构及其制备方法

Also Published As

Publication number Publication date
US20250359239A1 (en) 2025-11-20
JP2025175943A (ja) 2025-12-03
CN121001369A (zh) 2025-11-21

Similar Documents

Publication Publication Date Title
TWI701717B (zh) 磊晶結構
US20210057562A1 (en) High electron mobility transistor device and methods for forming the same
JP7068676B2 (ja) Ｉｉｉａ－ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック
US9847223B2 (en) Buffer stack for group IIIA-N devices
WO2019106843A1 (ja) 半導体装置の製造方法、半導体装置
TW202017187A (zh) 高電子遷移率電晶體裝置及其製造方法
WO2022016390A1 (zh) 半导体结构
JP7629054B2 (ja) 高電子移動度トランジスタエピタキシャル構成
JP6239017B2 (ja) 窒化物半導体基板
TWI890445B (zh) 磊晶結構之製作方法與磊晶結構
TWI866625B (zh) 高電子遷移率電晶體
TW202546289A (zh) 磊晶結構之製作方法與磊晶結構
TWI671801B (zh) 磊晶結構
JP7594613B2 (ja) 高電子移動度トランジスタの構成及び製造方法
TWI857470B (zh) 磊晶結構
CN113053748B (zh) GaN器件及制备方法
CN111146282A (zh) 高电子迁移率晶体管装置及其制造方法
CN111223927B (zh) GaN-金刚石-Si半导体结构、器件及制备方法
CN119132953A (zh) 一种氮化镓基hemt器件及其制作方法
JP2003188190A (ja) ヘテロ接合電界効果トランジスタ及びその製造方法