[go: up one dir, main page]

JP2015128180A - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2015128180A
JP2015128180A JP2015042399A JP2015042399A JP2015128180A JP 2015128180 A JP2015128180 A JP 2015128180A JP 2015042399 A JP2015042399 A JP 2015042399A JP 2015042399 A JP2015042399 A JP 2015042399A JP 2015128180 A JP2015128180 A JP 2015128180A
Authority
JP
Japan
Prior art keywords
region
protective
silicon carbide
trench
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015042399A
Other languages
English (en)
Other versions
JP6049784B2 (ja
Inventor
泰宏 香川
Yasuhiro Kagawa
泰宏 香川
古川　彰彦
Akihiko Furukawa
彰彦 古川
史郎 日野
Shiro Hino
史郎 日野
寛 渡邊
Hiroshi Watanabe
寛 渡邊
昌之 今泉
Masayuki Imaizumi
昌之 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015042399A priority Critical patent/JP6049784B2/ja
Publication of JP2015128180A publication Critical patent/JP2015128180A/ja
Application granted granted Critical
Publication of JP6049784B2 publication Critical patent/JP6049784B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/314—Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ターンオフ時にゲート電極のトレンチ底部の保護拡散層に流れ込む変位電流に起因するゲート絶縁膜の破壊を抑制できるトレンチゲート型の半導体装置を提供する。
【解決手段】ベース領域３を貫通するトレンチ５内に格子状に形成され、ベース領域３をマトリクス状に配列される複数の区画に区切るゲート電極７と、ゲート電極７の側面および底面に形成されたゲート絶縁膜６、複数の区画のうちの少なくとも１つの区画である保護コンタクト領域２０と、ゲート絶縁膜６の下部と保護コンタクト領域２０とに形成された第２導電型の保護拡散層１３と、を備え、ソース電極９は、保護コンタクト領域において、ベース領域３を貫通し、保護コンタクト領域２０に形成された保護拡散層１３と接続する。
【選択図】図１

Description

本発明は、トレンチゲート型の半導体装置およびその製造方法に関するものである。
パワーエレクトロニクス機器において、モータ等の負荷への電力供給を制御するスイッチング素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの絶縁ゲート型半導体装置が広く使用されている。電力制御用の縦型ＭＯＳＦＥＴの一つに、ゲート電極が半導体層に埋め込み形成されたトレンチゲート型ＭＯＳＦＥＴがある（例えば下記の特許文献１，２）。一般にトレンチゲート型ＭＯＳＦＥＴでは、高耐圧化と低オン抵抗化とがトレードオフの関係にある。
一方、高耐圧および低損失を実現できる次世代のスイッチング素子として、炭化珪素（ＳｉＣ）等のワイドバンドギャップ半導体を用いたＭＯＳＦＥＴやＩＧＢＴなどが注目されており、１ｋＶ程度あるいはそれ以上の高電圧を扱う技術分野への適用が有望視されている。ワイドバンドギャップ半導体としては、ＳｉＣの他、例えば窒化ガリウム（ＧａＮ）系材料、ダイヤモンドなどがある。
ワイドバンドギャップ半導体を用いたトレンチゲート型ＭＯＳＦＥＴでは、ベース領域とドリフト層との間のＰＮ接合におけるアバランシェ電界強度が、ゲート絶縁膜に使用されるシリコン酸化膜の絶縁破壊電界強度と同等になる。そのためＭＯＳＦＥＴに高電圧が印加されたときに、ゲート電極が埋め込まれたトレンチ底部のゲート絶縁膜に最も高い電界が加わり、その部分でゲート絶縁膜の絶縁破壊を起こす可能性がある。
特許文献１，２には、それぞれｎチャネル型のトレンチゲート型ＭＯＳＦＥＴにおいて、ゲート電極のトレンチ底部のゲート絶縁膜を保護する目的で、ドリフト層内のトレンチ底部にｐ型拡散層（保護拡散層）を設けることが提案されている。保護拡散層は、ＭＯＳＦＥＴのオフ時にｎ型のドリフト層の空乏化を促進すると共に、ゲート電極のトレンチ底部への電界集中を緩和する働きをする。特許文献１，２では、保護拡散層をＭＯＳＦＥＴのベース領域（ボディ領域）と電気的に接続させて、保護拡散層の電位を固定することにより、トレンチ底部の電界集中の更なる緩和を図っている。
例えば特許文献１（図３）では、ゲート電極のトレンチがライン状に形成されており、そのトレンチの長手方向の端部の側面に低濃度のｐ型拡散層（ｐ--層）を延在させ、このｐ--層を通してトレンチ底部の保護拡散層と上層のベース領域と電気的に接続させている。
また特許文献２（図１，２）では、ゲート電極のトレンチが格子状に形成されており、ゲート電極の交差部分に、当該ゲート電極を貫通してトレンチ底部の保護拡散層とゲート電極の上層のソース電極とを接続するコンタクトを設けている。保護拡散層は、当該コンタクトとソース電極を通してベース領域に電気的に接続される。
ところで、高電圧をスイッチングするＭＯＳＦＥＴがターンオフするとドレイン電圧が急激に上昇（例えば０Ｖから数百Ｖに変化）する。ゲート電極のトレンチ底部に保護拡散層を有するＭＯＳＦＥＴでは、ドレイン電圧が急激に上昇すると、保護拡散層とドリフト層との間の寄生容量を介して変位電流が保護拡散層に流れ込む。この変位電流は、保護拡散層の面積とドレイン電圧（Ｖ）の時間（ｔ）に対する変動（ｄＶ／ｄｔ）によって決まる（特許文献３）。
特許文献１，２のように保護拡散層がベース領域に接続されている場合、保護拡散層に流れ込んだ変位電流はベース領域へと流れ込む。このとき保護拡散層とベース領域との間の抵抗成分に電圧降下が生じ、これもゲート絶縁膜の絶縁破壊を引き起こす原因となる。
特許４４５３６７１号公報 特開２０１０−１０９２２１号公報 国際公開ＷＯ２０１０／０７３７５９号公報
上記の変位電流に起因するゲート絶縁膜の破壊は、保護拡散層とベース領域との間の抵抗値を小さくすることによって防ぐことができる。しかし特許文献１のＭＯＳＦＥＴでは、ライン状のトレンチの長手方向の端部側面に延在するｐ--層を通して保護拡散層とベース領域とが接続されているため、トレンチ底部の保護拡散層の中心からベース領域までの距離が長い。そのため保護拡散層とベース領域との間の抵抗値は大きくなる。
また特許文献２のトレンチゲート型ＭＯＳＦＥＴは、保護拡散層とベース領域とを接続するためのコンタクトがゲート電極を貫通する構成であるため、当該コンタクトの幅は必然的にゲート電極のトレンチの幅より狭くなる。そのため、電流密度を大きくするためにＭＯＳＦＥＴセルのピッチ、すなわちゲート電極のトレンチの幅、を小さくする場合、それに合わせてコンタクトを細くせねばならず、保護拡散層とベース領域との間の抵抗値が大きくなる。
本発明は以上のような課題を解決するためになされたものであり、ターンオフ時に保護拡散層に流れ込む変位電流に起因するゲート絶縁膜の破壊を防止することが可能なトレンチゲート型の半導体装置およびその製造方法を提供することを目的とする。
本発明に係る炭化珪素半導体装置は、第１導電型の炭化珪素半導体層と、炭化珪素半導体層の上部に形成された第２導電型のベース領域と、ベース領域を貫通するように炭化珪素半導体層に形成されたトレンチ内に格子状に形成され、ベース領域をマトリクス状に配列される複数の区画に区切るゲート電極と、ゲート電極の側面および底面に形成されたゲート絶縁膜と、ベース領域の上部においてゲート絶縁膜を介してゲート電極と接するように形成された第１導電型のソース領域と、ソース領域およびベース領域に接続するソース電極と、複数の区画のうちの少なくとも１つの区画である保護コンタクト領域と、ゲート絶縁膜の下部と保護コンタクト領域とに形成された第２導電型の保護拡散層と、を備え、ゲート絶縁膜の下部に形成された保護拡散層と、保護コンタクト領域に形成された保護拡散層と、が電気的に接続され、ソース電極は、保護コンタクト領域において、ベース領域を貫通し、保護コンタクト領域に形成された保護拡散層と接続することを特徴とする。
本発明によれば、変位電流に起因するゲート絶縁膜の破壊を防止することが可能なトレンチゲート型の半導体装置が得られる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明の実施の形態１に係る半導体装置のエピタキシャル層の平面図である。 本発明の実施の形態１に係る半導体装置の断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す工程図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す工程図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す工程図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す工程図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す工程図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す工程図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す工程図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す工程図である。 保護コンタクト幅に対するゲート幅密度の見積もり結果を示すグラフである。 本発明の実施の形態２に係る半導体装置の断面図である。 本発明の実施の形態３に係る半導体装置の断面図である。 本発明の実施の形態４に係る半導体装置の断面図である。
＜実施の形態１＞
図１および図２は、実施の形態１に係る半導体装置の構成を示す図である。ここでは半導体装置の一例として、炭化珪素（ＳｉＣ）半導体装置であるトレンチゲート型ＭＯＳＦＥＴを示す。図１は当該ＭＯＳＦＥＴの平面図である。図２（ａ）は、図１のＡ−Ａ線に沿った断面図であり、ＭＯＳＦＥＴセルの形成領域（ＭＯＳＦＥＴセル領域）を示している。一方、図２（ｂ）は図１のＢ−Ｂ線に沿った断面図であり、保護拡散層に接続するコンタクト（保護コンタクト）の形成領域２０（保護コンタクト領域）を含んでいる。保護コンタクト領域２０の詳細については後述する。
実施の形態１のＭＯＳＦＥＴは、ｎ型のＳｉＣ基板１とその上に成長させたｎ型ＳｉＣのエピタキシャル層２（半導体層）とから成るエピタキシャル基板を用いて形成されている。エピタキシャル層２の上部にはｐ型のベース領域３が形成され、ベース領域３が形成されていないエピタキシャル層２のｎ型領域がドリフト層２ａとなる。
まず図２（ａ）を参照し、ＭＯＳＦＥＴセルの構成を説明する。ＭＯＳＦＥＴセル領域のエピタキシャル層２には、エピタキシャル層２のベース領域３を貫通するように、ゲート電極７が埋め込まれるトレンチ５が形成される。つまりトレンチ５の底部は、ベース領域３の下のドリフト層２ａに達している。ゲート電極７の底面および側面（トレンチ５の内面）にはゲート絶縁膜６が設けられている。ベース領域３の上部におけるゲート電極７の近傍には、ゲート絶縁膜６を介してゲート電極７に隣接するようにｎ型のソース領域４が配設される。
またドリフト層２ａにおけるゲート電極７（トレンチ５）の底部には、ＭＯＳＦＥＴのオフ時にドリフト層２ａの空乏化を促進すると共に、トレンチ５の底部への電界集中を緩和してゲート絶縁膜６の破壊を防止するｐ型の保護拡散層１３が形成される。
エピタキシャル層２の上面には、ゲート電極７を覆うように層間絶縁膜８が形成される。層間絶縁膜８には、ソース領域４およびベース領域３に達するコンタクトホール（第１コンタクトホール）が形成されており、層間絶縁膜８上に配設されたソース電極９は当該コンタクトホールを通してソース領域４およびベース領域３に接続する。ドレイン電極１０は、ＳｉＣ基板１の下面に形成される。
図１に示すように、ゲート電極７は、平面視で格子状に配設されている（保護拡散層１３もゲート電極７と同様に格子状に延在している）。ＭＯＳＦＥＴセル領域では、ゲート電極７で区切られた区画（セル）のそれぞれがＭＯＳＦＥＴとして機能する。なお、図１ではエピタキシャル層２上の層間絶縁膜８およびソース電極９の図示を省略している（つまり図１は、エピタキシャル層２の上面図に相当する）。
本発明では、ゲート電極７で区切られた区画の少なくとも１つを、保護拡散層１３とソース電極９とを接続する保護コンタクト２１を配設するための保護コンタクト領域２０とする。図２（ｂ）の如く、保護コンタクト領域２０では、ベース領域３の下のドリフト層２ａに達するトレンチ５が、ゲート電極７で区切られた区画の全体に形成されている。
つまり保護コンタクト領域２０では、トレンチ５は矩形の開口であり、ゲート電極７はその外周部に形成されている。また層間絶縁膜８は、ゲート電極７の上面および保護コンタクト領域２０に面する側面を覆うように形成される。
また保護コンタクト領域２０のトレンチ５（矩形の開口）の底部にも保護拡散層１３が形成されており、これは周囲のＭＯＳＦＥＴセルのゲート電極７の底部の保護拡散層１３と繋がっている。つまり保護拡散層１３は、ＭＯＳＦＥＴセル領域および保護コンタクト領域２０に渡って、トレンチ５の底部に連続して形成されている。また保護拡散層１３は、ゲート電極７と同様に格子状に延在しているため、保護コンタクト領域２０の保護拡散層１３は、周囲のＭＯＳＦＥＴセルの全ての保護拡散層１３と繋がることになる。
層間絶縁膜８上のソース電極９は、保護コンタクト領域２０内にも延在する。保護コンタクト領域２０内の層間絶縁膜８には、保護拡散層１３に達するコンタクトホール（第２コンタクトホール）が形成されており、ソース電極９は当該コンタクトホールを通して保護コンタクト領域２０の保護拡散層１３に接続している。つまり図２（ｂ）に示す保護コンタクト２１は、保護コンタクト領域２０内に延在するソース電極９の一部である。
なお保護コンタクト２１とゲート電極７との間は、ゲート電極７の側面を覆う層間絶縁膜８によって絶縁されている。実施の形態１では、保護コンタクト領域２０において、ゲート電極７で区切られた区画の全体にトレンチ５が形成されているため、保護コンタクト２１は、層間絶縁膜８を介してゲート電極７に隣接することになる。この構成によれば、保護コンタクト２１の面積が最大限広くなるため、保護コンタクト２１の抵抗を小さくできる。
ここで、上記のＭＯＳＦＥＴの動作を簡単に説明する。ゲート電極７にしきい値電圧以上の正電圧が印加されると、ゲート電極７の側面のベース領域３（チャネル領域）に反転チャネル層が形成される。この反転チャネル層は、ソース領域４からドリフト層２ａへとキャリアとしての電子が流れる経路となる。反転チャネル層を通ってソース領域４からドリフト層２ａへ流れ込んだ電子は、ドレイン電極１０の正電圧により生じた電界に従い、ＳｉＣ基板１を通過してドレイン電極１０に到達する。その結果、ＭＯＳＦＥＴは、ドレイン電極１０からソース電極９へと電流を流すことができるようになる。この状態がＭＯＳＦＥＴのオン状態である。
一方、ゲート電極７にしきい値電圧よりも低い電圧が印加されているときは、チャネル領域に反転チャネルが形成されないため、ドレイン電極１０とソース電極９との間には電流が流れない。この状態がＭＯＳＦＥＴのオフ状態である。
上記したように、ＭＯＳＦＥＴがターンオフするとき、ドレイン電極１０の電圧が急激に上昇するため、保護拡散層１３とドリフト層２ａとの間の寄生容量を介して、変位電流が保護拡散層１３に流れ込む。このとき保護拡散層１３とベース領域３との間の抵抗成分に電圧降下が生じ、これが大きくなるとゲート絶縁膜６の絶縁破壊が起こる。変位電流に起因するゲート絶縁膜６の破壊を防止するためには、保護拡散層１３とベース領域３との間の抵抗値を小さくすることが有効である。
実施の形態１のＭＯＳＦＥＴでは、格子状のゲート電極７により規定される区画の少なくとも１つを、ベース領域３に接続したソース電極９と保護拡散層１３との間を接続する保護コンタクト２１を配設するための保護コンタクト領域２０としている。そのため保護コンタクト２１の形成面積を大きくとることができ、保護コンタクト２１の抵抗値を小さくできる。よって保護拡散層１３とベース領域３との間の抵抗値が小さくなり、変位電流に起因するゲート絶縁膜６の破壊を防止することができる。
また保護コンタクト２１の面積はトレンチ５の幅に制限されないので、電流密度を大きくするためにセルピッチ（トレンチ５の幅）を狭くしても、保護コンタクト２１の抵抗が高くなることはない。従って、本実施の形態によれば、ＭＯＳＦＥＴの高耐圧化および大容量化の両方に寄与することができる。
保護コンタクト領域２０の保護拡散層１３は、その周囲のＭＯＳＦＥＴセルの全ての保護拡散層１３と繋がっているため、格子状のゲート電極７で規定される区画（セル）の少なくとも１つを保護コンタクト領域２０にすればよい。しかし多くのＭＯＳＦＥＴセルを有する装置においては、各ＭＯＳＦＥＴセルから保護コンタクト領域２０までの距離が長くならないように、保護コンタクト領域２０を複数個配設するとよい。その場合、ＭＯＳＦＥＴセルを流れる電流の経路が均一になるように、保護コンタクト領域２０は等間隔に設けるとよい。
より好ましくは、図１のように９個の区画ごとに、中心の１つを保護コンタクト領域２０にするとよい。その場合、保護コンタクト領域２０が等間隔になる上、全てのＭＯＳＦＥＴセルが保護コンタクト領域２０に隣接することになるため、各ＭＯＳＦＥＴセルの保護拡散層１３と保護コンタクト領域２０との間の抵抗を小さくできる。
以下、図１および図２に示したＭＯＳＦＥＴの製造方法を説明する。図３〜図１０はその工程図である。これら各図の（ａ）および（ｂ）は、それぞれ図２（ａ）および図２（ａ）に対応する領域の断面に対応している。
まず、ＳｉＣ基板１上にエピタキシャル層２（半導体層）を形成する。ここでは４Ｈのポリタイプを有するｎ型で低抵抗のＳｉＣ基板１を用意し、その上に化学気相堆積（ＣＶＤ：Chemical Vapor Deposition）法によりｎ型のドリフト層２ａをエピタキシャル成長させた。ドリフト層２ａは、１×１０15ｃｍ-3〜１×１０17ｃｍ-3の不純物濃度、５〜５０μｍの厚さとした。
次にエピタキシャル層２の表面に所定のドーパントをイオン注入することにより、ベース領域３およびソース領域４を形成する（図３）。ここではベース領域３をｐ型不純物であるアルミニウム（Ａｌ）のイオン注入により形成する。Ａｌのイオン注入の深さは、エピタキシャル層２の厚さを超えない範囲で、０．５〜３μｍ程度とする。注入するＡｌの不純物濃度は、エピタキシャル層２のｎ型不純物濃度より高くする。このときＡｌの注入深さよりも深いエピタキシャル層２の領域がｎ型のドリフト層２ａとして残る。
なおベース領域３はエピタキシャル成長によって形成してもよい。その場合もベース領域３の不純物濃度および厚さは、イオン注入によって形成する場合と同等とする。
ソース領域４は、ｎ型不純物である窒素（Ｎ）をベース領域３の表面にイオン注入することにより形成する。ソース領域４は、この後形成されるゲート電極７（トレンチ５）のレイアウトに対応する格子状のパターンで形成される（図１参照）。これにより、ゲート電極７が形成されたとき、ゲート電極７の両側にソース領域４が配設される。Ｎのイオン注入深さは、ベース領域３の厚さより浅くする。注入するＮの不純物濃度は、ベース領域３のｐ型不純物濃度よりも高くし、１×１０18ｃｍ-3〜１×１０21ｃｍ-3の範囲とする。
続いて、エピタキシャル層２の表面にシリコン酸化膜層１１を１〜２μｍ程度堆積し、その上にレジスト材からなるエッチングマスク１２を形成する（図４）。エッチングマスク１２には、フォトリソグラフィ技術により、トレンチ５の形成領域を開口したパターンに形成される。トレンチ５が格子状なので、エッチングマスク１２はそれを反転したマトリクス状のパターンとなる。但し、保護コンタクト領域２０ではその全体が開口されるので、エッチングマスク１２は、保護コンタクト領域２０に対応する部分が欠けたマトリクス状のパターンとなる。
そしてエッチングマスク１２をマスクとする反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）処理により、シリコン酸化膜１１をパターニングする（図５）。つまりエッチングマスク１２のパターンがシリコン酸化膜１１に転写される。パターニングされたシリコン酸化膜１１は次の工程のエッチングマスクとなる。
パターニングされたシリコン酸化膜層１１をマスクとするＲＩＥにより、エピタキシャル層２にソース領域４およびベース領域３を貫通するトレンチ５を形成する（図６）。このとき保護コンタクト領域２０に形成されるトレンチ５は、保護コンタクト領域２０の全体を含む矩形状となる。トレンチ５の深さは、ベース領域３の深さ以上であり、０．５〜３μｍ程度とする。
その後、トレンチ５の部分を開口したパターン（エッチングマスク１２と同じく一部が欠けたマトリクス状）の注入マスク１５を形成し、それをマスクにするイオン注入により、トレンチ５の底部にｐ型の保護拡散層１３を形成する（図７）。ここではｐ型不純物としてＡｌを用いる。なお、注入マスク１５の代わりに、トレンチ５形成の際のエッチングマスクである（パターニングされた）シリコン酸化膜１１を使用してもよい。これにより製造工程の簡略化およびコスト削減を図ることができる。注入マスク１５の代わりにシリコン酸化膜１１を使用する場合は、トレンチ５を形成した後、ある程度の厚さのシリコン酸化膜１１が残存するように、シリコン酸化膜層１１の厚さやエッチング条件を調整する必要がある。
注入マスク１５を除去した後、熱処理装置を用いて、上記の工程でイオン注入したＮおよびＡｌを活性化させるアニールを行う。このアニールは、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中で、１３００〜１９００℃、３０秒〜１時間の条件で行う。
そしてトレンチ５の内を含むエピタキシャル層２の全面にシリコン酸化膜を形成した後、ポリシリコンを減圧ＣＶＤ法により堆積し、それらをパターニングまたはエッチバックすることにより、トレンチ５内にゲート絶縁膜６およびゲート電極７を形成する（図８）。ゲート絶縁膜６となるシリコン酸化膜は、エピタキシャル層２の表面を熱酸化して形成してもよいし、エピタキシャル層２上に堆積させて形成してもよい。
ＭＯＳＦＥＴセル領域では、図８（ａ）のようにトレンチ５の全体にゲート電極７を埋め込む。一方、保護コンタクト領域２０のトレンチ５（矩形の開口部）では、保護コンタクト２１を形成する領域を確保するために中央部のゲート電極７を除去し、図８（ｂ）のように外周部のみにゲート電極７が残存するようにパターニングまたはエッチバックする。
続いて、減圧ＣＶＤ法により、エピタキシャル層２の全面に層間絶縁膜８を形成し、ゲート電極７を覆う。そして層間絶縁膜８をパターニングすることで、ソース領域４およびベース領域３に達する第１コンタクトホール８１と、保護コンタクト領域２０のトレンチ５の底部の保護拡散層１３に達する第２コンタクトホール８２を形成する（図９）。
そして、エピタキシャル層２上にＡｌ合金等の電極材を堆積することで、層間絶縁膜８上並びに第１および第２コンタクトホール８１，８２内に、ソース電極９を形成する。ソース電極９において、保護コンタクト領域２０内に延在する部分が保護コンタクト２１となる（図１０）。最後に、ＳｉＣ基板１の下面にＡｌ合金等の電極材を堆積してドレイン電極１０を形成することにより、図１に示した構成のＭＯＳＦＥＴが得られる。
図１１は、保護コンタクトの幅に対するゲート幅密度（ＭＯＳＦＥＴの総面積に対する当該ＭＯＳＦＥＴ全体のゲート幅の割合）の見積もり結果を示すグラフである。同図において、実線のグラフは本発明の場合を示しており、破線のグラフは、保護コンタクトがセル間のゲート電極を貫通する従来例（例えば特許文献２）の場合を示している。
従来例の場合、保護コンタクトを設けるためには、ＭＯＳＦＥＴセル間のゲート電極内に、保護コンタクトの幅と層間絶縁膜の厚さとの和に相当する幅の開口を設ける必要があるため、その開口の幅が比較的大きくなり、その分だけゲート幅密度が小さくなる。一方、本発明では、保護コンタクト２１の幅によらず、セル間のトレンチ５の幅を一定にすることが可能であるため、従来例よりもゲート幅密度を大きくすることができる。
＜実施の形態２＞
実施の形態１で説明したように、ゲート電極７は、パターニングおよびエッチバックのいずれの手法でも形成できる。しかし、保護コンタクト領域２０のトレンチ５がテーパー状に形成された場合、エッチバックによりゲート電極７を形成しようとすると、保護コンタクト領域２０のトレンチ５内に配設されるゲート電極７が完全に除去される恐れがある。
ゲート電極７をパターニングによって形成すれば上記の問題は生じない。しかしその場合は、ゲート電極７の端部をエピタキシャル層２の上面に位置させるため、ゲート電極７の幅がトレンチ５の幅よりも広くなる。従って、ＭＯＳＦＥＴセルのピッチを狭くする観点からは、エッチバックによってゲート電極７する方が有利である。
そこで実施の形態２では、保護コンタクト領域２０のトレンチ５内に配設されるゲート電極７のみをパターニングにより形成し、それ以外のゲート電極７（ＭＯＳＦＥＴセル領域に配設されるゲート電極７）は、エッチバックにより形成する。
図１２は、実施の形態２に係る半導体装置における保護コンタクト領域２０の断面図（図１のＢ−Ｂ線に沿った断面に相当）である。ＭＯＳＦＥＴセル領域の構成は、実施の形態１（図２（ａ））と同様である。
保護コンタクト領域２０のトレンチ５内に配設されるゲート電極７は、当該ゲート電極７の材料膜（例えばポリシリコン）をパターニングすることにより形成する。よって図１２のように、保護コンタクト領域２０の周囲のゲート電極７およびゲート絶縁膜６の端部は、エピタキシャル層２上にまで延在する（つまりゲート電極７およびゲート絶縁膜６の端部がエピタキシャル層２上に位置する）構成となる。
一方、保護コンタクト領域２０以外のトレンチ５内に配設されるゲート電極７は、当該ゲート電極７の材料膜（例えばポリシリコン）をエッチバックによって形成する。よってＭＯＳＦＥＴセル領域では、図２（ａ）のようにゲート電極７の全体がトレンチ５に埋め込まれる。
本実施の形態によれば、ＭＯＳＦＥＴセルのピッチを広げることなく、保護コンタクト領域２０のトレンチ５内のゲート電極７が消失することを防止できる。
＜実施の形態３＞
図１３は、本発明の実施の形態３に係る半導体装置の構成を示す断面図であり、当該半導体装置のＭＯＳＦＥＴセルアレイの最外周部の断面を示している。本実施の形態では、最外周のＭＯＳＦＥＴセルのさらに外側に隣り合うように、ＭＯＳＦＥＴとして機能しないダミーセル３０を配設している。ダミーセル３０は、ＭＯＳＦＥＴセルアレイを囲うように配置される。ＭＯＳＦＥＴセルアレイ（保護コンタクト領域２０を含む）の最外周部以外の構成は、実施の形態１または２と同様である。
図１３のように、ダミーセル３０は、ＭＯＳＦＥＴセルと同様にベース領域３を貫通するトレンチ５を有しているが、そのトレンチ５内は、半導体装置の外周領域上に形成されるフィールド絶縁膜２２の一部によって満たされている。フィールド絶縁膜２２が埋め込まれたダミーセル３０のトレンチ５とゲート電極７が埋め込まれるＭＯＳＦＥＴセルのトレンチ５は、平面視で、連続的な格子状のパターンを形成する。つまり、ダミーセル３０のトレンチ５に埋め込まれたフィールド絶縁膜２２の部分は、平面視で、格子状のゲート電極７の外周に、当該ゲート電極７と共に格子状のパターンを形成するように配設される。
フィールド絶縁膜２２の上には、パターニングにより形成したゲート電極７が配設される。フィールド絶縁膜２２上のゲート電極７は、不図示の領域で、ＭＯＳＦＥＴセル領域および保護コンタクト領域２０のゲート電極７と電気的に接続されている。
また、フィールド絶縁膜２２上のゲート電極７も、層間絶縁膜８によって覆われており、その上にはＭＯＳＦＥＴセル領域から延在するソース電極９が形成されている。ソース電極９は、エピタキシャル層２の上面において、層間絶縁膜８に形成されたコンタクトホールを介してＭＯＳＦＥＴセルおよびダミーセル３０それぞれのベース領域３およびソース領域４に接続されている。
本実施の形態によれば、最外周のＭＯＳＦＥＴセルのさらに外側に、フィールド絶縁膜２２で満たされたトレンチ５を有するダミーセル３０が配設されるため、最外周のＭＯＳＦＥＴセルのゲート絶縁膜６が、実質的に、ＭＯＳＦＥＴセルアレイの最外周でむき出しにならない。よって、最外周のＭＯＳＦＥＴセルのゲート絶縁膜６における電界集中の発生が抑えられ、当該ゲート絶縁膜６の破壊を防止することができる。
＜実施の形態４＞
図１４は、本発明の実施の形態４に係る半導体装置の構成を示す断面図であり、当該半導体装置のＭＯＳＦＥＴセルアレイの最外周部の断面を示している。本実施の形態では、最外周のＭＯＳＦＥＴセルの外側を囲うように、保護コンタクト２１が配設される最外周保護コンタクト領域４０を設けている。ＭＯＳＦＥＴセルアレイ（保護コンタクト領域２０を含む）の最外周部以外の構成は、実施の形態１または２と同様である。
最外周保護コンタクト領域４０には、ベース領域３を貫通する幅の広い最外周トレンチ５ａが形成される。この最外周トレンチ５ａは、ＭＯＳＦＥＴセル領域および保護コンタクト領域２０のトレンチ５と繋がっており、トレンチ５が形成する格子状パターンの最外周部分に相当する。
最外周トレンチ５ａ内には、トレンチ５に沿う格子状のゲート電極７の最外周部が配設される。また、最外周トレンチ５ａの底部には保護拡散層１３が形成されており、これは、ＭＯＳＦＥＴセル領域および保護コンタクト領域の保護拡散層１３と繋がっている。
最外周トレンチ５ａの内周側（ＭＯＳＦＥＴセルアレイ側）の側面には、ゲート絶縁膜６を介してゲート電極７が形成される。また、ゲート絶縁膜６を介してゲート電極７に隣接するように、最外周のＭＯＳＦＥＴセルのソース領域４が形成される。よって、最外周トレンチ５ａの内周側の側面は、最外周のＭＯＳＦＥＴセルのチャネルの一部としても機能する。
一方、最外周トレンチ５ａの外周側の側面は、半導体装置の外周領域上に形成される、ゲート絶縁膜６よりも厚いフィールド絶縁膜２２の一部によって覆われ、その上にパターニングにより形成したゲート電極７が配設される。フィールド絶縁膜２２上のゲート電極７は、不図示の領域で、ＭＯＳＦＥＴセル領域および保護コンタクト領域２０のゲート電極７と電気的に接続されている。
最外周トレンチ５ａ内に配設されたゲート電極７も、層間絶縁膜８によって覆われており、当該層間絶縁膜８の上には、ＭＯＳＦＥＴセル領域から延びるソース電極９が形成される。ソース電極９の一部は、最外周トレンチ５ａ内において層間絶縁膜８に形成されたコンタクトホールを介して、最外周トレンチ５ａ底部の保護拡散層１３に接続する。言い換えれば、最外周保護コンタクト領域４０内に延在するソース電極９の一部が、保護拡散層１３に達するコンタクトホール内に埋め込まれており、その部分がソース電極９と保護拡散層１３とを接続する保護コンタクト２１（最外周保護コンタクト）となっている。
本実施の形態によれば、ＭＯＳＦＥＴセルアレイを囲む最外周保護コンタクト領域４０に保護コンタクト２１が配設されるので、保護拡散層１３と保護コンタクト２１との間のコンタクト抵抗を低くすることができる。さらに、最外周のＭＯＳＦＥＴセルのゲート絶縁膜６が、実質的に、ＭＯＳＦＥＴセルアレイの最外周でむき出しにならない。よって、最外周のＭＯＳＦＥＴセルのゲート絶縁膜６における電界集中の発生が抑えられ、当該ゲート絶縁膜６の破壊を防止することができる。また、上記したように、最外周トレンチ５ａの内周側の側面は、ＭＯＳＦＥＴのチャネルとして利用することもできる。
以上の説明では、ドリフト層２ａと基板１（バッファ層）とが同じ導電型を有する構造のＭＯＳＦＥＴについて述べたが、ドリフト層２ａと基板１とが異なる導電型を有する構造のＩＧＢＴに対しても適用可能である。例えば、図１に示した構成に対し、ＳｉＣ基板１をｐ型にすればＩＧＢＴの構成となる。その場合、ＭＯＳＦＥＴのソース領域４およびソース電極９は、それぞれＩＧＢＴのエミッタ領域およびエミッタ電極に対応し、ＭＯＳＦＥＴのドレイン電極１０はコレクタ電極に対応することになる。
また各実施の形態では、ワイドバンドギャップ半導体の１つであるＳｉＣを用いて形成した半導体装置について説明したが、例えば窒化ガリウム（ＧａＮ）系材料、ダイヤモンドなど、他のワイドバンドギャップ半導体を用いた半導体装置に対しても適用可能である。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１ ＳｉＣ基板、２ エピタキシャル層、２ａ ドリフト層、３ ベース領域、４ ソース領域、５ トレンチ、６ ゲート絶縁膜、７ ゲート電極、８ 層間絶縁膜、９ ソース電極、１０ ドレイン電極、１１ シリコン酸化膜、１２ エッチングマスク、１３ 保護拡散層、１４ 保護コンタクト、１５ 注入マスク、２０ 保護コンタクト領域、２１ 保護コンタクト、８１ 第１コンタクトホール、８２ 第２コンタクトホール。

Claims (9)

  1. 第１導電型の炭化珪素半導体層と、
    前記炭化珪素半導体層の上部に形成された第２導電型のベース領域と、
    前記ベース領域を貫通するように前記炭化珪素半導体層に形成されたトレンチ内に格子状に形成され、前記ベース領域をマトリクス状に配列される複数の区画に区切るゲート電極と、
    前記ゲート電極の側面および底面に形成されたゲート絶縁膜と、
    前記ベース領域の上部において前記ゲート絶縁膜を介して前記ゲート電極と接するように形成された第１導電型のソース領域と、
    前記ソース領域および前記ベース領域に接続するソース電極と、
    前記複数の区画のうちの少なくとも１つの区画である保護コンタクト領域と、
    前記ゲート絶縁膜の下部と前記保護コンタクト領域とに形成された第２導電型の保護拡散層と、
    を備え、
    前記ゲート絶縁膜の下部に形成された前記保護拡散層と、前記保護コンタクト領域に形成された前記保護拡散層と、が電気的に接続され、
    前記ソース電極は、前記保護コンタクト領域において、前記ベース領域を貫通し、前記保護コンタクト領域に形成された前記保護拡散層と接続する、
    炭化珪素半導体装置。
  2. 前記複数の区画には、少なくとも３列×３行の９つの区画が含まれ、
    前記保護コンタクト領域は、前記９つの区画の中心に形成される、
    ことを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記保護コンタクト領域の全体で前記炭化珪素半導体層に開口が形成されており、
    前記ソース電極は、前記開口内に形成される、
    ことを特徴とする請求項１又は２に記載の炭化珪素半導体装置。
  4. 前記ゲート電極は、前記開口内の外周部においても形成されている、
    ことを特徴とする請求項３に記載の炭化珪素半導体装置。
  5. 第１導電型の炭化珪素半導体層の上部に第２導電型のベース領域を形成する工程と、
    前記ベース領域の上部に第１導電型のソース領域を形成する工程と、
    セル領域において、前記炭化珪素半導体層に前記ソース領域および前記ベース領域よりも深いトレンチを形成する工程と、
    保護コンタクト領域において、前記炭化珪素半導体層に前記ソース領域および前記ベース領域よりも深い開口を形成する工程と、
    前記トレンチの底部と前記開口の底部に第２導電型の保護拡散層を形成する工程と、
    前記炭化珪素半導体層の全面に酸化膜を形成する工程と、
    前記酸化膜上にポリシリコンを形成する工程と、
    前記ポリシリコンを形成する工程後に、前記ベース領域上の前記ポリシリコンを除去する工程と、
    前記ベース領域上の前記ポリシリコンを除去する工程と同時に、前記保護コンタクト領域の保護コンタクトを形成する領域における前記ポリシリコンを除去する工程と、
    前記ポリシリコンを除去する工程後に、前記保護コンタクト領域において前記保護拡散層に達する第２コンタクトホールを有する層間絶縁膜を形成する工程と、
    前記第２コンタクトホール内にソース電極を形成することで、前記保護コンタクト領域の前記保護拡散層と前記ソース電極とが接続する前記保護コンタクトを形成する工程と、
    を備えた炭化珪素半導体装置の製造方法。
  6. 前記層間絶縁膜は、前記ソース領域及び前記ベース領域に達する第１コンタクトホールをさらに有し、
    前記層間絶縁膜を形成する工程において、前記第１コンタクトホールは前記第２コンタクトホールのパターニング形成と同時にパターニング形成される、
    ことを特徴とする請求項５に記載の炭化珪素半導体装置の製造方法。
  7. 前記トレンチを形成する工程において、前記トレンチは格子状に形成される、
    ことを特徴とする請求項５又は６に記載の炭化珪素半導体装置の製造方法。
  8. 前記トレンチを形成する工程は、前記開口を形成する工程と同時に実施される、
    ことを特徴とする請求項５から７のいずれか一項に記載の炭化珪素半導体装置の製造方法。
  9. 前記保護拡散層を形成する工程は、前記トレンチを形成する工程の後であって、かつ前記開口を形成する工程の後に、前記トレンチの底部と前記開口の底部とにおける前記炭化珪素半導体層に第２導電型の不純物を注入することによって前記保護拡散層を形成する、
    ことを特徴とする請求項５から８のいずれか一項に記載の炭化珪素半導体装置の製造方法。
JP2015042399A 2010-12-10 2015-03-04 炭化珪素半導体装置およびその製造方法 Active JP6049784B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015042399A JP6049784B2 (ja) 2010-12-10 2015-03-04 炭化珪素半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010275289 2010-12-10
JP2010275289 2010-12-10
JP2015042399A JP6049784B2 (ja) 2010-12-10 2015-03-04 炭化珪素半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012547837A Division JP5710644B2 (ja) 2010-12-10 2011-12-05 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015128180A true JP2015128180A (ja) 2015-07-09
JP6049784B2 JP6049784B2 (ja) 2016-12-21

Family

ID=46207105

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012547837A Active JP5710644B2 (ja) 2010-12-10 2011-12-05 炭化珪素半導体装置およびその製造方法
JP2015042399A Active JP6049784B2 (ja) 2010-12-10 2015-03-04 炭化珪素半導体装置およびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012547837A Active JP5710644B2 (ja) 2010-12-10 2011-12-05 炭化珪素半導体装置およびその製造方法

Country Status (5)

Country Link
US (3) US9224860B2 (ja)
JP (2) JP5710644B2 (ja)
CN (1) CN103262248B (ja)
DE (1) DE112011104322T5 (ja)
WO (1) WO2012077617A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101875638B1 (ko) * 2016-10-14 2018-07-06 현대자동차 주식회사 반도체 소자 및 그 제조 방법
CN114512531A (zh) * 2020-11-16 2022-05-17 苏州东微半导体股份有限公司 碳化硅器件

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2760043B2 (ja) 1989-05-08 1998-05-28 住友電気工業株式会社 電力ケーブル接続部の形成方法
CN103855197B (zh) * 2012-11-29 2016-12-21 中国科学院微电子研究所 一种igbt器件及其形成方法
ITMI20130030A1 (it) * 2013-01-11 2014-07-12 St Microelectronics Srl Dispositivo elettronico comprendente regioni conduttive e regioni dummy
KR101920717B1 (ko) * 2013-01-14 2018-11-21 삼성전자주식회사 이중 병렬 채널 구조를 갖는 반도체 소자 및 상기 반도체 소자의 제조 방법
WO2014122919A1 (ja) * 2013-02-05 2014-08-14 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
JP6143490B2 (ja) * 2013-02-19 2017-06-07 ローム株式会社 半導体装置およびその製造方法
CN105474402B (zh) * 2013-08-01 2018-09-04 三菱电机株式会社 碳化硅半导体器件及其制造方法
JP6219704B2 (ja) * 2013-12-17 2017-10-25 トヨタ自動車株式会社 半導体装置
WO2015104949A1 (ja) * 2014-01-10 2015-07-16 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015230932A (ja) * 2014-06-04 2015-12-21 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6385755B2 (ja) 2014-08-08 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN107078159B (zh) * 2014-09-26 2020-07-10 三菱电机株式会社 半导体装置
DE112015004492T5 (de) * 2014-09-30 2017-06-29 Mitsubishi Electric Corporation Halbleitervorrichtung
CN107004714B (zh) * 2014-11-18 2021-09-28 罗姆股份有限公司 半导体装置及半导体装置的制造方法
WO2017010164A1 (ja) * 2015-07-15 2017-01-19 三菱電機株式会社 電力用半導体装置
JP6109444B1 (ja) * 2015-10-16 2017-04-05 三菱電機株式会社 半導体装置
DE102015224965A1 (de) * 2015-12-11 2017-06-14 Robert Bosch Gmbh Flächenoptimierter Transistor mit Superlattice-Strukturen
WO2017099096A1 (ja) * 2015-12-11 2017-06-15 富士電機株式会社 半導体装置
JP6520785B2 (ja) * 2016-03-24 2019-05-29 豊田合成株式会社 半導体装置の製造方法
JP6531691B2 (ja) * 2016-03-24 2019-06-19 豊田合成株式会社 縦型トレンチｍｏｓｆｅｔの製造方法
JP6708954B2 (ja) 2016-03-31 2020-06-10 住友電気工業株式会社 炭化珪素半導体装置
JP2019096631A (ja) * 2016-04-07 2019-06-20 三菱電機株式会社 半導体装置および電力変換装置
JP6377309B1 (ja) * 2017-03-06 2018-08-22 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
DE112018001179T5 (de) 2017-03-06 2019-12-24 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit, leistungswandler, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit und verfahren zur herstellung eines leistungswandlers
DE112017007186B4 (de) * 2017-03-07 2024-06-27 Mitsubishi Electric Corporation Halbleitereinheit und leistungswandler
JP6809330B2 (ja) 2017-03-28 2021-01-06 豊田合成株式会社 半導体装置の製造方法
US10283358B2 (en) * 2017-05-18 2019-05-07 Hrl Laboratories, Llc Lateral GaN PN junction diode enabled by sidewall regrowth
JP2019016668A (ja) * 2017-07-05 2019-01-31 三菱電機株式会社 炭化珪素半導体装置並びにその製造方法及び電力変換装置
JP2019046991A (ja) * 2017-09-04 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN111712926B (zh) * 2018-02-19 2024-02-02 三菱电机株式会社 碳化硅半导体装置
JP6906676B2 (ja) * 2018-02-19 2021-07-21 三菱電機株式会社 炭化珪素半導体装置
CN108417617B (zh) * 2018-02-27 2020-12-15 中国科学院半导体研究所 碳化硅沟槽型MOSFETs及其制备方法
JP7068916B2 (ja) * 2018-05-09 2022-05-17 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、および炭化珪素半導体装置の製造方法
JP7259215B2 (ja) 2018-06-01 2023-04-18 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
IT201800007780A1 (it) * 2018-08-02 2020-02-02 St Microelectronics Srl Dispositivo mosfet in carburo di silicio e relativo metodo di fabbricazione
US12262547B2 (en) 2019-07-29 2025-03-25 Enkris Semiconductor, Inc. Semiconductor structure and manufacturing method for the same
CN110767752A (zh) * 2019-10-31 2020-02-07 中国科学院长春光学精密机械与物理研究所 一种新型结构的底部沟槽栅极GaN-MOSFET器件及其制备方法
CN113270495A (zh) * 2020-02-14 2021-08-17 苏州华太电子技术有限公司 Vdmosfet器件结构及其制作方法
CN114512403B (zh) * 2020-11-16 2023-06-23 苏州东微半导体股份有限公司 半导体器件的制造方法
US12476197B2 (en) * 2022-06-30 2025-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
CN115483284A (zh) * 2022-07-20 2022-12-16 上海林众电子科技有限公司 一种改进型sg igbt的制备方法及应用
CN114937692B (zh) * 2022-07-25 2022-10-28 深圳市威兆半导体股份有限公司 一种具有沟道二极管的阶梯沟槽栅SiC MOSFET结构及其制备方法
CN115207130B (zh) * 2022-09-09 2023-01-13 深圳芯能半导体技术有限公司 一种侧壁栅双沟槽碳化硅mosfet及其制备方法
CN115207128B (zh) * 2022-09-09 2023-01-13 深圳芯能半导体技术有限公司 一种沟槽侧壁栅抗负压碳化硅mosfet及其制备方法
CN115188803B (zh) * 2022-09-09 2022-12-13 深圳芯能半导体技术有限公司 一种沟槽侧壁栅碳化硅mosfet及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057002A (ja) * 1991-06-27 1993-01-14 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
JPH07263692A (ja) * 1994-02-04 1995-10-13 Mitsubishi Electric Corp 半導体装置の製造方法
JP2000509559A (ja) * 1996-06-06 2000-07-25 クリー リサーチ インコーポレイテッド 炭化ケイ素金属絶縁体半導体電界効果トランジスタ
JP2001511315A (ja) * 1997-02-07 2001-08-07 クーパー，ジェームズ・アルバート，ジュニアー シリコン・カーバイド・パワー・トランジスタの最大電圧を増大させるための構造
JP2005501408A (ja) * 2001-08-23 2005-01-13 ゼネラル セミコンダクター，インク． トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ
JP2009043966A (ja) * 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107280A (ja) * 1996-10-01 1998-04-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10256550A (ja) 1997-01-09 1998-09-25 Toshiba Corp 半導体装置
JP3371763B2 (ja) * 1997-06-24 2003-01-27 株式会社日立製作所 炭化けい素半導体装置
GB0005650D0 (en) 2000-03-10 2000-05-03 Koninkl Philips Electronics Nv Field-effect semiconductor devices
JP2001284584A (ja) 2000-03-30 2001-10-12 Toshiba Corp 半導体装置及びその製造方法
US7973381B2 (en) * 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
WO2005036650A2 (en) * 2003-10-08 2005-04-21 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device and manufacturing method thereof
JP4538211B2 (ja) * 2003-10-08 2010-09-08 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4414863B2 (ja) 2004-10-29 2010-02-10 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4453671B2 (ja) 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP2008085086A (ja) 2006-09-27 2008-04-10 Toyota Industries Corp 半導体装置
JP4915221B2 (ja) 2006-11-28 2012-04-11 トヨタ自動車株式会社 半導体装置
JP2008177335A (ja) 2007-01-18 2008-07-31 Fuji Electric Device Technology Co Ltd 炭化珪素絶縁ゲート型半導体装置。
JP2009206268A (ja) 2008-02-27 2009-09-10 Seiko Instruments Inc 半導体装置及びその製造方法
JP2010073759A (ja) 2008-09-16 2010-04-02 Tdk Corp 積層型チップバリスタ及び電子部品
JP2010109221A (ja) * 2008-10-31 2010-05-13 Rohm Co Ltd 半導体装置
JP5353190B2 (ja) * 2008-11-04 2013-11-27 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
US8513735B2 (en) 2008-12-25 2013-08-20 Mitsubishi Electric Corporation Power semiconductor device
US7989885B2 (en) * 2009-02-26 2011-08-02 Infineon Technologies Austria Ag Semiconductor device having means for diverting short circuit current arranged in trench and method for producing same
JP2010251422A (ja) 2009-04-13 2010-11-04 Renesas Electronics Corp 半導体装置及びその製造方法
US9293572B2 (en) 2010-06-24 2016-03-22 Mitsubishi Electric Corporation Power semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057002A (ja) * 1991-06-27 1993-01-14 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
JPH07263692A (ja) * 1994-02-04 1995-10-13 Mitsubishi Electric Corp 半導体装置の製造方法
JP2000509559A (ja) * 1996-06-06 2000-07-25 クリー リサーチ インコーポレイテッド 炭化ケイ素金属絶縁体半導体電界効果トランジスタ
JP2001511315A (ja) * 1997-02-07 2001-08-07 クーパー，ジェームズ・アルバート，ジュニアー シリコン・カーバイド・パワー・トランジスタの最大電圧を増大させるための構造
JP2005501408A (ja) * 2001-08-23 2005-01-13 ゼネラル セミコンダクター，インク． トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ
JP2009043966A (ja) * 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101875638B1 (ko) * 2016-10-14 2018-07-06 현대자동차 주식회사 반도체 소자 및 그 제조 방법
US10319851B2 (en) 2016-10-14 2019-06-11 Hyundai Motor Company Semiconductor device and method for manufacturing same
CN114512531A (zh) * 2020-11-16 2022-05-17 苏州东微半导体股份有限公司 碳化硅器件

Also Published As

Publication number Publication date
WO2012077617A1 (ja) 2012-06-14
US20170162649A1 (en) 2017-06-08
CN103262248B (zh) 2016-07-13
US20130285140A1 (en) 2013-10-31
US9985093B2 (en) 2018-05-29
CN103262248A (zh) 2013-08-21
JP6049784B2 (ja) 2016-12-21
US9224860B2 (en) 2015-12-29
DE112011104322T5 (de) 2013-10-02
US9614029B2 (en) 2017-04-04
JPWO2012077617A1 (ja) 2014-05-19
JP5710644B2 (ja) 2015-04-30
US20160071922A1 (en) 2016-03-10

Similar Documents

Publication Publication Date Title
JP6049784B2 (ja) 炭化珪素半導体装置およびその製造方法
JP7190144B2 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
JP6099749B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5606529B2 (ja) 電力用半導体装置
US10229969B2 (en) Power semiconductor device
JP6038391B2 (ja) 半導体装置
JP7643621B2 (ja) 半導体装置
CN108574000B (zh) 半导体装置和半导体装置的制造方法
JP2019003967A (ja) 半導体装置および半導体装置の製造方法
WO2013001677A1 (ja) 半導体装置とその製造方法
JP5676923B2 (ja) 半導体装置の製造方法および半導体装置
JPWO2015166754A1 (ja) 半導体装置
JP6528640B2 (ja) 半導体装置及びその製造方法
JP7710688B2 (ja) 超接合半導体装置
JP6207627B2 (ja) 半導体装置
JP2017092364A (ja) 半導体装置および半導体装置の製造方法
WO2017010164A1 (ja) 電力用半導体装置
JP5059989B1 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161122

R150 Certificate of patent or registration of utility model

Ref document number: 6049784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250