JP2010014770A - プラズマディスプレイ装置 - Google Patents

Abstract

【課題】プラズマディスプレイ装置の維持パルスの立上り時間を精度よく制御するとともに誤った制御信号を禁止する保護機能を付加する。
【解決手段】維持パルス発生回路は、維持電源の高電圧側に表示電極を接続する第１のクランプスイッチＱ５１と、維持電源の低電圧側に表示電極を接続する第２のクランプスイッチＱ５４とを有し、第１のクランプスイッチＱ５１を制御する第１のクランプ制御信号Ｓｉｇ５１と第２のクランプスイッチＱ５４を制御する第２のクランプ制御信号Ｓｉｇ５４との少なくとも１つはフォトカプラ８７を介して伝達され、フォトカプラ８７の発光ダイオードＤ８７の一方の端子に第１のクランプ制御信号Ｓｉｇ５１を入力し発光ダイオードＤ８７の他方の端子に第２のクランプ制御信号Ｓｉｇ５４を入力する。
【選択図】図９

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置に関する。

プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。前面基板上には表示電極である走査電極と維持電極とが互いに平行に複数対形成され、背面基板上には複数の平行なデータ電極が形成されている。そして表示電極とデータ電極とが立体交差するように前面基板と背面基板とが対向配置されて密封されている。ここで一対の表示電極とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電を発生させ、蛍光体を励起発光させてカラー表示を行っている。

パネルを駆動する方法としては、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行うサブフィールド法が一般的である。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。書込み期間では、表示を行うべき放電セルにおいて選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では表示電極である走査電極と維持電極とに交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体を発光させることにより画像表示を行う。

表示電極に維持パルスを印加する回路として、維持パルス電圧にクランプするクランプ回路に加えて、消費電力を削減することができる、いわゆる電力回収回路を備えた維持パルス発生回路が一般的に用いられている。電力回収回路は、インダクタを構成要素に含む回路を用いて、そのインダクタと表示電極の電極間容量とをＬＣ共振させて、維持パルスの立上りおよび立下りを行う回路である。

一方、維持パルスの立上り時間は放電特性に大きく影響することが知られている。そして維持パルスの立上り時間を精度よく制御して品質の高い画像を表示する様々な駆動方法が検討されている。例えば特許文献１には、複数回に１回の割合で立上りの急峻な維持パルスを挿入して維持放電のタイミングをそろえ、表示輝度を均一化する駆動方法が開示されている。また特許文献２には、パネルの点灯率に応じて立上り時間の異なる維持パルスの比率を制御する駆動方法が開示されている。

維持パルスの立上り時間は、電力回収回路のスイッチング素子の制御信号および電圧クランプ回路のスイッチング素子の制御信号のタイミングにより制御される。これらのスイッチング素子の制御信号は、マイコンや論理回路で構成されたタイミング発生回路で発生し、対応するスイッチング素子に適した電圧にレベルシフトして各スイッチング素子に供給される（例えば特許文献３参照）。
特開２００５−３３８１２０号公報 特開２００４−２０６０９４号公報 特開２００７−２３３２２３号公報

上述したように、スイッチング素子の制御信号はマイコンや論理回路を用いて構成されたタイミング発生回路で発生し、レベルシフト回路を介して対応するスイッチング素子に供給される。レベルシフト回路としては、汎用のハーフブリッジドライバＩＣが一般に用いられる。また必要に応じてフォトカプラや増幅回路が用いられることもある。しかしながら、スイッチング素子の制御信号の伝送経路に遅延時間のばらつきがあると維持パルスの立上り時間を精度よく制御することが難しくなる。特に汎用のハーフブリッジドライバＩＣやフォトカプラ等、遅延時間が比較的長くそのばらつきも大きい回路素子を介してスイッチング素子の制御信号を伝送すると、維持パルスの立上り時間を精度よく制御することができなくなるおそれがあった。

またスイッチング素子の制御信号のそれぞれは、あらかじめ決められているシーケンスに従ってタイミング発生回路で発生するが、何らかの理由で不正規な動作を行った場合に、誤った制御信号を発生するおそれがあった。

本発明は、上記の課題に鑑みなされたものであり、維持パルスの立上り時間を精度よく制御するとともに誤った制御信号を禁止する保護機能を付加し、画像表示品質が優れ、動作の安定したプラズマディスプレイ装置を提供することを目的とする。

上記目的を達成するために本発明は、表示電極を有する放電セルを複数備えたパネルと、表示電極に印加する維持パルスを発生させる維持パルス発生回路と、維持パルス発生回路を制御する制御信号を発生するタイミング発生回路とを備えたプラズマディスプレイ装置であって、維持パルス発生回路は、回収コンデンサと、回収コンデンサから表示電極に電流を流して表示電極の電圧を上昇させる第１の回収スイッチと、表示電極から回収コンデンサに電流を流して表示電極の電圧を低下させる第２の回収スイッチと、維持パルスを発生させるための維持電源の高電圧側に表示電極を接続して表示電極に維持電源の高電圧側の電圧を印加する第１のクランプスイッチと、維持電源の低電圧側に表示電極を接続して表示電極に維持電源の低電圧側の電圧を印加する第２のクランプスイッチとを有し、タイミング発生回路は、第１の回収スイッチを制御する第１の回収制御信号と第２の回収スイッチを制御する第２の回収制御信号と、第１のクランプスイッチを制御する第１のクランプ制御信号と第２のクランプスイッチを制御する第２のクランプ制御信号とを発生し、第１のクランプ制御信号と第２のクランプ制御信号との少なくとも１つはフォトカプラを介して伝達され、フォトカプラの発光ダイオードの一方の端子に第１のクランプ制御信号を入力し発光ダイオードの他方の端子に第２のクランプ制御信号を入力することを特徴とする。この構成により、維持パルスの立上り時間を精度よく制御するとともに誤った制御信号を禁止する保護機能を付加し、画像表示品質が優れ、動作の安定したプラズマディスプレイ装置を提供することができる。

また、本発明のプラズマディスプレイ装置は、第１の回収制御信号と第２の回収制御信号との少なくとも１つはフォトカプラを介して伝達され、フォトカプラの発光ダイオードの一方の端子に第１の回収制御信号を入力し発光ダイオードの他方の端子に第２の回収制御信号を入力する構成であってもよい。

また、本発明のプラズマディスプレイ装置は、第１の回収制御信号と第１のクランプ制御信号とは１つのパッケージに収納されたレベルシフト回路を介して供給され、第２の回収制御信号と第２のクランプ制御信号とは１つのパッケージに収納されたレベルシフト回路を介して供給される構成であってもよい。

本発明によれば、維持パルスの立上り時間を精度よく制御するとともに誤った制御信号を禁止する保護機能を付加し、画像表示品質が優れ、動作の安定したプラズマディスプレイ装置を提供することが可能となる。

以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。

（実施の形態）
図１は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネル１０の構造を示す分解斜視図である。ガラス製の前面基板１１上には、走査電極１２と維持電極１３とが複数形成されている。そして一対の走査電極１２と維持電極１３とが１つの表示電極１４を形成している。そして表示電極１４を覆うように誘電体層１５が形成され、その誘電体層１５上に保護層１６が形成されている。背面基板２１上にはデータ電極２２が複数形成され、データ電極２２を覆うように誘電体層２３が形成され、さらにその上に井桁状の隔壁２４が形成されている。そして、隔壁２４の側面および誘電体層２３上には赤色、緑色および青色の各色に発光する蛍光体層２５が設けられている。

これら前面基板１１と背面基板２１とは、微小な放電空間を挟んで表示電極１４とデータ電極２２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばキセノンを含む放電ガスが封入されている。放電空間は隔壁２４によって複数の区画に仕切られており、表示電極１４とデータ電極２２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。

なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。

図２は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極１２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極１３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極２２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。なお、図１、図２に示したように、走査電極ＳＣｉと維持電極ＳＵｉとは互いに平行に対をなして形成されているため、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に大きな電極間容量Ｃｐが存在する。

次に、本実施の形態におけるプラズマディスプレイ装置の構成およびその動作について説明する。

図３は、本発明の実施の形態におけるプラズマディスプレイ装置３０の回路ブロック図である。プラズマディスプレイ装置３０は、パネル１０、画像信号処理回路３１、データ電極駆動回路３２、走査電極駆動回路３３、維持電極駆動回路３４、タイミング発生回路３５、各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。

画像信号処理回路３１は、画像信号をパネル１０で表示できる画素数および階調数の画像信号に変換し、さらにサブフィールドのそれぞれにおける発光・非発光をデジタル信号のそれぞれのビットの「１」、「０」に対応させた画像データに変換する。データ電極駆動回路３２は、画像データを各データ電極Ｄ１〜Ｄｍに対応する書込みパルスに変換し、各データ電極Ｄ１〜Ｄｍに印加する。

タイミング発生回路３５は水平同期信号、垂直同期信号をもとにして、各回路ブロックの動作を制御する各種のタイミング信号（後述する第１の回収制御信号、第２の回収制御信号、第１のクランプ制御信号、第２のクランプ制御信号等、スイッチング素子の各種の制御信号を含む）を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路３３、維持電極駆動回路３４は、それぞれのタイミング信号に基づき駆動電圧波形を発生し、走査電極ＳＣ１〜ＳＣｎ、維持電極ＳＵ１〜ＳＵｎのそれぞれに印加する。

図４は、本発明の実施の形態におけるプラズマディスプレイ装置３０の走査電極駆動回路３３の詳細を示す回路図である。走査電極駆動回路３３は、走査パルスを発生するための走査パルス発生回路４０と、走査電極ＳＣ１〜ＳＣｎに印加する維持パルスを発生するとともに図４に示す走査パルス発生回路４０の節点Ｎ０の電圧にその維持パルスを重畳する維持パルス発生回路４２と、維持パルスの低電圧側の電圧以上の駆動電圧波形を発生する波形発生回路４４と、維持パルスの高電圧側の電圧以下の駆動電圧波形を発生する波形発生回路４６とを備えている。なお、本実施の形態においては、維持電源の高電圧側の電圧は維持パルス電圧Ｖｓｕｓであり、維持電源の低電圧側の電圧はＧＮＤ、すなわち０（Ｖ）である。

走査パルス発生回路４０は、節点Ｎ０の電圧に重畳された電圧Ｖｓｃの電源Ｅ４１と、走査電極ＳＣ１〜ＳＣｎのそれぞれに走査パルス電圧を出力するスイッチ部ＯＵＴ１〜ＯＵＴｎとを備えている。電源Ｅ４１はＤＣ−ＤＣコンバータを用いて構成してもよいがブートストラップ回路を用いて構成してもよい。スイッチ部ＯＵＴ１〜ＯＵＴｎのそれぞれは、節点Ｎ０の電圧を出力するためのトランジスタＱＬ１〜ＱＬｎと、節点Ｎ０の電圧に電圧Ｖｓｃを重畳した電圧を出力するためのトランジスタＱＨ１〜ＱＨｎとを有している。

維持パルス発生回路４２は、クランプ部５０と電力回収部５５とを備えている。クランプ部５０は、維持パルスを発生させるための維持電源の高電圧側の電圧Ｖｓｕｓに表示電極である走査電極ＳＣ１〜ＳＣｎを接続して、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｓｕｓを印加する第１のクランプスイッチとしてのトランジスタＱ５１と、トランジスタＱ５１にバックツーバックで直列に接続された分離スイッチとしてのトランジスタＱ５２と、維持電源の低電圧側の電圧に表示電極である走査電極ＳＣ１〜ＳＣｎを接続して、走査電極ＳＣ１〜ＳＣｎに０（Ｖ）を印加する第２のクランプスイッチとしてのトランジスタＱ５４と、トランジスタＱ５４にバックツーバックで直列に接続された分離スイッチとしてのトランジスタＱ５３とを備えている。すなわち、トランジスタＱ５１とトランジスタＱ５２とを直列にかつ制御する電流の方向が互いに逆になるように、電圧Ｖｓｕｓの維持電源と節点Ｎ０との間に接続している。またトランジスタＱ５４とトランジスタＱ５３とを直列にかつ制御する電流の方向が互いに逆になるように、ＧＮＤと節点Ｎ０との間に接続している。

クランプスイッチおよび分離スイッチとしては、それぞれ絶縁ゲートバイポーラトランジスタまたは電界効果トランジスタを用いることができる。本実施の形態においてはトランジスタＱ５１〜Ｑ５４として絶縁ゲートバイポーラトランジスタを用いており、トランジスタＱ５１のエミッタとトランジスタＱ５２のエミッタとを接続し、トランジスタＱ５３のコレクタとトランジスタＱ５４のコレクタとを接続している。以下、トランジスタＱ５１のエミッタとトランジスタＱ５２のエミッタとを接続した節点を「節点Ｎ１」と称し、トランジスタＱ５３のコレクタとトランジスタＱ５４のコレクタとを接続した節点を「節点Ｎ２」と称する。

またトランジスタＱ５１、トランジスタＱ５２、トランジスタＱ５３、トランジスタＱ５４のそれぞれに対して、エミッタからコレクタに向かう電流をバイパスさせるためのダイオードＤ５１、ダイオードＤ５２、ダイオードＤ５３、ダイオードＤ５４を並列に接続している。したがって、トランジスタＱ５１をオンにすることによりトランジスタＱ５１およびダイオードＤ５２を介して電圧Ｖｓｕｓの維持電源から節点Ｎ０に向かって電流を流すことができ、トランジスタＱ５２をオンにすることによりトランジスタＱ５２およびダイオードＤ５１を介して節点Ｎ０から維持電源に向かって電流を流すことができる。また、トランジスタＱ５４をオンにすることによりダイオードＤ５３およびトランジスタＱ５４を介して節点Ｎ０からＧＮＤに向かって電流を流すことができ、トランジスタＱ５３をオンにすることによりダイオードＤ５４およびトランジスタＱ５３を介してＧＮＤから節点Ｎ０に向かって電流を流すことができる。

なお、スイッチング素子として電界効果トランジスタを用いる場合には、電界効果トランジスタのボディーダイオードが逆方向の電流をバイパスさせるため、対応するダイオードを省略してもよい。

電力回収部５５は、電力を回収するための回収コンデンサＣ５６と、回収コンデンサＣ５６から表示電極である走査電極ＳＣ１〜ＳＣｎへ電流を流して走査電極ＳＣ１〜ＳＣｎの電圧を上昇させるための電流経路を形成する第１の回収スイッチと、表示電極である走査電極ＳＣ１〜ＳＣｎから回収コンデンサＣ５６へ電流を流して走査電極ＳＣ１〜ＳＣｎの電圧を低下させるための電流経路を形成する第２の回収スイッチとを有している。回収コンデンサＣ５６から走査電極ＳＣ１〜ＳＣｎへ電流を流す電流経路は、第１の回収スイッチとしてのトランジスタＱ５７と、ダイオードＤ５７と、インダクタＬ５７とを直列に接続して構成されている。また走査電極ＳＣ１〜ＳＣｎから回収コンデンサＣ５６へ電流を流す電流経路は、第２の回収スイッチとしてのトランジスタＱ５８と、ダイオードＤ５８と、インダクタＬ５８とを直列に接続して構成されている。そして電極間容量ＣｐとインダクタＬ５７またはインダクタＬ５８とをＬＣ共振させて維持パルスの立上りおよび立下りを行う。なお、回収コンデンサＣ５６は電極間容量Ｃｐに比べて十分に大きい容量を持ち、電力回収部５５の電源として働くように、電圧Ｖｓｕｓの半分の約Ｖｓｕｓ／２に充電されている。

波形発生回路４４は、電界効果トランジスタＱ４４とコンデンサＣ４４と抵抗Ｒ４４とツェナーダイオードＤ４４を有し電圧Ｖｓｅｔの電源に接続されたミラー積分回路で構成され、節点Ｎ０の電圧を緩やかに上昇させる上り傾斜波形電圧を発生する。そしてトランジスタＱ４４のドレインは電圧Ｖｓｅｔの電源に接続され、トランジスタＱ４４のソースはトランジスタＱ５３とトランジスタＱ５４との接続点、すなわち節点Ｎ２に接続されている。

波形発生回路４６は、電界効果トランジスタＱ４６とコンデンサＣ４６と抵抗Ｒ４６とから構成され電圧Ｖａｄの電源に接続されたミラー積分回路を有し、節点Ｎ０の電圧を緩やかに下降させる下り傾斜波形電圧を発生させる。そしてトランジスタＱ４６のソースは電圧Ｖａｄの電源に接続され、トランジスタＱ４６のドレインはトランジスタＱ５１とトランジスタＱ５２との接続点、すなわち節点Ｎ１に接続されている。また波形発生回路４６は、電圧Ｖａｄの電源に接続されたトランジスタＱ４８およびダイオードＤ４８を有し、節点Ｎ１の電圧を負の電圧Ｖａｄにクランプする。そしてトランジスタＱ４８のエミッタは電圧Ｖａｄの電源に接続され、トランジスタＱ４８のコレクタはトランジスタＱ５１とトランジスタＱ５２との節点Ｎ１に接続されている。

このように、波形発生回路４６の出力側を節点Ｎ１に接続し、波形発生回路４４の出力側を節点Ｎ２に接続した構成とすることで、節点Ｎ０の電圧を上り傾斜波形電圧、下り傾斜波形電圧、電圧Ｖｓｕｓ、負の電圧Ｖａｄ、０（Ｖ）等の電圧に設定することができる。

図５は、本発明の実施の形態におけるプラズマディスプレイ装置３０の維持電極駆動回路３４の詳細を示す回路図である。維持電極駆動回路３４は、維持電極ＳＵ１〜ＳＵｎに印加する維持パルスを発生する維持パルス発生回路６２と、電圧Ｖｅ１および電圧Ｖｅ２を発生する電圧発生回路６４とを備えている。

維持パルス発生回路６２は、クランプ部７０と電力回収部７５とを備えている。クランプ部７０は、維持パルスを発生させるための維持電源の高電圧側の電圧Ｖｓｕｓに維持電極ＳＵ１〜ＳＵｎを接続して、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｓｕｓを印加する第１のクランプスイッチとしてのトランジスタＱ７１と、維持電源の低電圧側の電圧に維持電極ＳＵ１〜ＳＵｎを接続して、維持電極ＳＵ１〜ＳＵｎに０（Ｖ）を印加する第２のクランプスイッチとしてのトランジスタＱ７４とを備えている。

電力回収部７５は、電力を回収するための回収コンデンサＣ７６と、維持電極ＳＵ１〜ＳＵｎの電圧を上昇させるために回収コンデンサＣ７６から維持電極ＳＵ１〜ＳＵｎへ電流を流す電流経路を形成する第１の回収スイッチと、維持電極ＳＵ１〜ＳＵｎの電圧を低下させるために維持電極ＳＵ１〜ＳＵｎから回収コンデンサＣ７６へ電流を流す電流経路を形成する第２の回収スイッチとを有している。回収コンデンサＣ７６から維持電極ＳＵ１〜ＳＵｎへ電流を流す電流経路は、第１の回収スイッチとしてのトランジスタＱ７７と、ダイオードＤ７７と、インダクタＬ７７とを直列に接続して形成されている。また維持電極ＳＵ１〜ＳＵｎから回収コンデンサＣ７６へ電流を流す電流経路は、第２の回収スイッチとしてのトランジスタＱ７８と、ダイオードＤ７８と、インダクタＬ７８とを直列に接続して形成されている。そして電極間容量ＣｐとインダクタＬ７７またはインダクタＬ７８とをＬＣ共振させて維持パルスの立上りおよび立下りを行う。なお、回収コンデンサＣ７６は電極間容量Ｃｐに比べて十分に大きい容量を持ち、電力回収部７５の電源として働くように、電圧Ｖｓｕｓの半分の約Ｖｓｕｓ／２に充電されている。

第１のクランプスイッチ、第２のクランプスイッチ、第１の回収スイッチ、第２の回収スイッチとしては、それぞれ絶縁ゲートバイポーラトランジスタまたは電界効果トランジスタを用いることができる。本実施の形態においてはトランジスタＱ７１、トランジスタＱ７４、トランジスタＱ７７、トランジスタＱ７８として絶縁ゲートバイポーラトランジスタを用いており、またトランジスタＱ７１、トランジスタＱ７４に対して、エミッタからコレクタに向かう電流をバイパスさせるためのダイオードＤ７１、ダイオードＤ７４をそれぞれ並列に接続している。

なお、スイッチング素子として電界効果トランジスタを用いる場合には、電界効果トランジスタのボディーダイオードが逆方向の電流をバイパスさせるため、対応するダイオードを省略してもよい。

電圧発生回路６４は、電圧Ｖｅ１の電源に接続されたトランジスタＱ６４および逆流防止用のダイオードＤ６４と、電圧Ｖｅ２の電源に接続されたトランジスタＱ６５および逆流防止用のダイオードＤ６５とを有し、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１または電圧Ｖｅ２を印加する。

次に、走査電極駆動回路３３および維持電極駆動回路３４の動作をパネル１０の駆動方法とともに説明する。パネル１０はサブフィールド法、すなわち１フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。

初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。書込み期間では、書込み電圧として走査電極ＳＣ１〜ＳＣｎに走査パルスを印加するとともにデータ電極Ｄ１〜Ｄｍに選択的に書込みパルスを印加して、発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、輝度重みに応じた数の維持パルスを表示電極である走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎに交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。

図６は、本発明の実施の形態におけるプラズマディスプレイ装置３０のパネル１０の各電極に印加する駆動電圧波形図であり、２つのサブフィールドの駆動電圧波形を示している。また図７は、本発明の実施の形態におけるプラズマディスプレイ装置３０の走査電極駆動回路３３の節点Ｎ０、節点Ｎ１、節点Ｎ２の電圧波形を示す図である。以下に、１つのサブフィールドの動作の詳細について説明する。

初期化期間の前半部では、データ電極Ｄ１〜Ｄｍ、維持電極ＳＵ１〜ＳＵｎにそれぞれ０（Ｖ）を印加するとともに、走査電極ＳＣ１〜ＳＣｎには緩やかに上昇する上り傾斜波形電圧を印加する。維持電極ＳＵ１〜ＳＵｎに０（Ｖ）を印加するには、トランジスタＱ７４をオンにする。

走査電極ＳＣ１〜ＳＣｎに上り傾斜波形電圧を印加するには、トランジスタＱ５３、トランジスタＱ５４をオンにして節点Ｎ０の電圧ＶＮ０を０（Ｖ）とし、スイッチ部ＯＵＴ１〜ＯＵＴｎのトランジスタＱＨ１〜ＱＨｎをオンにして走査電極ＳＣ１〜ＳＣｎに電圧Ｖｓｃを印加する。次にトランジスタＱ５４をオフにするとともにトランジスタＱ４４に電流を流してミラー積分回路を動作させる。すると節点Ｎ２の電圧ＶＮ２はツェナーダイオードＤ４４のツェナー電圧Ｖｚ分の電圧上昇の後、電圧Ｖｓｅｔに向かって緩やかに上昇する。分離スイッチであるトランジスタＱ５３がオンであるため、節点Ｎ０の電圧ＶＮ０も節点Ｎ２の電圧ＶＮ２と同様に電圧Ｖｓｅｔに向かって緩やかに上昇する。こうしてスイッチ部ＯＵＴ１〜ＯＵＴｎのそれぞれが節点Ｎ０の電圧ＶＮ０に電圧Ｖｓｃを重畳した電圧を出力するので、走査電極ＳＣ１〜ＳＣｎに電圧（Ｖｓｃ＋Ｖｓｅｔ）に向かって緩やかに上昇する傾斜波形電圧が印加される。

この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こり、それぞれの電極上に壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。

初期化期間の後半部では、維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１を印加するとともに、走査電極ＳＣ１〜ＳＣｎには緩やかに下降する下り傾斜波形電圧を印加する。維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１を印加するには、トランジスタＱ７４をオフにしてトランジスタＱ６４をオンにする。

走査電極ＳＣ１〜ＳＣｎに下り傾斜波形電圧を印加するには、まずトランジスタＱ４４をオフにする。そしてトランジスタＱ５１、トランジスタＱ５２をオンにして節点Ｎ０の電圧ＶＮ０を電圧Ｖｓｕｓに変更する。その後、スイッチ部ＯＵＴ１〜ＯＵＴｎのトランジスタＱＨ１〜ＱＨｎをオフ、トランジスタＱＬ１〜ＱＬｎをオンにして走査電極ＳＣ１〜ＳＣｎに電圧Ｖｓｕｓを印加する。そしてその後、トランジスタＱ５１、トランジスタＱ５３をオフにするとともにトランジスタＱ４６に電流を流してミラー積分回路を動作させる。すると節点Ｎ１の電圧ＶＮ１は電圧Ｖａｄに向かって緩やかに下降する。分離スイッチであるトランジスタＱ５２がオンであるため、節点Ｎ０の電圧ＶＮ０も節点Ｎ１の電圧ＶＮ１と同様に電圧Ｖａｄに向かって緩やかに下降する。こうして電圧Ｖａｄに向かって緩やかに下降する傾斜波形電圧を走査電極ＳＣ１〜ＳＣｎに印加する。

すると、この傾斜波形電圧が下降する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間で再び微弱な初期化放電が起こり、各電極上の壁電圧は書込み動作に適した値に調整される。なお、本実施の形態においては、壁電圧を微調整するために、走査電極ＳＣ１〜ＳＣｎに印加する電圧が電圧Ｖａｄに達する直前に電圧の降下を停止している。

このようにして初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。なお、図６の第２サブフィールドの初期化期間に示したように、初期化期間の前半部を省略してもよい。この場合には、直前のサブフィールドの維持期間に維持放電を行った放電セルで選択的に初期化放電が発生する。

続く書込み期間では、まず維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ２を印加し、走査電極ＳＣ１〜ＳＣｎに電圧（Ｖａｄ＋Ｖｓｃ）を印加する。維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ２を印加するには、トランジスタＱ６４をオフにしてトランジスタＱ６５をオンにする。走査電極ＳＣ１〜ＳＣｎに電圧（Ｖａｄ＋Ｖｓｃ）を印加するには、まずトランジスタＱ４８をオンにして節点Ｎ１の電圧ＶＮ１を負の電圧Ｖａｄとする。分離スイッチであるトランジスタＱ５２がオンであるため、節点Ｎ０の電圧ＶＮ０も電圧ＶＮ１と同様に負の電圧Ｖａｄとなる。そしてスイッチ部ＯＵＴ１〜ＯＵＴｎのトランジスタＱＨ１〜ＱＨｎをオン、トランジスタＱＬ１〜ＱＬｎをオフにして走査電極ＳＣ１〜ＳＣｎに電圧（Ｖａｄ＋Ｖｓｃ）を印加する。

その後、走査電極ＳＣ１に負の走査パルス電圧Ｖａｄを印加するとともに、データ電極Ｄ１〜Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加する。走査電極ＳＣ１に走査パルス電圧Ｖａｄを印加するには、トランジスタＱＨ１をオフにしトランジスタＱＬ１をオンにする。

すると１行目の放電セルのうち書込みパルスを印加した放電セルでは書込み放電が起こり、各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｄを印加しなかった放電セルでは書込み放電は発生しない。このようにして選択的に書込み動作を行う。

次に、トランジスタＱＨ１をオン、トランジスタＱＬ１をオフに戻し、トランジスタＱＨ２をオフにしトランジスタＱＬ２をオンにして２行目の走査電極ＳＣ２に走査パルス電圧Ｖａｄを印加する。そしてデータ電極Ｄ１〜Ｄｍのうち２行目に発光させるべき放電セルのデータ電極Ｄｋに書込みパルス電圧Ｖｄを印加する。すると２行目の放電セルで選択的に書込み放電が起こる。以上の書込み動作をｎ行目の放電セルに至るまで行う。

その後、トランジスタＱ４８をオフにする。そしてトランジスタＱ５３、トランジスタＱ５４をオンにして節点Ｎ２の電圧ＶＮ２、節点Ｎ０の電圧ＶＮ０を０（Ｖ）にする。さらにスイッチ部ＯＵＴ１〜ＯＵＴｎのトランジスタＱＨ１〜ＱＨｎをオフ、トランジスタＱＬ１〜ＱＬｎをオンにして走査電極ＳＣ１〜ＳＣｎに０（Ｖ）を印加する。

続く維持期間では、表示電極である走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに交互に維持パルスを印加する。図８は、本発明の実施の形態におけるプラズマディスプレイ装置３０の維持パルス発生回路の制御信号と維持パルスを示す図であり、特に維持パルスの詳細と各トランジスタの制御信号のタイミングとを示している。

走査電極ＳＣ１〜ＳＣｎに維持パルスを印加するには、まず図８に示した時刻ｔ１においてトランジスタＱ５７をオンにする。すると、回収コンデンサＣ５６からトランジスタＱ５７、ダイオードＤ５７、インダクタＬ５７およびトランジスタＱＬ１〜ＱＬｎを介して電流が流れ始め、走査電極ＳＣ１〜ＳＣｎの電圧が上がり始める。インダクタＬ５７と電極間容量Ｃｐとは共振回路を形成しているので、共振周期の１／２の時間経過後には走査電極ＳＣ１〜ＳＣｎの電圧は電圧Ｖｓｕｓ付近まで上昇する。

そして時刻ｔ２において、トランジスタＱ５１をオンにする。すると節点Ｎ１の電圧ＶＮ１、節点Ｎ０の電圧ＶＮ０が電圧Ｖｓｕｓとなり、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｓｕｓが印加される。

このようにして走査電極ＳＣ１〜ＳＣｎの電圧は強制的に電圧Ｖｓｕｓまで上昇し、書込み放電を起こした放電セルで維持放電が発生する。その後、トランジスタＱ５７、トランジスタＱ５１をオフにする。

次に、時刻ｔ３においてトランジスタＱ５８をオンにする。すると、走査電極ＳＣ１〜ＳＣｎからトランジスタＱＬ１〜ＱＬｎ、インダクタＬ５８、ダイオードＤ５８、トランジスタＱ５８を介して回収コンデンサＣ５６に電流が流れ始め、走査電極ＳＣ１〜ＳＣｎの電圧が下がり始める。インダクタＬ５８と電極間容量Ｃｐとは共振回路を形成しているので、共振周期の１／２の時間経過後には走査電極ＳＣ１〜ＳＣｎの電圧は０（Ｖ）付近まで低下する。

次に時刻ｔ４において、トランジスタＱ５４をオンにする。すると節点Ｎ２の電圧ＶＮ２、節点Ｎ０の電圧ＶＮ０が０（Ｖ）となり、走査電極ＳＣ１〜ＳＣｎに０（Ｖ）が印加される。

維持電極ＳＵ１〜ＳＵｎに維持パルスを印加するには、まず時刻ｔ５においてトランジスタＱ７７をオンにする。すると、回収コンデンサＣ７６からトランジスタＱ７７、ダイオードＤ７７およびインダクタＬ７７を介して電流が流れ始め、維持電極ＳＵ１〜ＳＵｎの電圧が上がり始める。インダクタＬ７７と電極間容量Ｃｐとは共振回路を形成しているので、共振周期の１／２の時間経過後には維持電極ＳＵ１〜ＳＵｎの電圧は電圧Ｖｓｕｓ付近まで上昇する。

そして時刻ｔ６において、トランジスタＱ７１をオンにする。すると維持電極ＳＵ１〜ＳＵｎに電圧Ｖｓｕｓが印加される。

このようにして維持電極ＳＵ１〜ＳＵｎの電圧は強制的に電圧Ｖｓｕｓまで上昇し、書込み放電を起こした放電セルで維持放電が発生する。その後、トランジスタＱ７７、トランジスタＱ７１をオフにする。

次に、時刻ｔ７においてトランジスタＱ７８をオンにする。すると、維持電極ＳＵ１〜ＳＵｎからインダクタＬ７８、ダイオードＤ７８、トランジスタＱ７８を介して回収コンデンサＣ７６に電流が流れ始め、維持電極ＳＵ１〜ＳＵｎの電圧が下がり始める。インダクタＬ７８と電極間容量Ｃｐとは共振回路を形成しているので、共振周期の１／２の時間経過後には維持電極ＳＵ１〜ＳＵｎの電圧は０（Ｖ）付近まで低下する。

次に時刻ｔ８において、トランジスタＱ７４をオンにする。すると維持電極ＳＵ１〜ＳＵｎに電圧０（Ｖ）が印加される。

以下同様にして、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに交互に輝度重みに応じた数の維持パルスを印加し、表示電極１４を構成する一対の走査電極１２と維持電極１３との間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。なお本実施の形態においては、維持期間の間はトランジスタＱ５２、トランジスタＱ５３をオンとしている。

上述したように、本実施の形態における走査電極駆動回路３３では、回収コンデンサＣ５６と走査電極ＳＣｉとの間に介在するスイッチング素子は２つのトランジスタと１つのダイオードだけであり、電圧Ｖｓｕｓの電源と走査電極ＳＣｉとの間、およびＧＮＤと走査電極ＳＣｉとの間に介在するスイッチング素子は２つのトランジスタと１つのダイオード、または３つのトランジスタだけである。さらに電圧Ｖｓｅｔ、電圧Ｖａｄの各電源と走査電極ＳＣｉとの間に介在するスイッチング素子も２つのトランジスタと１つのダイオード、または３つのトランジスタだけである。このように本実施の形態においては、各電流経路に介在するスイッチング素子の数を３個以下とすることで、走査電極駆動回路３３の出力インピーダンスを抑制している。

なお本実施の形態において用いる電源の各電圧値は、例えば、電圧Ｖｓｅｔ＝３３０（Ｖ）、電圧Ｖｓｕｓ＝１９０（Ｖ）、電圧Ｖｓｃ＝１４０（Ｖ）、電圧Ｖａｄ＝−１００（Ｖ）、電圧Ｖｅ１＝１６０（Ｖ）、電圧Ｖｅ２＝１７０（Ｖ）である。しかしこれらの電圧値は、パネルの放電特性、プラズマディスプレイ装置の仕様等により最適な値に設定することが望ましい。

次に、維持パルスの立上り時間を制御する方法について説明する。特許文献１および特許文献２に記載されているような立上り時間の短い維持パルスを発生するには、電力回収部５５、電力回収部７５およびクランプ部５０、クランプ部７０を用いて維持パルスの立上りを行う時間を短く設定すればよい。

例えば走査電極ＳＣ１〜ＳＣｎに立上り時間の短い維持パルスを印加するには、図８に示した時刻ｔ１１においてトランジスタＱ５７をオンにする。すると、回収コンデンサＣ５６からトランジスタＱ５７、ダイオードＤ５７、インダクタＬ５７およびトランジスタＱＬ１〜ＱＬｎを介して電流が流れ始め、走査電極ＳＣ１〜ＳＣｎの電圧が上がり始める。そしてこの後も継続して電力回収部５５を用いて維持パルスの立上りを行うと仮定すると、図８に破線で示したように、共振周期の１／２の時間経過後には走査電極ＳＣ１〜ＳＣｎの電圧は電圧Ｖｓｕｓ付近まで上昇する。

しかし立上り時間の短い維持パルスを印加する場合には、共振周期の１／２の時間が経過する以前の時刻ｔ１２においてトランジスタＱ５１をオンにする。すると走査電極ＳＣ１〜ＳＣｎの電圧は電圧Ｖｓｕｓまで急速に上昇し、立上り時間（時刻ｔ１１から時刻ｔ１２までの時間）が短い維持パルス、すなわち急峻な維持パルスが走査電極ＳＣ１〜ＳＣｎに印加される。

維持電極ＳＵ１〜ＳＵｎに立上り時間の短い維持パルスを印加する場合も同様である。

また立上り時間の長い維持パルスを発生するには、電力回収部５５、電力回収部７５およびクランプ部５０、クランプ部７０を用いて維持パルスの立上りを行う時間を長く設定すればよい。

例えば維持電極ＳＵ１〜ＳＵｎに立上り時間の長い維持パルスを印加するには、図８に示した時刻ｔ１５においてトランジスタＱ７７をオンにする。すると、回収コンデンサＣ７６からトランジスタＱ７７、ダイオードＤ７７、インダクタＬ７７を介して電流が流れ始め、維持電極ＳＵ１〜ＳＵｎの電圧が上がり始める。そして共振周期の１／２の時間経過後に維持電極ＳＵ１〜ＳＵｎの電圧は電圧Ｖｓｕｓ付近まで上昇し、このとき維持放電が発生すると維持電極ＳＵ１〜ＳＵｎの電圧は降下する。

そして、例えば共振周期の１／２の時間よりも長い時間が経過した後の時刻ｔ１６において、トランジスタＱ７１をオンにする。すると維持電極ＳＵ１〜ＳＵｎの電圧が一旦下降した後、再び電圧Ｖｓｕｓまで上昇する。このような維持パルスを印加すると、特許文献２に記載されているような２山の維持放電を発生させることができる。

走査電極ＳＣ１〜ＳＣｎに立上り時間の長い維持パルスを印加する場合も同様である。

このようにして、維持パルスの立上り時間を精度よく制御するためには、走査電極駆動回路３３のトランジスタＱ５７およびトランジスタＱ５１を、また維持電極駆動回路３４のトランジスタＱ７７およびトランジスタＱ７１を精度よく制御すればよい。詳細な説明は省略したが、維持パルスの立下り時間を精度よく制御するためには、走査電極駆動回路３３のトランジスタＱ５４およびトランジスタＱ５８を、また維持電極駆動回路３４のトランジスタＱ７４およびトランジスタＱ７８を精度よく制御すればよい。

なお、図８には、トランジスタＱ５４をオンにした後トランジスタＱ７７をオンにする駆動電圧波形図を示したが、トランジスタＱ７７をオンにした後トランジスタＱ５４をオンにしてもよく、またトランジスタＱ７７とトランジスタＱ５４とを同時にオンにしてもよい。同様に、トランジスタＱ７４をオンにした後トランジスタＱ５７をオンにする駆動電圧波形図を示したが、トランジスタＱ５７をオンにした後トランジスタＱ７４をオンにしてもよく、またトランジスタＱ５７とトランジスタＱ７４とを同時にオンにしてもよい。

次に、維持パルスの立上り時間および立下り時間を精度よく制御するための回路構成について説明する。

トランジスタＱ５１のエミッタは節点Ｎ１であり、その電圧は図７に示したように変動するため、トランジスタＱ５１を制御するためには節点Ｎ１の電圧に重畳した制御信号にレベルシフトする必要がある。そのために第１のクランプ制御信号Ｓｉｇ５１はレベルシフト回路を経由してトランジスタＱ５１に伝達される。トランジスタＱ５７、トランジスタＱ５８についても同様である。

レベルシフト回路はトランジスタ等を用いて構成することも可能であるが、汎用のレベルシフト用ＩＣを用いて構成すると、コスト面、実装面で有利である。本実施の形態においては、レベルシフト回路の２回路分が１つのパッケージに集積されたハーフブリッジドライバＩＣを用いてレベルシフト回路を構成している。またトランジスタＱ５１、トランジスタＱ５７のエミッタは負の電圧Ｖａｄまで低下するが、汎用のハーフブリッジドライバＩＣは負の電圧へレベルシフトできないものが多く、この場合には、フォトカプラを用いるか、あるいは本実施の形態のように、汎用のハーフブリッジドライバＩＣとフォトカプラとを併用すればよい。

図９は、本発明の実施の形態におけるプラズマディスプレイ装置３０の走査電極駆動回路３３の制御信号を含む回路図であり、トランジスタＱ５１、トランジスタＱ５４、トランジスタＱ５７、トランジスタＱ５８と、それらの制御信号の伝達回路を示している。

第１のクランプスイッチであるトランジスタＱ５１を制御する第１のクランプ制御信号Ｓｉｇ５１は、バッファＧ９１、抵抗Ｒ９１を介してフォトカプラ８７の発光ダイオードＤ８７のアノードに入力される。フォトカプラ８７のフォトトランジスタＱ８７の出力はインバータＧ９７、レベルシフト回路８１を経由してトランジスタＱ５１のゲートに伝達される。第１の回収スイッチであるトランジスタＱ５７を制御する第１の回収制御信号Ｓｉｇ５７は、バッファＧ９３、抵抗Ｒ９３を介してフォトカプラ８８の発光ダイオードＤ８８のアノードに入力される。フォトカプラ８８のフォトトランジスタＱ８８の出力はインバータＧ９８、レベルシフト回路８２とを経由してトランジスタＱ５７のゲートに伝達される。ここで抵抗Ｒ９７、抵抗Ｒ９８はプルアップ抵抗である。第２のクランプスイッチであるトランジスタＱ５４を制御する第２のクランプ制御信号Ｓｉｇ５４は、バッファＧ９６、レベルシフト回路８５を経由してトランジスタＱ５４のゲートに伝達される。第２の回収スイッチであるトランジスタＱ５８を制御する第２の回収制御信号Ｓｉｇ５８は、バッファＧ９５、レベルシフト回路８４を経由してトランジスタＱ５８のゲートに伝達される。

本実施の形態においては、第２のクランプ制御信号Ｓｉｇ５４がバッファＧ９２を介してフォトカプラ８７の発光ダイオードＤ８７のカソードに入力されている。さらに第２の回収制御信号Ｓｉｇ５８がバッファＧ９４を介してフォトカプラ８８の発光ダイオードＤ８８のカソードに入力されている。

なお、制御信号のそれぞれはバッファＧ９１〜バッファＧ９６を介して伝達されているが、これらはフォトカプラ、レベルシフト回路の駆動能力等に鑑み必要に応じて挿入することが望ましい。また制御信号はインバータＧ９７、インバータＧ９８を介して伝達されているが、これらも論理の整合性を取るために必要に応じて挿入することが望ましい。

本実施の形態においては、第１のクランプ制御信号Ｓｉｇ５１と第１の回収制御信号Ｓｉｇ５７とは、１つのパッケージ８９に収納された２つのフォトカプラ８７、フォトカプラ８８、および１つのパッケージ８３に収納された２つのレベルシフト回路８１、レベルシフト回路８２を介して、それぞれのトランジスタＱ５１、トランジスタＱ５７に供給されている。２つのレベルシフト回路８１、レベルシフト回路８２は１つのハーフブリッジドライバＩＣに集積されており、このハーフブリッジドライバＩＣがパッケージ８３に収納されている。また、第２のクランプ制御信号Ｓｉｇ５４と第１の回収制御信号Ｓｉｇ５８とは、１つのパッケージ８６に収納された２つのレベルシフト回路８５、レベルシフト回路８４を用いて、それぞれのトランジスタＱ５４、トランジスタＱ５８に供給されている。２つのレベルシフト回路８４、レベルシフト回路８５は１つのハーフブリッジドライバＩＣに集積されており、このハーフブリッジドライバＩＣがパッケージ８６に収納されている。このように第１のクランプ制御信号Ｓｉｇ５１と第１の回収制御信号Ｓｉｇ５７を伝達することにより、維持パルスの立上り時間を精度よく制御することができる。またこのように第２のクランプ制御信号Ｓｉｇ５４と第２の回収制御信号Ｓｉｇ５８とを伝達することにより、維持パルスの立下り時間を精度よく制御することができる。以下、その理由について説明する。

レベルシフト回路やフォトカプラは、信号を伝達するときのディレイ時間が比較的長く、そのばらつきも大きい。ハーフブリッジドライバＩＣに集積されたレベルシフト回路についても同様に、ディレイ時間が比較的長く、そのばらつきも大きい。しかしながら１つのハーフブリッジドライバＩＣに集積された２つのレベルシフト回路のディレイ時間は比較的そろっており、その相対的なばらつきは小さい。例えば本実施の形態で用いた１つのハーフブリッジドライバＩＣに集積された２つのレベルシフト回路のディレイ時間は２００ｎｓ±５０ｎｓであるが、その相対的なばらつきは±１５ｎｓである。１つのパッケージに収められた２つのフォトカプラについても同様に、ディレイ時間の絶対値およびそのばらつきは大きいが、その相対的なばらつきは小さい。

走査電極ＳＣ１〜ＳＣｎに印加する維持パルスの立上り時間は、上述したようにトランジスタＱ５７がオンしてからトランジスタＱ５１がオンするまでの時間で決まる。トランジスタの制御信号はそれぞれタイミング発生回路３５で発生し、フォトカプラやレベルシフト回路等を経由して伝達される。そのため、それぞれの制御信号のディレイ時間にばらつきが発生すると、立上り時間もばらつくことになる。

しかしながら本実施の形態においては、第１のクランプ制御信号Ｓｉｇ５１、第１の回収制御信号Ｓｉｇ５７は１つのパッケージ８９に収められた２つのフォトカプラ８７、フォトカプラ８８、および１つのパッケージ８３に収納された２つのレベルシフト回路８１、レベルシフト回路８２を経由して対応するトランジスタＱ５１、トランジスタＱ５７に伝達される。２つのフォトカプラ８７、フォトカプラ８８は１つのパッケージ８９に収められているため、フォトカプラ８７とフォトカプラ８８とはほぼ同じ温度となり、温度差に起因するばらつきを抑えることができる。また２つのレベルシフト回路８１、レベルシフト回路８２もほぼ同じ温度となり、温度差に起因するばらつきを抑えることができる。さらに２つのレベルシフト回路８１、レベルシフト回路８２は１つのハーフブリッジドライバＩＣに集積されているので、製造条件に起因するばらつきも抑えることができる。そのため、ディレイ時間の相対的なばらつきを小さく抑えて第１のクランプ制御信号Ｓｉｇ５１、第１の回収制御信号Ｓｉｇ５７をトランジスタＱ５１、トランジスタＱ５７に伝達することができ、維持パルスの立上り時間を精度よく制御することができる。

本実施の形態において注目すべき点は、第１のクランプ制御信号Ｓｉｇ５１がフォトカプラ８７の発光ダイオードＤ８７のアノードに入力され、発光ダイオードＤ８７のカソードにはＧＮＤではなく、第２のクランプ制御信号Ｓｉｇ５４が入力されている点である。また第１の回収制御信号Ｓｉｇ５７がフォトカプラ８８の発光ダイオードＤ８８のアノードに接続され、発光ダイオードＤ８８のカソードにはＧＮＤではなく、第２の回収制御信号Ｓｉｇ５８が入力されている点である。

このように接続することにより、第２のクランプ制御信号Ｓｉｇ５４がローレベルかつ第１のクランプ制御信号Ｓｉｇ５１がハイレベルのときにのみ発光ダイオードが発光しトランジスタＱ５１がオンとなる。また、第２のクランプ制御信号Ｓｉｇ５４がハイレベルのときには第１のクランプ制御信号Ｓｉｇ５１がハイレベルであっても発光ダイオードが発光せずトランジスタＱ５１がオフとなる。すなわち、第１のクランプ制御信号Ｓｉｇ５１と第２のクランプ制御信号Ｓｉｇ５４とがともにハイレベルのときは第２のクランプ制御信号Ｓｉｇ５４がハイレベルのまま伝達されてトランジスタＱ５４はオンとなるが、第１のクランプ制御信号Ｓｉｇ５１はローレベルが伝達されてトランジスタＱ５１はオフとなるので、トランジスタＱ５１とトランジスタＱ５４とが同時にオンとなることがなく、電圧Ｖｓｕｓの電源がＧＮＤと短絡状態になるおそれがない。

タイミング発生回路３５で発生する第１のクランプ制御信号Ｓｉｇ５１と第２のクランプ制御信号Ｓｉｇ５４とは、本来は、ともにハイレベルになることはない。しかし、不正規な動作を行う、ノイズが重畳する等、何らかの理由で第１のクランプ制御信号Ｓｉｇ５１と第２のクランプ制御信号Ｓｉｇ５４とがともにハイレベルになったとしても、本実施の形態によれば、トランジスタＱ５１とトランジスタＱ５４とがともにオンとなることはなく、電圧Ｖｓｕｓの電源がＧＮＤと短絡状態になるおそれがない。

第１の回収制御信号Ｓｉｇ５７および第２の回収制御信号Ｓｉｇ５８についても同様に、第１の回収制御信号Ｓｉｇ５７と第２の回収制御信号Ｓｉｇ５８とがともにハイレベルのときは第２の回収制御信号Ｓｉｇ５８が優先的に伝達されてトランジスタＱ５８がオンとなり、第１の回収制御信号Ｓｉｇ５７はローレベルが伝達されてトランジスタＱ５７はオフとなる。そのためトランジスタＱ５７とトランジスタＱ５８とがともにオンとなる誤動作が発生するおそれがない。

なお、汎用のハーフブリッジドライバＩＣは、高電圧側のスイッチング素子と低電圧側のスイッチング素子とを制御してパルス波形を発生させる使用方法を想定し、高電圧側のスイッチング素子と低電圧側のスイッチング素子とが同時にオンとなるタイミングを禁止するための論理回路が組み込まれたものがある。

しかしながら本実施の形態においては、高電圧側のスイッチング素子であるトランジスタＱ５１の第１のクランプ制御信号Ｓｉｇ５１と低電圧側のスイッチング素子であるトランジスタＱ５４の第２のクランプ制御信号Ｓｉｇ５４とが異なるパッケージに収納されたレベルシフト回路を用いている。そのため、両方のスイッチング素子が同時にオンとなるタイミングを禁止するための論理回路が組み込まれたハーフブリッジドライバＩＣを使用することはできない。

そこで本実施の形態においては、新たな部品を追加することなく、フォトカプラに入力する制御信号の接続を変更するだけで、２つの制御信号が同時にオンとなるタイミングを禁止するための機能を付加している。

すなわち、第１のクランプ制御信号Ｓｉｇ５１はフォトカプラ８７を介して伝達され、フォトカプラ８７の発光ダイオードＤ８７のアノードに第１のクランプ制御信号Ｓｉｇ５１を入力し、発光ダイオードＤ８７のカソードに第２のクランプ制御信号Ｓｉｇ５４を入力している。また第１の回収制御信号Ｓｉｇ５７はフォトカプラ８８を介して伝達され、フォトカプラ８８の発光ダイオードＤ８８のアノードに第１の回収制御信号Ｓｉｇ５７を入力し、発光ダイオードＤ８８のカソードに第２の回収制御信号Ｓｉｇ５８を入力している。そしてこのように構成することにより、誤った制御信号を禁止する保護機能を付加し、プラズマディスプレイ装置３０の動作を安定させている。

なお、本実施の形態においては、第１のクランプ制御信号Ｓｉｇ５１をフォトカプラ８７を介して第１のクランプスイッチに伝達し、フォトカプラ８７の発光ダイオードＤ８７のアノードに第１のクランプ制御信号Ｓｉｇ５１を入力し、発光ダイオードＤ８７のカソードに第２のクランプ制御信号Ｓｉｇ５４を入力した。また第１の回収制御信号Ｓｉｇ５７をフォトカプラ８８を介して第１の回収スイッチに伝達し、フォトカプラ８８の発光ダイオードＤ８８のアノードに第１の回収制御信号Ｓｉｇ５７を入力し、発光ダイオードＤ８８のカソードに第２の回収制御信号Ｓｉｇ５８を入力した。しかし本発明はこれに限定されるものではなく、第１のクランプ制御信号と第２のクランプ制御信号との少なくとも１つをフォトカプラを介して伝達し、フォトカプラの発光ダイオードの一方の端子に第１のクランプ制御信号を入力し発光ダイオードの他方の端子に第２のクランプ制御信号を入力すればよい。この構成により、第１のクランプ制御信号と第２のクランプ制御信号とが同時にオンとなるタイミングを禁止することができる。また第１の回収制御信号と第２の回収制御信号との少なくとも１つをフォトカプラを介して伝達し、フォトカプラの発光ダイオードの一方の端子に第１の回収制御信号を入力し発光ダイオードの他方の端子に第２の回収制御信号を入力すればよい。この構成により、第１の回収制御信号と第２の回収制御信号とが同時にオンとなるタイミングを禁止することができる。

なお、本実施の形態において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。

本発明によれば、維持パルスの立上り時間を精度よく制御するとともに誤った制御信号を禁止する保護機能を付加しているので、画像表示品質が優れ、動作の安定したプラズマディスプレイ装置として有用である。

本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネルの構造を示す分解斜視図 同プラズマディスプレイ装置に用いるパネルの電極配列図 同プラズマディスプレイ装置の回路ブロック図 同プラズマディスプレイ装置の走査電極駆動回路の詳細を示す回路図 同プラズマディスプレイ装置の維持電極駆動回路の詳細を示す回路図 同プラズマディスプレイ装置のパネルの各電極に印加する駆動電圧波形図 同プラズマディスプレイ装置の走査電極駆動回路の各節点の電圧波形を示す図 同プラズマディスプレイ装置の維持パルス発生回路の制御信号と維持パルスを示す図 同プラズマディスプレイ装置の走査電極駆動回路の制御信号を含む回路図

符号の説明

１０ パネル
１２ 走査電極
１３ 維持電極
１４ 表示電極
２２ データ電極
３０ プラズマディスプレイ装置
３１ 画像信号処理回路
３２ データ電極駆動回路
３３ 走査電極駆動回路
３４ 維持電極駆動回路
３５ タイミング発生回路
４０ 走査パルス発生回路
４２，６２ 維持パルス発生回路
４４，４６ 波形発生回路
５０，７０ クランプ部
５５，７５ 電力回収部
６４ 電圧発生回路
８１，８２，８４，８５ レベルシフト回路
８３，８６，８９ パッケージ
８７，８８ フォトカプラ
Ｑ５１ トランジスタ（第１のクランプスイッチ）
Ｑ５４ トランジスタ（第２のクランプスイッチ）
Ｑ５７ トランジスタ（第１の回収スイッチ）
Ｑ５８ トランジスタ（第２の回収スイッチ）
Ｓｉｇ５１ 第１のクランプ制御信号
Ｓｉｇ５４ 第２のクランプ制御信号
Ｓｉｇ５７ 第１の回収制御信号
Ｓｉｇ５８ 第２の回収制御信号
Ｄ８７，Ｄ８８ 発光ダイオード

Claims (3)

1. 表示電極を有する放電セルを複数備えたプラズマディスプレイパネルと、前記表示電極に印加する維持パルスを発生させる維持パルス発生回路と、前記維持パルス発生回路を制御する制御信号を発生するタイミング発生回路とを備えたプラズマディスプレイ装置であって、
   前記維持パルス発生回路は、回収コンデンサと、前記回収コンデンサから前記表示電極に電流を流して前記表示電極の電圧を上昇させる第１の回収スイッチと、前記表示電極から前記回収コンデンサに電流を流して前記表示電極の電圧を低下させる第２の回収スイッチと、維持パルスを発生させるための維持電源の高電圧側に前記表示電極を接続して前記表示電極に前記維持電源の高電圧側の電圧を印加する第１のクランプスイッチと、前記維持電源の低電圧側に前記表示電極を接続して前記表示電極に前記維持電源の低電圧側の電圧を印加する第２のクランプスイッチとを有し、
   前記タイミング発生回路は、前記第１の回収スイッチを制御する第１の回収制御信号と前記第２の回収スイッチを制御する第２の回収制御信号と、前記第１のクランプスイッチを制御する第１のクランプ制御信号と前記第２のクランプスイッチを制御する第２のクランプ制御信号とを発生し、
   前記第１のクランプ制御信号と前記第２のクランプ制御信号との少なくとも１つはフォトカプラを介して伝達され、
   前記フォトカプラの発光ダイオードの一方の端子に前記第１のクランプ制御信号を入力し前記発光ダイオードの他方の端子に前記第２のクランプ制御信号を入力することを特徴とするプラズマディスプレイ装置。
2. 前記第１の回収制御信号と前記第２の回収制御信号との少なくとも１つはフォトカプラを介して伝達され、
   前記フォトカプラの前記発光ダイオードの一方の端子に前記第１の回収制御信号を入力し前記発光ダイオードの他方の端子に前記第２の回収制御信号を入力することを特徴とする請求項１に記載のプラズマディスプレイ装置。
3. 前記第１の回収制御信号と前記第１のクランプ制御信号とは１つのパッケージに収納されたレベルシフト回路を介して供給され、
   前記第２の回収制御信号と前記第２のクランプ制御信号とは１つのパッケージに収納されたレベルシフト回路を介して供給されることを特徴とする請求項１に記載のプラズマディスプレイ装置。

Images