JP2006267540A - プラズマディスプレイ装置 - Google Patents

Abstract

【課題】 表示領域外のスキャン電極にスキャンパルスを供給しないようにスキャン電極の電圧を生成することができるプラズマディスプレイ装置を提供することを課題とする。
【解決手段】 表示領域内で第１のスキャン電極（Ｙ１）を含む第１の表示ラインと、表示領域外で第２のスキャン電極（Ｙａ）を含む第１の非表示ラインと、第１及び第２の電位で構成されるスキャンパルスのうちの第１の電位を印加可能な第１の電位ライン（ＶＤＨ）と、スキャンパルスの第２の電位を印加可能な第２の電位ライン（ＶＧ）と、第１の電位ライン及び第１のスキャン電極間に接続される第１のスイッチ（ＳＷ１）と、第２の電位ライン及び第１のスキャン電極間に接続される第２のスイッチ（ＳＷ２）と、第１及び第２のスキャン電極間に接続される第１の整流素子（Ｄ５）とを有するプラズマディスプレイ装置が提供される。
【選択図】 図９

Description

本発明は、プラズマディスプレイ装置に関する。

プラズマディスプレイパネルは、複数の表示ラインで構成される表示領域を有する。プラズマディスプレイ装置の構造によっては、表示領域の最上表示ライン及び最下表示ラインの構造を中央部の構造と同じにするため、表示領域の上下に表示領域と同じ構造を有する非表示領域を設ける必要がある。非表示領域は、表示されない領域である。

また、下記の特許文献１には、表示領域部の近傍の非表示領域で発生する誤放電を低減して表示部での安定した放電を発生させることができるプラズマディスプレイパネルが記載されている。

特開２００３−３０８７８２号公報

表示領域のスキャン電極には、スキャンパルスを供給する必要がある。しかし、非表示領域のスキャン電極にはスキャンパルスを供給する必要がない（非表示ラインにはスキャンパルスを入れない）。スキャンドライバの出力数が余っている場合には、非表示領域のスキャン電極に電圧を供給することができる。しかし、スキャンドライバの出力数が余っていない場合には、非表示領域のスキャン電極のために、スキャンドライバの出力数を増やさなければならない。

本発明の目的は、表示領域のスキャン電極にスキャンパルスを供給し、表示領域外のスキャン電極にスキャンパルスを供給しないようにスキャン電極の電圧を生成することができるプラズマディスプレイ装置を提供することである。

本発明の一観点によれば、表示領域内で第１のスキャン電極を含む第１の表示ラインと、表示領域外で第２のスキャン電極を含む第１の非表示ラインと、第１及び第２の電位で構成されるスキャンパルスのうちの第１の電位を印加可能な第１の電位ラインと、スキャンパルスの第２の電位を印加可能な第２の電位ラインと、第１の電位ライン及び第１のスキャン電極間に接続される第１のスイッチと、第２の電位ライン及び第１のスキャン電極間に接続される第２のスイッチと、第１及び第２のスキャン電極間に接続される第１の整流素子とを有するプラズマディスプレイ装置が提供される。

第１のスキャン電極にはスキャンパルスを供給し、第２のスキャン電極にはスキャンパルスを供給しないようにすることができる。第２のスキャン電極にはスキャンパルスを供給しないので、スキャンパルスを出力するためのスキャンドライバの出力数を減らすことができる。

図１は、プラズマディスプレイ装置の構成例を示す図である。プラズマディスプレイパネル１６は、表示領域２２及びその上下に非表示領域２３を有する。表示領域２２は、Ｘ電極Ｘ１〜Ｘｎ及びスキャン電極（以下、Ｙ電極という）Ｙ１〜Ｙｎの表示ラインを有する。非表示領域２３は、表示領域２２外の領域であり、Ｘ電極Ｘａ及びＹ電極Ｙａの非表示ラインを有する。

Ｘ駆動回路１７は、複数のＸ電極Ｘ１〜Ｘｎ，Ｘａに同一の所定の電圧を供給する。以下、Ｘ電極Ｘ１〜Ｘｎ，Ｘａの各々を又はそれらの総称を、Ｘ電極Ｘｉといい、ｉは添え字を意味する。Ｙ駆動回路１８及びスキャンドライバＳＤは、複数のＹ電極Ｙ１〜Ｙｎ，Ｙａに所定の電圧を供給する。以下、Ｙ電極Ｙ１〜Ｙｎ，Ｙａの各々を又はそれらの総称を、Ｙ電極Ｙｉといい、ｉは添え字を意味する。スキャンドライバＳＤは、スキャンパルスを生成するための回路である。アドレス駆動回路１９は、複数のアドレス電極Ａ１，Ａ２，・・・に所定の電圧を供給する。以下、アドレス電極Ａ１，Ａ２，・・・の各々を又はそれらの総称を、アドレス電極Ａｊといい、ｊは添え字を意味する。

プラズマディスプレイパネル１６では、Ｙ電極Ｙｉ及びＸ電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。Ｙ電極Ｙｉ及びＸ電極Ｘｉは、垂直方向に交互に配置される。Ｙ電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。このセルＣｉｊが画素に対応し、パネル１６は複数ラインからなる２次元画像を表示することができる。リブ（障壁）２１は、各セル間を仕切るために、垂直方向に並列に延びるストライプ構造を有する。

表示領域２２は、プラズマディスプレイパネル１６の中央部に設けられ、外部に表示される領域である。表示領域２２内において、セルＣｉｊが表示セルを構成し、Ｘ電極Ｘｉ及びＹ電極Ｙｉは表示ラインを構成する。表示領域２２の最上（先頭）表示ラインはＸ電極Ｘ１及びＹ電極Ｙ１により構成され、最下（最終）表示ラインはＸ電極Ｘｎ及びＹ電極Ｙｎにより構成される。非表示領域２３は、プラズマディスプレイパネル１６の上端及び下端に設けられ、外部に表示されない領域である。非表示領域２３内において、セルＣｉｊが非表示セルを構成し、エージングＸ電極Ｘａ及びエージングＹ電極Ｙａは非表示ラインを構成する。表示領域２２及び非表示領域２３は、互いに構造は同じである。

非表示領域２３は、エージング電極Ｘａ，Ｙａを数組有し、プラズマディスプレイパネル１６の安定動作を確保するために設けられる。仮に、非表示領域２３がない場合、表示領域２２の中央部の表示ラインは上下両隣のラインが存在するのに対し、表示領域２２の最上表示ラインは上隣のラインが存在せず、表示領域２２の最下表示ラインは下隣のラインが存在しなくなる。その場合、その最上表示ライン及び最下表示ラインは、中央部の表示ラインに比べて、負荷や電荷状態が異なってしまい、動作特性が異なってしまう。そこで、表示領域２２の上下に非表示領域２３を設けることにより、表示領域２２の最上表示ライン及び最下表示ラインは、中央部の表示ラインに比べて、負荷や電荷状態が同じになり、動作特性を同じにすることができる。

図２（Ａ）は、図１のセルＣｉｊの断面構成例を示す図である。Ｘ電極Ｘｉ及びＹ電極Ｙｉは、前面ガラス基板１２１１上に形成されている。その上には、放電空間１２１７に対し絶縁するための誘電体層１２１２が被着されるとともに、更にその上にＭｇＯ（酸化マグネシウム）保護膜１２１３が被着されている。

一方、アドレス電極Ａｊは、前面ガラス基板１２１１と対向して配置された背面ガラス基板１２１４上に形成され、その上には誘電体層１２１５が被着され、更にその上に蛍光体が被着されている。ＭｇＯ保護膜１２１３と誘電体層１２１５との間の放電空間１２１７には、Ｎｅ＋Ｘｅペニングガス等が封入されている。

図２（Ｂ）は、交流駆動型プラズマディスプレイの容量Ｃｐを説明するための図である。容量Ｃａは、Ｘ電極ＸｉとＹ電極Ｙｉとの間の放電空間１２１７の容量である。容量Ｃｂは、Ｘ電極ＸｉとＹ電極Ｙｉとの間の誘電体層１２１２の容量である。容量Ｃｃは、Ｘ電極ＸｉとＹ電極Ｙｉとの間の前面ガラス基板１２１１の容量である。これらの容量Ｃａ，Ｃｂ，Ｃｃの合計によって、電極Ｘｉ及びＹｉ間のパネル容量Ｃｐが決まる。

図２（Ｃ）は、交流駆動型プラズマディスプレイの発光を説明するための図である。リブ（隔壁）１２１６の内面には、赤、青、緑色の蛍光体１２１８がストライプ状に各色毎に配列、塗付されており、Ｘ電極Ｘｉ及びＹ電極Ｙｉ（放電電極対）の間の画素表示のための放電によって蛍光体１２１８を励起して光１２２１が生成されるようになっている。

図３は、画像のフレームＦＤの構成例を示す図である。２次元画像データは、フレーム単位でパネル１６に表示される。各フレームＦＤは、第１のサブフレームＳＦ１、第２のサブフレームＳＦ２、・・・、第ｎのサブフレームＳＦｎにより形成される。このｎは、例えば１０であり、階調ビット数に相当する。サブフレームＳＦ１，ＳＦ２等の各々を又はそれらの総称を、以下、サブフレームＳＦという。

図４は、サブフレームＳＦの構成例を示す図である。各サブフレームＳＦは、リセット期間Ｔｒ、アドレス期間Ｔａ及びサステイン（維持放電）期間Ｔｓを有する。リセット期間Ｔｒでは、セルの初期化を行う。

アドレス期間Ｔａでは、アドレス電極Ａｊ及びＹ電極Ｙｉ間のアドレス放電により各セルの発光又は非発光を選択することができる。具体的には、Ｙ電極Ｙ１，Ｙ２，Ｙ３，Ｙ４，・・・，Ｙｎに順次スキャンパルス４０２を印加し、そのスキャンパルス４０２に対応してアドレス電極Ａｊにアドレスパルス４０１を印加することにより、所望のセルの発光又は非発光を選択することができる。スキャンパルス４０２は、電位Ｖｓｃ及びそれよりも低い負電位−Ｖｙで構成される。Ｙ電極Ｙ１〜Ｙｎは、スキャンパルス印加時には電位−Ｖｙになり、スキャンパルスが印加されない時には電位Ｖｓｃになる。Ｙ電極Ｙ１〜Ｙｎの電圧は、それぞれスキャンパルス４０２のタイミングのみが異なる。

サステイン期間Ｔｓでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉに相互に逆相のサステインパルスを供給する。サステインパルスは、正電位＋Ｖｓ及び負電位−Ｖｓで構成される。サステイン期間Ｔｓでは、発光が選択されたセルのＸ電極Ｘｉ及びＹ電極Ｙｉ間でサステイン放電を行い、発光を行う。各サブフレームＳＦでは、図４に示すように、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間のサステインパルスによる発光回数（サステイン期間Ｔｓの長さ）が異なる。これにより、階調値を決めることができる。

図１において、Ｘ駆動回路１７は、Ｘ電極Ｘ１〜Ｘｎに同じ電圧を印加するので、エージングＸ電極Ｘａにもそれと同じ電圧を印加する。スキャンドライバＳＤは、Ｙ電極Ｙ１〜Ｙｎにスキャンパルス４０２を供給するための回路である。Ｙ電極Ｙ１〜Ｙｎは、個々にスキャンパルス４０２が異なるタイミングで印加されるので、表示ライン数及びスキャンドライバＳＤのビット数に影響を受ける。例えば、スキャントライバＳＤは、ＩＣとなっており、一般に６４ビット出力となっている。ＶＧＡと呼ばれる４８０ラインのパネル１６に対しては、６４ビットのスキャンドライバＩＣを８個使用すると５１２出力となり、４８０ラインに対して３２出力余るため、上下のダミー電極Ｙａのスキャンドライバとして活用できる。

一方、ＡＬＩＳ方式と呼ばれるパネル１６は、５１２本のＹ電極Ｙ１〜Ｙｎで１０２４ラインを表示することができる。この場合、８個のスキャンドライバＩＣの全５１２出力を５１２本のＹ電極Ｙ１〜Ｙｎに使用するため、エージングＹ電極Ｙａに使用するためのスキャンドライバＩＣの余りの出力は存在しない。以下、そのための回路を説明する。

図５は、Ｙ駆動回路１８及びスキャンドライバＳＤの構成例を示す回路図である。以下、ＭＯＳ電界効果トランジスタを単にトランジスタという。ｎチャネルトランジスタは、寄生ダイオードを有し、ソースが寄生ダイオードのアノードに接続され、ドレインが寄生ダイオードのカソードに接続される。

Ｙ電極Ｙ１には、スイッチＳＷ１及びＳＷ２が接続される。スイッチＳＷ１及びＳＷ２は、スキャンドライバＳＤ１を構成する。スイッチＳＷ１は、ｎチャネルトランジスタで構成され、Ｙ電極Ｙ１及び第１の電位ラインＶＤＨ間に接続される。スイッチＳＷ２は、ｎチャネルトランジスタで構成され、Ｙ電極Ｙ１及び第２の電位ラインＶＧ間に接続される。スイッチＳＷ３は、ｎチャネルトランジスタで構成され、電位＋Ｖｓ及び第２の電位ラインＶＧ間に接続される。スイッチＳＷ４は、電位−Ｖｓ及び第１の電位ラインＶＤＨ間に接続される。スイッチＳＷ５は、電位Ｖｓｃ及びダイオード５０１のアノード間に接続される。ダイオード５０１のカソードは、第１の電位ラインＶＤＨに接続される。エージングＹ電極Ｙａは、第１の電位ラインＶＤＨに接続される。第１の電位ラインＶＤＨはスキャンドライバＳＤ１の電源端子に接続され、第２の電位ラインＶＧはスキャンドライバＳＤ１の基準端子に接続される。

図５において、スキャンドライバＳＤ１以外の回路は、図１のＹ駆動回路１８に対応する。スキャンドライバＳＤ１は、Ｙ電極Ｙ１のためのスキャンドライバである。スキャンドライバＳＤは、スキャンドライバＳＤ１の他に、スキャンドライバＳＤ２〜ＳＤｎを有する。スキャンドライバＳＤ２〜ＳＤｎは、スキャンドライバＳＤ１と同じ構成を有し、スキャンドライバＳＤ１に対して並列に接続され、それぞれＹ電極Ｙ２〜Ｙｎに接続される。Ｙ駆動回路１８は、Ｙ電極Ｙ１〜Ｙｎ，Ｙａに対して共通で１個だけ設けられる。Ｙ電極Ｙ１〜Ｙｎには、スキャンドライバＳＤからスキャンパルスが供給される。エージングＹ電極Ｙａには、スイッチＳＷ５を介して電位Ｖｓｃが供給可能であるが、スキャンパルスの電位−Ｖｙが供給されない。したがって、図４に示すように、エージングＹ電極Ｙａの電圧は、Ｙ電極Ｙ１〜Ｙｎの電圧に対してスキャンパルス４０２がない電圧になる。エージングＹ電極Ｙａは、非表示領域２３の電極であるので、スキャンパルスは不要である。

図６は、スキャンドライバＳＤ１及びサステイン回路６０３の原理を示す他の構成例の回路図である。スキャンドライバＳＤ１以外の回路は、図１のＹ駆動回路１８に対応する。スキャンドライバＳＤ１は、スキャンパルスを生成するための回路であり、スイッチＴ１，Ｔ２及びダイオード６０２を有する。このスキャンパルスは、例えば電位Ｖｙ及びグランド電位で構成される。サステイン回路６０３は、図４のサステイン期間Ｔｒのサステインパルスを生成するための回路であり、スイッチＴ３及びＴ４を有する。このサステインパルスは、例えば電位Ｖｓ及びグランド電位で構成される。

スイッチＴ１は、ｐチャネルトランジスタで構成され、ダイオード６０１のカソード及びＹ電極Ｙ１間に接続される。ダイオード６０１のアノードは、電位Ｖｙに接続される。スイッチＴ２は、ｎチャネルトランジスタで構成され、電位ラインＶＧ及びＹ電極Ｙ１間に接続される。ダイオード６０２は、アノードが電位ラインＶＧに接続され、カソードがＹ電極Ｙ１に接続される。スイッチＴ３は、ｐチャネルトランジスタで構成され、電位Ｖｓ及び電位ラインＶＧ間に接続される。スイッチＴ４は、ｎチャネルトランジスタで構成され、電位ラインＶＧ及びグランド電位間に接続される。

スキャンパルスは、電位Ｖｙ及びグランド電位により構成される。スキャンパルスの電位Ｖｙは、ダイオード６０１及びスイッチＴ１を介してＹ電極Ｙ１に供給される。Ｙ電極Ｙ１の電位をＶｙからグランド電位に下げる際、Ｙ電極Ｙ１の正電荷はスイッチＴ２及びＴ４を介してグランド電位に流れる。

サステインパルスは、電位Ｖｓ及びグランド電位により構成される。サステインパルスの電位Ｖｓは、スイッチＴ３及びダイオード６０２を介してＹ電極Ｙ１に供給される。Ｙ電極Ｙ１の電位をＶｓからグランド電位に下げる際、Ｙ電極Ｙ１の正電荷はスイッチＴ２及びＴ４を介してグランド電位に流れる。

図５の回路の場合、第１の電位ラインＶＤＨはサステインパルスの電位−Ｖｓを供給するためのラインであり、第２の電位ラインＶＧはサステインパルスの電位＋Ｖｓを供給するためのラインであり、２本の大電流ラインが存在するので構成が複雑になる。これに対し、図６の回路では、電位ラインＶＧはサステインパルスの電位＋Ｖｓ及び−Ｖｓを供給するための共通ラインであり、１本の大電流ラインが存在するだけであるので構成が簡単になる。

図７は、図６の原理回路を具体化したＹ駆動回路１８及びスキャンドライバＳＤの構成例を示す回路図である。電極Ｙ１には、図４に示す電圧を印加することができる。ｎチャネルトランジスタは、寄生ダイオードを有し、ソースが寄生ダイオードのアノードに接続され、ドレインが寄生ダイオードのカソードに接続される。

スキャンドライバＳＤ１は、スイッチＳＷ１，ＳＷ２及びダイオードＤ１，Ｄ２を有し、Ｙ電極Ｙ１に接続される。スイッチＳＷ１は、ｎチャネルトランジスタで構成され、Ｙ電極Ｙ１及び第１の電位ラインＶＤＨ間に接続される。スイッチＳＷ２は、ｎチャネルトランジスタで構成され、Ｙ電極Ｙ１及び第２の電位ラインＶＧ間に接続される。ダイオードＤ１は、アノードがＹ電極Ｙ１に接続され、カソードが第１の電位ラインＶＤＨに接続される。ダイオードＤ２は、アノードが第２の電位ラインＶＧに接続され、カソードがＹ電極Ｙ１に接続される。第１の電位ラインＶＤＨはスキャンドライバＳＤ１の電源端子に接続され、第２の電位ラインＶＧはスキャンドライバＳＤ１の基準端子に接続される。

ダイオードＤ３は、アノードが電位Ｖｓｃに接続され、カソードが第１の電位ラインＶＤＨに接続される。コンデンサＣ１は、電位ラインＶＤＨ及びＶＧ間に接続される。スイッチＳＷ１２は、ｎチャネルトランジスタで構成され、第２の電位ラインＶＧ及び電位−Ｖｙ間に接続される。スイッチＳＷ９及び抵抗Ｒ１の直列接続は、第２の電位ラインＶＧ及び電位ラインＶ１間に接続される。

スイッチＳＷ４は、ｎチャネルトランジスタで構成され、第２の電位ラインＶＧ及び電位ラインＶ１間に接続される。スイッチＳＷ７は、電位Ｖ２及びコンデンサＣ３の上端間に接続される。スイッチＳＷ１１は、グランド電位及びコンデンサＣ３の上端間に接続される。スイッチＳＷ８は、グランド電位及びコンデンサＣ３の下端間に接続される。コンデンサＣ４は、コンデンサＣ３の下端及び電位ラインＶ１間に接続される。ダイオードＤ５は、アノードが電位ラインＶ１に接続され、カソードが電位−Ｖｓに接続される。

スイッチＳＷ３は、ｎチャネルトランジスタで構成され、ダイオードＤ４のカソード及び第２の電位ラインＶＧ間に接続される。ダイオードＤ４のアノードは、電位Ｖｓに接続される。コンデンサＣ２の上端は、ダイオードＤ４のカソードに接続される。抵抗Ｒ２及びスイッチＳＷ５の直列接続は、電位Ｖ１及びコンデンサＣ２の下端間に接続される。スイッチＳＷ６は、グランド電位及びコンデンサＣ２の下端間に接続される。

図７において、スキャンドライバＳＤ１以外の回路は、図１のＹ駆動回路１８に対応する。スキャンドライバＳＤ１は、Ｙ電極Ｙ１のためのスキャンドライバである。スキャンドライバＳＤは、スキャンドライバＳＤ１の他に、スキャンドライバＳＤ２〜ＳＤｎを有する。スキャンドライバＳＤ２〜ＳＤｎは、スキャンドライバＳＤ１と同じ構成を有し、スキャンドライバＳＤ１に対して並列に接続され、それぞれＹ電極Ｙ２〜Ｙｎに接続される。Ｙ駆動回路１８は、Ｙ電極Ｙ１〜Ｙｎに対して共通で１個だけ設けられる。Ｙ電極Ｙ１〜Ｙｎには、スキャンドライバＳＤからスキャンパルスが供給される。

Ｙ電極Ｙ１には、図４に示す電圧が印加される。リセット期間Ｔｒでは、電位Ｖ１及び電位Ｖｓを用いて正のリセット電圧を生成し、電位Ｖ２及び電位−Ｖｓを用いて負のリセット電圧を生成する。アドレス期間Ｔａでは、電位Ｖｓｃ及び電位−Ｖｙを用いて電圧を生成する。サステイン期間Ｔｓでは、電位Ｖｓ及び電位−Ｖｓを用いてサステインパルスを生成する。

この場合、図５の回路と同様に、第１の電位ラインＶＤＨにエージングＹ電極Ｙａを接続しても、図４のエージングＹ電極Ｙａの電圧を得ることができない。図７の回路は、図８に示すエージングＹ電極Ｙａがないプラズマディスプレイ装置に適用することはできる。

図８は、エージングＹ電極Ｙａがないプラズマディスプレイ装置の構成例を示し、図１に対してエージング電極Ｘａ，Ｙａがない点が異なる。しかし、セル間を仕切るリブ２１がストライプ構造となっているようなプラズマディスプレイパネル１６においては、上記の説明のように、非表示領域２３に表示領域２２と同様なセルを構成して電極も配置する必要がある。その非表示領域２３のセルにおいても、図４のエージング電極Ｘａ，Ｙａの電圧を印加し、表示領域２２の最上表示ラインと最下表示ラインの放電の安定化を図る必要がある。

図７に示す回路を用いてエージングＹ電極Ｙａを駆動する場合、６４ビット出力のスキャンドライバＩＣを８個用いると、５１２出力を得ることができる。例えば表示領域２２のＹ電極Ｙ１〜Ｙｎが５１２本である場合には、スキャンドライバＩＣの５１２出力をすべてＹ電極Ｙ１〜Ｙｎに使用する。そのため、エージングＹ電極Ｙａを駆動するためのスキャンドライバＩＣの出力がなくなるので、さらに１個のスキャンドライバＩＣを追加するか、６５ビットのスキャンドライバＩＣを新たに開発する必要がある。以下、既存のスキャンドライバＩＣを使用し、かつその数を増加させることなく、エージングＹ電極Ｙａを駆動するための回路を説明する。

（第１の実施形態）
図１２は、本発明の第１の実施形態によるプラズマディスプレイ装置の構成例を示す図であり、図１に比べ、表示領域２２の最上表示ラインのＹ電極Ｙ１及び最下表示ラインのＹ電極ＹｎがＹ電極駆動回路１８に接続される点が異なる。その他の点は、図１と同じである。図２及び図３の説明は、上記と同じである。

図９は、図１２のＹ駆動回路１８及びスキャンドライバＳＤの構成例を示す回路図であり、図７と異なる点を以下に説明する。他の点は、図７と同じである。ダイオードＤ５は、アノードがＹ電極Ｙ１に接続され、カソードがエージングＹ電極Ｙａに接続される。ダイオードＤ６は、アノードがエージングＹ電極Ｙａに接続され、カソードが第１の電位ラインＶＤＨに接続される。スイッチＳＷ１０は、ｎチャネルトランジスタで構成され、エージングＹ電極Ｙａ及び第２の電位ラインＶＧ間に接続される。

信号生成回路Ｍ１は、制御信号Ｓ１を入力し、その基準電位を変換した制御信号Ｓ２を生成して出力する。制御信号Ｓ１は、グランドを基準とした５Ｖの信号である。制御信号Ｓ２は、第２の電位ラインＶＧの電位を基準とした５Ｖの信号である。スイッチＳＷ１０の制御端子（ゲート端子）には、制御信号Ｓ２が入力される。スキャンドライバＳＤ１にも、同じ制御信号Ｓ２が入力される。

図９において、スキャンドライバＳＤ１以外の回路は、図１２のＹ駆動回路１８に対応する。スキャンドライバＳＤ１は、Ｙ電極Ｙ１のためのスキャンドライバである。スキャンドライバＳＤは、スキャンドライバＳＤ１の他に、スキャンドライバＳＤ２〜ＳＤｎを有する。スキャンドライバＳＤ２〜ＳＤｎは、スキャンドライバＳＤ１と同じ構成を有し、スキャンドライバＳＤ１に対して並列に接続され、それぞれＹ電極Ｙ２〜Ｙｎに接続される。スキャンドライバＳＤ２〜ＳＤｎにも、制御信号Ｓ２が入力される。Ｙ駆動回路１８は、Ｙ電極Ｙ１〜Ｙｎ，Ｙａに対して共通で１個だけ設けられる。Ｙ電極Ｙ１〜Ｙｎには、スキャンドライバＳＤからスキャンパルスが供給される。エージングＹ電極Ｙａには、スキャンパルスが供給されない。

図１１は、図３のサブフレームＳＦの構成例を示す図である。アドレス電極Ａｊ、Ｘ電極Ｘｉ、Ｙ電極Ｙ１〜Ｙｎ、Ｙ電極Ｙａの電圧の説明は、図４と同じである。制御信号Ｓ２は、リセット期間Ｔｒ及びサステイン期間Ｔｓでハイレベル、アドレス期間Ｔａでローレベルになる。スイッチＳＷ１０は、制御信号Ｓ２により制御され、リセット期間Ｔｒ及びサステイン期間Ｔｓでオン、アドレス期間Ｔａでオフになる。

図１０は、図１２のスキャンドライバＳＤの構成例を示す図である。スキャンドライバＳＤは、シフトレジスタ１００１及びスキャンドライバＳＤ１〜ＳＤｎを有する。シフトレジスタ１００１は、データＤＴを入力すると、クロックＣＫに同期して、図１１のタイミングパルス信号Ｐ１〜Ｐｎを順次スキャンドライバＳＤ１〜ＳＤｎに出力する。タイミングパルス信号Ｐ１〜Ｐｎは、それぞれスキャンパルス４０２をＹ電極Ｙ１〜Ｙｎに印加するタイミングを示す信号である。スキャンドライバＳＤ１〜ＳＤｎは、それぞれＹ電極Ｙ１〜Ｙｎに接続される。

スキャンドライバＳＤ１は、制御信号Ｓ２及びタイミングパルス信号Ｐ１を基にスイッチＳＷ１及びＳＷ２を制御する。そのスイッチＳＷ２は、リセット期間Ｔｒ及びリセット期間Ｔｓでオンになり、アドレス期間Ｔａではタイミングパルス信号Ｐ１がハイレベルのときにオンになりローレベルのときにオフになる。

アドレス期間ＴａにおいてＹ電極Ｙ１に電位Ｖｓｃを供給するには、スイッチＳＷ１をオンにし、スイッチＳＷ２をオフにする。電位Ｖｓｃは、ダイオードＤ３及びスイッチＳＷ１を介してＹ電極Ｙ１に供給され、Ｙ電極Ｙ１に電位Ｖｓｃが印加される。Ｙ電極Ｙ１の電位Ｖｓｃは、ダイオードＤ５を介してエージングＹ電極Ｙａに供給され、エージングＹ電極Ｙａに電位Ｖｓｃが印加される。

アドレス期間ＴａにおいてＹ電極Ｙ１に電位−Ｖｙを供給するには、スイッチＳＷ１をオフにし、スイッチＳＷ２及びスイッチＳＷ１２をオンにする。電位−Ｖｙは、スイッチ２及びＳＷ１２を介してＹ電極Ｙ１に供給され、Ｙ電極Ｙ１に電位−Ｖｙが印加される。ダイオードＤ５には逆方向電圧が印加されるので、ダイオードＤ５は導通せず、エージングＹ電極Ｙａは電位Ｖｓｃを維持する。

スキャンドライバＳＤ２〜ＳＤｎは、スキャンドライバＳＤ１と同様に、それぞれ制御信号Ｓ２及びタイミングパルス信号Ｐ２〜Ｐｎを基に自己のスイッチＳＷ１及びＳＷ２を制御する。Ｙ電極Ｙ２〜Ｙｎの電位は、Ｙ電極Ｙ１の電位に対してスキャンパルス４０２のタイミングのみが異なる。エージングＹ電極Ｙａの電位は、Ｙ電極Ｙ１〜Ｙｎの電位に対してスキャンパルス４０２がない点のみが異なる。

リセット期間Ｔｒ及びサステイン期間Ｔｓでは、スイッチＳＷ２及びＳＷ１０は同じオン／オフ動作を行う。第２の電位ラインＶＧの電位は、スイッチＳＷ２を介してＹ電極Ｙ１に供給され、スイッチＳＷ１０を介してエージングＹ電極Ｙａに供給される。したがって、リセット期間Ｔｒ及びサステイン期間Ｔｓでは、Ｙ電極Ｙ１及びエージングＹ電極Ｙａの電位は同じである。

なお、ダイオードＤ５のアノードをＹ電極Ｙ１に接続する場合を例に説明したが、ダイオードＤ５のアノードは、Ｙ電極Ｙ１〜Ｙｎのうちのいずれに接続してもよい。ただし、配線を容易にするためには、図１２に示すように、表示領域２２の最上表示ラインのＹ電極Ｙ１とその上に隣接する非表示ラインのエージングＹ電極Ｙａとの間にダイオードＤ５を接続することが好ましい。同様に、表示領域２２の最下表示ラインのＹ電極Ｙｎとその下に隣接する非表示ラインのエージングＹ電極Ｙａとの間にダイオードＤ５に対応する別のダイオードを接続することが好ましい。

以上のように、スキャンドライバＳＤ１の出力電極Ｙ１にダイオードＤ５のアノードを接続し、ダイオードＤ５のカソードをエージングＹ電極Ｙａに接続する。さらに、エージングＹ電極Ｙａと第１の電位ラインＶＤＨ間にダイオードＤ６を接続する。また、エージングＹ電極Ｙａと第２の電位ラインＶＧ間にスイッチＳＷ１０を接続する。スイッチＳＷ２は、スイッチＳＷ１０の制御信号Ｓ２を基に動作する。

図１１においてアドレス期間Ｔａ以外では、スイッチＳＷ２及びＳＷ１０がオンとなっている。例えば、リセット期間Ｔｒ及びサステイン期間Ｔｓにおいて、Ｙ電極Ｙ１〜Ｙｎ，Ｙａの電圧を上昇させる場合は、第２の電位ラインＶＧからダイオードＤ２を経由しＹ電極Ｙ１〜Ｙｎに電圧が印加され、それと同じ電圧がダイオードＤ５を経由してエージングＹ電極Ｙａに印加される。また、Ｙ電極Ｙ１〜Ｙｎ，Ｙａの電圧を下げる場合には、Ｙ電極Ｙ１〜ＹｎはスイッチＳＷ２を経由し第２の電位ラインＶＧ側から電流を引き込む。エージングＹ電極Ｙａは、ダイオードＤ６及びスイッチＳＷ１０を経由して電流を引き込む。

一方、アドレス期間Ｔａでは、スイッチＳＷ１がオンし、Ｙ電極Ｙ１〜Ｙｎに非選択電位Ｖｓｃを供給する。エージングＹ電極Ｙａには、ダイオードＤ５を経由して同じ電圧が印加される。また、アドレス電極Ａｊのアドレスパルス４０１が立ち上がり、Ｙ電極Ｙ１に電位−Ｖｙが印加される場合は、ダイオードＤ６を経由しコンデンサＣ１に電流が流れ、エージングＹ電極Ｙａの電位をＶｓｃに維持することができる。スイッチＳＷ１０を追加しているが、スイッチＳＷ１０を動作させるための制御信号Ｓ２は、アドレス期間Ｔａ以外にスイッチＳＷ２をオンさせる制御信号Ｓ２と同じ信号を使用することにより、新たな制御信号を設ける必要はない。また、通常スキャンドライバＳＤの制御信号Ｓ２は５Ｖで動作するが、スイッチＳＷ１０においても５Ｖで動作するトランジスタ等を使用すれば、専用のゲートドライブＩＣやゲート駆動用電源を設けなくてもよい。さらに、スキャンドライバＳＤの基準端子である第２の電位ラインＶＧは、スイッチＳＷ３及びＳＷ４側の回路の出力電圧が重畳されており、グランド電位とは分離されているため、信号生成回路Ｍ１は制御信号Ｓ１及びＳ２をアイソレーションする必要があり、ホトカップラ等を用いるが、上記のように信号Ｓ２を共通化することにより、新たな回路を追加する必要はない。

（第２の実施形態）
図１３は、本発明の第２の実施形態によるＹ駆動回路１８及びスキャンドライバＳＤの構成例を示す回路図であり、図９と異なる点を以下に説明する。他の点は、図９と同じである。スキャンドライバＳＤ２は、図９のスキャンドライバＳＤ１と同じ構成を有し、スキャンドライバＳＤ１と並列に接続され、スイッチＳＷ１及びＳＷ２の相互接続点がＹ電極Ｙ２に接続される。さらに、ダイオードＤ７は、アノードがＹ電極Ｙ２に接続され、カソードがエージングＹ電極Ｙａに接続される。

図９に示した第１の実施形態の回路では、Ｙ電極Ｙ１にスキャンパルスを印加する際、スイッチＳＷ２がオンし、Ｙ電極Ｙ１にスキャンパルスが印加される。その場合、エージングＹ電極Ｙａの電位は、ダイオードＤ５の寄生容量により若干低下する。低下する電圧は、エージングＹ電極Ｙａのパネル１６部分の容量と、ダイオードＤ５の寄生容量との比で決まるため、電位の低下は殆ど発生しない。しかし、エージングＹ電極Ｙａのパネル容量が小さいため、電圧低下が大きくなる場合や、僅かな電圧低下が放電制御等に悪影響を与える場合には、電圧低下がない回路を実現する必要がある。図１３の回路は、ダイオードＤ７を追加することにより、２本のＹ電極Ｙ１及びＹ２の電圧を合成して、エージングＹ電極Ｙａの電圧を生成するため、上記のような電圧低下は発生しない。

なお、エージングＹ電極ＹａにはＹ電極Ｙ１及びＹ２をダイオードＤ５及びＤ７を介して接続する場合に限定されない。エージングＹ電極Ｙａには、Ｙ電極Ｙ１〜Ｙｎのうちのいずれか２本以上をダイオードを介して接続すればよい。

以上のように、第１及び第２の実施形態によれば、表示領域２２内のＹ電極Ｙ１を駆動するスキャンドライバＳＤ１の出力電極Ｙ１の電位と第１の電位ラインＶＨＤ又は第２の電位ラインＶＧの電位とをダイオードやスイッチ等の組み合わせで合成することにより、エージングＹ電極Ｙａの最適な電圧を生成することができる。

第１の表示ラインは、表示領域２２内でＹ電極Ｙ１を含む。第１の非表示ラインは、表示領域２２外でＹ電極Ｙａを含む。スキャンパルスは、第１の電位Ｖｓｃ及び第２の電位−Ｖｙで構成される。第１の電位ラインＶＤＨは、スキャンパルスの第１の電位Ｖｓｃを印加可能である。第２の電位ラインＶＧは、スキャンパルスの第２の電位−Ｖｙを印加可能である。スイッチＳＷ１は、第１の電位ラインＶＤＨ及びＹ電極Ｙ１間に接続される。スイッチＳＷ２は、第２の電位ラインＶＧ及びＹ電極Ｙ１間に接続される。ダイオードＤ５は、Ｙ電極Ｙ１及びＹａ間に接続される。ダイオードＤ６は、Ｙ電極Ｙａ及び第１の電位ラインＶＤＨ間に接続される。スイッチＳＷ１０は、Ｙ電極Ｙａ及び第２の電位ラインＶＧ間に接続される。なお、第１及び第２の実施形態のダイオードは、整流素子であればよい。

エージングＹ電極Ｙａにはスキャンパルスを供給しないので、スキャンドライバＳＤの出力数を減らすことができる。これにより、スキャンドライバの出力数を増やすために、スキャンドライバＩＣの数を増やしたり、ビット数の多い新たなスキャンドライバを開発する必要がなく、コストを低減することができる。

また、図５の回路の場合、サステインパルスの電位−Ｖｓを供給するための大電流ラインＶＤＨと、サステインパルスの電位＋Ｖｓを供給するための大電流ラインＶＧとの２本の大電流ラインが存在するので構成が複雑になる。これに対し、第１及び第２の実施形態の回路では、電位ラインＶＧがサステインパルスの電位＋Ｖｓ及び−Ｖｓを供給するための共通ラインであり、１本の大電流ラインが存在するだけであるので構成が簡単になる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の実施形態は、例えば以下のように種々の適用が可能である。

（付記１）
表示領域内で第１のスキャン電極を含む第１の表示ラインと、
前記表示領域外で第２のスキャン電極を含む第１の非表示ラインと、
第１及び第２の電位で構成されるスキャンパルスのうちの前記第１の電位を印加可能な第１の電位ラインと、
前記スキャンパルスの第２の電位を印加可能な第２の電位ラインと、
前記第１の電位ライン及び前記第１のスキャン電極間に接続される第１のスイッチと、
前記第２の電位ライン及び前記第１のスキャン電極間に接続される第２のスイッチと、
前記第１及び第２のスキャン電極間に接続される第１の整流素子と
を有するプラズマディスプレイ装置。
（付記２）
さらに、前記第２のスキャン電極及び前記第１の電位ライン間に接続される第２の整流素子を有する付記１記載のプラズマディスプレイ装置。
（付記３）
さらに、前記第２のスキャン電極及び前記第２の電位ライン間に接続される第３のスイッチを有する付記１記載のプラズマディスプレイ装置。
（付記４）
さらに、前記第２のスキャン電極及び前記第１の電位ライン間に接続される第２の整流素子と、
前記第２のスキャン電極及び前記第２の電位ライン間に接続される第３のスイッチと
を有する付記１記載のプラズマディスプレイ装置。
（付記５）
さらに、前記スキャンパルスが前記第１のスキャン電極に供給されるアドレス期間では前記第３のスイッチをオフさせるための制御信号を生成する信号生成回路と、
前記スキャンパルスを前記第１のスキャン電極に印加するタイミングを示すタイミングパルスを生成するシフトレジスタとを有し、
前記第１及び第２のスイッチは、前記制御信号及び前記タイミングパルスを基に制御される付記４記載のプラズマディスプレイ装置。
（付記６）
前記表示領域は複数の表示ラインで構成され、
前記第１の表示ラインは前記表示領域の最上表示ラインであり、
前記第１の非表示ラインは前記第１の表示ラインの上に隣接するラインである付記４記載のプラズマディスプレイ装置。
（付記７）
さらに、前記表示領域内で第３のスキャン電極を含む第２の表示ラインと、
前記表示領域外で第４のスキャン電極を含む第２の非表示ラインと、
前記第１の電位ライン及び前記第３のスキャン電極間に接続される第４のスイッチと、
前記第２の電位ライン及び前記第３のスキャン電極間に接続される第５のスイッチと、
前記第３及び第４のスキャン電極間に接続される第３の整流素子とを有し、
前記第２の表示ラインは前記表示領域の最下表示ラインであり、
前記第２の非表示ラインは前記第２の表示ラインの下に隣接するラインである付記６記載のプラズマディスプレイ装置。
（付記８）
さらに、前記第１の電位ライン及び前記第１の電位間に接続される第４の整流素子と、
前記第２の電位ライン及び前記第２の電位間に接続される第６のスイッチと
を有する付記７記載のプラズマディスプレイ装置。
（付記９）
さらに、第３及び第４の電位で構成されるサステインパルスのうちの前記第３の電位及び前記第２の電位ライン間に接続される第７のスイッチと、
前記サステインパルスの第４の電位及び前記第２の電位ライン間に接続される第８のスイッチと
を有する付記８記載のプラズマディスプレイ装置。
（付記１０）
さらに、前記表示領域内で第３のスキャン電極を含む第２の表示ラインと、
前記第１の電位ライン及び前記第３のスキャン電極間に接続される第３のスイッチと、
前記第２の電位ライン及び前記第３のスキャン電極間に接続される第４のスイッチと、
前記第２及び第３のスキャン電極間に接続される第２の整流素子と
を有する付記１記載のプラズマディスプレイ装置。
（付記１１）
さらに、前記第２のスキャン電極及び前記第１の電位ライン間に接続される第３の整流素子を有する付記１０記載のプラズマディスプレイ装置。
（付記１２）
さらに、前記第２のスキャン電極及び前記第２の電位ライン間に接続される第５のスイッチを有する付記１０記載のプラズマディスプレイ装置。
（付記１３）
さらに、前記第２のスキャン電極及び前記第１の電位ライン間に接続される第３の整流素子と、
前記第２のスキャン電極及び前記第２の電位ライン間に接続される第５のスイッチと
を有する付記１０記載のプラズマディスプレイ装置。
（付記１４）
さらに、前記スキャンパルスが前記第１及び第３のスキャン電極に供給されるアドレス期間では前記第５のスイッチをオフさせるための制御信号を生成する信号生成回路と、
前記スキャンパルスを前記第１及び第３のスキャン電極にそれぞれ印加するタイミングを示すタイミングパルスを生成するシフトレジスタとを有し、
前記第１〜第４のスイッチは、前記制御信号及び前記タイミングパルスを基に制御される付記１３記載のプラズマディスプレイ装置。
（付記１５）
前記表示領域は複数の表示ラインで構成され、
前記第１の表示ラインは前記表示領域の最上表示ラインであり、
前記第１の非表示ラインは前記第１の表示ラインの上に隣接するラインである付記１３記載のプラズマディスプレイ装置。
（付記１６）
さらに、前記表示領域内で第４のスキャン電極を含む第３の表示ラインと、
前記表示領域外で第５のスキャン電極を含む第２の非表示ラインと、
前記第１の電位ライン及び前記第４のスキャン電極間に接続される第６のスイッチと、
前記第２の電位ライン及び前記第４のスキャン電極間に接続される第７のスイッチと、
前記第４及び第５のスキャン電極間に接続される第４の整流素子とを有し、
前記第３の表示ラインは前記表示領域の最下表示ラインであり、
前記第２の非表示ラインは前記第３の表示ラインの下に隣接するラインである付記１５記載のプラズマディスプレイ装置。
（付記１７）
さらに、前記第１の電位ライン及び前記第１の電位間に接続される第５の整流素子と、
前記第２の電位ライン及び前記第２の電位間に接続される第８のスイッチと
を有する付記１６記載のプラズマディスプレイ装置。
（付記１８）
さらに、第３及び第４の電位で構成されるサステインパルスのうちの前記第３の電位及び前記第２の電位ライン間に接続される第９のスイッチと、
前記サステインパルスの第４の電位及び前記第２の電位ライン間に接続される第１０のスイッチと
を有する付記１７記載のプラズマディスプレイ装置。

プラズマディスプレイ装置の構成例を示す図である。 図２（Ａ）〜（Ｃ）はセルの断面構成例を示す図である。 画像のフレームの構成例を示す図である。 サブフレームの構成例を示す図である。 Ｙ駆動回路及びスキャンドライバの構成例を示す回路図である。 スキャンドライバ及びサステイン回路の原理を示す他の構成例の回路図である。 図６の原理回路を具体化したＹ駆動回路及びスキャンドライバの構成例を示す回路図である。 エージングＹ電極がないプラズマディスプレイ装置の構成例を示す図である。 本発明の第１の実施形態によるＹ駆動回路及びスキャンドライバの構成例を示す回路図である。 スキャンドライバの構成例を示す図である。 サブフレームの構成例を示す図である。 本発明の第１の実施形態によるプラズマディスプレイ装置の構成例を示す図である。 本発明の第２の実施形態によるＹ駆動回路及びスキャンドライバの構成例を示す回路図である。

符号の説明

１６ プラズマディスプレイパネル
１７ Ｘ駆動回路
１８ Ｙ駆動回路
１９ アドレス駆動回路
２１ リブ
２２ 表示領域
２３ 非表示領域
１２１１ 前面ガラス基板
１２１２ 誘電体層
１２１３ Ｍｇｏ保護膜
１２１４ 背面ガラス基板
１２１５ 誘電体層
１２１６ リブ
１２１７ 放電空間
１２２１ 光
ＳＤ スキャンドライバ

Claims (10)

1. 表示領域内で第１のスキャン電極を含む第１の表示ラインと、
   前記表示領域外で第２のスキャン電極を含む第１の非表示ラインと、
   第１及び第２の電位で構成されるスキャンパルスのうちの前記第１の電位を印加可能な第１の電位ラインと、
   前記スキャンパルスの第２の電位を印加可能な第２の電位ラインと、
   前記第１の電位ライン及び前記第１のスキャン電極間に接続される第１のスイッチと、
   前記第２の電位ライン及び前記第１のスキャン電極間に接続される第２のスイッチと、
   前記第１及び第２のスキャン電極間に接続される第１の整流素子と
   を有するプラズマディスプレイ装置。
2. さらに、前記第２のスキャン電極及び前記第１の電位ライン間に接続される第２の整流素子を有する請求項１記載のプラズマディスプレイ装置。
3. さらに、前記第２のスキャン電極及び前記第２の電位ライン間に接続される第３のスイッチを有する請求項１記載のプラズマディスプレイ装置。
4. さらに、前記第２のスキャン電極及び前記第１の電位ライン間に接続される第２の整流素子と、
   前記第２のスキャン電極及び前記第２の電位ライン間に接続される第３のスイッチと
   を有する請求項１記載のプラズマディスプレイ装置。
5. さらに、前記スキャンパルスが前記第１のスキャン電極に供給されるアドレス期間では前記第３のスイッチをオフさせるための制御信号を生成する信号生成回路と、
   前記スキャンパルスを前記第１のスキャン電極に印加するタイミングを示すタイミングパルスを生成するシフトレジスタとを有し、
   前記第１及び第２のスイッチは、前記制御信号及び前記タイミングパルスを基に制御される請求項４記載のプラズマディスプレイ装置。
6. 前記表示領域は複数の表示ラインで構成され、
   前記第１の表示ラインは前記表示領域の最上表示ラインであり、
   前記第１の非表示ラインは前記第１の表示ラインの上に隣接するラインである請求項４記載のプラズマディスプレイ装置。
7. さらに、前記表示領域内で第３のスキャン電極を含む第２の表示ラインと、
   前記表示領域外で第４のスキャン電極を含む第２の非表示ラインと、
   前記第１の電位ライン及び前記第３のスキャン電極間に接続される第４のスイッチと、
   前記第２の電位ライン及び前記第３のスキャン電極間に接続される第５のスイッチと、
   前記第３及び第４のスキャン電極間に接続される第３の整流素子とを有し、
   前記第２の表示ラインは前記表示領域の最下表示ラインであり、
   前記第２の非表示ラインは前記第２の表示ラインの下に隣接するラインである請求項６記載のプラズマディスプレイ装置。
8. さらに、前記第１の電位ライン及び前記第１の電位間に接続される第４の整流素子と、
   前記第２の電位ライン及び前記第２の電位間に接続される第６のスイッチと
   を有する請求項７記載のプラズマディスプレイ装置。
9. さらに、第３及び第４の電位で構成されるサステインパルスのうちの前記第３の電位及び前記第２の電位ライン間に接続される第７のスイッチと、
   前記サステインパルスの第４の電位及び前記第２の電位ライン間に接続される第８のスイッチと
   を有する請求項８記載のプラズマディスプレイ装置。
10. さらに、前記表示領域内で第３のスキャン電極を含む第２の表示ラインと、
    前記第１の電位ライン及び前記第３のスキャン電極間に接続される第３のスイッチと、
    前記第２の電位ライン及び前記第３のスキャン電極間に接続される第４のスイッチと、
    前記第２及び第３のスキャン電極間に接続される第２の整流素子と
    を有する請求項１記載のプラズマディスプレイ装置。

Images