JP2010019894A - プラズマディスプレイ装置 - Google Patents

Abstract

【課題】プラズマディスプレイ装置のブートストラップ回路で得られる電圧を安定させる。
【解決手段】走査電極駆動回路は、維持パルスが重畳される第１の節点Ｎ６１と第１の抵抗Ｒ６１を介して第１の節点Ｎ６１に接続された第２の節点Ｎ６２とに対して、一方の端子が第１のダイオードＤ６１を介して所定の電源Ｅ６１の出力側の端子に接続され他方の端子が第２の節Ｎ６２に接続されるとともに第２のダイオードＤ６２を介して所定の電源Ｅ６１の基準電位側の端子に接続された第１のコンデンサＣ６１を有するブートストラップ回路６１と、ブートストラップ回路６１の第１のコンデンサＣ６１から第２の抵抗Ｒ６２を介して充電され第１の節点Ｎ６１に重畳されたフローティング電源６２として動作する第２のコンデンサＣ６２とを備えた。
【選択図】図８

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置に関する。

プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。前面基板上には表示電極対を構成する走査電極と維持電極とが互いに平行に複数対形成され、背面基板上には複数の平行なデータ電極が形成されている。そして表示電極対とデータ電極とが立体交差するように前面基板と背面基板とが対向配置されて密封されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電を発生させ、蛍光体を励起発光させてカラー表示を行っている。

パネルを駆動する方法としては、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行うサブフィールド法が一般的である。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。書込み期間では、放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では走査電極と維持電極とに交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体を発光させることにより画像表示を行う。

そして、このようにパネルを駆動するために、プラズマディスプレイ装置の駆動回路から各電極のそれぞれに駆動電圧波形が印加される。駆動回路の中でも特に走査電極駆動回路は、初期化放電を発生させるための初期化波形電圧、書込み放電を発生させるための走査パルス、維持放電を発生させるための維持パルス等、さまざまな電圧波形を発生させる必要がある。そのため走査電極駆動回路には、多くのスイッチング素子やトランジスタが用いられている。

そしてこれらのスイッチング素子やトランジスタを制御するために、制御回路とそれを動作させるフローティング電源が必要となる。フローティング電源を作る代表的な方法として、ダイオードとコンデンサを用いて簡単で安価に構成できる、いわゆるブートストラップ回路が用いられることが多い。このようなプラズマディスプレイ装置の一例が特許文献１に記載されている。
特開２００７−２３３２２３号公報

しかしながら、維持パルスを表示電極対に印加すると瞬間的に数十アンペアを超える大きな電流が流れ、このとき発生するリンギング等の影響により、ブートストラップ回路で得られる電圧が変化するという課題があった。近年はパネルの大画面化が進み、電極容量の充放電および維持放電にともなう電流がさらに大きくなる傾向にある。それにともなって、ブートストラップ回路に許容値を超える過大な電圧が発生して制御回路が動作しなくなり、画像を表示できなくなるという可能性も出てきた。

また上述したリンギングは表示する画像に大きく依存し、それにともなってブートストラップ回路で得られる電圧も変動する。そのため、特定の画像を表示する際にスイッチング素子やトランジスタを正確に制御できなくなり、画像表示品質を低下させるという課題があった。

本発明は、上記の課題に鑑みなされたものであり、大画面パネルであっても、ブートストラップ回路で得られる電圧を安定させて、画像表示品質の優れたプラズマディスプレイ装置を提供することを目的とする。

上記目的を達成するために本発明は、走査電極を有する放電セルを複数備えたパネルと、走査電極に印加する維持パルスを発生させる走査電極駆動回路とを備えたプラズマディスプレイ装置であって、走査電極駆動回路は、維持パルスが重畳される第１の節点と第１の抵抗を介して第１の節点に接続された第２の節点とに対して、一方の端子が第１のダイオードを介して所定の電源の出力側の端子に接続され他方の端子が第２の節点に接続されるとともに第２のダイオードを介して所定の電源の基準電位側の端子に接続された第１のコンデンサを有するブートストラップ回路と、ブートストラップ回路の第１のコンデンサから第２の抵抗を介して充電され第１の節点に重畳されたフローティング電源として動作する第２のコンデンサとを備えたことを特徴とする。この構成により、大画面パネルであってもブートストラップ回路で得られる電圧を安定させて画像表示品質の優れたプラズマディスプレイ装置を提供することができる。

また本発明の前記走査電極駆動回路の第２のコンデンサは、走査電極駆動回路を構成するトランジスタの制御回路に電力を供給する構成であってもよい。

本発明によれば、大画面パネルであっても、ブートストラップ回路で得られる電圧を安定させて、画像表示品質の優れたプラズマディスプレイ装置を提供することが可能となる。

以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。

（実施の形態１）
図１は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネル１０の構造を示す分解斜視図である。ガラス製の前面基板１１上には、走査電極１２と維持電極１３とが複数形成されている。そして１対の走査電極１２と維持電極１３とが表示電極対１４を形成している。そして表示電極対１４を覆うように誘電体層１５が形成され、その誘電体層１５上に保護層１６が形成されている。背面基板２１上にはデータ電極２２が複数形成され、データ電極２２を覆うように誘電体層２３が形成され、さらにその上に井桁状の隔壁２４が形成されている。そして、隔壁２４の側面および誘電体層２３上には赤色、緑色および青色の各色に発光する蛍光体層２５が設けられている。

これら前面基板１１と背面基板２１とは、微小な放電空間を挟んで表示電極対１４とデータ電極２２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばキセノンを含む放電ガスが封入されている。放電空間は隔壁２４によって複数の区画に仕切られており、表示電極対１４とデータ電極２２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。

なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。

図２は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極１２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極１３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極２２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。なお、図１、図２に示したように、走査電極ＳＣｉと維持電極ＳＵｉとは互いに平行に対をなして形成されているため、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に大きな電極間容量Ｃｐが存在する。

次に、本実施の形態におけるプラズマディスプレイ装置の構成およびその動作について説明する。

図３は、本発明の実施の形態におけるプラズマディスプレイ装置３０の回路ブロック図である。プラズマディスプレイ装置３０は、パネル１０、画像信号処理回路３１、データ電極駆動回路３２、走査電極駆動回路３３、維持電極駆動回路３４、タイミング発生回路３５、各回路ブロックに必要な電源を供給する電源回路３６を備えている。

画像信号処理回路３１は、画像信号をパネル１０で表示できる画素数および階調数の画像信号に変換し、さらにサブフィールドのそれぞれにおける発光・非発光をデジタル信号のそれぞれのビットの「１」、「０」に対応させた画像データに変換する。データ電極駆動回路３２は、画像データを各データ電極Ｄ１〜Ｄｍに対応する書込みパルスに変換し、各データ電極Ｄ１〜Ｄｍに印加する。

タイミング発生回路３５は水平同期信号、垂直同期信号をもとにして、各回路ブロックの動作を制御する各種のタイミング信号（後述する各トランジスタの制御信号を含む）を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路３３、維持電極駆動回路３４は、それぞれのタイミング信号に基づき駆動電圧波形を発生し、走査電極ＳＣ１〜ＳＣｎ、維持電極ＳＵ１〜ＳＵｎのそれぞれに印加する。

電源回路３６は、各回路ブロックに供給するさまざまな電源を備えている。特に走査電極駆動回路３３に供給する電源として、後述する所定の電源Ｅ６１を備えている。

図４は、本発明の実施の形態におけるプラズマディスプレイ装置３０の走査電極駆動回路３３の詳細を示す回路図である。走査電極駆動回路３３は、走査パルスを発生するための走査パルス発生回路４０と、走査電極ＳＣ１〜ＳＣｎに印加する維持パルスを発生するとともに図４に示す走査パルス発生回路４０の節点Ｎ０の電圧にその維持パルスを重畳する維持パルス発生回路４２と、維持パルスの低電圧側の電圧以上の駆動電圧波形を発生する波形発生回路４４と、維持パルスの高電圧側の電圧以下の駆動電圧波形を発生する波形発生回路４６とを備えている。なお、本実施の形態においては、維持電源の高電圧側の電圧は維持パルス電圧Ｖｓｕｓであり、維持電源の低電圧側の電圧はＧＮＤ、すなわち０（Ｖ）である。

走査パルス発生回路４０は、節点Ｎ０の電圧に重畳された電圧Ｖｓｃの電源Ｅ４１と、走査電極ＳＣ１〜ＳＣｎのそれぞれに走査パルス電圧を出力するスイッチ部ＯＵＴ１〜ＯＵＴｎとを備えている。電源Ｅ４１はＤＣ−ＤＣコンバータを用いて構成してもよいがブートストラップ回路を用いて構成してもよい。スイッチ部ＯＵＴ１〜ＯＵＴｎのそれぞれは、節点Ｎ０の電圧を出力するためのトランジスタＱＬ１〜ＱＬｎと、節点Ｎ０の電圧に電圧Ｖｓｃを重畳した電圧を出力するためのトランジスタＱＨ１〜ＱＨｎとを有している。

維持パルス発生回路４２は、クランプ部５０と電力回収部５５とを備えている。クランプ部５０は、維持パルスを発生させるための維持電源の高電圧側の電圧Ｖｓｕｓに走査電極ＳＣ１〜ＳＣｎを接続して、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｓｕｓを印加する第１のクランプスイッチとしてのトランジスタＱ５１と、トランジスタＱ５１にバックツーバックで直列に接続された分離スイッチとしてのトランジスタＱ５２と、維持電源の低電圧側の電圧に走査電極ＳＣ１〜ＳＣｎを接続して、走査電極ＳＣ１〜ＳＣｎに０（Ｖ）を印加する第２のクランプスイッチとしてのトランジスタＱ５４と、トランジスタＱ５４にバックツーバックで直列に接続された分離スイッチとしてのトランジスタＱ５３とを備えている。すなわち、トランジスタＱ５１とトランジスタＱ５２とを直列にかつ制御する電流の方向が互いに逆になるように、電圧Ｖｓｕｓの維持電源と節点Ｎ０との間に接続している。またトランジスタＱ５４とトランジスタＱ５３とを直列にかつ制御する電流の方向が互いに逆になるように、ＧＮＤと節点Ｎ０との間に接続している。

クランプスイッチおよび分離スイッチとしては、それぞれ絶縁ゲートバイポーラトランジスタまたは電界効果トランジスタを用いることができる。本実施の形態においてはトランジスタＱ５１〜Ｑ５４として絶縁ゲートバイポーラトランジスタを用いており、トランジスタＱ５１のエミッタとトランジスタＱ５２のエミッタとを接続し、トランジスタＱ５３のコレクタとトランジスタＱ５４のコレクタとを接続している。以下、トランジスタＱ５１のエミッタとトランジスタＱ５２のエミッタとを接続した節点を「節点Ｎ１」と称し、トランジスタＱ５３のコレクタとトランジスタＱ５４のコレクタとを接続した節点を「節点Ｎ２」と称する。

またトランジスタＱ５１、トランジスタＱ５２、トランジスタＱ５３、トランジスタＱ５４のそれぞれに対して、エミッタからコレクタに向かう電流をバイパスさせるためのダイオードＤ５１、ダイオードＤ５２、ダイオードＤ５３、ダイオードＤ５４を並列に接続している。したがって、トランジスタＱ５１をオンにすることによりトランジスタＱ５１およびダイオードＤ５２を介して電圧Ｖｓｕｓの維持電源から節点Ｎ０に向かって電流を流すことができ、トランジスタＱ５２をオンにすることによりトランジスタＱ５２およびダイオードＤ５１を介して節点Ｎ０から維持電源に向かって電流を流すことができる。また、トランジスタＱ５４をオンにすることによりダイオードＤ５３およびトランジスタＱ５４を介して節点Ｎ０からＧＮＤに向かって電流を流すことができ、トランジスタＱ５３をオンにすることによりダイオードＤ５４およびトランジスタＱ５３を介してＧＮＤから節点Ｎ０に向かって電流を流すことができる。

なお、スイッチとして電界効果トランジスタを用いる場合には、電界効果トランジスタのボディーダイオードが逆方向の電流をバイパスさせるため、対応するダイオードを省略してもよい。

電力回収部５５は、電力を回収するための回収コンデンサＣ５６と、走査電極ＳＣ１〜ＳＣｎの電圧を上昇させるために回収コンデンサＣ５６から走査電極ＳＣ１〜ＳＣｎへ電流を流す電流経路を形成する第１の回収スイッチと、走査電極ＳＣ１〜ＳＣｎの電圧を低下させるために走査電極ＳＣ１〜ＳＣｎから回収コンデンサＣ５６へ電流を流す電流経路を形成する第２の回収スイッチとを有している。回収コンデンサＣ５６から走査電極ＳＣ１〜ＳＣｎへ電流を流す電流経路は、第１の回収スイッチとしてのトランジスタＱ５７と、ダイオードＤ５７と、インダクタＬ５７とを直列に接続して構成されている。また走査電極ＳＣ１〜ＳＣｎから回収コンデンサＣ５６へ電流を流す電流経路は、第２の回収スイッチとしてのトランジスタＱ５８と、ダイオードＤ５８と、インダクタＬ５８とを直列に接続して構成されている。そして電極間容量ＣｐとインダクタＬ５７またはインダクタＬ５８とをＬＣ共振させて維持パルスの立上りまたは立下りを行う。なお、回収コンデンサＣ５６は電極間容量Ｃｐに比べて十分に大きい容量を持ち、電力回収部５５の電源として働くように、電圧Ｖｓｕｓの半分の約Ｖｓｕｓ／２に充電されている。

波形発生回路４４は、電界効果トランジスタＱ４４とコンデンサＣ４４と抵抗Ｒ４４とツェナーダイオードＤ４４を有し電圧Ｖｓｅｔの電源に接続されたミラー積分回路で構成され、節点Ｎ２の電圧を緩やかに上昇させる上り傾斜波形電圧を発生する。そしてトランジスタＱ４４のドレインは電圧Ｖｓｅｔの電源に接続され、トランジスタＱ４４のソースはトランジスタＱ５３とトランジスタＱ５４との接続点、すなわち節点Ｎ２に接続されている。なお図４には、後の説明のために、トランジスタＱ４４を制御する制御回路６０もあわせて示している。

波形発生回路４６は、電界効果トランジスタＱ４６とコンデンサＣ４６と抵抗Ｒ４６とから構成され電圧Ｖａｄの電源に接続されたミラー積分回路を有し、節点Ｎ１の電圧を緩やかに下降させる下り傾斜波形電圧を発生させる。そしてトランジスタＱ４６のソースは電圧Ｖａｄの電源に接続され、トランジスタＱ４６のドレインはトランジスタＱ５１とトランジスタＱ５２との接続点、すなわち節点Ｎ１に接続されている。また波形発生回路４６は、電圧Ｖａｄの電源に接続されたトランジスタＱ４８およびダイオードＤ４８を有し、節点Ｎ１の電圧を負の電圧Ｖａｄにクランプする。そしてトランジスタＱ４８のエミッタは電圧Ｖａｄの電源に接続され、トランジスタＱ４８のコレクタはトランジスタＱ５１とトランジスタＱ５２との節点Ｎ１に接続されている。

このように、波形発生回路４６の出力を節点Ｎ１に接続し、波形発生回路４４の出力を節点Ｎ２に接続した構成とすることで、節点Ｎ０の電圧を上り傾斜波形電圧、下り傾斜波形電圧、電圧Ｖｓｕｓ、負の電圧Ｖａｄ、０（Ｖ）等の電圧に設定することができる。

次に、走査電極駆動回路３３の動作をパネル１０の駆動方法とともに説明する。パネル１０はサブフィールド法、すなわち１フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。

初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。書込み期間では、書込み電圧として走査電極ＳＣ１〜ＳＣｎに走査パルスを印加するとともにデータ電極Ｄ１〜Ｄｍに選択的に書込みパルスを印加して、発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、輝度重みに応じた数の維持パルスを走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎに交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。

図５は、本発明の実施の形態におけるプラズマディスプレイ装置３０のパネル１０の各電極に印加する駆動電圧波形図であり、２つのサブフィールドの駆動電圧波形を示している。また図６は、本発明の実施の形態におけるプラズマディスプレイ装置３０の走査電極駆動回路３３の節点Ｎ０、節点Ｎ１、節点Ｎ２の電圧波形を示す図である。以下に、１つのサブフィールドの動作の詳細について説明する。

初期化期間の前半部では、データ電極Ｄ１〜Ｄｍ、維持電極ＳＵ１〜ＳＵｎにそれぞれ０（Ｖ）を印加するとともに、走査電極ＳＣ１〜ＳＣｎには緩やかに上昇する上り傾斜波形電圧を印加する。

走査電極ＳＣ１〜ＳＣｎに上り傾斜波形電圧を印加するには、トランジスタＱ５３、トランジスタＱ５４をオンにして節点Ｎ０の電圧ＶＮ０を０（Ｖ）とし、スイッチ部ＯＵＴ１〜ＯＵＴｎのトランジスタＱＨ１〜ＱＨｎをオンにして走査電極ＳＣ１〜ＳＣｎに電圧Ｖｓｃを印加する。次にトランジスタＱ５４をオフにするとともにトランジスタＱ４４に電流を流してミラー積分回路を動作させる。すると節点Ｎ２の電圧ＶＮ２はツェナーダイオードＤ４４のツェナー電圧Ｖｚ分の電圧上昇の後、電圧Ｖｓｅｔに向かって緩やかに上昇する。分離スイッチであるトランジスタＱ５３がオンであるため、節点Ｎ０の電圧ＶＮ０も節点Ｎ２の電圧ＶＮ２と同様に電圧Ｖｓｅｔに向かって緩やかに上昇する。こうしてスイッチ部ＯＵＴ１〜ＯＵＴｎのそれぞれが節点Ｎ０の電圧ＶＮ０に電圧Ｖｓｃを重畳した電圧を出力するので、走査電極ＳＣ１〜ＳＣｎに電圧（Ｖｓｃ＋Ｖｓｅｔ）に向かって緩やかに上昇する傾斜波形電圧が印加される。

この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こり、それぞれの電極上に壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。

初期化期間の後半部では、維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１を印加するとともに、走査電極ＳＣ１〜ＳＣｎには緩やかに下降する下り傾斜波形電圧を印加する。

走査電極ＳＣ１〜ＳＣｎに下り傾斜波形電圧を印加するには、まずトランジスタＱ４４をオフにする。そしてトランジスタＱ５１、トランジスタＱ５２をオンにして節点Ｎ０の電圧ＶＮ０を電圧Ｖｓｕｓに変更する。その後、スイッチ部ＯＵＴ１〜ＯＵＴｎのトランジスタＱＨ１〜ＱＨｎをオフ、トランジスタＱＬ１〜ＱＬｎをオンにして走査電極ＳＣ１〜ＳＣｎに電圧Ｖｓｕｓを印加する。そしてその後、トランジスタＱ５１、トランジスタＱ５３をオフにするとともにトランジスタＱ４６に電流を流してミラー積分回路を動作させる。すると節点Ｎ１の電圧ＶＮ１は電圧Ｖａｄに向かって緩やかに下降する。分離スイッチであるトランジスタＱ５２がオンであるため、節点Ｎ０の電圧ＶＮ０も節点Ｎ１の電圧ＶＮ１と同様に電圧Ｖａｄに向かって緩やかに下降する。こうして電圧Ｖａｄに向かって緩やかに下降する傾斜波形電圧を走査電極ＳＣ１〜ＳＣｎに印加する。

すると、この傾斜波形電圧が下降する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間で再び微弱な初期化放電が起こり、各電極上の壁電圧は書込み動作に適した値に調整される。なお、本実施の形態においては、壁電圧を微調整するために、走査電極ＳＣ１〜ＳＣｎに印加する電圧が電圧Ｖａｄに達する直前に電圧の降下を停止している。

このようにして初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。なお、図５の第２サブフィールドの初期化期間に示したように、初期化期間の前半部を省略してもよい。この場合には、直前のサブフィールドの維持期間に維持放電を行った放電セルで選択的に初期化放電が発生する。

続く書込み期間では、まず維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ２を印加し、走査電極ＳＣ１〜ＳＣｎに電圧（Ｖａｄ＋Ｖｓｃ）を印加する。走査電極ＳＣ１〜ＳＣｎに電圧（Ｖａｄ＋Ｖｓｃ）を印加するには、まずトランジスタＱ４８をオンにして節点Ｎ１の電圧ＶＮ１を負の電圧Ｖａｄとする。分離スイッチであるトランジスタＱ５２がオンであるため、節点Ｎ０の電圧ＶＮ０も電圧ＶＮ１と同様に負の電圧Ｖａｄとなる。そしてスイッチ部ＯＵＴ１〜ＯＵＴｎのトランジスタＱＨ１〜ＱＨｎをオン、トランジスタＱＬ１〜ＱＬｎをオフにして走査電極ＳＣ１〜ＳＣｎに電圧（Ｖａｄ＋Ｖｓｃ）を印加する。

その後、走査電極ＳＣ１に負の走査パルス電圧Ｖａｄを印加するとともに、データ電極Ｄ１〜Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加する。走査電極ＳＣ１に走査パルス電圧Ｖａｄを印加するには、トランジスタＱＨ１をオフにしトランジスタＱＬ１をオンにする。

すると１行目の放電セルのうち書込みパルスを印加した放電セルでは書込み放電が起こり、各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｄを印加しなかった放電セルでは書込み放電は発生しない。このようにして選択的に書込み動作を行う。

次に、トランジスタＱＨ１をオン、トランジスタＱＬ１をオフに戻し、トランジスタＱＨ２をオフにしトランジスタＱＬ２をオンにして２行目の走査電極ＳＣ２に走査パルス電圧Ｖａｄを印加する。そしてデータ電極Ｄ１〜Ｄｍのうち２行目に発光させるべき放電セルのデータ電極Ｄｋに書込みパルス電圧Ｖｄを印加する。すると２行目の放電セルで選択的に書込み放電が起こる。以上の書込み動作をｎ行目の放電セルに至るまで行う。

その後、トランジスタＱ４８をオフにする。そしてトランジスタＱ５３、トランジスタＱ５４をオンにして節点Ｎ２の電圧ＶＮ２、節点Ｎ０の電圧ＶＮ０を０（Ｖ）にする。さらにスイッチ部ＯＵＴ１〜ＯＵＴｎのトランジスタＱＨ１〜ＱＨｎをオフ、トランジスタＱＬ１〜ＱＬｎをオンにして走査電極ＳＣ１〜ＳＣｎに０（Ｖ）を印加する。

続く維持期間では、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに交互に維持パルスを印加する。図７は、本発明の実施の形態におけるプラズマディスプレイ装置３０の維持パルス発生回路４２の各制御信号と維持パルスを示す図であり、特に維持パルスの詳細と各トランジスタの制御信号のタイミングとを示している。

走査電極ＳＣ１〜ＳＣｎに維持パルスを印加するには、まず図７に示した時刻ｔ１においてトランジスタＱ５７をオンにする。すると、回収コンデンサＣ５６からトランジスタＱ５７、ダイオードＤ５７、インダクタＬ５７およびトランジスタＱＬ１〜ＱＬｎを介して電流が流れ始め、走査電極ＳＣ１〜ＳＣｎの電圧が上がり始める。インダクタＬ５７と電極間容量Ｃｐとは共振回路を形成しているので、共振周期の１／２の時間経過後には走査電極ＳＣ１〜ＳＣｎの電圧は電圧Ｖｓｕｓ付近まで上昇する。

そして時刻ｔ２において、トランジスタＱ５１をオンにする。すると節点Ｎ１の電圧ＶＮ１、節点Ｎ０の電圧ＶＮ０が電圧Ｖｓｕｓとなり、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｓｕｓが印加される。このとき走査電極ＳＣ１〜ＳＣｎの電圧が急激に上昇して大きな電流が流れるため、走査電極駆動回路３３および配線の浮遊インダクタンスの影響によりリンギングが発生する。

このようにして走査電極ＳＣ１〜ＳＣｎの電圧は強制的に電圧Ｖｓｕｓまで上昇し、書込み放電を起こした放電セルで維持放電が発生する。その後、トランジスタＱ５７、トランジスタＱ５１をオフにする。

次に時刻ｔ３において、トランジスタＱ５８をオンにする。すると、走査電極ＳＣ１〜ＳＣｎからトランジスタＱＬ１〜ＱＬｎ、インダクタＬ５８、ダイオードＤ５８、トランジスタＱ５８を介して回収コンデンサＣ５６に電流が流れ始め、走査電極ＳＣ１〜ＳＣｎの電圧が下がり始める。インダクタＬ５８と電極間容量Ｃｐとは共振回路を形成しているので、共振周期の１／２の時間経過後には走査電極ＳＣ１〜ＳＣｎの電圧は０（Ｖ）付近まで低下する。

次に時刻ｔ４において、トランジスタＱ５４をオンにする。すると節点Ｎ２の電圧ＶＮ２、節点Ｎ０の電圧ＶＮ０が０（Ｖ）となり、走査電極ＳＣ１〜ＳＣｎに０（Ｖ）が印加される。このときも走査電極ＳＣ１〜ＳＣｎの電圧が急激に降下して大きな電流が流れるため、走査電極駆動回路３３および配線の浮遊インダクタンスの影響によりリンギングが発生する。

以上のようにして、走査電極ＳＣ１〜ＳＣｎに維持パルスを印加する。また詳細は省略するが、同様にして維持電極にも維持パルスを印加する。

以下同様にして、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに交互に輝度重みに応じた数の維持パルスを印加し、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。なお本実施の形態においては、維持期間の間はトランジスタＱ５２、トランジスタＱ５３をオンとしている。

上述したように、本実施の形態における走査電極駆動回路３３では、回収コンデンサＣ５６と走査電極ＳＣｉとの間に介在するスイッチング素子は２つのトランジスタと１つのダイオードだけであり、電圧Ｖｓｕｓの電源と走査電極ＳＣｉとの間、およびＧＮＤと走査電極ＳＣｉとの間に介在するスイッチング素子は２つのトランジスタと１つのダイオード、または３つのトランジスタだけである。さらに電圧Ｖｓｅｔ、電圧Ｖａｄの各電源と走査電極ＳＣｉとの間に介在するスイッチング素子も２つのトランジスタと１つのダイオード、または３つのトランジスタだけである。このように本実施の形態においては、各電流経路に介在するスイッチング素子の数を３個以下とすることで、走査電極駆動回路３３の出力インピーダンスを抑制している。

なお本実施の形態において用いる電源の各電圧値は、例えば、電圧Ｖｓｅｔ＝３３０（Ｖ）、電圧Ｖｓｕｓ＝１９０（Ｖ）、電圧Ｖｓｃ＝１４０（Ｖ）、電圧Ｖａｄ＝−１００（Ｖ）、電圧Ｖｅ１＝１６０（Ｖ）、電圧Ｖｅ２＝１７０（Ｖ）である。しかしこれらの電圧値は、パネルの放電特性、プラズマディスプレイ装置の仕様等により最適な値に設定することが望ましい。

次に、スイッチング素子やトランジスタを制御する制御回路について説明する。図８は、本発明の実施の形態におけるプラズマディスプレイ装置３０の走査電極駆動回路３３の波形発生回路４４の詳細を示す回路図であり、特にトランジスタＱ４４を制御する制御回路６０の詳細を示している。

制御回路６０は、ブートストラップ回路６１とフローティング電源６２とレベルシフト回路６３とを有する。なお以下の説明のために、波形発生回路４４の出力端子であるトランジスタＱ４４のソースを「第１の節点Ｎ６１」と称する。第１の節点Ｎ６１は、上述したように維持期間において維持パルスが重畳される節点Ｎ２に接続されている。そのため第１の節点Ｎ６１の電圧ＶＮ６１は節点Ｎ２の電圧ＶＮ２に等しい。

ブートストラップ回路６１は、第１のダイオードＤ６１と第１のコンデンサＣ６１と第１の抵抗Ｒ６１と第２のダイオードＤ６２とを有する。第１の抵抗Ｒ６１の一方の端子は第１の節点Ｎ６１に接続されている。第１の抵抗Ｒ６１の他方の端子を、以下「第２の節点Ｎ６２」と称する。第１のダイオードＤ６１のアノードは電圧が１５（Ｖ）である所定の電源Ｅ６１の出力側の端子に接続され、第１のダイオードＤ６１のカソードは第１のコンデンサＣ６１の一方の端子に接続されている。第１のコンデンサＣ６１の他方の端子は第２の節点Ｎ６２に接続されている。また第２のダイオードＤ６２のカソードは第２の節点Ｎ６２に接続され、アノードは所定の電源Ｅ６１の基準電位側の端子、すなわちＧＮＤに接続されている。

フローティング電源６２は、第２のコンデンサＣ６２と第２の抵抗Ｒ６２とを有する。第２のコンデンサＣ６２の一方の端子は第２の抵抗Ｒ６２を介して第１のコンデンサＣ６１に接続され、第２のコンデンサＣ６２の他方の端子は第１の節点Ｎ６１に接続されている。この構成により、第２のコンデンサＣ６２は第２の抵抗Ｒ６２を介して第１のコンデンサＣ６１から充電され、第１の節点Ｎ６１に重畳されたフローティング電源６２として動作する。

レベルシフト回路６３は、タイミング発生回路３５で発生したトランジスタＱ４４の制御信号Ｓｉｇ４４を、第１の節点Ｎ６１の電位を基準とする制御信号にレベルシフトする。そしてレベルシフト回路６３は、フローティング電源６２の第２のコンデンサＣ６２から電力が供給される。

次に、制御回路６０の動作について説明する。図９は、本発明の実施の形態におけるプラズマディスプレイ装置３０の制御回路６０の第１の節点Ｎ６１の電圧ＶＮ６１と第２の節点Ｎ６２の電圧ＶＮ６２を示す図であり、図７の破線で囲んだ維持パルスのリンギング部分の拡大図である。維持期間における第１の節点Ｎ６１の電圧ＶＮ６１は節点Ｎ０の電圧ＶＮ０と等しい。そのため、図９（ａ）に示したように第１の節点Ｎ６１においても維持パルスにリンギングが重畳されて、第１の節点Ｎ６１の電圧ＶＮ６１が負の電圧Ｖｒまで低下する。電圧Ｖｒの大きさは維持パルスの形状や表示する画像にも依存するが、本実施の形態においては−１０（Ｖ）〜−２０（Ｖ）程度である。

第２の節点Ｎ６２の電圧ＶＮ６２は、第１の節点Ｎ６１の電圧ＶＮ６１が正の電圧である間は電圧ＶＮ６１に略等しい。しかし第１の節点Ｎ６１の電圧ＶＮ６１が負の電圧まで低下すると第２のダイオードＤ６２が導通するので、第２の節点Ｎ６２の電圧ＶＮ６２は−０．７（Ｖ）以下には低下しない。そして第１のダイオードＤ６１が導通して第１のコンデンサＣ６１に電圧（１５−０．７）＝１４．３（Ｖ）が印加される。そのため、第１のコンデンサＣ６１の端子間に印加される電圧の最大値は（１４．３−（−０．７））＝１５（Ｖ）となる。このようにして第１のコンデンサＣ６１は電圧１５（Ｖ）に充電される。なお上述の計算では第１のダイオードＤ６１および第２のダイオードＤ６２の順方向の降下電圧を０．７（Ｖ）とした。このように、本実施の形態においては、ブートストラップ回路６１の第１のコンデンサＣ６１は電圧１５（Ｖ）に充電され、それを超えて充電されることはない。

フローティング電源６２の第２のコンデンサＣ６２の一方の端子は第１の節点Ｎ６１に接続されており、この端子電圧は負の電圧Ｖｒまで低下する。しかし第２のコンデンサＣ６２は第２の抵抗Ｒ６２を介して充電されるため、維持パルスのリンギングの急峻な電圧変化に追従することはない。そして第２のコンデンサＣ６２は第２の抵抗Ｒ６２を介して第１のコンデンサＣ６１から充電されるので、第２のコンデンサＣ６２も電圧１５（Ｖ）に充電される。そのためレベルシフト回路６３に過大な電圧が印加されるおそれがない。

このように本実施の形態においては、維持パルス電圧が重畳される第１の節点Ｎ６１と、第１の抵抗Ｒ６１を介して第１の節点Ｎ６１に接続された第２の節点Ｎ６２とに対して、走査電極駆動回路３３の制御回路６０は、一方の端子が第１のダイオードＤ６１を介して所定の電源Ｅ６１の出力側の端子に接続され、他方の端子が第２の節点Ｎ６２に接続されるとともに第２のダイオードＤ６２を介して所定の電源Ｅ６１の基準電位側の端子に接続された第１のコンデンサＣ６１を有するブートストラップ回路６１と、ブートストラップ回路６１の第１のコンデンサＣ６１から第２の抵抗Ｒ６２を介して充電され、第１の節点Ｎ６１に重畳されたフローティング電源６２として動作する第２のコンデンサＣ６２とを備えている。そして第２のコンデンサＣ６２は、走査電極駆動回路３３を構成するトランジスタＱ４４の制御回路６０のレベルシフト回路６３に電力を供給する。

このように構成されたブートストラップ回路６１およびフローティング電源６２を用いることにより、維持パルスに重畳されたリンギングの影響を受けることなく、電圧の安定したフローティング電源６２を構成することができ、制御回路６０を安定して動作させることができる。

仮に、フローティング電源として１つのダイオードと１つのコンデンサとで構成された従来のブートストラップ回路を用いたと仮定すると、ブートストラップコンデンサの端子間に印加される電圧の最大値は１５（Ｖ）＋Ｖｒとなる。そのため、維持期間においてブートストラップコンデンサは電圧１５（Ｖ）＋Ｖｒに充電され、その電圧値は２５（Ｖ）〜３５（Ｖ）に達するおそれがある。そして許容値を超える過大な電圧が制御回路に印加されると動作が不安定となり、画像を表示できなくなるという可能性があった。

しかしながら本実施の形態によれば、レベルシフト回路６３に規格内の電圧１５（Ｖ）を安定して印加することができるので、制御回路６０を安定して動作させることができる。

なお、本実施の形態においては、第１の抵抗Ｒ６１は６．８Ω、第２の抵抗Ｒ６２は７５Ω、第１のコンデンサＣ６１は４．７μＦ、第２のコンデンサＣ６２は４．７μＦである。しかしこれらの値は、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。

また、本実施の形態においては、トランジスタＱ４４を制御する制御回路６０を例に説明したが、本発明はこれに限定されるものではなく、他のスイッチング素子やトランジスタを制御する制御回路についても同様に適用することができる。

なお、本実施の形態において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。

本発明によれば、大画面パネルであっても、ブートストラップ回路で得られる電圧を安定させることができ、画像表示品質の優れたプラズマディスプレイ装置として有用である。

本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネルの構造を示す分解斜視図 同プラズマディスプレイ装置に用いるパネルの電極配列図 同プラズマディスプレイ装置の回路ブロック図 同プラズマディスプレイ装置の走査電極駆動回路の詳細を示す回路図 同プラズマディスプレイ装置のパネルの各電極に印加する駆動電圧波形図 同プラズマディスプレイ装置の走査電極駆動回路の各節点の電圧波形を示す図 同プラズマディスプレイ装置の維持パルス発生回路の制御信号と維持パルスを示す図 同プラズマディスプレイ装置の走査電極駆動回路の波形発生回路の詳細を示す回路図 同プラズマディスプレイ装置の制御回路の各節点の電圧を示す図

符号の説明

１０ パネル
１２ 走査電極
１３ 維持電極
３０ プラズマディスプレイ装置
３１ 画像信号処理回路
３２ データ電極駆動回路
３３ 走査電極駆動回路
３４ 維持電極駆動回路
３５ タイミング発生回路
３６ 電源回路
４０ 走査パルス発生回路
４２ 維持パルス発生回路
４４，４６ 波形発生回路
５０ クランプ部
５５ 電力回収部
６０ 制御回路
６１ ブートストラップ回路
６２ フローティング電源
６３ レベルシフト回路
Ｃ６１ 第１のコンデンサ
Ｃ６２ 第２のコンデンサ
Ｄ６１ 第１のダイオード
Ｄ６２ 第２のダイオード
Ｅ６１ 所定の電源
Ｎ６１ 第１の節点
Ｎ６２ 第２の節点
Ｒ６１ 第１の抵抗
Ｒ６２ 第２の抵抗
Ｓｉｇ４４ 制御信号
Ｑ４４ トランジスタ

Claims (2)

1. 走査電極を有する放電セルを複数備えたプラズマディスプレイパネルと、前記走査電極に印加する維持パルスを発生させる走査電極駆動回路とを備えたプラズマディスプレイ装置であって、
   前記走査電極駆動回路は、
   前記維持パルスが重畳される第１の節点と、第１の抵抗を介して前記第１の節点に接続された第２の節点とに対して、
   一方の端子が第１のダイオードを介して所定の電源の出力側の端子に接続され、他方の端子が前記第２の節点に接続されるとともに第２のダイオードを介して前記所定の電源の基準電位側の端子に接続された第１のコンデンサを有するブートストラップ回路と、
   前記ブートストラップ回路の前記第１のコンデンサから第２の抵抗を介して充電され、前記第１の節点に重畳されたフローティング電源として動作する第２のコンデンサとを備えたことを特徴とするプラズマディスプレイ装置。
2. 前記第２のコンデンサは、前記走査電極駆動回路を構成するトランジスタの制御回路に電力を供給することを特徴とする請求項１に記載のプラズマディスプレイ装置。

Images