DE4231573A1

DE4231573A1 - Digital electronic circuit for multiple-addition and -subtraction - has arithmetic unit with control circuit and register based unit for control of decimal point, and supplies additional pulse when key is pressed

Info

Publication number: DE4231573A1
Application number: DE19924231573
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1992-09-21
Filing date: 1992-09-21
Publication date: 1994-03-24

Abstract

A digital electronic circuit is provided for the addition and subtraction of binary code numbers that are generated from decimal inputs. The arithmetic processing circuit is based upon adder logic together with a control circuit that has pulse generation and provides for multiple addition and subtraction operations. Shift register stage provide a storage facility for the values. A series of front panel keys allow various selections to be made. Control of the decimal point of the numbers is provided by a circuit stage having decimal point shift registers (50a,50c) coupled to a pair of logic gating stages (81,82). ADVANTAGE - Improved decimal point control.

Description

Gegenstand der Erfindung ist die Ausbildung der Rechen schaltung nach P 42 30 855.0 als Rechenschaltung mit echter Komma-Verarbeitung. Hierfür ist zusätzlich eine Schaltung 43 und eine andere Anzeigeschaltung 45 erforder lich und sind außerdem an Stelle der Speicherreihen 12 und 14 zwei Schieberegister (vierfache Schieberegister) erfor derlich und eine Erweiterung der Schaltungen 15b und 3a.The invention relates to the design of the computing circuit according to P 42 30 855.0 as a computing circuit with real comma processing. For this purpose, a circuit 43 and another display circuit 45 is additionally required and, in addition to the memory rows 12 and 14, two shift registers (fourfold shift registers) are required and an expansion of the circuits 15 b and 3 a.

In Fig. 1a bis 1d ist die Haupt-Schaltung 10 dargestellt. In Fig. 2a und 2b ist das Steuerwerk 15 dargestellt. In Fig. 3a und 3b ist die Ziffern-Eingabeschaltung 20 und die Programmierschaltung 35 dargestellt. In Fig. 4a und 4b ist die Impuls-Schaltung 32 dargestellt. In Fig. 5 ist die Impuls-Schaltung 24 dargestellt. In Fig. 6 ist der Rückwärts-Impuls-Zähler 37 dargestellt, welcher Haupt-Be standteil der Programmierschaltung 35 ist. In Fig. 7 ist die Tetraden-Schaltung 6 dargestellt. In Fig. 8 ist die Schaltung 43 dargestellt. In Fig. 9 ist die Teil-Schaltung 21 der Tetraden-Schaltung 6 dargestellt. In Fig. 10 ist die Teil-Schaltung 22 der Tetraden-Schaltung 6 dargestellt. In Fig. 11 ist die Neuner-Komplementschaltung 23 der Tetraden- Schaltung 6 dargestellt. In Fig. 12 ist die Anzeigeschalt ung 45 dargestellt. Die Impuls-Wechselschaltung 36 ist in P 42 18 089.9 dargestellt.The main circuit 10 is shown in FIGS. 1a to 1d. The control unit 15 is shown in FIGS. 2a and 2b. In Fig. 3a and 3b is the numeric input circuit 20 and the programming circuit 35 shown. In Fig. 4a and 4b, the pulse circuit 32 is shown. In FIG. 5, the pulse circuit 24 is shown. In Fig. 6, the reverse pulse counter 37 is shown, which is the main component of the programming circuit 35 is. In Fig. 7, the tetrads circuit 6 is shown. The circuit 43 is shown in FIG . In Fig. 9, the sub-circuit 21 of the tetrads circuit 6 shown. In Fig. 10, the sub-circuit is the tetrad circuit 6 shown 22nd FIG. 11 shows the nine's complement circuit 23 of the tetrad circuit 6 . In Fig. 12, the display switching is shown ung 45th The pulse changeover circuit 36 is shown in P 42 18 089.9.

Diese elektronische Rechenschaltung für Addition und Subtrak tion und Mehrfach-Addition und Mehrfach-Subtraktion besteht aus der Haupt-Schaltung 10 und dem Steuerwerk 15 und der Ziffern-Eingabeschaltung 20 und der Programmierschaltung 35 und der Schaltung 43 und der Anzeigeschaltung 45. This electronic arithmetic circuit for addition and subtraction and multiple addition and multiple subtraction consists of the main circuit 10 and the control unit 15 and the digit input circuit 20 and the programming circuit 35 and the circuit 43 and the display circuit 45 .

Die Haupt-Schaltung 10 (Fig. 1a bis 1d) besteht aus der Tetraden-Schaltung 6, welche von Addition auf Subtraktion und von Subtraktion auf Addition umschaltbar ist und dem Zwei-Richtungs-Schieberegister 25 und den Schieberegistern 12 und 14, welche auch je 4-fach sind, wie das Schiebere gister 25 und dem zugehörigen Tor-Schaltungs-System 100, welches aus 8 vier-fachen Tor-Schaltungen 24 und 8 vier-fa chen Tor-Schaltungen 29 und 8 vier-fachen Tor-Schaltungen 33 und 4 Oder-Schaltungen 26 mit je 8 Eingängen und 4 Oder- Schaltungen 31 mit je 8 Eingängen und den zugehörigen Leit ungen besteht. An weiteren Teilen besteht diese Haupt-Schalt ung 10 aus dem Übertrag-Speicher 8.The main circuit 10 ( Fig. 1a to 1d) consists of the tetrad circuit 6 , which can be switched from addition to subtraction and from subtraction to addition, and the two-direction shift register 25 and the shift registers 12 and 14 , which also each 4-fold, such as the shift register 25 and the associated gate circuit system 100 , which consists of 8 four-fold gate circuits 24 and 8 four-fold gate circuits 29 and 8 four-fold gate circuits 33 and There are 4 OR circuits 26 with 8 inputs each and 4 OR circuits 31 with 8 inputs each and the associated lines. In other parts, this main circuit 10 consists of the carry memory 8 .

Das Steuerwerk 15 (Fig. 2a und 2b) besteht aus den Teil- Schaltungen 15a und 15b und somit aus der Impuls-Schalt ung 24 und der Impuls-Schaltung 32 und der Impuls-Wechsel- Schaltung 36 und 8 einfachen Flip-Flops 1 bis 7 und 31 und 6 Tipp-Schaltern 18 und den Und-Schaltungen 9 bis 15 und 33 und 34 mit je 2 Eingängen und den Oder-Schaltungen 19 bis 25 mit je 2 Eingängen und den Oder-Schaltungen 26 und 27 mit je 3 Eingängen und den Negier-Schaltungen 28 und 29 und der Tor-Schaltung 38 und den zugehörigen Leitungen.The control unit 15 ( Fig. 2a and 2b) consists of the sub-circuits 15 a and 15 b and thus from the pulse circuit 24 and the pulse circuit 32 and the pulse switching circuit 36 and 8 simple flip-flops 1 to 7 and 31 and 6 toggle switches 18 and the AND circuits 9 to 15 and 33 and 34 with 2 inputs each and the OR circuits 19 to 25 with 2 inputs each and the OR circuits 26 and 27 with 3 each Inputs and the Negier circuits 28 and 29 and the gate circuit 38 and the associated lines.

Die Ziffern-Eingabeschaltung 20 (Fig. 3a) besteht aus 11 Tipp-Schaltern 22 und der Oder-Schaltung 1 mit 9 Eingängen und der Oder-Schaltung 2 mit 2 Eingängen und der Oder-Schalt ung 3 mit 5 Eingängen und 2 Oder-Schaltungen 4 mit je 4 Ein gängen und der Oder-Schaltung 5 mit 8 Eingängen und 2 Oder- Schaltungen 12 und der Oder-Schaltung 13 und der Oder-Schalt ung 19 mit je 2 Eingängen und 3 Und-Schaltungen 14 mit je 2 Eingängen und der Negier-Schaltung 15 und den Flip-Flops 16, 17 und den zugehörigen Leitungen.The digit input circuit 20 ( Fig. 3a) consists of 11 tap switches 22 and the OR circuit 1 with 9 inputs and the OR circuit 2 with 2 inputs and the OR circuit 3 with 5 inputs and 2 OR circuits 4 with 4 inputs and the OR circuit 5 with 8 inputs and 2 OR circuits 12 and the OR circuit 13 and the OR circuit 19 with 2 inputs and 3 AND circuits 14 with 2 inputs and the Negier circuit 15 and the flip-flops 16 , 17 and the associated lines.

Die Programmierschaltung 35 (Fig. 3b) besteht aus dem Rückwärts-Impuls-Zähler 37 und der Tor-Schaltung 8 und der Negier-Schaltung 9 und der Oder-Schaltung 11 mit 2 Eingängen und dem Tipp-Schalter 29 und den zugehörigen Leitungen. Der Tipp-Schalter 29 ist mit der Aufschrift "10" versehen, weil mittels Antippen dieser Taste "10" die Zahl 10 programmiert wird.The programming circuit 35 ( Fig. 3b) consists of the reverse pulse counter 37 and the gate circuit 8 and the negation circuit 9 and the OR circuit 11 with 2 inputs and the tip switch 29 and the associated lines. The tip switch 29 is labeled "10" because by pressing this key "10" the number 10 is programmed.

Die Impuls-Schaltung 32 (Fig. 4a und 4b) besteht aus 14 oder 16 einfachen Flip-Flops 1 bis 16 und 16 Und-Schaltun gen 21 mit je 2 Eingängen und 12 Und-Schaltungen 22 mit je 2 Eingängen und der Oder-Schaltung 27 mit 2 Eingängen und 2 Verstärker-Schaltungen 24 und 25 und 4 Dioden 26 und den zu gehörigen Leitungen. Die Impuls-Ausgänge haben die Bezeich nungen 1 bis 8 und na bis nd.The pulse circuit 32 ( Fig. 4a and 4b) consists of 14 or 16 simple flip-flops 1 to 16 and 16 AND circuits 21 with 2 inputs each and 12 AND circuits 22 with 2 inputs each and the OR circuit 27 with 2 inputs and 2 amplifier circuits 24 and 25 and 4 diodes 26 and the associated lines. The pulse outputs have the designations 1 to 8 and na to nd.

Die Impuls-Schaltung 24 (Fig. 5) besteht aus den einfachen Flip-Flops 1 bis 6 und 4 Und-Schaltungen 11 mit je 2 Eingän gen und 4 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 3 Eingängen und dem weiteren einfachen Flip-Flop 14 und 2 Und-Schaltungen 15 und 2 Und-Schaltungen 16 mit je 2 Eingängen und 2 Negier-Schaltungen 17 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeich nung e. Die Impuls-Ausgänge haben die Bezeichnungen a bis c. Der Rückstell-Eingang hat die Bezeichnung r. Der End-Aus gang hat die Bezeichnung f.The pulse circuit 24 ( FIG. 5) consists of the simple flip-flops 1 to 6 and 4 AND circuits 11 with 2 inputs each and 4 AND circuits 12 with 2 inputs each and the OR circuit 13 with 3 inputs and the further simple flip-flop 14 and 2 AND circuits 15 and 2 AND circuits 16 , each with 2 inputs and 2 negation circuits 17 and the associated lines. The pulse input has the designation e. The pulse outputs have the designations a to c. The reset input has the designation r. The end output has the designation f.

Der Rückwärts-Zähler 37 (Fig. 6) der Programmierschaltung 35 besteht aus 10 einfachen Flip-Flops 1 bis 10 und 9 Und- Schaltungen 11 mit je 2 Eingängen und 4 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 5 Eingängen und dem weiteren einfachen Flip-Flop 14 und 2 Und-Schalt ungen 15 und 2 Und-Schaltungen 16 mit je 2 Eingängen und 2 Negier-Schaltungen 17 und den zugehörigen Leitungen.The down counter 37 ( FIG. 6) of the programming circuit 35 consists of 10 simple flip-flops 1 to 10 and 9 AND circuits 11 with 2 inputs each and 4 AND circuits 12 with 2 inputs each and the OR circuit 13 with 5 inputs and the further simple flip-flop 14 and 2 AND circuits 15 and 2 AND circuits 16 each with 2 inputs and 2 negation circuits 17 and the associated lines.

Die Tetraden-Schaltung 6 (Fig. 7) besteht aus der Neuner- Komplementschaltung 23 , welche mit einer Geradeaus-Schalt ung kombiniert ist und den Teil-Schaltungen 21 und 22 und 2 Und-Schaltungen 1 mit je 2 Eingängen und 2 Negier- Schaltungen 2 und 2 Oder-Schaltungen 3 und 2 Und-Schaltun gen 4 mit je 2 Eingängen und der Oder-Schaltung 5 und 5 Und-Schaltungen 6 mit je 2 Eingängen und 5 Oder-Schaltungen 7 mit je 2 Eingängen und der Und-Schaltung 8 und der Oder- Schaltung 9 und den Und-Schaltungen 10 und 12 mit je 2 Ein gängen und den Negier-Schaltungen 11 und 13 und der Und- Schaltung 14 und der Oder-Schaltung 15 mit 2 Eingängen und den Oder-Schaltungen 16 und 17 mit je 3 Eingängen und den zugehörigen Leitungen. Der Übertrag-Eingang hat die Bezeich nung x. Der Übertrag-Ausgang hat die Bezeichnung y. Diese Tetraden-Schaltung 6 ist von Addition auf Subtraktion um schaltbar und von Subtraktion auf Addition umschaltbar und dann auf Addition vor-angesteuert, wenn ihr Eingang c1 mit H-Potential angesteuert wird. Die Eingänge A sind bei Addi tion die Eingänge für die Ziffern des ersten Summanden und bei Subtraktion die Eingänge für die Ziffern des Minuenden. Die Eingänge B sind bei Addition die Eingänge für die Zif fern des zweiten Summanden und bei Subtraktion die Eingänge für die Ziffern des Subtrahenden. Die Ausgänge C sind bei Addition und Subtraktion die Ausgänge für die jeweilige Zif fer der Ergebniszahl bzw. Zwischen-Ergebniszahl.The tetrad circuit 6 ( Fig. 7) consists of the nine's complement circuit 23 , which is combined with a straight-ahead circuit and the sub-circuits 21 and 22 and 2 AND circuits 1 each with 2 inputs and 2 negating circuits 2 and 2 OR circuits 3 and 2 AND circuits 4 with 2 inputs each and the OR circuit 5 and 5 AND circuits 6 with 2 inputs each and 5 OR circuits 7 with 2 inputs each and the AND circuit 8 and the OR circuit 9 and the AND circuits 10 and 12 each with 2 inputs and the negation circuits 11 and 13 and the AND circuit 14 and the OR circuit 15 with 2 inputs and the OR circuits 16 and 17 with 3 inputs each and the associated lines. The carry input has the designation x. The carry output is called y. This tetrad circuit 6 is switchable from addition to subtraction and switchable from subtraction to addition and then pre-activated for addition if its input c1 is activated with H potential. Inputs A are the inputs for the digits of the first addend and the subtraction are the inputs for the digits of the minute end. Inputs B are the inputs for the digits of the second addend when added and the inputs for the digits of the subtrahend when subtracted. With addition and subtraction, the outputs C are the outputs for the respective digit of the result number or intermediate result number.

Die Schaltung 43 (Fig. 8) liefert bei ungleicher Komma- Stellenanzahl die Zusatz-Takte für das Schieberegister 12 und das Komma-Schieberegister 50c oder für das Schiebere gister 14 und das Komma-Schieberegister 50a und besteht aus dem einfachen Flip-Flop 1 und 7 Und-Schaltungen 2 mit je 2 Eingängen und 8 Und-Schaltungen 3 mit je 2 Eingängen und der Oder-Schaltung 4 mit 7 Eingängen und der Oder- Schaltung 3 mit 8 Eingängen und den Und-Schaltungen 6 bis 9 mit je 2 Eingängen und der Negier-Schaltung 10 und den zu gehörigen Leitungen. Der Zusatz-Takt-Eingang hat die Be zeichnung k 4. Der Nach-Takt-Ausgang für das Schieberegis ter 14 und für das Komma-Schieberegister 50a hat die Be zeichnung C 7. Der Nach-Takt-Ausgang für das Schieberegister 12 und das Komma-Schieberegister 50c hat die Bezeichnung B7. Das Komma-Schieberegister 50c ist somit dem Schiebere gister 12 zugeordnet und das Komma-Schieberegister 50a dem Schieberegister 14 zugeordnet, weil die Komma-Stellen der ersten Zahl in beide Komma-Schieberegister eingetippt wer den und dann das Komma-Schieberegister 50a rückgestellt wird. The circuit 43 ( Fig. 8) provides an unequal number of decimal places, the additional clocks for the shift register 12 and the comma shift register 50 c or for the shift register 14 and the comma shift register 50 a and consists of the simple flip-flop 1 and 7 AND circuits 2 with 2 inputs each and 8 AND circuits 3 with 2 inputs each and the OR circuit 4 with 7 inputs and the OR circuit 3 with 8 inputs and the AND circuits 6 to 9 with 2 each Inputs and the Negier circuit 10 and the associated lines. The additional clock input has the designation k 4. The post-clock output for the shift register 14 and for the comma shift register 50 a has the designation C 7. The post-clock output for the shift register 12 and the comma shift register 50 c has the designation B7. The comma shift register 50 c is thus assigned to the shift register 12 and the comma shift register 50 a is assigned to the shift register 14 because the decimal places of the first number are typed in both comma shift registers and then the comma shift register 50 a is reset becomes.

Die Anzeigeschaltung 45 (Fig. 12) ist um 2 Teil-Schaltungen verkürzt dargestellt und besteht aus einer Anfangs-Teil- Schaltung 1 und 6 vollen Teil-Schaltungen 2 bis 7 und einer Schluß-Teil-Schaltung 8. Die Teil-Schaltung 3 besteht aus der Oder-Schaltung 1 mit 4 Eingängen und der Negier-Schaltung 2 und der Oder-Schaltung 3 mit 2 Eingängen und 2 Dioden 4 und der Und-Schaltung 5 mit 3 Eingängen und der Dekodier- Schaltung 6. Die Eingänge q1 sind an die Ausgänge Q1 des Schieberegisters 25 angeschlossen (über Verbindungs-Leitun gen mit 2 Abzweigungen). Diese Abzweigungen steuern die Parallel-Eingänge der Schieberegister 12 und 14 an. In die sen Leitungen ist je eine 32-fache Tor-Schaltung angeordnet. Mittels des Steuer-Ausgangs FL wird die automatische Rechts- Taktung der Ergebniszahl ausgeschaltet. Das Schieberegister 25 wird somit vom Ausgang 6 rechts-verschiebend Takt-ange steuert.The display circuit 45 ( FIG. 12) is shown shortened by two sub-circuits and consists of an initial sub-circuit 1 and 6 full sub-circuits 2 to 7 and a final sub-circuit 8 . The subcircuit 3 consists of the OR circuit 1 with 4 inputs and the negation circuit 2 and the OR circuit 3 with 2 inputs and 2 diodes 4 and the AND circuit 5 with 3 inputs and the decoding circuit 6 . The inputs q1 are connected to the outputs Q1 of the shift register 25 (via connecting lines with 2 branches). These branches drive the parallel inputs of shift registers 12 and 14 . A 32-fold gate circuit is arranged in each of these lines. The automatic clocking of the result number is switched off by means of the control output FL. The shift register 25 is thus controlled by the output 6 clock-shifting clock.

Die Impuls-Wechselschaltung 36 ist in P 42 26 060.4 darge stellt und beschrieben.The pulse changeover circuit 36 is shown and described in P 42 26 060.4.

Die Schaltung 21 der Tetraden-Schaltung 6 (Fig. 9) besteht aus 4 Und-Schaltungen 1 mit je 2 Eingängen und 3 Oder- Schaltungen 2 mit je 2 Eingängen und 2 Negier-Schaltungen 3 und 2 Und-Schaltungen 4 mit je 2 Eingängen und 2 Negier- Schaltungen 5 und der Oder-Schaltung 6 mit 2 Eingängen und den zugehörigen Leitungen. Die Eingänge haben die Bezeich nungen a bis c. Der Ausgang hat die Bezeichnung d und der Übertrag-Ausgang die Bezeichnung e.The circuit 21 of the tetrad circuit 6 ( FIG. 9) consists of 4 AND circuits 1 with 2 inputs each and 3 OR circuits 2 with 2 inputs each and 2 negation circuits 3 and 2 AND circuits 4 with 2 inputs each and 2 negation circuits 5 and the OR circuit 6 with 2 inputs and the associated lines. The inputs have the designations a to c. The output has the designation d and the carry output has the designation e.

Die Schaltung 22 der Tetraden-Schaltung 6 (Fig. 10) be steht aus denselben Teilen, wie die Schaltung 21. Bei die ser Schaltung 22 ist die Teil-Schaltung 72 links angeordnet.The circuit 22 of the tetrad circuit 6 ( FIG. 10) consists of the same parts as the circuit 21st In this circuit 22 , the sub-circuit 72 is arranged on the left.

Die Neuner-Komplementschaltung 23 der Tetraden-Schaltung 6 (Fig. 11) besteht aus 4 Negier-Schaltungen 1 und 8 Und- Schaltungen 2 mit je 2 Eingängen und 4 Oder-Schaltungen 3 mit je 2 Eingängen und der weiteren Negier-Schaltung 4 und den zugehörigen Leitungen. The nine's complement circuit 23 of the tetrad circuit 6 ( FIG. 11) consists of 4 negation circuits 1 and 8 AND circuits 2 with 2 inputs each and 4 OR circuits 3 with 2 inputs each and the further negation circuit 4 and the associated lines.

Die Eingänge werden wie folgt angesteuert: Der Ausgang C1 steuert den Eingang c1 an. Der Ausgang C2 steuert den Eingang c2 an. Vom Ausgang 1 wird das Schieberegister 25 links-verschiebend Takt-angesteuert. Vom Ausgang 2 wird das Komma-Schieberegister 50a links-verschiebend Takt-ange steuert. Vom Ausgang 3 wird das Komma-Schieberegister 50c links-verschiebend Takt-angesteuert. Vom Ausgang 4 wird das Schieberegister 14 links-verschiebend Takt-angesteuert. Vom Ausgang 5 wird das Schieberegister 12 links-verschiebend Takt-angesteuert. Der Ausgang A 4 steuert den Eingang a 4 an. Der Ausgang U 3 steuert den Eingang u 3 an. Der Ausgang D 5 steuert den Eingang d 5 an. Vom Ausgang D 1 wird das Schieberegister 12 mit einem H-Impuls rückstell-angesteu ert. Vom Ausgang D 2 wird das Schieberegister 14 mit einem H-Impuls rückstell-angesteuert. Vom Ausgang D 3 wird das Schieberegister 25 mit einem H-Impuls rückstell-angesteuert. Der Ausgang B1 steuert die Tor-Schaltung zwischen dem Schieberegister 25 und der Speicherreihe 14 mit einem H-Im puls an, womit die im Schieberegister 25 gespeicherte Zahl in das Schieberegister 14 parallel eingeblendet wird. Der Ausgang B2 steuert die Tor-Schaltung zwischen dem Schiebe register 25 und dem Schieberegister 12 an, womit die im Schieberegister 25 gespeicherte Zahl in das Schieberegister 12 parallel eingeblendet wird. Die Rückstell-Eingänge r wer den von Abzweigungen des Ausgangs R 1 rückstell-angesteuert. Vom Ausgang R 2 wird das Schieberegister 25 rückstell-ange steuert. Die Eingänge t 1 und t 2 werden mit der Takt-Fre quenz angesteuert. Die Ausgänge S steuern die Eingänge s an. Die Ausgänge Y steuern die Eingänge y an. Die Ausgänge N K steuern die Eingänge n k an. Der Ausgang X 1 steuert den Eingang x 1 an. Der Ausgang X 2 steuert den Eingang x 2 an. Mit dem Antippen der Taste A ist die Eingabe des zweiten Summanden vor-angesteuert und wird während der Antipp-Kon taktzeit die Schaltung 24 Takt-durchgesteuert und damit der erste Summand in das Schieberegister 12 eingeblendet. Mit dem Antippen der Taste S ist die Eingabe des Subtrahenden vor-angesteuert und wird während der Antipp-Kontaktzeit die Schaltung 24 Takt-durchgesteuert und damit der Subtrahend in das Schieberegister 12 eingeblendet. Mit dem Antippen der Taste M wird die Eingabe der Vielfach-Zahl (Multiplika torziffer) vor-angesteuert. Mit dem Antippen der Taste G wird der Additions-Ablauf oder Subtraktions-Ablauf ausge löst. Der Ausgang B9 steuert den Eingang b9 an. Der Ausgang C7 steuert den Eingang c7 an. Der Ausgang B7 steuert den Eingang b7 an. Mit dem Antippen der Taste Z wird die Spezial-Subtraktion vor-angesteuert, bei der die vorherige Ergebniszahl in das Schieberegister 14 eingeblen det wird und der Zahl-Betrag (in der Regel Überschuß-Betrag) in das Schieberegister 12 eingeblendet wird. Die hierbei erforderliche Subtraktion ist damit vor-angesteuert, daß hierbei keine Addition vor-angesteuert ist.The inputs are controlled as follows: Output C1 controls input c1. Output C2 controls input c2. From the output 1 , the shift register 25 is clock-driven, shifting to the left. From the output 2 , the comma shift register 50 a is left-shifting clock-controlled. From the output 3 , the comma shift register 50 c is clock-shifted to the left. From the output 4 , the shift register 14 is clock-shifted to the left. From the output 5 , the shift register 12 is clock-driven, shifting to the left. Output A 4 controls input a 4. Output U 3 controls input u 3. Output D 5 controls input d 5. From the output D 1, the shift register 12 is reset-controlled with an H-pulse. From the output D 2, the shift register 14 is reset-controlled with an H-pulse. From the output D 3, the shift register 25 is reset-controlled with an H pulse. The output B1 controls the gate circuit between the shift register 25 and the memory array 14 with an H pulse, with the number stored in the shift register 25 being faded into the shift register 14 in parallel. The output B2 controls the gate circuit between the shift register 25 and the shift register 12 , whereby the number stored in the shift register 25 is faded into the shift register 12 in parallel. The reset inputs r are reset-controlled by the branches of the output R 1. The shift register 25 is reset-controlled from the output R 2. The inputs t 1 and t 2 are driven with the clock frequency. The outputs S control the inputs s. Outputs Y control inputs y. The outputs NK control the inputs nk. Output X 1 controls input x 1. The output X 2 controls the input x 2. By pressing the button A, the input of the second addend is pre-activated and the circuit 24 is clocked through during the tap contact time and thus the first addend is faded into the shift register 12 . When the S key is tapped, the input of the subtrahend is pre-activated and the circuit 24 is clocked through during the tapping contact time, and the subtrahend is thus faded into the shift register 12 . By pressing the M key, the input of the multiple number (multiplier number) is precontrolled. Tapping the G button triggers the addition or subtraction process. Output B9 controls input b9. Output C7 controls input c7. The output B7 controls the input b7. By tapping the Z key, the special subtraction is activated, in which the previous result number is inserted into the shift register 14 and the amount (usually excess amount) is inserted into the shift register 12 . The subtraction required here is pre-activated so that no addition is pre-activated.

Falls zwei Komma-freie Zahlen zusammen-addiert werden, ergibt sich die Wirkungsweise wie folgt: Zunächst muß diese Rechen schaltung durch Antippen der Taste R rückgestellt werden, sofern sie nicht schon rückgestellt ist. In dieser Grund- Stellung wird als erstes der erste Summand über die Tastatur 22 in das Schieberegister 25 eingetippt. Dann wird die Taste A (Addition) angetippt und damit vom Ausgang C 1 die Tetra denschaltung 6 der Haupt-Schaltung 10 auf Addition vor-ange steuert und während der Antipp-Kontaktzeit die Schaltung 24 Takt-durchgesteuert und damit diese erste Zahl (erster Sum mand) in das Schieberegister 12 parallel eingeblendet (mit tels H-Impuls vom Ausgang B2). Dann wird über die Tastatur 22 der zweite Summand in das Schieberegister 25 eingetippt (auch in Links-Richtung) und dann die Taste G angetippt. Hierbei wird die Impuls-Schaltung 24 zum zweiten mal Takt durchgesteuert. Das Flip-Flop 5 befindet sich nun in seiner Links-Stellung; somit wird nun der Einblend-H-Impuls vom Ausgang B1 geliefert, welcher die Tor-Schaltung zwischen dem Schieberegister 25 und der Speicherreihe 14 ansteuert und somit die Einblendung des zweiten Summanden in das Schiebe register 14 bewirkt. Wenn in diesem zweiten Fall die Impuls- Schaltung 24 ganz Takt-durchgesteuert ist, wird mit dem H- Potential des Ausgangs C 2 der eigentliche Additions-Ablauf ausgelöst, bei dem die Impuls-Schaltung 32 zunächst ein mal leer Takt-durchgesteuert wird, damit der Ausgang K 4 even tuell erforderliche Zusatz-Takte für die Schaltung 43 lie fert. Am Ende dieser Takt-Durchsteuerung der Impuls-Schalt ung 32 wird dann das Flip-Flop 31 der Schaltung 15b in seine Links-Stellung gekippt und damit die Impuls-Schaltung 32 auf die Lieferung von NK-Takten und Einblend-Takten vor-angesteuert. Somit kommt diese Impuls-Schaltung 32 erst bei ihrer zweiten Takt-Durchsteuerung zur Wirkung und lie fert hierbei über ihre NK-Ausgänge 8 H-Impulse, mit denen die beiden Summanden in der Haupt-Schaltung 10 mittels der Tet radenschaltung 6 Ziffern-seriell zusammen-addiert werden. Somit wird die Impuls-Schaltung 32 auch bei einer normalen Addition oder Subtraktion immer zwei mal Takt-durchgesteu ert. Die Programmierschaltung ist hierbei nicht auf 2 son dern nur auf 1 programmiert, weil der erste Impuls mittels der Und-Schaltung 34 gesperrt ist. Die Addition wird in die sem Fall schon bei der ersten echten Takt-Durchsteuerung der Impuls-Schaltung 32 ausgeschaltet, weil hierbei die Und- Schaltung 15 von Beginn an mit H-Potential vor-angesteuert ist. Damit befindet sich die Additions-Ergebniszahl im Schie beregister 25 und ist diese Addition damit zu Ende und wird diese Ergebniszahl von der Schaltung 45 angezeigt, weil diese an H-Potential liegt und nicht über eine Tor-Schaltung ange steuert wird.If two comma-free numbers are added together, the mode of operation is as follows: First, this arithmetic circuit must be reset by pressing the R key, unless it has already been reset. In this basic position, the first summand is first typed into the shift register 25 via the keyboard 22 . Then the button A (addition) is tapped and the output circuit 1 controls the tetrahedral circuit 6 of the main circuit 10 in advance, and during the tapping contact time the circuit 24 is clocked and thus this first number (first sum mand) faded into the shift register 12 in parallel (with the H pulse from output B2). Then the second summand is typed into the shift register 25 (also in the left direction) via the keyboard 22 and then the key G is tapped. Here, the pulse circuit 24 is turned on for the second time. The flip-flop 5 is now in its left position; thus the fade-in H pulse is now supplied by the output B1, which drives the gate circuit between the shift register 25 and the memory row 14 and thus causes the fade-in of the second addend in the shift register 14 . If in this second case the pulse circuit 24 is completely clock-controlled, the actual addition process is triggered with the H potential of the output C 2, in which the pulse circuit 32 is first clock-controlled once empty, so that the output K 4 possibly additional clocks required for the circuit 43 is fert. At the end of this cycle control of the pulse circuit 32 , the flip-flop 31 of the circuit 15 b is then tilted into its left position and the pulse circuit 32 is thus pre-activated for the delivery of NK clocks and fade-in clocks . Thus, this pulse circuit 32 comes into effect only at its second clock control and delivers here via its NK outputs 8 H pulses, with which the two summands in the main circuit 10 by means of the Tet wheel circuit 6 digits in series together - be added. Thus, the pulse circuit 32 is always clock-controlled even with a normal addition or subtraction. The programming circuit is not programmed to 2 but only to 1 because the first pulse is blocked by the AND circuit 34 . In this case, the addition is already switched off when the pulse circuit 32 is switched through for the first time, because the AND circuit 15 is pre-activated with H potential from the beginning. This is the addition result number in the shift register 25 and this addition is over and this result number is displayed by the circuit 45 because it is at H potential and is not controlled by a gate circuit.

Bei Subtraktion wird nicht die Taste A angetippt, sondern die Taste S angetippt. Somit ist hierbei die Tetraden-Schalt ung 6 infolge L-Potential-Ansteuerung des Eingangs c1 der Tetradenschaltung 6 auf Subtraktion vor-angesteuert und wird somit die zweite Eingabezahl, in diesem Fall der Subtrahend, von der ersten Eingabezahl, in diesem Fall dem Minuenden, subtrahiert. Die Einblendung der ersten Zahl in das Schiebe register 12 und der zweiten Zahl in das Schieberegister 14 ist hierbei genau gleich, wie bei Addition. Somit wird hier bei auch die Schaltung 24 zwei mal Takt-durchgesteuert und befindet sich die Ergebniszahl am Schluß der Subtraktion auch im Schieberegister 25. In the case of subtraction, the A key is not tapped, but the S key is tapped. Thus, the nibble switching ung 6 due to the low-potential-Input control here is the Tetradenschaltung driven pre-c1 6 to subtraction, and thus the second input number, in this case, the subtrahend, from the first input number, in this case, the minuend, subtracted. The display of the first number in the shift register 12 and the second number in the shift register 14 is exactly the same as for addition. The circuit 24 is thus clock-controlled twice and the result number at the end of the subtraction is also in the shift register 25 .

Falls zu einer vorherigen Ergebniszahl eine weitere Zahl addiert werden soll, wird nicht die Taste R (Rückstellung) angetippt, sondern gleich die Taste A (Addition) angetippt. Hierbei wird vom Ausgang R 1 effektiv wirksam die einge schränkte Gesamt-Rückstellung angesteuert, bei der das Schieberegister 25 und das Flip-Flop 3 nicht rückstell-an gesteuert werden. Mit dem Antippen der Taste A wird hierbei auch der Eingang c1 der Schaltung 10c mit H-Potential an gesteuert und mittels der Impuls-Schaltung 24 die Einblend ung 25-12 angesteuert. Der weitere Verlauf dieser Addition ist gleich, wie bei einer normalen Addition.If a further number is to be added to a previous result number, the R (reset) key is not pressed, but the A (addition) key is pressed immediately. Here, the limited total reset is effectively controlled by the output R 1, in which the shift register 25 and the flip-flop 3 are not reset-controlled. With the press of the button A, the input c1 is in this case the circuit 10 c with H potential at controlled and driven by means of the pulse circuit 24, the fade-ung 25-12. The further course of this addition is the same as for a normal addition.

Wenn zu einer vorherigen Ergebniszahl eine weitere Zahl (Sum mand) mehrfach addiert werden soll, wird nach dem Eintippen des weiteren Summanden die Taste M angetippt und dann über die Tastatur 22 die Vielfach-Ziffer (Multiplikatorziffer) in die Schaltung 37 eingeblendet. In diesem Fall wird das Flip-Flop 15 der Schaltung 15b erst dann in seine Links- Stellung (Rechts-Stellung) gekippt, wenn die Anzahl der er folgten Additionen gleich der Programmierziffer oder der Zahl 10 ist, wenn die Schaltung 37 mit der Zahl 10 program miert ist.If a further number (sum mand) is to be added several times to a previous result number, the M key is pressed after the further summand is typed in and then the multiple number (multiplier number) is faded into the circuit 37 via the keyboard 22 . In this case, the flip-flop 15 of the circuit 15 b is only tilted into its left position (right position) when the number of additions it follows is equal to the programming digit or the number 10, when the circuit 37 with the number 10 is programmed.

Wenn diese Rechenschaltung einen Differenz-Betrag bei Kassen betrieb ermitteln soll, wird die Taste Z angetippt. In die sem Fall wird dann die vorherige Ergebniszahl in das Schie beregister 14 eingeblendet und der Zahl-Betrag in das Schie beregister 12 eingeblendet. Auch in diesem Fall ist die Sub traktion automatisch vor-angesteuert.If this arithmetic circuit is to determine a difference in checkout operation, press the Z key. In this case, the previous result number is then shown in the shift register 14 and the amount of the number is shown in the shift register 12 . In this case too, the subtraction is automatically pre-activated.

Wenn zwei Zahlen mit Komma-Stellen verarbeitet werden, wird zunächst auch die erste Zahl in das Schieberegister 25 ein getippt und dann in das Schieberegister 12 eingeblendet und dann die zweite Zahl in das Schieberegister 25 eingetippt und diese Zahl dann in das Schieberegister 14 eingeblendet. Hierbei wird an der entsprechenden Stelle auch das Komma über die Taste P eingetippt, womit von diesem Zeitpunkt ab auch das zugehörige Komma-Schieberegister (links-verschieb end Takt-angesteuert wird. Das Komma-Schieberegister 50 a ist dem Schieberegister 14 zugeordnet, weil dieses Komma- Schieberegister 50a beim Antippen der Taste A oder S rückge stellt wird und somit effektiv wirksam die Komma-Stellen des zweiten Summanden in dieses Komma-Schieberegister 50a ein getippt werden, welcher in das Schieberegister 14 eingeblen det wird. Somit ist das Komma-Schieberegister 50c dem Schieberegister 12 zugeordnet, in welches der erste Summand eingeblendet wurde. Wenn nun der erste Summand zwei Komma stellen mehr hat, als der zweite Summand, liefert der Ausgang C7 der Schaltung 43 für den zweiten Summanden (Schieberegis ter 14) und seinen Komma-Index m (Komma-Schieberegister 50a) zwei nach-Takte, mit denen somit der zweite Summand und der Komma-Index m um zwei Stellen nach links nach-getaktet wer den. Im umgekehrten Fall, wenn der zweite Summand 2 Komma- Stellen mehr hat, als der erste Summand, liefert der Ausgang B7 zwei nach-Takte, mit denen der erste Summand (Schiebere gister 12) und sein Komma-Index n (Komma-Schieberegister 50c) um zwei Stellen nach links nach-getaktet werden. Somit befinden sich beide Summanden nach der Zusatz-Takt-Ansteuer ung über den Eingang k 4 Stellenwert-gleich in den Schiebe registern 12 und 14 und die Komma-Indexe n und m auch in gleicher Stellung.If two numbers are processed with decimal places, the first number is also typed into the shift register 25 and then faded into the shift register 12 and then the second number is typed into the shift register 25 and this number is then faded into the shift register 14 . In this case, the comma is also typed in at the corresponding point using the P key, from which point in time the associated comma shift register (left-shifting and clock-controlled) is also activated. The comma shift register 50 a is assigned to the shift register 14 because this Comma shift register 50 a is reset when the button A or S is pressed and thus the decimal places of the second addend are effectively typed into this comma shift register 50 a, which is inserted into shift register 14. Thus, the comma Shift register 50 c assigned to shift register 12 , in which the first addend was faded in. If the first addend has two decimal places more than the second addend, output C7 of circuit 43 supplies for the second addend (shift register 14 ) and its comma index m (comma shift register 50 a) two to-measures, with which the second summand and the comma index m thus move two places to the left. clocked who. In the opposite case, if the second summand has 2 decimal places more than the first summand, output B7 provides two post-clocks with which the first summand (shift register 12 ) and its comma index n (comma shift register 50 c) clocked two places to the left. Thus, after the additional clock control via the input k 4, both summands are equally important in the shift registers 12 and 14 and the comma indices n and m are also in the same position.

Claims

1. Electronic arithmetic circuit for addition and subtraction and multiple addition and multiple subtraction, the main circuit ( 10 ) of 3 simple or 3 quadruple shift registers ( 12 and 14 and 25 ) and a switchable tetrad circuit ( 6 ) and there is a gate circuit system ( 100 ) and which also has a real comma processing and has fade-in circuits for the required number transfer, and their pulse circuit ( 32 ) for fading in the intermediate result numbers into the shift register ( 12 ) has an additional pulse circuit ( 32 b), characterized in that this pulse circuit ( 32 ) when the button (G) is first produced indirectly for the circuit ( 43 ) the required additional H pulses and only delivers NK pulses on its second cycle control.

2. Electronic arithmetic circuit according to claim 1, characterized in that the pulse circuit ( 32 ) at its first clock control thus provides a sufficient number of H pulses for the circuit ( 43 ) that this additional clock delivery by one Flip-flop ( 31 ) is driven before and then canceled so that this flip-flop ( 31 ) from the last pulse output of the pulse circuit ( 32 ) is tilted into its other position.

3. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2, characterized in that a special circuit ( 43 ) is used for processing the decimal places of the input numbers, which has no counting circuit, but only the comma Shift registers ( 50 a and 50 c) and the sub-circuits ( 81 and 82 ), which supply the two control potentials.

4. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the sub-circuit ( 32 b) of the pulse circuit ( 32 ) only for the insertion of the intermediate result numbers from the shift register ( 25 ) in the shift register ( 12 ) provides the required switching pulses.

5. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that it has an additional pulse circuit ( 24 ) which for the insertion of the first input number in the Shift register ( 12 ) and for the insertion of the second input number into the shift register ( 14 ) provides the required H-pulses (switching pulses).

6. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that a sub-circuit ( 15 a) as the control unit main circuit according to P 42 30 855.0 is used.

7. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that the special versions of a programming circuit ( 35 ), by means of which the numbers 1 to 20 or 1 to 100 can be programmed.