DE4228747A1

DE4228747A1 - Digital electronic arithmetic circuit for addition, subtraction, multiplication and division - has adder circuit together with shift registers control unit and registers with inputs from mode select buttons

Info

Publication number: DE4228747A1
Application number: DE19924228747
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1992-07-14
Filing date: 1992-08-28
Publication date: 1994-03-31

Abstract

A digital electronic circuit has a main stage consisting of a switchable 4 bit binary adder unit for addition and subtraction that operates with a control circuit and shift registers. The shift registers are organised in 4 sections (21a,21b,22) together with a register (90) that enters the first numbers entered into the system. Transfers between the register stages are produced by operation of 4 push buttons relating to the four basic arithmetic operations. USE/ADVANTAGE - Provides 4 arithmetic operations.

Description

Gegenstand der Erfindung ist die Type B der Rechenschaltung nach der Haupt-Patentanmeldung (P 42 23 125.6), welche mehr fach verbessert wurde und somit in P 42 23 125.6 und in P 42 26 060.4 dargestellt und beschrieben ist. Erfindungs gemäß ist nun die vorliegende Rechenschaltung so ausgebildet, daß nur der Haupt-Transfer 25-21b und die Einblendung der Additions-Ergebniszahlen und Subtraktions-Ergebniszahlen und Multiplikations-Ergebniszahlen in das Schieberegister 90 mittels je einer Einblend-Schaltung zustande kommt, welche je eine große, 32fach Tor-Schaltung erforderlich machen. Die Takte für die Steuerung des Takt-Transfers und der zu gehörigen Tor-Schaltung mit nur 4 Und-Schaltungen werden von der Schaltung 23 geliefert wird die Schieberegister-Takte von der Schaltung 60, welche hierfür einen zusätzlichen dritten Takt-Ausgang S8 aufweist. Dieser Takt-Transfer ist nur dann erforderlich, wenn die erste Zahl vom Schiebere gister 90 in das entsprechende weitere Schieberegister trans portiert werden muß. Beim Antippen der Taste A wird diese erste Zahl vom Schieberegister 90 in das Schieberegister 21b getaktet. Beim Antippen der Taste S wird die erste Zahl auch vom Schieberegister 90 in das Schieberegister 21b ge taktet. Beim Antippen der Taste M wird diese erste Zahl vom Schieberegister 90 in das Schieberegister 22 getaktet. Beim Antippen der Taste D wird diese erste Zahl in das Schiebe register 21a getaktet. Entsprechend Fig. 5 sind für die Steuerung dieses Schieberegister-Transfers nur 3 Tor-Schalt ungen mit je 4 Und-Schaltungen erforderlich. Die Impuls- Schaltung 23 wurde beibehalten, weil mittels dieser Impuls- Schaltung 23 dieser Transfer auf einfache Weise gesteuert werden kann. Diese sehr große Vereinfachung wurde erfind ungsgemäß auch dadurch ermöglicht, daß bei Addition und Sub traktion und Division die zweite Zahl in das Schieberegis ter 90 und in das betreffende andere Schieberegister (21b oder 22 oder 21a) eingetippt wird. Zwischen dem Schiebere gister 90 und der Anzeigeschaltung 45 ist keine Tor-Schalt ung erforderlich, weil diese durch an die Spannung legen und von der Spannung wegnehmen ein- und ausgeschaltet wird.The invention relates to Type B of the arithmetic circuit according to the main patent application (P 42 23 125.6), which has been improved several times and is therefore shown and described in P 42 23 125.6 and in P 42 26 060.4. Invention according to the present arithmetic circuit is now designed so that only the main transfer 25-21 b and the insertion of the addition result numbers and subtraction result numbers and multiplication result numbers into the shift register 90 by means of a fade-in circuit, which ever occurs require a large, 32-fold gate circuit. The clocks for the control of the clock transfer and the associated gate circuit with only 4 AND circuits are supplied by the circuit 23 , the shift register clocks are provided by the circuit 60 , which has an additional third clock output S8 for this. This clock transfer is only required if the first number from the shift register 90 must be trans ported into the corresponding additional shift register. When pressing the button A, this first number is clocked b into the shift register 21 from the shift register 90th When the S key is pressed, the first number is also clocked by the shift register 90 into the shift register 21 b. When the M key is pressed, this first number is clocked into the shift register 22 by the shift register 90 . When you press the D key, this first number is clocked into the sliding register 21 a. According to FIG. 5 transfers shift register only three gate switching Ungen needed to control this with 4 And circuits. The pulse circuit 23 was retained because this transfer can be controlled in a simple manner by means of this pulse circuit 23 . This very large simplification was also made possible according to the invention by typing in the addition and subtraction and division of the second number into the shift register 90 and into the relevant other shift register ( 21 b or 22 or 21 a). Between the slide gate 90 and the display circuit 45 , no gate circuit is required because these are connected to the voltage and removed from the voltage and switched on and off.

In Fig. 1 ist die Ziffern-Eingabeschaltung 20 dargestellt, welche in der Haupt-Patentanmeldung in Fig. 3 dargestellt ist. In Fig. 2a bis 2e ist das Steuerwerk 12 dargestellt, welches in der Haupt-Patentanmeldung in Fig. 4a bis 4c dargestellt ist. In Fig. 3 ist die Schaltung 60 darge stellt. In Fig. 4a und 4b ist das Schieberegister-Steuer werk 70 dargestellt. In Fig. 5 ist die Schaltungs-Anord nung der Schieberegister 90 und 21a und 21b und 22 darge stellt, welche Vierfach-Schieberegister sind. In Fig. 6 ist der Impuls-Zähler 80 der Schaltung 60 dargestellt. In 7 ist die Schaltung 43 dargestellt.In Fig. 1, the digit input circuit 20 is shown, which is shown in the main patent application in Fig. 3. In Fig. 2a to 2e, the control unit 12 is shown, which is displayed in the main patent application in Figs. 4a to 4c. In Fig. 3, the circuit 60 is Darge provides. In Fig. 4a and 4b, the shift register control unit 70 shown. In Fig. 5, the circuit arrangement of the shift registers 90 and 21 a and 21 b and 22 is Darge which quadruple shift register are. In FIG. 6, the pulse counter 80 of the circuit 60 is shown. 7, the circuit is shown 43rd

Die Ziffern-Eingabeschaltung 20 (Fig. 1), welche in der Haupt-Patentanmeldung in Fig. 3 dargestellt ist, besteht aus der Tastatur 14 und der Oder-Schaltung 1 mit 9 Eingän gen und der Oder-Schaltung 2 mit 2 Eingängen und der Oder- Schaltung 3 mit 5 Eingängen und 2 Oder-Schaltungen 4 mit je 4 Eingängen und der Oder-Schaltung 5 mit 8 Eingängen und den Tor-Schaltungen 6 und 7, bestehend aus je 4 Und-Schalt ungen mit je 2 Eingängen und der Oder-Schaltung 9 mit 3 Eingängen und den zugehörigen Leitungen.The digit input circuit 20 ( Fig. 1), which is shown in the main patent application in Fig. 3, consists of the keyboard 14 and the OR circuit 1 with 9 inputs and the OR circuit 2 with 2 inputs and the OR circuit 3 with 5 inputs and 2 OR circuits 4 with 4 inputs each and the OR circuit 5 with 8 inputs and the gate circuits 6 and 7 , consisting of 4 AND circuits each with 2 inputs and the OR -Circuit 9 with 3 inputs and the associated lines.

Die Teil-Schaltung 12a des Steuerwerks 12 (Fig. 2a) be steht aus der Schaltung 18 und den Tor-Schaltungen 27 und 28, welche aus je 4 Und-Schaltungen mit je 2 Eingängen be stehen und 4 Oder-Schaltungen 26 mit je 2 Eingängen und der Oder-Schaltung 29 mit 2 Eingängen und der Oder-Schaltung 68 mit 2 Eingängen und der Oder-Schaltung 69 mit 3 Eingängen und dem Flip-Flop 25 und den zugehörigen Leitungen. Das Schieberegister 90 ist dasjenige Vierfach-Schieberegister, in welches immer die erste Zahl eingetippt wird und welches bei Multiplikation das Multiplikator-Schieberegister ist und bei Division das Quotienten-Schieberegister ist. In dieses Schieberegister 90 werden außerdem bei Addition und Subtrak tion die Ergebniszahlen der Speicherreihe 25 eingeblendet, wie nach Ablauf einer Multiplikation. Somit ist für die Ein blendung der Zwischen-Ergebniszahlen von der Speicherreihe 25 in das Schieberegister 21b eine 32fach Tor-Schaltung erforderlich und für die Einblendung von der Speicherreihe 25 in das Schieberegister 90 eine 32fach Tor-Schaltung er forderlich. Bei der Ausführung 3 werden diese Ergebniszahlen mittels Takt-Transfer in das Schieberegister 90 verlagert.The sub-circuit 12 a of the control unit 12 ( Fig. 2a) be consists of the circuit 18 and the gate circuits 27 and 28 , which consist of 4 AND circuits with 2 inputs each and 4 OR circuits 26 with each 2 inputs and the OR circuit 29 with 2 inputs and the OR circuit 68 with 2 inputs and the OR circuit 69 with 3 inputs and the flip-flop 25 and the associated lines. The shift register 90 is the quadruple shift register into which the first number is always typed and which is the multiplier shift register when multiplying and the quotient shift register when divided. In this shift register 90 , the result numbers of the memory row 25 are also superimposed on addition and subtraction, as after a multiplication has ended. Thus, for the insertion of the intermediate result numbers from the memory row 25 into the shift register 21 b, a 32-fold gate circuit is required and for the insertion of the memory row 25 into the shift register 90, a 32-fold gate circuit is required. In execution 3 , these result numbers are shifted into shift register 90 by means of clock transfer.

Die Teil-Schaltung 12b des Steuerwerks 12 (Fig. 2b) be steht aus 7 einfachen Flip-Flops 1 bis 7 und der Schaltung 60 und den Und-Schaltungen 10 bis 13 mit je 2 Eingängen und den Oder-Schaltungen 14 bis 16 und 22 mit je 2 Eingängen und den Oder-Schaltungen 9 und 17 mit je 3 Eingängen und den Negier-Schaltungen 21 und 58 und der Oder-Schaltung 59 und 6 Tipp-Schaltern 8 und den zugehörigen Leitungen.The sub-circuit 12 b of the control unit 12 ( FIG. 2b) consists of 7 simple flip-flops 1 to 7 and the circuit 60 and the AND circuits 10 to 13 , each with 2 inputs and the OR circuits 14 to 16 and 22 with 2 inputs each and the OR circuits 9 and 17 with 3 inputs each and the Negier circuits 21 and 58 and the OR circuit 59 and 6 toggle switches 8 and the associated lines.

Die Teil-Schaltung 12c des Steuerwerks 12 (Fig. 2c) be steht aus den einfachen Flip-Flops 25 und 32 und der Zu satz-Impuls-Schaltung 23 und den Und-Schaltungen 27 und 38 und 28 und 52 mit je 2 Eingängen und der Oder-Schaltung 30 mit 2 Eingängen und der Oder-Schaltung 31 mit 3 Eingängen und den Negier-Schaltungen 36 und 37 und der Tor-Schaltung 67, bestehend aus 3 Und-Schaltungen mit je 2 Eingängen und den zugehörigen Leitungen.The sub-circuit 12 c of the control unit 12 ( FIG. 2 c) consists of the simple flip-flops 25 and 32 and the set pulse circuit 23 and the AND circuits 27 and 38 and 28 and 52 , each with 2 inputs and the OR circuit 30 with 2 inputs and the OR circuit 31 with 3 inputs and the negation circuits 36 and 37 and the gate circuit 67 , consisting of 3 AND circuits with 2 inputs each and the associated lines.

Die Teil-Schaltung 12d des Steuerwerks 12 (Fig. 2d) be steht aus der Impuls-Schaltung 32 und der Impuls-Wechsel- Schaltung 36 und dem einfachen Flip-Flop 23 und den Und- Schaltungen 24 bis 29 und 47 mit je 2 Eingängen und 2 Und- Schaltungen 31 mit je 3 Eingängen und der Tor-Schaltung 48, bestehend aus 3 Und-Schaltungen mit je 2 Eingängen und den Oder-Schaltungen 33 und 46 mit je 2 Eingängen und der Oder- Schaltung 34 mit 3 Eingängen und den Negier-Schaltungen 31 und 32 und 49 und den zugehörigen Leitungen. The sub-circuit 12 d of the control unit 12 ( FIG. 2d) consists of the pulse circuit 32 and the pulse changeover circuit 36 and the simple flip-flop 23 and the AND circuits 24 to 29 and 47 with 2 each Inputs and 2 AND circuits 31 with 3 inputs each and the gate circuit 48 , consisting of 3 AND circuits with 2 inputs each and the OR circuits 33 and 46 with 2 inputs each and the OR circuit 34 with 3 inputs and the Negier circuits 31 and 32 and 49 and the associated lines.

Die Teil-Schaltung 12e des Steuerwerks 12 (Fig. 2e) be steht aus den Schaltungen 13 und 30 und den einfachen Flip- Flops 34 und 35 und den Und-Schaltungen 36 bis 43 mit je 2 Eingängen und der Oder-Schaltung 45 mit 4 Eingängen und der Negier-Schaltung 47 und den zugehörigen Leitungen. Die Schaltungen 13 und 30 sind in P 42 18 870.9 dargestellt und beschrieben. Die Schaltung 13 besteht aus einer Umcodier- Schaltung, welche die betreffende Ziffer vom 5211-Code in den Zähl-Gode umcodiert und einem Impuls-Zähler. Die Schaltung 30 ist eine Programmierschaltung für die Anzahl der Multiplikatorziffern.The sub-circuit 12 e of the control unit 12 ( FIG. 2e) consists of the circuits 13 and 30 and the simple flip-flops 34 and 35 and the AND circuits 36 to 43 with 2 inputs each and the OR circuit 45 with 4 inputs and the negation circuit 47 and the associated lines. The circuits 13 and 30 are shown and described in P 42 18 870.9. The circuit 13 consists of a transcoding circuit which transcodes the relevant digit from the 5211 code into the counting code and a pulse counter. Circuit 30 is a programming circuit for the number of multiplier digits.

Die Schaltung 60 (Fig. 3) besteht aus dem Impuls-Zähler 80 und der Start-Schaltung 38 und den einfachen Flip-Flops 32 und 35 und den Und-Schaltungen 21 bis 27 und 37 mit je 2 Eingängen und der Und-Schaltung 28 mit 3 Eingängen und den Oder-Schaltungen 29 und 30 mit je 2 Eingängen und den Ne gier-Schaltungen 33 und 34 und 38 und den Oder-Schaltungen 41 bis 43 mit je 2 Eingängen und den Und-Schaltungen 44 und 45 mit je 2 Eingängen und der Negier-Schaltung 46 und dem Flip-Flop 47 und den zugehörigen Leitungen.The circuit 60 ( FIG. 3) consists of the pulse counter 80 and the start circuit 38 and the simple flip-flops 32 and 35 and the AND circuits 21 to 27 and 37 with 2 inputs each and the AND circuit 28 with 3 inputs and the OR circuits 29 and 30 with 2 inputs each and the Ne gier circuits 33 and 34 and 38 and the OR circuits 41 to 43 with 2 inputs each and the AND circuits 44 and 45 with 2 inputs each and the negation circuit 46 and the flip-flop 47 and the associated lines.

Das Schieberegister- und Komma-Steuerwerk 70 (Fig. 4a und 4b) besteht aus den Flip-Flops 1 bis 5 und der Schaltung 43 und 5 Und-Schaltungen 6 mit je 2 Eingängen und 3 Und- Schaltungen 7 mit je 2 Eingängen und den Und-Schaltungen 8 und 9 mit je 2 Eingängen wird den Oder-Schaltungen 10 und 11 mit je 2 Eingängen und den Oder-Schaltungen 12 und 13 mit je 2 Eingängen und 3 Oder-Schaltungen 14 mit je 2 Eingän gen und 3 Oder-Schaltungen 15 und der Oder-Schaltung 16 mit je 3 Eingängen und den zugehörigen Leitungen.The shift register and comma control unit 70 ( FIGS. 4a and 4b) consists of the flip-flops 1 to 5 and the circuit 43 and 5 AND circuits 6 with 2 inputs each and 3 AND circuits 7 with 2 inputs each and the And circuits 8 and 9 with 2 inputs each are the OR circuits 10 and 11 with 2 inputs each and the OR circuits 12 and 13 with 2 inputs each and 3 OR circuits 14 with 2 inputs and 3 OR circuits 15 and the OR circuit 16 , each with 3 inputs and the associated lines.

Der Impuls-Zähler 80 der Schaltung 60 (Fig. 6) besteht aus 10 Flip-Flops 1 bis 10 und 8 Und-Schaltungen 11 mit je 2 Eingängen und 4 Und-Schaltungen 12 mit je 2 Eingängen und der Negier-Schaltung 13 und der Oder-Schaltung 14 mit 5 Ein gängen und dem weiteren einfachen Flip-Flop 15 und 2 Und- Schaltungen 16 und 2 Und-Schaltungen 17 mit je 2 Eingängen und 2 Negier-Schaltungen 18 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Schaltausgang hat die Bezeichnung b. Der Rückstell-Eingang hat die Be zeichnung r.The pulse counter 80 of the circuit 60 ( FIG. 6) consists of 10 flip-flops 1 to 10 and 8 AND circuits 11 with 2 inputs each and 4 AND circuits 12 with 2 inputs each and the negation circuit 13 and the OR circuit 14 with 5 inputs and the further simple flip-flop 15 and 2 AND circuits 16 and 2 AND circuits 17 , each with 2 inputs and 2 negation circuits 18 and the associated lines. The pulse input has the designation a. The switching output has the designation b. The reset input has the designation r.

Die Schaltung 43 (Fig. 7) besteht aus dem einfachen Flip- Flops 1 und 7 Und-Schaltungen 2 mit je 2 Eingängen und 8 Und- Schaltungen 3 mit je 2 Eingängen und der Oder-Schaltung 4 mit 7 Eingängen und der Oder-Schaltung 5 mit 8 Eingängen und den Und-Schaltungen 6 bis 9 mit je 2 Eingängen und der Negier-Schaltung 10 und den zugehörigen Leitungen. Der Zu satz-Takt-Eingang hat die Bezeichnung a. Der Nach-Takt-Aus gang für das Schieberegister 22 und für das Komma-Schiebe register 50c (50c/1) hat die Bezeichnung b. Der Nach-Takt- Ausgang für das Schieberegister 21b und das Komma-Schiebe register 50a hat die Bezeichnung c.The circuit 43 ( FIG. 7) consists of the simple flip-flops 1 and 7 AND circuits 2 with 2 inputs each and 8 AND circuits 3 with 2 inputs each and the OR circuit 4 with 7 inputs and the OR circuit 5 with 8 inputs and the AND circuits 6 to 9 with 2 inputs each and the negation circuit 10 and the associated lines. The additional clock input has the designation a. The post-clock output for the shift register 22 and for the comma shift register 50 c ( 50 c / 1 ) has the designation b. The post-clock output for the shift register 21 b and the comma shift register 50 a has the designation c.

Die Schieberegister werden von den Ausgängen 1 bis 7 der Schaltung 70 wie folgt angesteuert: Vom Ausgang 1 wird das Schieberegister 22 links-verschiebend Takt-angesteuert. Vom Ausgang 2 werden die Schieberegister 21a und 21b links-verschiebend Takt-angesteuert. Vom Ausgang 3 wird das Schieberegister 90 links-verschiebend Takt-angesteuert. Vom Ausgang 4 wird das Schieberegister 90 rechts-ver schiebend Takt-angesteuert. Vom Ausgang 5 wird das Komma- Schieberegister 50/1 und 50c/2 links-verschiebend Takt-an gesteuert. Vom Ausgang 6 wird das Komma-Schieberegister 50c/1 und 50c/2 rechts-verschiebend Takt-angesteuert. Vom Ausgang 7 wird das Komma-Schieberegister 50a links-ver schiebend Takt-angesteuert.The shift registers are controlled by the outputs 1 to 7 of the circuit 70 as follows: From the output 1 , the shift register 22 is clock-controlled, shifting to the left. From the output 2 , the shift registers 21a and 21b are clock-driven, shifting to the left. From the output 3 , the shift register 90 is clock-shifted to the left. From the output 4 , the shift register 90 is clock-driven shifting right-ver. From the output 5 , the comma shift register 50/1 and 50 c / 2 left-shifting clock-on is controlled. From the output 6 , the comma shift register 50 c / 1 and 50 c / 2 clock-shifted to the right. From the output 7 , the comma shift register 50 a left-ver shifting clock-driven.

Das Block-Schaltbild der Vierfach-Schieberegister 21a und 21b und 22 und 90 ist in Fig. 5 dargestellt (ohne Spei cherreihe 25 und ohne Parallel-Übertragungs-Leitungen von der Speicherreihe 25 zu den Eingängen ms des Schieberegis ters 21b). Die Tor-Schaltungen haben die Nummern 61 und 62 und 63. Die Flip-Flops haben die Nummern 67 und 68 und 69. Die Eintipp-Eingänge haben die Bezeichnungen S und W. The block diagram of the quadruple shift registers 21 a and 21 b and 22 and 90 is shown in FIG. 5 (without memory row 25 and without parallel transmission lines from memory row 25 to the inputs ms of shift register 21 b). The gate circuits have the numbers 61 and 62 and 63 . The flip-flops have the numbers 67 and 68 and 69 . The single-tap inputs are labeled S and W.

Die sonstigen Ansteuerungen ergeben sich wie folgt: der Aus gang N D steuert den Eingang n d an. Der Ausgang A1 steu ert den Eingang a1 an. Der Ausgang B1 steuert den Eingang b1 an. Vom Ausgang N3 wird die Schaltung 45 an H-Poten tial gelegt. Der Ausgang N4 steuert die Tor-Schaltung 64 an. Der Ausgang A3 steuert den Eingang a3 an. Der Ausgang B3 steuert den Eingang b3 an. Die Ausgänge A4 und B4 steuern über eine Oder-Schaltung mit 2 Eingängen die Rück stellung des Komma-Schieberegisters 50a an. Der Ausgang A5 steuert den Eingang a5 an. Der Ausgang B5 steuert den Eingang b5 an. Der Ausgang C5 steuert den Eingang c5 an. Der Ausgang C steuert den Eingang c an. Der Ausgang F4 steuert den Eingang f4 an. Der Ausgang F5 steuert den Ein gang f5 an. Der Eingang h wird entweder vom Ausgang H oder vom Ausgang N rückstell-angesteuert. Der Ausgang K steuert den Eingang k an. Der Ausgang I steuert den Eingang i an. Die Ausgänge N K steuern die Eingänge n k an. Der Ausgang L1 steuert die Rückstellung des Schieberegisters 21b an. Vom Ausgang L2 wird die Tor-Schaltung zwischen der Speicher reihe 25 und dem Schieberegister 21b angesteuert und somit der Inhalt der Speicherreihe 25 in das Schieberegister 21b eingeblendet. Der Ausgang L3 steuert die Rückstellung der Speicherreihe 25 an. Der Ausgang C6 steuert die einge schränkte Gesamt-Rückstellung an, bei der das Schieberegis ter 90 und die Komma-Schieberegister 50c/1 und 50c/2 nicht rückgestellt werden. Der Ausgang L5 steuert den Eingang l5 an. Der Ausgang L6 steuert den Eingang l6 an. Der Ausgang L7 steuert den Eingang l7 an. Der Ausgang C7 steuert den Eingang c7 an. Der Ausgang E steuert den Eingang e an. Der Ausgang Q steuert den Eingang q an, Der Ausgang V steuert den Eingang v an. Der Ausgang V2 steuert den Eingang v2 an. Der Ausgang V3 steuert den Eingang v3 an. Der Ausgang P steuert den Eingang p an. Die Ausgänge S steuern die Ein gänge s an. Die Ausgänge w steuern die Eingänge w an. Die Ausgänge F steuern die Eingänge f an. Die Eingänge t1 und t2 und t3 werden mit der Takt-Frequenz angesteuert. Die Eingänge u2 liegen in Betriebszustand ständig an H-Poten tial. Die Eingänge r werden von Abzweigungen des Ausgangs R1 rückstell-angesteuert. Der Ausgang E4 steuert den Ein gang e4 an. Der Ausgang E5 steuert den Eingang e5 an. Der Ausgang E7 steuert den Eingang e7 an. Der Ausgang E8 steuert den Eingang e8 an. Der Ausgang Y steuert die Rück stellung des Schieberegisters 90 und der Komma-Schiebere gister 50c/1 und 50c/2 an. Der Ausgang C8 steuert den Ein gang a der Schaltung 43 an. Der Ausgang F8 steuert den Ein gang f8 an. Der Ausgang S8 steuert den Eingang s8 an. Vom Ausgang Z1 werden die Schieberegister 90 und 21a oder 90 und 21b/21a links-verschiebend Takt-angesteuert. Vom Ausgang Z2 werden die Schieberegister 90 und 22 links-ver schiebend Takt-angesteuert. Vom Ausgang Z3 werden die Schieberegister 90 und 21b links-verschiebend Takt-ange steuert. Die Eingänge und Ausgänge a bis h der Schaltung 60 (Fig. 2b) haben in Fig. 3 ihre richtige Bezeichnung.The other controls are as follows: the ND output controls the nd input. Output A1 controls input a1. Output B1 controls input b1. From the output N3, the circuit 45 is connected to H potential. The output N4 drives the gate circuit 64 . Output A3 controls input a3. The output B3 controls the input b3. The outputs A4 and B4 control the reset of the comma shift register 50 a via an OR circuit with 2 inputs. Output A5 controls input a5. The output B5 controls the input b5. The output C5 controls the input c5. Output C controls input c. Output F4 controls input f4. The output F5 controls the input f5. Input h is reset-controlled either by output H or by output N. The output K controls the input k. Output I controls input i. The outputs NK control the inputs nk. The output L1 controls the resetting of the shift register 21 b. From the output of the gate circuit L2 is series between the memory 25 to the shift register 21 is driven and b, and thus the content of the memory row 25 b displayed in the shift register 21st The output L3 controls the resetting of the memory row 25 . The output C6 controls the restricted total reset, in which the shift register 90 and the comma shift registers 50 c / 1 and 50 c / 2 are not reset. Output L5 controls input l5. The output L6 controls the input l6. Output L7 controls input l7. Output C7 controls input c7. Output E controls input e. Output Q controls input q, output V controls input v. Output V2 controls input v2. The output V3 controls the input v3. The output P controls the input p. The outputs S control the inputs s. The outputs w control the inputs w. The outputs F control the inputs f. The inputs t1 and t2 and t3 are driven with the clock frequency. In the operating state, inputs u2 are constantly at H potential. The inputs r are reset-controlled by branches of the output R1. The output E4 controls the input e4. Output E5 controls input e5. Output E7 controls input e7. Output E8 controls input e8. The output Y controls the reset of the shift register 90 and the comma shift register 50 c / 1 and 50 c / 2 . The output C8 controls the input a of the circuit 43 . The output F8 controls the input f8. The output S8 controls the input s8. From the output Z1, the shift registers 90 and 21 a or 90 and 21 b / 21 a are shift-driven clockwise. From the output Z2, the shift registers 90 and 22 are shift-driven left-shifting. Z3 from the output shift registers 90 and 21 are left-b-shifting clock-driven. The inputs and outputs a to h of the circuit 60 ( FIG. 2b) have their correct designation in FIG. 3.

Das Schieberegister 90 wird über seine Parallel-Eingänge von den Ausgängen der Speicherreihe 25 angesteuert; somit wird von der Speicherreihe 25 das Schieberegister 21b und das Schieberegister 90 parallel über je eine Tor-Schaltung mit 32 Und-Schaltungen angesteuert. Die Ausgänge der Spei cherreihe 25 sind somit 2fach verzweigt. Die Parallel-Aus gänge b des Schieberegisters 90 steuern die Parallel-Ein gänge der Anzeigeschaltung 42 an. Bei der Ausführung A ist in diesen Parallel-Verbindungsleitungen 90-45 keine Tor-Schaltung mit 32 Und-Schaltungen angeordnet. Bei der Ausführung b ist in diesen Parallel-Verbindungsleitungen 90-45 eine Tor-Schaltung mit 32 Und-Schaltungen angeordnet. The shift register 90 is driven by the outputs of the memory array 25 via its parallel inputs; Thus, the shift register 21 b of the memory row 25 and the shift register 90 each are driven in parallel through a gate circuit 32 with the AND circuits. The outputs of the storage row 25 are thus branched twice. The parallel outputs b of the shift register 90 control the parallel inputs of the display circuit 42 . In version A, no gate circuit with 32 AND circuits is arranged in these parallel connecting lines 90-45 . In version b, a gate circuit with 32 AND circuits is arranged in these parallel connecting lines 90-45 .

Bei der Eingabe der ersten Zahl ergibt sich die Wirkungs weise wie folgt: Beim Eintippen der ersten Zahl (erster Sum mand oder Minuend oder Multiplikand oder Dividend) hat der Ausgang N d H-Potential und der Ausgang N3 H-Potential und der Ausgang M4 H-Potential. Damit ist die Tor-Schaltung 6 vor-angesteuert und liegt vom Ausgang N3 die Anzeige Schaltung 45 an H-Potential und ist vom Ausgang N4 die Tor-Schaltung 64 der Anzeigeschaltung 45 vor-angesteuert. Die Eingabezahlen werden alle zuerst in das Schieberegister 90 eingetippt; somit wird auch die erste Zahl über die Tastatur 14 in das Schieberegister 90 eingetippt. Ein even tuelles Komma wird über die Taste P eingetippt; ab dieser Stelle wird dann auch das Komma-Schieberegister 50a mit den Eingabetakten angesteuert. Die Anzeigeschaltung wird entgegen der Norm damit eingeschaltet, daß diese vom Aus gang N3 an H-Potential liegt.The effect of entering the first number is as follows: When typing in the first number (first sum or minuend or multiplicand or dividend), the output has N d H potential and the output N3 has H potential and the output M4 H -Potential. The gate circuit 6 is thus pre-activated and the display circuit 45 is at H potential from the output N3 and the gate circuit 64 of the display circuit 45 is pre-activated by the output N4. The input numbers are all first typed into shift register 90 ; thus the first number is also typed into the shift register 90 via the keyboard 14 . A possible comma is typed in using the P key; from this point on, the comma shift register 50 a is then also controlled with the input clocks. The display circuit is switched on contrary to the standard so that it is from the output N3 to H potential.

Falls nun eine Addition zur Ausführung kommt, wird die Taste A angetippt und damit das Flip-Flop 3 in seine Links-Stell ung gekippt. Mit diesem Antippen der Taste A wird nicht nur eine Addition vor-angesteuert, sondern gleichzeitig auch während der Dauer dieses Antippens die Schaltung 23 Takt durchgesteuert. Hierbei wird zunächst vom Ausgang C6 die E-Gesamt-Rückstellung angesteuert und dann vom Ausgang L6 das Flip-Flop 68 in seine Links-Stellung gekippt und damit die Tor-Schaltung 62 angesteuert und somit der Transfer vom Schieberegister 90 zum Schieberegister 21 vor-angesteuert. Dann wird vom Ausgang C7 das Flip-Flop 47 der Schaltung 60 in seine Links-Stellung gekippt und damit die Transfer- Takt-Lieferung der Schaltung 60 ausgelöst, weil damit deren Und-Schaltung 27 vor-angesteuert ist. Bei dieser Transfer- Taktlieferung vom Ausgang c8 der Schaltung 60 werden die Schieberegister 90 und 21b links-verschiebend Takt-ange steuert und damit der erste Summand vom Schieberegister 90 in das Schieberegister 21b getaktet. Dann folgt das Ein tippen des zweiten Summanden in die Schieberegister 90 und 22. Dieser zweite Summand wird deshalb auch in das Schieberegis ter 90 eingetippt, damit auch dieser zweite Summand in der Anzeige erscheint. Hierbei liegt auch vom Ausgang M3 die Anzeigeschaltung 45 an H-Potential. Beim Eintippen der er sten Zahl werden eventuelle Komma-Stellen in das Komma- Schieberregister 50a eingetippt und beim Eintippen der zweiten Zahl (zweiter Summand) in das Komma-Schieberegister 50c/1 eingetippt. Bei Addition (und bei Subtraktion) wird somit das Komma-Schieberegister 50c/1 beim Antippen der Taste A oder S wieder rückgestellt. Falls diese beiden Summanden Komma-Stellen aufweisen und der zweite Summand 2 Komma-Stellen mehr hat, als der erste Summand, welcher im Schieberegister 21b gespeichert ist, wird dann beim Antip pen der Taste G zunächst der erste Summand und der Komma- Index des Schieberegisters 50a um 2 Stellen nach links nachgetaktet, indem hierbei die Schaltung 60 über ihren Ausgang C8 eine ausreichend großen Anzahl Nach-Takte lie fert. Damit befinden sich beide Zahlen Stellenwert-gleich in ihren Schieberegistern (22 und 21b) und folgt die Takt- Durchsteuerung der Impuls-Schaltung 32, bei der diese bei den Summanden zusammen-addiert werden. Hierbei ist von den Ausgängen E7 und E8 nur eine Takt-Durchsteuerung der Im puls-Schaltung 32 vor-angesteuert. Diese Ergebniszahl wird dann mittels Einblendung im Schieberegister 90 gespeichert.If an addition is now carried out, the button A is tapped and the flip-flop 3 is thus tilted into its left position. With this tapping of the button A, not only is an addition activated, but at the same time the circuit 23 clock is also activated during the duration of this tapping. In this case, the E total reset is first driven by the output C6 and then the flip-flop 68 is tilted into its left position by the output L6, and thus the gate circuit 62 is driven and thus the transfer from the shift register 90 to the shift register 21 is pre-driven . Then the output C7 flips the flip-flop 47 of the circuit 60 into its left position and thus triggers the transfer clock delivery of the circuit 60 because its AND circuit 27 is thus pre-activated. With this transfer clock supply from the output c8 of the circuit 60, the shift registers 90 and 21 are left-b-shifting clock-driven and thus the first term from the shift register 90 into the shift register 21 is clocked b. Then the second summand is typed into the shift registers 90 and 22 . This second summand is therefore also typed into the shift register 90 so that this second summand also appears in the display. Here, the display circuit 45 is also at H potential from the output M3. When the first number is typed in, any decimal places are typed into the comma slide register 50 a and when the second number is typed (second summand) into the comma shift register 50 c / 1 . With addition (and with subtraction), the comma shift register 50 c / 1 is reset when the A or S key is pressed. If these two summands have decimal places and the second summand has 2 decimal places more than the first summand, which is stored in shift register 21 b, then when you press the G key, the first summand and the comma index of the shift register 50 a nachgetaktet 2 places to the left, in this case by the circuit 60 has a sufficiently large number after clocks fert via its output C8 lie. This means that both numbers have the same value in their shift registers ( 22 and 21 b) and is followed by the clock control of the pulse circuit 32 , in which these are added together in the summands. In this case, only one cycle control of the pulse circuit 32 is precontrolled from the outputs E7 and E8. This result number is then stored in the shift register 90 by means of overlay.

Bei Subtraktion wird nicht die Taste A, sondern die Taste S angetippt. Mit dem Antippen der Taste S ist die Tetraden- Schaltung auf Subtraktion vor-angesteuert, weil hierbei der Ausgang A7 L-Potential hat.Subtraction does not use the A key, but the key S tapped. By tapping the S key, the tetrad Switching to subtraction pre-activated, because here the Output A7 has L potential.

Falls eine Multiplikation zur Ausführung kommt, wird die Taste M angetippt und damit das Flip-Flop 1 in seine Links- Stellung gekippt. Damit wird auch während der Dauer dieses Antippens die Schaltung 23 Takt-durchgesteuert. Hierbei wird auch zunächst vom Ausgang C6 die E-Gesamt-Rückstell ung angesteuert. Dann wird vom Ausgang L7 das Flip-Flop 69 in seine Links-Stellung gekippt und damit die Tor-Schaltung 63 angesteuert und somit der Transfer zum Schieberegister 22 vor-angesteuert. Dann wird vom Ausgang C7 das Flip-Flop 47 in seine Links-Stellung gekippt und damit die Transfer- Takt-Lieferung der Schaltung 60 ausgelöst, womit nun die erste Zahl vom Schieberegister 90 in das Schieberegister 22 getaktet wird. Nach Beendigung dieser Transfer-Takt-Ansteu erung befindet sich somit die erste Zahl, in diesem Fall der Multiplikand, im Schieberegister 22 und folgt das Eintippen des Multiplikators in das Schieberegister 90. Dann folgt das Antippen der Taste G und somit die Auslösung des Multi plikations-Ablaufs; bei diesem Antippen der Taste G ist die Schaltung 60 gesperrt und somit deren Und-Schaltung 21 vor angesteuert und beginnt somit sofort der Multiplikations- Ablauf. Dieser Multiplikations-Ablauf wird dann ausgeschal tet, wenn die letzte Multiplikatorziffer aufgearbeitet ist. Die Multiplikations-Ergebniszahl befindet sich dann in der Speicherreihe 25 und wird von hier aus in das Schieberegis ter 90 eingeblendet.If a multiplication is carried out, the M key is tapped and the flip-flop 1 is thus tilted to its left position. The circuit 23 is thus clock-controlled even during the duration of this tapping. In this case, the total E reset is also triggered by output C6. Then the output L7 flips the flip-flop 69 into its left position and thus controls the gate circuit 63 and thus pre-controls the transfer to the shift register 22 . Then the output C7 flips the flip-flop 47 into its left position and thus triggers the transfer clock delivery of the circuit 60 , which now clocks the first number from the shift register 90 into the shift register 22 . After this transfer clock control has ended, the first number, in this case the multiplicand, is in the shift register 22 and the multiplier is typed into the shift register 90 . Then press the G key and thus trigger the multiplication sequence; when this button G is pressed, the circuit 60 is blocked and thus its AND circuit 21 is activated and the multiplication process therefore begins immediately. This multiplication process is switched off when the last multiplier number has been worked up. The multiplication result number is then in the memory row 25 and is faded into the shift register 90 from here.

Falls eine Division zur Ausführung kommt, wird die Taste D angetippt und damit das Flip-Flop 2 in seine Links-Stellung gekippt. Damit wird auch während der Dauer dieses Antippens die Schaltung 23 Takt-durchgesteuert. Hierbei wird auch zunächst vom Ausgang C6 die E-Gesamt-Rückstellung ange steuert. Dann wird vom Ausgang L5 das Flip-Flop 67 in seine Rechts-Stellung gekippt und damit die Tor-Schaltung 61 an gesteuert und somit der Transfer zum Schieberegister 21a vor-angesteuert. Dann wird vom Ausgang C7 das Flip-Flop 47 der Schaltung 60 in seine Links-Stellung gekippt und damit die Transfer-Takt-Lieferung der Schaltung 60 ausgelöst, womit nun die erste Zahl vom Schieberegister 90 in das Schieberegister 21a getaktet wird. Nach Beendigung dieser Transfer-Takt-Ansteuerung befindet sich somit die erste Zahl, in diesem Fall der Dividend, im Schieberegister 21a und folgt das Eintippen des Divisors in die Schieberegister 90 und 22. Dann folgt das Antippen der Taste G und somit die Auslösung des Divisions-Ablaufs; hierbei liefert zu nächst der Ausgang F8 neun H-Impulse, mit denen das Komma- Schieberegister 50c/1-50c/2 rechts-verschiebend Takt-ange steuert wird. Damit befindet sich der Komma-Index um 9 Stel len weiter rechts und folgt der eigentliche Divisions-Ab lauf, bei dem der Divisor so lange vom Kopf-Ende des Divi denden subtrahiert wird, bis die Schaltung 10 Übertrag-H- Potential hat. Dann wird die betreffende Ziffer im Schiebere gister 90 gespeichert und der Dividend um eine Stelle nach links getaktet oder so lange nach links getaktet, bis der Übertrag-Ausgang P wieder L-Potential hat. Dieser Divisions- Ablauf wird abgebrochen, wenn der Ausgang s 5 H-Potential weil dann die Ergebniszahl theoretisch eine Länge von 8 Zif fern hat. In diesem Fall befindet sich die Ergebniszahl schon im Schieberegister 90, weil das Schieberegister 90 in diesem Fall das Quotienten-Schieberegister ist.If a division is to be carried out, the button D is tapped and the flip-flop 2 is thus tilted into its left position. The circuit 23 is thus clock-controlled even during the duration of this tapping. Here, the total E reset is also activated by output C6. Then the output L5 flips the flip-flop 67 into its right position and thus controls the gate circuit 61 and thus the transfer to the shift register 21 a is pre-activated. Then the output C7 flips the flip-flop 47 of the circuit 60 into its left position and thus triggers the transfer clock delivery of the circuit 60 , which now clocks the first number from the shift register 90 into the shift register 21 a. After this transfer clock control has ended, the first number, in this case the dividend, is thus in the shift register 21 a and the divisor is typed into the shift registers 90 and 22 . This is followed by pressing the G key and thus triggering the division process; output F8 then delivers nine H-pulses, with which the comma shift register 50 c / 1 - 50 c / 2 is shifted clock-shifted to the right. The comma index is 9 positions further to the right and follows the actual division sequence, in which the divisor is subtracted from the head end of the divi dend until the circuit has 10 carry H potential. Then the relevant digit is stored in the shift register 90 and the dividend is clocked by one digit to the left or clocked to the left until the carry output P has L potential again. This division process is terminated if the output s 5 H potential because then theoretically the result number has a length of 8 digits. In this case, the result number is already in shift register 90 , because shift register 90 is the quotient shift register in this case.

Claims

1. Electronic arithmetic circuit for all 4 arithmetic types, the main circuit ( 10 ) of which consists of a switchable tetrad circuit ( 6 ) for addition and subtraction and a gate circuit system ( 100 ) and which is displayed by inserting the memory array ( 25 ) brings into the shift register ( 21 b) the main number-transfer actions to carry out, characterized in that for the other number transfer part of the shift register transfer method comes to use.

2. Electronic arithmetic circuit according to claim 1, characterized in that the number transfer is limited to its minimum by adding the second summand to the shift registers ( 22 and 90 ) and adding the subtrahend to the shift registers ( 22 and 90 ) is clocked and in Divi sion the divisor in the shift registers ( 22 and 90 ) is clocked.

3. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2, characterized in that the Ver storage of the first input number in the shift register ( 21 b) or in the shift register ( 21 a) or in the shift register ( 22 ) by means of shift register clock -Trans fer is executed.

4. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that for the clock transfer, the pulse circuit ( 23 ) provides the pre-controls and the pulse circuit ( 60 ) Provides shift register clock cycles.

5. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the circuit ( 60 ) also controls the circuit ( 43 ) with additional clocks in addition and subtraction .

6. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that the circuit ( 60 ) also 8 or 9 or the other corresponding number It provides clocks for the required comma shift to the right when a division is carried out.

7. Electronic arithmetic circuit according to claim 1 or according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 5 or according to claim 6, characterized in that in versions C also result numbers from the memory series ( 25 ) are clocked by means of clock transfer from the circuit 25 into the shift register ( 90 ) and that the circuit 90 in this case is a four-fold shift register with parallel inputs.