DE4300341A1

DE4300341A1 - Arithmetic circuit for addition and subtraction

Info

Publication number: DE4300341A1
Application number: DE19934300341
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1992-05-11
Filing date: 1993-01-08
Publication date: 1994-07-14

Abstract

In the arithmetic circuit according to the subject of the invention, the partial circuit (15b) of the control unit (15) is provided with two additional flipflops (13 and 14), which switch off the pre-triggering of the AND circuits (17 and 18) if the pulse circuit (24) is through-controlled by the clock cycle. <IMAGE>

Description

Gegenstand der Erfindung ist eine weitere Verbesserung des Steuerwerks 15 der Rechenschaltung nach P 42 30 855.0, welche nicht nur die Haupt-Impuls-Schaltung 32 aufweist, sondern auch die Impuls-Schaltung 24 aufweist, mittels der die Einblendung der Eingabezahlen in die Speicherreihen 12 und 14 durchgesteuert wird. Erfindungsgemäß ist nun dieses Steuerwerk 15 so ausgebildet, daß die Impuls-Schaltung 24 nach den Rückstell-Ansteuerungen nicht mehr unbeabsichtigt durchgesteuert werden kann, wenn das dem Stand des Funk tions-Ablaufs entsprechend gar nicht erforderlich ist. Die ser Fehler wurde nun mit zwei zusätzlichen Flip-Flops 13 und 14 beseitigt.The object of the invention is a further improvement of the control unit 15 of the arithmetic circuit according to P 42 30 855.0, which not only has the main pulse circuit 32 , but also the pulse circuit 24 , by means of which the insertion of the input numbers into the memory rows 12 and 14 is controlled. According to the invention, this control unit 15 is designed in such a way that the pulse circuit 24 can no longer be unintentionally controlled after the reset controls, if the state of the function sequence is not required at all. This error has now been eliminated with two additional flip-flops 13 and 14 .

In Fig. 1a bis 1c ist die Haupt-Schaltung 10 dargestellt, welche aus den Teil-Schaltungen 10a bis 10c besteht. In Fig. 2a bis 2c ist das Steuerwerk 15 dargestellt, welches aus den Teil-Schaltungen 15a bis 15c besteht. In Fig. 3a und 3b ist die Ziffern-Eingabeschaltung 20 und die Program mierschaltung 35 dargestellt. In Fig. 4a und 4b ist die Impuls-Schaltung 32 dargestellt. In Fig. 5 ist die Impuls- Schaltung 24 dargestellt. In Fig. 6 ist der Rückwärts- Impuls-Zähler 37 der Programmierschaltung 35 dargestellt. In Fig. 7 ist die Tetraden-Schaltung 6 dargestellt. In Fig. 8 ist die Anzeigeschaltung 45 dargestellt. In Fig. 9 ist die Teil-Schaltung 21 der Tetraden-Schaltung 6 darge stellt. In Fig. 10 ist die Teil-Schaltung 22 der Tetraden- Schaltung 6 dargestellt. In Fig. 11 ist die Neuner-Komple mentschaltung 23b der Tetraden-Schaltung 6 dargestellt. In Fig. 12 ist die Gesamt-Darstellung ohne Steuerwerk 15 dar gestellt, wobei 4 Leitungen nur als eine Leitung dargestellt sind. In Figs. 1a to 1c, the main circuit 10 is shown, which consists of the sub-circuits 10 a to 10 c. In Fig. 2a to 2c, the control unit 15 is shown, which consists of the sub-circuits 15 a to 15 c. In Fig. 3a and 3b is the numeric input circuit 20 and the Program minimizing circuit 35 shown. In Fig. 4a and 4b, the pulse circuit 32 is shown. In FIG. 5, the pulse circuit 24 is shown. In FIG. 6, the reverse pulse counter 37 of the programming circuit 35 shown. In Fig. 7, the tetrads circuit 6 is shown. In FIG. 8, the display circuit 45 is shown. In Fig. 9, the sub-circuit 21 of the tetrad circuit 6 is Darge. In Fig. 10 the sub-circuit 22 of the tetrad circuit 6 is shown. In Fig. 11, the nine-component circuit 23 b of the tetrad circuit 6 is shown. In Fig. 12, the overall representation is shown without control unit 15 , 4 lines being shown only as one line.

Auch diese elektronische Rechenschaltung für Addition und Subtraktion hat als Type A keine Komma-Verarbeitung, weil bei einer Ladenkassen-Rechenschaltung nur ein fest-stehen der Komma-Index zwischen Stelle 2 und Stelle 3 erforderlich ist. Somit wird bei der vorliegenden Ladenkassen-Rechen- Schaltung das Komma automatisch angezeigt und zwar dann, wenn die dritte Ziffer eingetippt ist.As type A, this electronic arithmetic circuit for addition and subtraction also has no comma processing, because only a fixed comma index between digits 2 and 3 is required for a cash register arithmetic circuit. Thus, the comma is automatically displayed in the present cash register calculation circuit, specifically when the third digit has been typed in.

Diese elektronische Addier-Subtrahierschaltung für Laden kassen hat somit keine Komma-Verarbeitung und besteht aus der Haupt-Schaltung 10 und dem Steuerwerk 15 und der Zif fern-Eingabeschaltung 20 und der Programmierschaltung 35 und der Anzeigeschaltung 45.This electronic add-subtractor for cash registers thus has no comma processing and consists of the main circuit 10 and the control unit 15 and the Zif remote input circuit 20 and the programming circuit 35 and the display circuit 45th

Die Haupt-Schaltung 10 (Fig. 1a bis 1c) besteht aus der Tetraden-Schaltung 6, welche auf Addition oder auf Subtrak tion ansteuerbar ist und dem Ergebnis-Schieberegister 25 und den Potential-Speicherreihen 12 und 14 und dem Leitungs- System 85, das mit den Tor-Schaltungen 24 und 29 und 33 kombiniert ist. Diese 3 Tor-Schaltungen 24 und 29 und 33 be stehen aus je 8 Teil-Schaltungen für je 4 Leitungen. An weiteren Teil-Schaltungen besteht diese Haupt-Schaltung 10 aus dem Übertrag-Speicher 8 und den zugehörigen Leitungen.The main circuit 10 ( Fig. 1a to 1c) consists of the tetrad circuit 6 , which can be controlled on addition or subtraction and the result shift register 25 and the potential memory rows 12 and 14 and the line system 85 , which is combined with the gate circuits 24 and 29 and 33 . These 3 gate circuits 24 and 29 and 33 are made up of 8 sub-circuits for 4 lines each. In further sub-circuits, this main circuit 10 consists of the carry memory 8 and the associated lines.

Das Steuerwerk 15 (Fig. 2a bis 2c) besteht aus den Teil- Schaltungen 15a bis 15c. Die Teil-Schaltung 15a (Fig. 2a) besteht aus den Flip-Flops 1 bis 6 und 26 und 6 Tipp- Schaltern 7 und den Oder-Schaltungen 8 bis 10 und 35 und 42 mit je 2 Eingängen und der Oder-Schaltung 30 mit 3 Eingän gen und den Und-Schaltungen 11 und 28 mit je 2 Eingängen und den zugehörigen Leitungen.The control unit 15 ( Fig. 2a to 2c) consists of the sub-circuits 15 a to 15 c. The sub-circuit 15 a ( Fig. 2a) consists of the flip-flops 1 to 6 and 26 and 6 tap switches 7 and the OR circuits 8 to 10 and 35 and 42 , each with 2 inputs and the OR circuit 30th with 3 inputs and the AND circuits 11 and 28 with 2 inputs each and the associated lines.

Die Teil-Schaltung 15b (Fig. 2b) besteht aus der Impuls- Schaltung 24 und den Flip-Flops 12 bis 14 und den Und- Schaltungen 16 bis 21 und 41 mit je 2 Eingängen und den Oder- Schaltungen 22 und 23 und 25 und 27 mit je 2 Eingängen und den zugehörigen Leitungen. The sub-circuit 15 b ( FIG. 2 b) consists of the pulse circuit 24 and the flip-flops 12 to 14 and the AND circuits 16 to 21 and 41 , each with 2 inputs and the OR circuits 22 and 23 and 25 and 27 with 2 inputs each and the associated lines.

Die Teil-Schaltung 15c (Fig. 2c) besteht aus der Haupt- Impuls-Schaltung 32 und der Impuls-Wechselschaltung 36 und dem Flip-Flop 29 und den Und-Schaltungen 31 bis 34 mit je 2 Eingängen und den Oder-Schaltungen 37 bis 39 mit je 2 Ein gängen und den zugehörigen Leitungen.The subcircuit 15 c ( FIG. 2 c) consists of the main pulse circuit 32 and the pulse changeover circuit 36 and the flip-flop 29 and the AND circuits 31 to 34 , each with 2 inputs and the OR circuits 37 up to 39 with 2 inputs each and the associated cables.

Die Ziffern-Eingabeschaltung 20 (Fig. 3a) besteht aus 10 Tipp-Schaltern 34 und somit mit einer Leer-Komma-Taste aus 11 Tipp-Schaltern 34 und der Oder-Schaltung 1 mit 10 Eingängen und der Oder-Schaltung 3 mit 5 Eingängen und 2 Oder- Schaltungen 4 mit je 4 Eingängen und der Oder-Schaltung 5 mit 8 Eingängen und der Tor-Schaltung 64 und den zugehörigen Leitungen. Die Tipp-Schalter 34 sind mit den zugehörigen Ziffern gekennzeichnet.The digit input circuit 20 ( FIG. 3a) consists of 10 tap switches 34 and thus, with an empty comma button, of 11 tap switches 34 and the OR circuit 1 with 10 inputs and the OR circuit 3 with 5 inputs and 2 OR circuits 4 with 4 inputs each and the OR circuit 5 with 8 inputs and the gate circuit 64 and the associated lines. The tip switches 34 are identified with the associated digits.

Die Programmierschaltung 35 (Fig. 3b) besteht aus dem Impuls-Zähler 37 und der Tor-Schaltung 8 und der Oder- Schaltung 11 und der Negier-Schaltung 9 und dem Tipp-Schal ter 29 und den zugehörigen Leitungen. Der Tipp-Schalter 29 ist mit der Aufschrift "10" versehen, weil mittels Antippen dieses Tipp-Schalters 29 die Zahl 10 programmiert wird.The programming circuit 35 ( FIG. 3b) consists of the pulse counter 37 and the gate circuit 8 and the OR circuit 11 and the negation circuit 9 and the tip switch 29 and the associated lines. The tip switch 29 is labeled "10" because the number 10 is programmed by tapping this tip switch 29 .

Die Impuls-Schaltung 32 (Fig. 4a und 4b) besteht aus den Teil-Schaltungen 32a und 32b und somit aus 16 einfachen Flip-Flops 1 bis 16 und 16 Und-Schaltungen 21 mit je 2 Ein gängen und 12 Und-Schaltungen 22 mit je 2 Eingängen und der Oder-Schaltung 27 mit 2 Eingängen und 2 Verstärker-Schalt ungen 24 und 25, sofern diese erforderlich sind und 4 Dio den 26 und den zugehörigen Leitungen. Die Impuls-Ausgänge haben die Bezeichnungen 1 bis 8 und na bis nd.The pulse circuit 32 ( Fig. 4a and 4b) consists of the sub-circuits 32 a and 32 b and thus from 16 simple flip-flops 1 to 16 and 16 AND circuits 21 , each with 2 inputs and 12 AND circuits 22 with 2 inputs each and the OR circuit 27 with 2 inputs and 2 amplifier circuits 24 and 25 , if these are necessary and 4 diodes 26 and the associated lines. The pulse outputs have the designations 1 to 8 and na to nd.

Die Impuls-Schaltung 24 (Fig. 5) besteht aus den einfachen Flip-Flops 1 bis 6 und 4 Und-Schaltungen 11 mit je 2 Eingän gen und 4 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 3 Eingängen und dem weiteren einfachen Flip-Flop 14 und 2 Und-Schaltungen 15 und 2 Und-Schaltungen 16 mit je 2 Eingängen und 2 Negier-Schaltungen 17 und den zugehörigen Leitungen. Der Frequenz-Eingang hat die Bezeich nung e. Die Ansteuer-Ausgänge haben die Bezeichnung a bis c. Der End-Ausgang hat die Bezeichnung f. Der Rückstell- Eingang hat die Bezeichnung r.The pulse circuit 24 ( FIG. 5) consists of the simple flip-flops 1 to 6 and 4 AND circuits 11 with 2 inputs each and 4 AND circuits 12 with 2 inputs each and the OR circuit 13 with 3 inputs and the further simple flip-flop 14 and 2 AND circuits 15 and 2 AND circuits 16 , each with 2 inputs and 2 negation circuits 17 and the associated lines. The frequency input has the designation e. The control outputs have the designation a to c. The end output is labeled f. The reset input has the designation r.

Der Rückwärts-Impuls-Zähler 37 (Fig. 6) der Programmier- Schaltung 35 (Fig. 3b) besteht aus 10 einfachen Flip-Flops 1 bis 10 und 9 Und-Schaltungen 11 mit je 2 Eingängen und 4 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 5 Eingängen und dem weiteren einfachen Flip-Flop 14 und 2 Und-Schaltungen 15 und 2 Und-Schaltungen 16 mit je 2 Eingängen und 2 Negier-Schaltungen 17 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a und die Programmier-Eingänge die Bezeichnungen 1 bis 10. Der Schalt- Ausgang hat die Bezeichnung b und der Rückstell-Eingang die Bezeichnung r.The backward pulse counter 37 ( FIG. 6) of the programming circuit 35 ( FIG. 3b) consists of 10 simple flip-flops 1 to 10 and 9 AND circuits 11 each with 2 inputs and 4 AND circuits 12 each 2 inputs and the OR circuit 13 with 5 inputs and the further simple flip-flop 14 and 2 AND circuits 15 and 2 AND circuits 16 each with 2 inputs and 2 negation circuits 17 and the associated lines. The pulse input has the designation a and the programming inputs have the designations 1 to 10 . The switching output has the designation b and the reset input has the designation r.

Die Tetraden-Schaltung 6 (Fig. 7) besteht aus den Neuner- Komplementschaltungen 23a und 23b, welche mit je einer Geradeaus-Schaltung kombiniert sind und den Teil-Schaltun gen 21 und 22 und 5 Und-Schaltungen 1 mit je 2 Eingängen und 2 Negier-Schaltungen 2 und 3 Oder-Schaltungen 3 mit je 2 Eingängen und 5 Und-Schaltungen 4 mit je 2 Eingängen und 5 Oder-Schaltungen 5 mit je 2 Eingängen und 7 Und-Schaltungen 6 mit je 2 Eingängen und 2 Negier-Schaltungen 7 und 2 Oder- Schaltungen 8 mit je 2 Eingängen und 2 Oder-Schaltungen 9 mit je 3 Eingängen und den zugehörigen Leitungen. Diese Tet raden-Schaltung 6 ist dann auf Addition eingestellt, wenn die Eingänge c1 und c2 mit H-Potential angesteuert werden und dann auf Subtraktion eingestellt, wenn entweder der Eingang c1 oder der Eingang c2 mit L-Potential angesteu ert wird. Wenn der Eingang c1 mit L-Potential angesteuert wird und der Eingang c2 mit H-Potential angesteuert wird, werden die links-seitig durchlaufenden Ziffern als Subtra henden-Ziffern verarbeitet. Wenn der Eingang c2 mit L-Po tential angesteuert wird und der Eingang c1 mit H-Potential angesteuert wird, werden die rechts-seitig durchlaufenden Ziffern als Subtrahenden-Ziffern verarbeitet. The tetrad circuit 6 ( Fig. 7) consists of the nine-complement circuits 23 a and 23 b, which are combined with a straight-ahead circuit and the sub-circuits 21 and 22 and 5 AND circuits 1 with 2 inputs each and 2 negation circuits 2 and 3 OR circuits 3 with 2 inputs each and 5 AND circuits 4 with 2 inputs each and 5 OR circuits 5 with 2 inputs each and 7 AND circuits 6 with 2 inputs each and 2 negation circuits Circuits 7 and 2 OR circuits 8 with 2 inputs each and 2 OR circuits 9 with 3 inputs each and the associated lines. This tetrading circuit 6 is then set to addition when the inputs c1 and c2 are driven with H potential and then set to subtraction when either the input c1 or the input c2 is driven with L potential. If the input c1 is driven with L potential and the input c2 is driven with H potential, the digits on the left-hand side are processed as subtractive digits. If the input c2 is driven with L potential and the input c1 is driven with H potential, the digits on the right-hand side are processed as subtrahend digits.

Die Anzeigeschaltung 45 (Fig. 8) besteht aus 3 A-Teil- Schaltungen 1 bis 3 und einer B-Teil-Schaltung 4 und 3 C- Teil-Schaltungen 5 bis 7 und einer Schluß-Teil-Schaltung 8. Eine volle Teil-Schaltung 6 besteht wie die vollen Teil- Schaltungen 5 und 7 aus einer Oder-Schaltung 1 mit 4 Ein gängen und einer Negier-Schaltung 2 und einer Diode 3 und einer Und-Schaltung 4 mit 2 Eingängen und der Dekodier- Schaltung 5 und den zugehörigen Leitungen.The display circuit 45 ( FIG. 8) consists of 3 A subcircuits 1 to 3 and a B subcircuit 4 and 3 C subcircuits 5 to 7 and a final subcircuit 8 . A full sub-circuit 6 , like the full sub-circuits 5 and 7, consists of an OR circuit 1 with 4 inputs and a negating circuit 2 and a diode 3 and an AND circuit 4 with 2 inputs and the decoding circuit 5 and the associated lines.

Die Schaltung 21 der Tetraden-Schaltung 6 (Fig. 9) besteht aus 4 Und-Schaltungen 1 mit je 2 Eingängen und 3 Oder- Schaltungen 2 mit je 2 Eingängen und 2 Negier-Schaltungen 3 und 2 Und-Schaltungen 4 mit je 2 Eingängen und 2 Negier- Schaltungen 5 und der Oder-Schaltung 6 mit 2 Eingängen und den zugehörigen Leitungen. Die Eingänge haben die Bezeich nungen a bis c. Der Ausgang hat die Bezeichnung d und der Übertrag-Ausgang die Bezeichnung e. Die Schaltung 22 be steht aus denselben Teilen.The circuit 21 of the tetrad circuit 6 ( FIG. 9) consists of 4 AND circuits 1 with 2 inputs each and 3 OR circuits 2 with 2 inputs each and 2 negation circuits 3 and 2 AND circuits 4 with 2 inputs each and 2 negation circuits 5 and the OR circuit 6 with 2 inputs and the associated lines. The inputs have the designations a to c. The output has the designation d and the carry output has the designation e. The circuit 22 be made of the same parts.

Die Neuner-Komplementschaltung 23b der Tetraden-Schaltung 6 (Fig. 11) besteht aus 4 Negier-Schaltungen 1 und 8 Und- Schaltungen 2 mit je 2 Eingängen und 4 Oder-Schaltungen 3 mit je 2 Eingängen und der weiteren Negier-Schaltung 4 und den zugehörigen Leitungen.The nine's complement circuit 23 b of the tetrad circuit 6 ( FIG. 11) consists of 4 negation circuits 1 and 8 AND circuits 2 with 2 inputs each and 4 OR circuits 3 with 2 inputs each and the further negation circuit 4 and the associated lines.

Die Impuls-Wechsel-Schaltung 36 (Bestandteil der Teil-Schalt ung 15c Fig. 2c) ist in P 42 18 089.9 dargestellt und beschrieben.The pulse changeover circuit 36 (part of the partial circuit 15 c, FIG. 2 c) is shown and described in P 42 18 089.9.

Vom Ausgang D1 wird die Speicherreihe 12 rückstell-ange steuert. Vom Ausgang D3 wird das Schieberegister 25 rück stell-angesteuert. Der Ausgang U3 steuert den Eingang u3 an. Der Ausgang A4 steuert den Eingang a4 an. Der Ausgang S4 steuert den Eingang s4 an. Der Ausgang F4 steuert den Eingang f4 an. Der Ausgang U zeigt Überlauf an. Die Aus gänge NK steuern die Eingänge nk an. Der Ausgang D5 steu ert den Eingang d5 an. Der Ausgang K2 steuert den Eingang k2 an. Der Ausgang B1 steuert den Eingang b1 an. Der Aus gang B2 steuert den Eingang b2 an. Der Ausgang C1 steuert den Eingang c1 an. Der Ausgang C2 steuert den Eingang c2 an. Die Eingänge t1 und t2 werden mit der Takt-Frequenz angesteuert. Die Eingänge u2 liegen im Betriebszustand ständig an H-Potential. Die Eingänge r werden von Abzweig ungen des Ausgangs R1 rückstell-angesteuert. Vom Ausgang R2 wird das Schieberegister 25 bei der Gesamt-Rückstellung rück stell-angesteuert. Der Ausgang X1 steuert den Eingang x1 an. Der Ausgang X2 wird nur eventuell gebraucht und steu ert zutreffendenfalls einen Eingang an, welcher parallel zu den Eingängen r und r6 (Oder-Schaltung 37) angeordnet ist. Der Ausgang R5 steuert den Eingang r5 an. Der Ausgang R6 steuert den Eingang r6 an. Der Ausgang R4 steuert den Ein gang r4 an. Vom Ausgang E wird das Schieberegister 25 bei der Ziffern-Eingabe links-verschiebend Takt-angesteuert. Die Ausgänge S steuern die Eingänge s an. Die Ausgänge Y steuern die Eingänge y an.The memory bank 12 is reset-controlled from the output D1. From the output D3, the shift register 25 is reset driven. Output U3 controls input u3. Output A4 drives input a4. Output S4 controls input s4. Output F4 controls input f4. The output U indicates overflow. The outputs NK control the inputs nk. The output D5 controls the input d5. The output K2 controls the input k2. Output B1 controls input b1. Output B2 controls input b2. Output C1 controls input c1. Output C2 controls input c2. The inputs t1 and t2 are controlled with the clock frequency. In the operating state, inputs u2 are constantly at H potential. The inputs r are reset-controlled by branches of the output R1. From the output R2, the shift register 25 is reset-controlled in the total reset. Output X1 controls input x1. The output X2 is only possibly used and, if applicable, controls an input which is arranged in parallel with the inputs r and r6 (OR circuit 37 ). The output R5 controls the input r5. The output R6 controls the input r6. The output R4 controls the input r4. From the output E, the shift register 25 is clock-driven when the digits are input, shifting to the left. The outputs S control the inputs s. Outputs Y control inputs y.

Beim Antippen der Taste A wird mittels der Impuls-Schaltung 24 die erste Zahl (erster Summand) in die Speicherreihe 12 eingeblendet. Beim Antippen der Taste S wird mittels der Impuls-Schaltung 24 die erste Zahl (Minuend) in die Speicher reihe 12 eingeblendet. Beim Antippen der Taste M wird die Eingabe der Vielfach-Ziffer oder der Vielfachzahl 10 vor- angesteuert. Mittels Antippen der Taste G wird der Additions- oder Subtraktions-Ablauf ausgelöst. Mittels Antippen der Taste Z wird die Spezial-Subtraktion vor-angesteuert. Mit tels Antippen der Taste R wird die Gesamt-Rückstellung an gesteuert. When the button A is pressed, the first number (first summand) is faded into the memory row 12 by means of the pulse circuit 24 . When the S button is pressed, the first number (minuend) is faded into the memory row 12 by means of the pulse circuit 24 . When the M key is pressed, the input of the multiple digit or multiple number 10 is activated. Tapping the G key triggers the addition or subtraction process. The special subtraction is activated by pressing the Z key. The total reset is controlled by tapping the R button.

Beim Zusammen-Addieren von zwei Komma-freien Zahlen ergibt sich die Wirkungsweise wie folgt: Zunächst muß diese Rechen- Schaltung mittels Antippen der Taste R rückgestellt werden, sofern sie nicht schon rückgestellt ist. In dieser Grund stellung wird zuerst der erste Summand über die Tastatur 34 in das Schieberegister 25 eingetippt. Dann wird die Taste A (Addition) angetippt und damit vom Ausgang C1 der Eingang c1 mit H-Potential angesteuert und damit die Tetraden- Schaltung 6 auf Addition vor-angesteuert, weil der Eingang c2 bereits an H-Potential liegt. Bei diesem Antippen der Taste A wird außerdem die Takt-Durchsteuerung der Impuls- Schaltung 24 über die Und-Schaltung 17 und die Oder-Schalt ung 25 ausgelöst, weil damit die Und-Schaltung 19 vor-ange steuert ist. Bei dieser Takt-Durchsteuerung der Impuls- Schaltung 24 wird von deren Ausgang a keine eingeschränkte Gesamt-Rückstellung angesteuert, weil die Und-Schaltung 41 nicht vor-angesteuert ist. Dann wird vom Ausgang b dieser Impuls-Schaltung 24 über den Ausgang B2 der Eingang b2 mit einem H-Impuls angesteuert und damit der erste Summand vom Schieberegister 25 über die Tor-Schaltung 72 in die Speicherreihe 12 eingeblendet. Dann steuert der H-Impuls des Ausgangs D3 die Rückstellung des Schieberegisters 25 an. Somit befindet sich nun der erste Summand in der Spei cherreihe 12 und wird über die Tastatur 34 der zweite Summand in das Schieberegister 25 eingetippt. Bei der ers ten Ziffer dieses zweiten Summanden wird das Flip-Flop 12 in seine Links-Stellung gekippt, womit nun der Ausgang B1 vor-angesteuert ist. Nun folgt das Antippen der Taste G und somit zunächst die zweite Takt-Durchsteuerung der Im puls-Schaltung 24, bei der auch keine eingeschränkte Ge samt-Rückstellung angesteuert wird, sondern nur vom Ausgang B1 über den Eingang b1 und die Tor-Schaltung 71 der zweite Summand in die Speicherreihe 14 eingeblendet wird und vom Ausgang D3 die Rückstellung des Schieberegisters 25 ange steuert wird. Am Schluß dieser zweiten Takt-Durchsteuerung der Impuls-Schaltung 24 ist die Und-Schaltung 11 vor-ange steuert und hat somit der Ausgang K2 H-Potential und wird damit die Takt-Durchsteuerung der Impuls-Schaltung 32 über die Impuls-Wechselschaltung 36 ausgelöst. In diesem Fall liegt am Eingang a4 schon H-Potential an. Somit ist nun nur eine Takt-Durchsteuerung der Impuls-Schaltung 32 vor- angesteuert, in deren Verlauf die Ausgänge NK der Impuls- Schaltung 32 die Eingänge nk der Haupt-Schaltung 10 mit 8 aufeinanderfolgenden H-Impulsen ansteuern und damit die Zif fern-serielle Addition der beiden Summanden mittels der Tet raden-Schaltung 6 bewirken. Die Ausschaltung wird vom H- Impuls des Ausgangs i bewirkt, welcher das Flip-Flop 29 über die vor-angesteuerte Und-Schaltung 34 in seine Links-Stell ung kippt. Damit ist die Addition dieser beiden Summanden abgeschlossen und die Ergebniszahl im Schieberegister 25 ge speichert. Der Ausgang F4 hat nur während der Links-Stel lung des Flip-Flops 5 L-Potential; somit wird von der Anzei geschaltung 45 zunächst die Eingabe des ersten Summanden angezeigt und dann die Eingabe des zweiten Summanden ange zeigt und dann die Ergebniszahl angezeigt.When two comma-free numbers are added together, the mode of operation is as follows: First, this arithmetic circuit must be reset by pressing the R key, unless it has already been reset. In this basic position, the first summand is first typed into the shift register 25 via the keyboard 34 . Then the key A (addition) is tapped and thus the input c1 is driven from output C1 with H potential and thus the tetrad circuit 6 is pre-driven for addition because input c2 is already at H potential. When this button A is pressed, the clock control of the pulse circuit 24 is also triggered via the AND circuit 17 and the OR circuit 25 , because the AND circuit 19 is thus controlled in advance. In this cycle control of the pulse circuit 24 , no limited total reset is triggered by its output a, because the AND circuit 41 is not pre-activated. Then the output b of this pulse circuit 24 via the output B2 controls the input b2 with an H pulse and thus the first summand from the shift register 25 is faded into the memory array 12 via the gate circuit 72 . Then the H pulse of output D3 drives the reset of shift register 25 . Thus, the first summand is now in the memory row 12 and the second summand is typed into the shift register 25 via the keyboard 34 . At the first digit of this second addend, the flip-flop 12 is tilted into its left position, which means that the output B1 is now pre-activated. Now follows the touch of the button G and thus first the second cycle control of the pulse circuit 24 , in which no restricted total reset is also controlled, but only from the output B1 via the input b1 and the gate circuit 71 second summand is faded into the memory row 14 and the reset of the shift register 25 is controlled by the output D3. At the end of this second cycle control of the pulse circuit 24 , the AND circuit 11 is controlled in advance and thus has the output K2 H potential and thus the cycle control of the pulse circuit 32 is triggered via the pulse changeover circuit 36 . In this case there is already H potential at input a4. Thus, only one cycle control of the pulse circuit 32 is now controlled, in the course of which the outputs NK of the pulse circuit 32 control the inputs nk of the main circuit 10 with 8 consecutive H-pulses and thus the digits serial Addition of the two summands by means of the tet 6 circuit. The switch-off is effected by the H pulse of output i, which tilts the flip-flop 29 into its left position via the pre-controlled AND circuit 34 . This completes the addition of these two summands and stores the result number in the shift register 25 . The output F4 has 5 L potential only during the left position of the flip-flop; Thus, the display circuit 45 first shows the input of the first summand and then the input of the second summand is displayed and then the result number is displayed.

Falls eine Ergebniszahl als erster Summand weiterverarbei tet werden soll, wird die Taste R (Rückstellung) nicht ange tippt, sondern gleich die Taste A angetippt und damit auch der Eingang c1 mit H-Potential angesteuert und über die Oder-Schaltungen 8 und 42 und die Und-Schaltung 17 und die Oder-Schaltung 25 und die Und-Schaltung 19 die erste Takt- Durchsteuerung der Impuls-Schaltung 24 ausgelöst, in deren Verlauf zunächst vom Ausgang a der Impuls-Schaltung 24 über die Oder-Schaltung 9 die eingeschränkte Gesamt-Rückstellung angesteuert wird. Dann wird mittels H-Impuls vom Aus gang B2 die vorherige Ergebniszahl in die Speicherreihe 12 eingeblendet und dann das Schieberegister 25 rückgestellt. Dann folgt auch das Eintippen des weiteren Summanden in das Schieberegister 25, wie bei der Neu-Eingabe beider Zahlen und dann das Antippen der Taste G, wobei zunächst auch wie der mittels der Impuls-Schaltung 24 der weitere Summand in die Speicherreihe 14 eingeblendet wird und dann die Aus lösung der Takt-Durchsteuerung der Impuls-Schaltung 32. If a result number is to be further processed as the first summand, the R key (reset) is not touched, but instead the A key is pressed and thus the input c1 is also controlled with H potential and via the OR circuits 8 and 42 and the AND circuit 17 and the OR circuit 25 and the AND circuit 19 triggered the first cycle control of the pulse circuit 24 , in the course of which the limited total output from the output a of the pulse circuit 24 via the OR circuit 9 Reset is controlled. Then the previous result number is faded into the memory row 12 by means of the H pulse from output B2 and then the shift register 25 is reset. Then there is also the typing of the further summand into the shift register 25 , as when entering both numbers and then the pressing of the key G, first of all also showing the further summand in the memory row 14 by means of the pulse circuit 24 and then the triggering of the clock control of the pulse circuit 32 .

Wenn zu einer vorherigen Ergebniszahl eine weitere Zahl mehrfach addiert werden soll, wird auch die Taste R nicht angetippt, sondern auch gleich die Taste A angetippt und dann der weitere Summand über die Tastatur 34 in das Schie beregister 25 eingetippt. Auch hierbei wird beim Antippen der Taste A sofort die Impuls-Schaltung 24 Takt-durchge steuert und somit zunächst vom Ausgang a effektiv wirksam die eingeschränkte Gesamt-Rückstellung angesteuert, wie im vorherigen Fall, in dem der weitere Summand nur einfach weiter-verarbeitet wird. Vom H-Impuls des Ausgangs B2 wird hierbei auch die vorherige Ergebniszahl in die Speicher reihe 12 eingeblendet und vom H-Impuls des Ausgangs D3 das Schieberegister 25 rückgestellt. Nach dem Eintippen des weiteren Summanden wird in diesem Additionsfall die Taste M angetippt und damit die Oder-Schaltung 64 gesperrt und die Tor-Schaltung 8 vor-angesteuert. Somit wird nun beim Eintippen der Vielfach-Ziffer oder der Vielfachzahl 10 nur die Schaltung 37 mit der Vielfach-Ziffer oder der Vielfach- Zahl 10 programmiert und folgt das Antippen der Taste G und somit die Auslösung des Vielfach-Additions-Ablaufs, wobei zunächst auch die Impuls-Schaltung 24 zum zweiten mal Takt- durchgesteuert wird und somit der Vielfach-Summand in die Speicherreihe 14 eingeblendet wird. Der Mehrfach-Additions- Ablauf wird auf gleich-artige Weise ausgelöst, wie ein ein facher Additions-Ablauf, indem nach voll-ständiger Takt- Durchsteuerung der Impuls-Schaltung 24 die Und-Schaltung 11 vor-angesteuert ist und damit die Takt-Durchsteuerung der Schaltung 36 und der Impuls-Schaltung 32 ausgelöst wird. In diesem Fall wird die Impuls-Schaltung 32 so lange rundum Takt-durchgesteuert, bis am Eingang a4 H-Potential anliegt. Damit ist die Anzahl der programmierten Additionen erreicht und wird auch über die Und-Schaltung 34 das Flip-Flop 29 in seine Links-Stellung gekippt und damit in diesem Fall die Rundum-Takt-Durchsteuerung der Impuls-Schaltung 32 aus geschaltet. Falls als weitere Zahl die Zahl 4853 eingetippt wurde und als Programmierziffer die Ziffer 7 eingetippt wurde, wurde damit zur vorherigen Ergebniszahl die Zahl 33971 hinzuaddiert.If a further number is to be added several times to a previous result number, the R key is also not pressed, but also the A key is pressed immediately and then the further summand is typed into the shift register 25 via the keyboard 34 . Here, too, when the A button is pressed, the pulse circuit 24 is immediately controlled and thus initially the output a effectively controls the restricted total reset, as in the previous case, in which the further summand is only simply further processed. From the H pulse of output B2, the previous result number is faded into the memory row 12 and the shift register 25 is reset by the H pulse of output D3. In this case of addition, after the additional summand has been typed in, the M key is pressed and the OR circuit 64 is thus blocked and the gate circuit 8 is pre-activated. Thus, the multi-digit or the multiple number is now when typing 10 is programmed, only the circuit 37 with the multi-digit or the Vielfach- number 10 and is followed by the pressing the G button, and thus the release of the multiple-add process, wherein initially also the pulse circuit 24 is clocked through for the second time and the multiple summand is thus faded into the memory row 14 . The multiple addition process is triggered in the same manner as a simple addition process, in that after complete clock control of the pulse circuit 24, the AND circuit 11 is pre-controlled and thus the clock control the circuit 36 and the pulse circuit 32 is triggered. In this case, the pulse circuit 32 is clock-controlled all the way until H-potential is present at the input a4. The number of programmed additions has thus been reached and the flip-flop 29 is also tilted into its left position via the AND circuit 34, and in this case the all-round control of the pulse circuit 32 is switched off. If the number 4853 was entered as a further number and the number 7 was entered as a programming number, the number 33971 was added to the previous result number.

Bei Subtraktion wird nicht die Taste A angetippt, sondern die Taste S angetippt. Damit wird der Eingang c1 mit L-Po tential angesteuert und werden somit die links-seitig durch laufenden Ziffern Neuner-komplementiert verarbeitet und so mit die links-seitig durchlaufende Zahl von der rechts- seitig durchlaufenden Zahl subtrahiert. Somit liegt bei Sub traktion am Eingang c1 L-Potential und am Eingang c2 H- Potential an.In the case of subtraction, the A key is not touched, but instead touched the S key. This turns input c1 into L-Po controlled and are thus the left-hand side processed digits complemented by nine and so on with the number running through on the left-hand side from the right- subtracted consecutive number. So sub traction at input c1 L-potential and at input c2 H- Potential.

Falls diese Schaltung bei der Verarbeitung von Geld-Beträgen die Differenz-Zahl zur weiteren (größeren) Zahl liefern soll, wird die Taste R auch nicht angetippt, sondern gleich die Taste Z angetippt. Damit hat der Ausgang C1 H-Potential und der Ausgang C2 L-Potential und ist somit die Tetraden- Schaltung 6 auf Seiten-vertauschte Subtraktion vor-angesteu ert und wird zunächst auch die Impuls-Schaltung 24 Takt- durchgesteuert, wobei die vorherige Ergebniszahl, wie normal, in die Speicherreihe 12 eingeblendet wird. Dann wird der Überschuß-Betrag in das Schieberegister 25 eingetippt und dann die Taste G angetippt. Auch in diesem Fall wird zunächst die Impuls-Schaltung 24 zum zweiten mal Takt-durchgesteuert und damit der Überschuß-Betrag in die Speicherreihe 14 ein geblendet. Dann hat auch der Ausgang K2 H-Potential und wird somit eine Sonder-Subtraktion durchgesteuert, bei der die rechts-seitig durchlaufende Zahl von der links-seitig durch laufenden Zahl subtrahiert wird und somit die vorherige Er gebniszahl von der Überschuß-Zahl subtrahiert wird. If this circuit is to deliver the difference to the other (larger) number when processing monetary amounts, the R key is not touched, but rather the Z key is tapped. Thus, the output C1 has H potential and the output C2 has L potential, and thus the tetrad circuit 6 is pre-controlled for side-reversed subtraction, and the pulse circuit 24 is also clock-controlled first, the previous result number, as normal, is faded into the memory bank 12 . Then the excess amount is typed into the shift register 25 and then the G key is pressed. In this case, too, the pulse circuit 24 is first clock-controlled for the second time and the excess amount is faded into the memory row 14 . Then the output K2 has H potential and is thus controlled by a special subtraction, in which the right-hand side number is subtracted from the left-hand side by a running number and the previous result number is subtracted from the excess number.

Bei der Ausführung B dieser Rechenschaltung kommt das Steu erwerk Type D1 zur Verwendung, welches in Fig. 13 und 14 und 2c dargestellt ist.In version B of this arithmetic circuit, the control mechanism type D1 is used, which is shown in FIGS. 13 and 14 and 2c.

Bei diesem Steuerwerk Type D1 wird die Impuls-Schaltung 24 beim Antippen der Taste Z direkt vom oberen Ausgang des Flip-Flops 6 über die Oder-Schaltung 26 und die Und-Schalt ung 19 Takt-vor-angesteuert. Beim Antippen der Taste Z wird hierbei auch die vorherige Ergebniszahl vom Schieberegister 25 in die Speicherreihe 12 eingeblendet. Dann wird auch im Anschluß die Überschußzahl in das Schieberegister 25 ein getippt. Dann wird auch die Taste G angetippt und damit die Überschuß-Zahl in die Speicherreihe 14 eingeblendet und dann bei rechts-seitig L-Potential die Subtraktion durch gesteuert.In this controller type D1, the pulse circuit is driven clock-before-24 at the time the button Z directly from the upper output of the flip-flop 6 via the OR circuit 26 and the AND circuit ung 19th When the Z key is pressed, the previous result number from the shift register 25 is also shown in the memory row 12 . Then the excess number is typed into the shift register 25 . Then the G key is also tapped and the excess number is faded into the memory row 14 and then the subtraction is controlled by the L potential on the right-hand side.

Bei der Ausführung C dieser Rechenschaltung kommt das Steu erwerk Type E1 zur Verwendung, welches in Fig. 15 und 16 und 2c dargestellt ist.In version C of this arithmetic circuit, the control mechanism type E1 is used, which is shown in FIGS. 15 and 16 and 2c.

Bei diesem Steuerwerk Type E1 wird schon beim Antippen der Taste M die zweite Takt-Durchsteuerung der Impuls-Schaltung 24 ausgelöst und somit schon beim Antippen der Taste M der Mehrfach-Summand vom Schieberegister 25 in die Speicher reihe 14 eingeblendet. Somit wird bei diesem Steuerwerk 15 beim Antippen der Taste G bei der Verarbeitung eines Viel fach-Summanden sofort die Rundum-Takt-Durchsteuerung der Impuls-Schaltung 32 ausgelöst. Auch bei diesem Steuerwerk Type E1 wird beim Antippen der Taste Z (Spezial-Subtrak tion) die Impuls-Schaltung 24 direkt vom oberen Ausgang des Flip-Flops 6 über die Oder-Schaltung 26 und die Und-Schalt ung 19 Takt-vor-angesteuert.In this type E1 control unit, the second cycle control of the pulse circuit 24 is triggered when the M key is pressed and the multiple summand from the shift register 25 is faded into the memory row 14 when the M key is pressed. Thus, in this control unit 15, when the G key is pressed when processing a multiple summand, the all-round control of the pulse circuit 32 is triggered immediately. Also in this type E1 control unit, when the Z key is pressed (special subtraction), the pulse circuit 24 is driven directly from the upper output of the flip-flop 6 via the OR circuit 26 and the AND circuit 19 .

Bei diesen Steuerwerken Type D1 (Fig. 13 und 14 und 2c) und Type E1 (Fig. 15 und 16 und 2c) wird bei der ersten Takt-Durchsteuerung der Impuls-Schaltung 24 immer auch die eingeschränkte Gesamt-Rückstellung angesteuert, wenn deren Schaltung 15a nicht mit der Zusatz-Schaltung 75 versehen ist, welche aus den Flip-Flops 1 und 26 und der Oder-Schalt ung 30 und der Und-Schaltung 28 und den zugehörigen Leit ungen besteht.In these control units type D1 ( FIGS. 13 and 14 and 2c) and type E1 ( FIGS. 15 and 16 and 2c), the limited total reset is always activated when the pulse circuit 24 is activated for the first time when the circuit is switched 15 a is not provided with the additional circuit 75 , which consists of the flip-flops 1 and 26 and the OR circuit 30 and the AND circuit 28 and the associated lines.

Andererseits kann das Steuerwerk 15 der Ausführung A dieser Rechenschaltung durch Weglassen der Zusatz-Schaltung 75 so ausgebildet werden, daß bei jeder ersten Takt-Durchsteuer ung der Impuls-Schaltung 24 die eingeschränkte Gesamt- Rückstellung angesteuert wird. In diesem Fall sind somit in der Teil-Schaltung 15a (Fig. 2a) die Flip-Flops 1 und 26 und die Oder-Schaltung 30 und die Und-Schaltung 28 und die zugehörigen Leitungen nicht angeordnet und ist statt dessen nur die Leitung m angeordnet, welche gestrichelt darge stellt ist.On the other hand, the control unit 15 of version A of this arithmetic circuit can be designed by omitting the additional circuit 75 in such a way that the limited total reset is actuated with every first cycle control of the pulse circuit 24 . In this case, the flip-flops 1 and 26 and the OR circuit 30 and the AND circuit 28 and the associated lines are not arranged in the sub-circuit 15 a ( FIG. 2a) and instead only the line m arranged, which is dashed Darge represents.

Die Type B dieser Addier-Subtrahierschaltung ist mit einer Programmierschaltung nach P 42 14 119.2 versehen, mittels welcher die Vielfach-Zahlen 1 bis 20 programmiert werden können.The type B of this add-subtract circuit is with a Programming circuit according to P 42 14 119.2 provided, by means of which the multiple numbers 1 to 20 are programmed can.

Die Type C dieser Addier-Subtrahierschaltung ist mit einer Programmierschaltung versehen, mittels welcher die Vielfach zahlen 1 bis 100 programmiert werden können.The type C of this add-subtract circuit is with a Provide programming circuit, by means of which the multiple numbers 1 to 100 can be programmed.

Claims

1. Electronic arithmetic circuit for addition and subtraction, which has only one shift register ( 25 ), which is bit-serial (simple) or digit-serial (four times) and as the main circuit ( 10 ) of this shift register ( 25 ) and 2 rows of memories ( 12 and 14 ) and a tetrad circuit ( 6 ) which can be controlled on addition or subtraction, characterized in that the sub -circuit ( 15 b) of the control unit ( 15 ) with 2 additional flip- Flops ( 13 and 14 ) are provided, which switch off the associated pre-control when the pulse circuit ( 24 ) is clock-controlled.

2. Electronic arithmetic circuit according to claim 1, characterized characterized that this arithmetic circuit no comma Processing, but only then commas can process when processing money amounts and therefore both input numbers generally two commas Have digits.

3. Electronic arithmetic circuit according to claim 1 or Claims 1 and 2, characterized in that they with a key (Z) is provided and thus designed is that in the special subtraction procedure the previous one Result number directly from the further input Number is subtracted.

4. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the flip-flop ( 14 ) is inadvertently tilted into its right position and then from the output of the OR- Circuit ( 22 ) is tilted again to its left position, in which the AND circuit ( 18 ) is pre-activated.

5. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 4, characterized in that in the multiple processing of a further number, the overlaying of the further number in the memory row ( 14 ) only after typing the multiple Digit.

6. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 4, characterized in that in the multiple processing of a further number, the overlaying of the further number in the memory row ( 14 ) before typing in the multiple number he follows.