[go: up one dir, main page]

DE3614087A1 - Vorrichtung und verfahren zur verbesserten verkapselung von halbleitervorrichtungen - Google Patents

Vorrichtung und verfahren zur verbesserten verkapselung von halbleitervorrichtungen

Info

Publication number
DE3614087A1
DE3614087A1 DE19863614087 DE3614087A DE3614087A1 DE 3614087 A1 DE3614087 A1 DE 3614087A1 DE 19863614087 DE19863614087 DE 19863614087 DE 3614087 A DE3614087 A DE 3614087A DE 3614087 A1 DE3614087 A1 DE 3614087A1
Authority
DE
Germany
Prior art keywords
chip
electrodes
housing
areas
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19863614087
Other languages
English (en)
Other versions
DE3614087C2 (de
Inventor
Carlo Mailand/Milano Cognetti de Martiis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of DE3614087A1 publication Critical patent/DE3614087A1/de
Application granted granted Critical
Publication of DE3614087C2 publication Critical patent/DE3614087C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W72/90
    • H10W76/157
    • H10W95/00

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

Beschreibung
Die Erfindung betrifft allgemein die Verkapselung von Halbleitervorrichtungen und insbesondere die Verkapselung von Halbleitervorrichtungen wie integrierte Schaltungen (im folgenden auch mit IC abgekürzt), die eine bequeme Verbindung einer Halbleitervorrichtung oder integrierten Schaltung mit Zuführungen bzw. Zuführungsleitern gestattet, die sich von einem Gehäuse, welches die Halbleitervorrichtung oder die integrierte Schaltung enthält, erstrecken.
Da Halbleitervorrichtungen in Einzelbauweise oder als integrierte Schaltung, welche in Halbleiter-Chips hergestellt werden, komplexer geworden sind und eine grössere Komponentendichte erreicht haben, hat die Schwierigkeit der Verbindung der Chips, auf welchen die integrierten Schaltungen untergebracht sind, mit Schaltungen, die integrierte Schaltungskomponenten verwenden, zugenommen. Eine typische Methode zur Herstellung einer Verbindung zwischen dem IC-Chip und einer elektronischen Schaltung ist zuerst das Einbringen des IC-Chips in ein Gehäuse und danach das Herstellen von Bondverbindungen mittels winzigen Drahtleitern zwischen ausgewählten Bereichen des Chips und ausgewählten Bereichen des Gehäuses. Das Gehäuse weist Zuführungen auf, die sich von ihm weg erstrecken und geeignet sind zur Verbindung mit einer elektronischen Schaltung oder einem elektronischen System, z.B. mittels einer Platine mit einer gedruckten Schaltung. Z.B. kann das Gehäuse mit den Zuführungen in Löcher einer Platine mit einer gedruckten Schaltung oder in eine Fassung einer elektrischen Schaltung eingesetzt werden. Die elektrische Verbindung zwischen einem IC-Chip und den Zuführungen des Gehäuses ist jedoch ty-
36 H O
pischerweise mit feinen Drahtleitern ausgeführt worden. Diese feinen Drahtleiter sind zerbrechlich, und es hat sich gezeigt, daß Sie relativ schwierig zwischen leitenden Bereichen des Halbleiter-Chips und den Zuführungen des Gehäuses zu befestigen sind. Weiterhin wies die Oberfläche des Chips, welche Kontaktflächen für einen elektrischen Kontakt mit verschiedenen Vorrichtungen oder Halbleiterzonen des Chips aufweist, keine große Flexibilität auf, um auf leichte Weise einen Kontakt mit unterschiedlich großen Gehäuseleiterrahmen zu gestatten, was besonders wichtig war, wenn die Größe des Chips entweder vergrößert oder verkleinert wurde, wie erforderlich.
Es wurde deshalb eine Technik benötigt, zur sicheren und verläßlichen Verbindung der elektrisch leitenden Zuführungen des Gehäuses direkt mit den leitenden Bereichen der Halbleitervorrichtung oder des IC-Chip, um dadurch eine verstärkte elektrische Verbindung herzustellen und die elektrische Verbindung leichter ausführbar zu machen.
ff Deshalb ist es Aufgabe der vorliegenden Erfindung, eine verbesserte Methode zur Einkapselung einer Halbleitervorrichtung oder einer integrierten Schaltung und ein entsprechendes Verfahren zu schaffen.
Eine Lösung dieser Aufgabe ist im Patentanspruch 1 angegeben und kann gemäß den weiteren Ansprüchen vorteilhaft weitergebildet werden.
Erfindungsgemäß wird ein IC-Chip mit einer Schicht aus isolierendem Material versehen und ein Satz von relativ großen Elektroden auf die Schicht aus isloierendem Material aufgebracht. Die größeren Elektroden sind mit
Elektroden der integrierten Schaltungen verbunden und die größeren Elektroden sind so ausgebiledt, daß sie mit den leitenden Zuführungen des Gehäuses, das den IC-Chip trägt, in mechanischem Kontakt stehen, wenn die Elemente des Gehäuses zusammengebaut sind. Die Zuleitungen bzw. Zuführungen des Gehäuses und die großen Elektroden sind vorzugsweise mit einer geeigneten Benetzungs- oder Lötmaterialverbindung für eine zweckdienliche elektrische und mechanische Verbindung jener Elemente und Elektroden beschichtet.
Mit der vorliegenden Erfindung ist einer verbesserte Verbindung zwischen den Elektroden eines IC-Chips und den leitenden Zuführungen eines Gehäuseelements geschaffen worden. Es sind eine verbesserte Gehäusekapselung und ein verbessertes Verfahren geschaffen worden, welche die Kombination von vergrößerten Kontaktflächebereichen eines Chips und eines Gehäuses mit einem Leiterrahmen, dessen Zuführungsleitungen gebogene Enden aufweisen, verwenden, um verläßlichere elektrische Kontakte zwischen den Zuführungen des Leiterrahmens und den vergrößerten Kontaktflächenbereichen des Chips zu erzielen.
Mit der Erfindung lassen sich die Kosten zur Verkapselung reduzieren, da es die Kombination von vergrößerten Kontaktflächenbereichen des Chips und von gebogene Endbereiche aufweisenden Zuführungsleitungen des Gehäuseleiterrahmens gestatten, daß Chips verschiedener Grossen in demselben Gehäuse verwendet werden können.
Außerdem ist eine Methode zum direkten Anbringen von Gehäusezuführungen an einem IC-Chip geschaffen worden.
Weiterhin ermöglicht es die vorliegende Erfindung, einen
direkten Kontakt zwischen leitenden Zuführungen eines Gehäuses und Elektroden eines IC-Chips zu schaffen, wobei die leitenden Zuführungen und die Elektroden mit einem Material zur leichten elektrischen Verbindung beschichtet werden können.
Entsprechend einer Ausführungsform der vorleigenden Erfindung umfaßt die Methode der Verbindung von Elektroden eines Halbleiter-Chips mit den Zuführungen eines Gehäuses, welches den Halbleiter-Chip enthält, das Aufbringen von großen Elektroden, die elektrisch mit vorgewählten Elektroden des Halbleiter-Chips verbunden sind, auf eine isolierende Schicht, wobei die isolierende Schicht über den Elektroden des Chips angebracht ist und diese schützt, außer die Bereiche der Elektroden, die sich durch die isolierende Schicht hindurcherstrecken und in Kontakt mit den großen Elektroden stehen, wobei die großen Elektroden direkt die Zuführungen des Gehäuses kontaktieren. Wenigstens die Gehäusezuleitungen oder die großen Elektroden sind mit einer Zusammensetzung oder einer Legierung beschichtet, die bei relativ niedriger Temperatur schmilzt. Die Zuführungen des Gehäuses werden elektrisch und mechanisch mit den großen Elektroden durch Erhitzen der Zusammensetzung oder Legierung verbunden, wobei diese zum Fliessen, zum Benetzen und zum Verbinden der großen Elektroden mit den Zuführungen des Gehäuses gebracht wird.
Entsprechend einer weiteren Ausführungsform der vorliegenden Erfindung umfaßt eine elektronische Baueinheit einen IC-Chip, welcher eine erste Gruppe von Elektroden aufweist, der Halbleiterbereiche des Chips kontaktiert. Der Chip weist eine zweite Gruppe größerer Elektroden auf, die auf einem isolierenden Material aufgebracht sind, welches den IC-Chip bedeckt, außer an Elektroden-
bereichen, die sich von der ersten Elektrodengruppe durch die isolierende Schicht erstrecken und in Kontakt mit der zweiten Gruppe der größeren Elektroden stehen. Es ist ein Gehäuse vorgesehen, das leitende Zuführungen, welche an diesen befestigt sind, aufweist. Es werden weiterhin Lötmittel zur elektrischen und mechanischen Verbindung der leitenden Zuführungen mit der zweiten Gruppe von Elektroden geschaffen.
Eine weitere Ausführungsform der vorliegenden Erfindung schafft eine Vorrichtung zur Verbindung eines IC-Chips mit einer elektrischen Schaltung, die leitende Einrichtungen mit Bereichen zur elektrischen Verbindung mit der elektrischen Schaltung aufweist, sowie eine Gehäuseeinrichtung zum Tragen der leitenden Einrichtungen und des IC-Chips. Der IC-Chip weist vergrößerte Elektrodeneinrichtungen auf, um vergrößtere Elektrodeneinrichtungen für einen elektrischen Kontakt mit dem IC-Chip zu schaffen. Die leitenden Einrichtungen weisen andere Bereiche zur Herstellung eines elektrischen und mechanischen Kontakt mit den vergrößerten Elektrodeneinrichtungen auf. Lötmittel sind zur elektrischen und mechanischen Verbindung der anderen Bereiche der leitenden Einrichtungen mit den vergrößerten Elektrodeneinrichtungen vorgesehen.
Eine weitere Ausführungsform der vorliegenden Erfindung schafft ein Verfahren zur elektrischen Verbindung eines Halbleiter-Chips mit Bereichen eines Leiterrahmens. Das Verfahren umfaßt die Schaffung von vergrößerten Elektroden auf dem Halbleiter-Chip, die Schaffung von gebogenen Enden an Leiterrahmenbereichen und das Positionieren des Halbleiter-Chips in einem Gehäuse, welches die Leiterrahmenbereiche umfaßt, so, daß die gebogenen Enden der
Leiterrahmenbereiche und die vergrößerten Elektroden in Kontakt stehen.
36H087
Die Erfindung wird im folgenden anhand eines zeichnerisch dargestellten Ausführungsbeispiels noch näher erläutert .
Fig. 1 zeigt eine Querschnittsansicht einer Halbleiteroder IC-Chip-Anordnung ;
Fig. 2 ist eine Draufsicht auf eine Chip-Anordnung nach Fig. 1 und enthält einen Unterlagenleil, auf welchem die Chip-Anordnung vorzugsweise befestigt ist;
Fig. 3 zeigt eine Querschnittsansicht eines Teils der die Chip-Anordnung und die Unterlage aufweisenden Struktur nach Fig. 2 und einen Teil eines Leiterrahmens, welcher an der Chip-Anordnung angebracht werden soll;
Fig. 4 zeigt eine perspektivische Ansicht eines Leiterrahmentyps eines Gehäuserahmens und die die Chip-Anordnung und die Unterlage aufweisende Struktur, wobei ein Teil des Gehäuses weggebrochen ist, um den Zusammenhang der vollständig verkapselten Anordnung zu zeigen.
In Figur 1 ist ein Halbleiter- oder vorzugsweise IC-Chip 10 entsprechend der vorliegenden Erfindung gezeigt. Die integrierte Schaltung selbst ist im Chip 10 untergebracht. Eine erste Elektroden- oder Metalliesierungsebene 11 umfaßt eine Vielzahl von Leitern, die zum elektrischen Verbinden mit verschiedenen Halbleiterbereichen der integrierten Schaltung verwendet werden. Einige der Leiter oder der Elektroden 11 der ersten Metallisierungsebene erfordern eine elektrische Verbindung mit den leitenden Zuführungen eines Leiterrahmentyps einer Ge-
häuse- oder Rahmenanordnung. Eine isolierende Beschichtung 12 aus Siliziumdioxid oder irgendeinem geeigneten aufgebrachten isolierenden Materiaol bedeckt die Leiter der ersten Metallisierungsebene 11. Danach ist auf der isolierenden Beschichtung 12 eine zweite Metallisierungsebene aufgebracht und in ein Muster gebracht worden. Die zweite Metallisierungsebene 13 enthält eine Gruppe von vergrößerten Elektroden und ist weiterhin über Flächen oder Bereichen 14, welche durch die isolierende Beschichtung 12 hindurchreichen, mit ausgewählten oder vorherbestimmten Elektroden 11 der integrierten Schaltung in der ersten Metallisierungsebene elektrisch verbunden. Die Gruppe von vergrößerten Elektroden erleichtert den Kontakt mit den Zuführungen des Leiterrahmens und gestattet außerdem den Zuführungen des Leiterrahmens, sogar dann die vergrößerten Elektroden oder Kontaktflächen zu kontaktieren, wenn die Chipgröße vergrößert oder verkleinert wird, da sich bei einer Änderung der Größe des Chips nur der Kontaktbereich zwischen den Zuführungen des Leiterrahmens und den vergrößerten Kontkatflachen verändern würde, aber der elektrische Kontakt wegen der vergrößerten Kontaktfläche noch erreicht werden würde. Die verschiedenen Halbleiterzonen (N- oder P-Typ) des Halbleiterchips 10 sind nicht abgebildet, aber würden von den Elektroden 11 kontaktiert werden.
In Figur 2 ist eine Draufsicht auf den Chip 10, welcher die integrierte Schaltung enthält, gezeigt. Sichtbar sind die vergrößerten Elektroden der zweiten Metallisierungsebene, die vorzugsweise als Sektoren ausgebildet sind - je einer für jeden von acht Anschlußstiften -, sowie die darunter liegende isolierende Beschichtung 12. Der Halbleiterchip 10 ist auf einer Zunge oder einem Unterlagenbereich 15 angeordnet gezeigt.
In Figur 3 ist die relative Anordnung des Unterlagenbereichs 15 und des Chips 10 in einer Gehäuseanordnung gezeigt, wobei ein Teil davon dargestellt ist, um die Verbindungstechnik der Erfindung zu zeigen. Seitenwände 20 des Gehäuses haben elektrisch leitende Zuführungen oder Leiterrahmenbereiche 21, welche durch die Seitenwände hindurchführen. Im Inneren des Gehäuses sind die Zuführungen 21 umgebogen oder mit umgebogenen Enden ausgebildet, um die vergrößerten Elektroden 13 der zweiten Metallisierungsebene zu kontaktieren, wenn die Chip-Unterlage-Anordnung in dem Gehäuse positioniert ist. Zusätzlich haben die vergrößerten Elektroden 13 der zweiten Metallisierungsebene und die Zuführungen 21, die zu dem Gehäuse gehören, beide vorzugsweisen einen überzug oder eine Schicht 22 aus einer Blei-Zinn-Verbindung oder -Legierung, mit welchem sie beschichtet sind bzw. welche an ihnen befestigt ist.
In Figur 4 ist eine Perspektivansicht der vervollständigten Anordnung gezeigt, wobei ein Teil weggeschnitten ist. Wenn Chip-Anordnung und Unterlage an ihrem Platz in dem Gehäuse angeordnet sind, weisen die Zuleitungen 21, welche am Rahmen 20 angebracht sind und durch ihn hindurchführen, gebogene Enden auf, um einen körperlichen Kontakt mit den vergrößerten Elektroden 13 der zweiten Metallisierungsebene herzustellen. Vorzugsweise werden die Enden der Zuführungen 21 vor dem Einbringen des Chips 10 in das Gehäuse umgebogen, aber wenn gewünscht, können die Enden der Zuführungen 21 auch erst umgebogen werden, nachdem der Chip 10 in das Gehäuse eingebracht worden ist. Weiterhin kann, falls gewünscht, die Unterlage 15 ein Bestandteil des Gehäuses sein, und der Chip 10 kann darauf untergebrcht werden und vorzugsweise darauf befestigt werden.
Eine IC-Baueinheit muß Zuführungen einer annehmbaren Haltbarkeit zum Anbringen an leitende Bereiche der Schaltung, in welcher sie verwendet wird, z.B. in der Fassung einer Schaltungsplatine, aufweisen. In einer typischen Anordnung weist ein IC-Chip Drähte auf, die elektrisch mit Elektroden verbunden sind, die in einer Metallisierungebene angeordnet sind und die elektrisch verbunden sind mit den elektrisch leitenden Zuführungen der Baueinheit. Diese bereits vorgeschlagenen Typen von Drähten, welche am IC-Chip angebracht sind, sind typischerweise zerbrechlich und schwierig zu befestigen. Die vorliegende Erfindung löst dieses elektrische Verbindungsproblem durch die Verwendung vergrößerter Elektroden, die in einer zweiten Metallisierungsebene gebildet sind, die Leiterelektroden aufweist, deren Flächen größer sind als die der Leiterelektroden des Chips, die sich in der ersten Metallisierungsebene befinden. Die Zuführungen der Baueinheit stehen in direktem körperlichem und elektrischen Kontakt mit den vergrößerten Leiterelektroden der zweiten Metallisierungsebene. Wegen der Größe dieser vergrößerten Elektroden können verschieden großen Chips innerhalb desselben Gehäuses verwendet werden, und die heiklen Verbindungsprobleme, die aus der elektrischen Verbindung der kleinen Drahtzuführungen bei bereits vorbekannten Anordnungen resultiern, werden umgangen. Zusätzlich haben die Elektroden der zweiten Metallisierungsebene, ebenso wie die Rahmenleiter innerhalb des Rahmens auf ihrer Oberfläche je eine Beschichtung aus einer Blei-Zinn-Zusammensetzung oder -Legierung (z.B. 90% Blei- 10% Zinn oder 95% Blei- 5% Zinn). Wenn die Leiterelektroden und die Rahmenleiter bzw. Gehäuseleiter miteinander in Kontakt sind, kann eine mäßige Erwärmung durchgeführt werden (z.B. durch Einbringen der Baueinheit in einen Ofen und Erhitzen des Inneren des Ofens bis zu einer Temperatur, die aus-
reicht, die Verflüssigung der Lotbeschichtung zu erreichen) , die zu einem Fließen des Lotes und dann nach dem Abkühlen des Lotes und der Benetzng der kontaktierten
Bereiche (zwischen den gebogenen Endbereichen der Zuführungen 21 und den vergrößerten Elektroden 13) zur Bildung eines guten elektrischen Kontaktes sowie einer verstärkten mechanischen Verbindung führen.
Auf diese Weise kann eine wirksame und mechanisch zuverlässige Methode zur Verbindung eines Halbleiter- oder
IC-Chips mit Zuleitungen eines Gehäuses erzielt werden. Das Ergebnis ist eine verbesserte Möglichkeit, eine
verläßliche elektrische Verbindung zwischen einem Halbleiter- oder IC-Chip und einer äußeren elektrischen
Schaltung herzustellen.
-Al·'
- Leerseite -

Claims (10)

Vorrichtung und Verfahren zur verbesserten Verkapselung von Halbleitervorrichtungen Patentansprüche
1. Verfahren zur Verbindung von Elektroden eines Halbleiter-Chips mit Zuführungen eines Gehäuses, welches den Chip enthält,
gekennzeichnet durch: Aufbringen von großen Elektroden (13), die mit vorgegewählten Elektroden (11) des Chips (10) elektrisch verbunden sind, auf eine isolierende Schicht (12), die sich über den Elektroden (11) des Chips (10) befindet und diese schützt, mit Ausnahme derjenigen Bereiche (14) der Elektroden (11), die sich durch die isolierende Schicht (12) erstrecken und in Kontakt mit den großen Elektroden (13) stehen, die für eine direkte Kontaktie-
ORiGINAL IWSPECTED
36H087
rung der Gehäusezuführungen (21) vorgesehen sind; Beschichten wenigstens der Gehäusezuführungen (21) oder der großen Elektroden (13) mit einer Zusammensetzung oder Legierung (22), die bei verhältnismäßig niedriger Temperatur schmilzt;
und elektrisches und mechanisches Verbinden der Gehäusezuführungen (21) mit den großen Elektroden (13) durch Erhitzen der Zusammensetzung oder Legierung (22), um diese zum Fließen, zum Benetzen und zum Verbinden der großen Elektroden (13) mit dem Gehäuse (20) zu bringen.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß sowohl die Gehäusezuführungen (21) als auch die großen Elektroden (13) mit der Zusammensetzung oder Legierung (22) beschichtet werden.
3. Elektronische Baueinheit,
gekennzeichnet durch
einen IC-Chip (10) mit einer ersten Gruppe von Elektroden (11), die Halbleiterbereiche des Chips (10) kontaktieren, wobei der Chip (10) eine zweite Gruppe von größeren Elektroden (13) aufweist, die auf einem isolierenden Material (12) angebracht sind, welches den IC-Chip (1) bedeckt, außer an den Elektrodenbereichen (14), die sich von der ersten Gruppe von Elektroden (11) durch die isolierende Schicht (12) erstrecken und in Kontakt mit der zweiten Gruppe von größeren Elektroden (13) stehen;
ein Gehäuse (20) mit leitenden Zuführungen (21), die an dem Gehäuse (20) befestigt sind;
und Lötmittel (22) zur elektrischen und mechanischen Verbindung der leitenden Zuführungen (21) mit der zweiten Gruppe von Elektroden (13) .
36U087
4. Elektronische Baueinheit nach Anspruch 3, dadurch gekennzeichnet,
daß das Lötmittel (22) aus einem Blei-Zinn-Lötmaterial besteht.
5. Vorrichtung zur Verbindung eines IC-Chips mit einer elektrischen Schaltung,
gekennzeichnet durch
eine leitende Einrichtung (21) mit Bereichen zur elektrischen Verbindung mit der elektrischen Schaltung; eine Gehäuseeinrichtung (20) zum Halten der leitenden Einrichtung (21) und des IC-Chips (10), wobei der IC-Chip (10) eine Elektrodeneinrichtung (13) aufweist, um einen elektrischen Kontakt mit dem IC-Chip (10) zu gestatten, wobei die leitende Einrichtung (21) andere Bereiche aufweist, die für einen elektrischen und mechanischen Kontakt mit der vergrößerten Elektrodeneinrichtung (13) vorgesehen sind, wenn der IC-Chip (10) mit der Gehäuseeinrichtung (20) verbunden ist; und Lötmittel (22) zur elektrischen und mechanischen Verbindung der anderen Bereiche der leitenden Einrichung (21) mit der vergrößerten Elektrodeneinrichtung (13).
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet,
daß der IC-Chip (10) mit einem Unterlagenelement (15) verbunden ist, wobei das Unterlagenelement (15) mit der Gehäuseeinrichtung (20) in Verbindung steht.
7. Vorrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet,
daß die leitende Einrichtung (21) durch einen Leiterrahmen gebildet ist und die vergrößerten Elektrodeneinrichtungen (13) an diesem Leiterrahmen befestigt ist.
8. Vorrichtung nach Anspruch 7,
dadurch gekennzeichnet,
daß die Zuführungen (21) des Leiterrahmens sich ins Innere der Gehäuseeinrichtung (20) erstrecken.
9. Vorrichtung nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet,
daß die anderen Bereiche der leitenden Einrichtung (21) gebogene Endbereiche aufweisen und die Endbereiche der gebogenen Endbereiche in mechanischem und elektrischem Kontakt mit der vergrößerten Elektrodeneinrichtung (13) stehen.
10. Verfahren zum elektrischen Verbindungen eines Halbleiter-Chips mit Bereichen eines Leiterrahmens, gekennzeichnet durch:
Ausbilden von vergrößerten Elektroden (13) auf dem Halbleiter-Chip (10) ;
Ausbilden von gebogenen Enden der Leiterrahmenbereiche (21) ;
und Positionieren des Halbleiter-Chips (10) in einem Gehäuse (20), welches die Bereiche (21) des Leiterrahmens enthält, so, daß die gebogenen Enden der Bereiche (21) des Leiterrahmens und die vergrößerten Elektroden (13) in Kontakt stehen.
DE3614087A 1985-04-26 1986-04-25 Halbleitervorrichtungs-Baueinheit und Verfahren zum elektrischen Verbinden eines IC-Chips Expired - Fee Related DE3614087C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT8520504A IT1215268B (it) 1985-04-26 1985-04-26 Apparecchio e metodo per il confezionamento perfezionato di dispositivi semiconduttori.

Publications (2)

Publication Number Publication Date
DE3614087A1 true DE3614087A1 (de) 1986-10-30
DE3614087C2 DE3614087C2 (de) 1999-05-06

Family

ID=11167929

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3614087A Expired - Fee Related DE3614087C2 (de) 1985-04-26 1986-04-25 Halbleitervorrichtungs-Baueinheit und Verfahren zum elektrischen Verbinden eines IC-Chips

Country Status (6)

Country Link
JP (1) JPH0658924B2 (de)
DE (1) DE3614087C2 (de)
FR (1) FR2581247B1 (de)
GB (1) GB2174543B (de)
IT (1) IT1215268B (de)
NL (1) NL193513C (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959706A (en) * 1988-05-23 1990-09-25 United Technologies Corporation Integrated circuit having an improved bond pad
EP0693783B1 (de) * 1994-07-13 1999-09-22 United Microelectronics Corporation Verfahren zur Eliminierung des Antenneneffekts während der Fabrikation
DE69426293T2 (de) * 1994-07-13 2001-04-05 United Microelectronics Corp., Hsinchu Verfahren zur Reduzierung des Antenneneffekts während der Fabrikation
US6888240B2 (en) 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
DE50212872D1 (de) * 2002-11-29 2008-11-20 Infineon Technologies Ag Halbleiterchip mit Anschlusskontaktflächen und Anordnung eines solchen Halbleiterchips auf einem Träger

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3458925A (en) * 1966-01-20 1969-08-05 Ibm Method of forming solder mounds on substrates
GB1173117A (en) * 1967-07-13 1969-12-03 Ibm Improvements relating to Terminal Structures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL169122C (nl) * 1970-02-26 1982-06-01 Toyo Electronics Ind Corp Halfgeleiderelement, omvattende een halfgeleiderplaatje met een door een isolerende laag bedekt hoofdvlak en met elektroden die zich ononderbroken uitstrekken over delen van de isolerende laag en aangrenzende delen van zijvlakken van het halfgeleiderplaatje, alsmede werkwijze voor het bevestigen van het halfgeleiderelement op een van aansluitklemmen voorziene montageplaat.
JPS5420120B2 (de) * 1971-12-23 1979-07-20
CA954635A (en) * 1972-06-06 1974-09-10 Microsystems International Limited Mounting leads and method of fabrication
JPS5091269A (de) * 1973-12-12 1975-07-21
JPS5851425B2 (ja) * 1975-08-22 1983-11-16 株式会社日立製作所 ハンドウタイソウチ
JPS5445574A (en) * 1977-09-17 1979-04-10 Tdk Corp Connection method of integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3458925A (en) * 1966-01-20 1969-08-05 Ibm Method of forming solder mounds on substrates
GB1173117A (en) * 1967-07-13 1969-12-03 Ibm Improvements relating to Terminal Structures

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP 54-41 666 A, in: Pat. Abstr. of JP, E-114 *
JP 54-47 476 A, in: Pat. Abstr. of JP, E-116 *
JP 54-68 164, in: Pat. Abstr. of JP, E-127 *
JP 58-2 16 448 A, in: Pat. Abstr. of JP, E-234 *

Also Published As

Publication number Publication date
FR2581247A1 (fr) 1986-10-31
NL193513C (nl) 1999-12-03
GB2174543B (en) 1988-11-16
GB2174543A (en) 1986-11-05
IT8520504A0 (it) 1985-04-26
GB8609260D0 (en) 1986-05-21
FR2581247B1 (fr) 1991-03-29
NL8601073A (nl) 1986-11-17
NL193513B (nl) 1999-08-02
IT1215268B (it) 1990-01-31
JPS61251047A (ja) 1986-11-08
JPH0658924B2 (ja) 1994-08-03
DE3614087C2 (de) 1999-05-06

Similar Documents

Publication Publication Date Title
DE69211821T2 (de) Innere Leiterstruktur einer Halbleiteranordnung
EP1442503B1 (de) Anordnung bestehend aus einem paneelartig aufgebauten modul und aus einer anschlusseinheit, herstellungsverfahren und vorrichtung
DE69132685T2 (de) Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren
DE3686990T2 (de) Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird.
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE19755675B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE1591186B1 (de) Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen
DE10295972T5 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung
DE4238646A1 (en) New encapsulated semiconductor memory chip - has chips with bonding pads on central region, lead frame with leads connected to bonding parts, insulating adhesive, metal wire for electrical connection etc.
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE69126115T2 (de) Direkte Entkupplung einer Mikroschaltung
DE69737320T2 (de) Halbleitervorrichtung
DE69524724T2 (de) Elektronische schaltungspackung
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE3805130A1 (de) Gehaeuse fuer eine halbleiteranordnung
DE69313062T2 (de) Chip-Direktmontage
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE10153666A1 (de) Kontaktanordnung mit hoher Dichte
DE3689149T2 (de) Integrierte schaltungspackungen für oberflächenmontierung mit löttragenden leitern.
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE10002639B4 (de) Bandträger für ein BGA und eine Halbleitervorrichtung, die diesen benutzt
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee