DE10295972T5

DE10295972T5 - Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung

Info

Publication number: DE10295972T5
Application number: DE10295972T
Authority: DE
Inventors: Rajeev Cupertino Joshi
Original assignee: Fairchild Semiconductor Corp
Current assignee: Fairchild Semiconductor Corp
Priority date: 2001-02-01
Filing date: 2002-01-17
Publication date: 2004-04-15
Anticipated expiration: 2022-01-18
Also published as: JP2004521493A; CN101154607A; CN1489788A; US20030011005A1; US6469384B2; US20050280161A1; DE10295972B4; US20020100962A1; TW535243B; US6953998B2; CN100352047C; US20040164386A1; JP4729244B2; JP2009124176A; CN100576483C; WO2002061832A1; US7393718B2; US6740541B2

Abstract

Halbleiteranordnung mit:
einem Substrat;
einem mit dem Substrat verbundenen Plättchen; und
mehreren mit dem Substrat benachbart zum Plättchen verbundenen Lötkugeln, wobei die Lötkugeln im wesentlichen koplanar zu einer Fläche der Plättchen angeordnet sind, wenn die Halbleiteranordnung mit einer gedruckten Schaltkreisplatine verbunden ist.

Description

HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft eine Packung für eine Halbleiteranordnung und insbesondere eine Packung für eine Halbleiteranordnung, die einen geformten Körper nicht erfordert.
2. Beschreibung des Standes der Technik
Halbleiteranordnungen, insbesondere MOSFET-Anordnungen, erfordern im Allgemeinen einen sehr niedrigen Packungswiderstand (RDSon) mit guten thermischen Eigenschaften. Es ist ebenfalls im Allgemeinen wünschenswert, einfache, schnelle und effiziente Verfahren zum Aufbau von Packungen aus Halbleiteranordnungen vorzusehen. Somit sind zahlreiche Packungskonzepte und -verfahren im Stand der Technik entwickelt worden.
Ein Beispiel eines solchen Packungskonzeptes besteht aus einer Kugelgitteranordnung (BGA) (ball grid array). Ein solches Konzept umfasst eine Anordnung aus Source-, Gate- und Drain-Lötkugeln, die direkt mit der gedruckten Schaltkreisplatine (PCB) verbunden sind. Dies erfordert ein mit Perlen versehenes Plättchen (bumped die), und ein Leitungsrahmen (leadframe) wird verwendet, um den Drain-Kontakt zu erleichtern. Ein anderes Packungskonzept wird gemeinhin als „Flip Chip in Leaded Molded Package (FLMP)" bezeichnet, welche eine geformte, an ihrer Oberfläche mit Leitungen versehene Befestigungspackung (molded leaded surface mount package) aufweist, wo ein mit Perlen versehenes Plättchen mit Gate- und Source-Anschlüssen des Rahmens verbunden ist. Der Drain-Anschluss, der sich auf der Rückseite des Plättchens befindet, wird von der Formkomponente oder dem Körper freigelegt und mit der gedruckten Schaltkreisplatine über einen Lötlotrückfluss während eines Standard-Platinenbestückungsprozesses verbunden. Andere Packungsherstellungskonzepte verwenden eine Kupferriemen- (copper straps) und/oder Drahtverbindungs- (wire bonding)Technologie.
Diese herkömmlichen Konzepte bestehen aus verschiedenen Komponenten und können zu komplizierten Herstellungsverfahren (zum Aufbau von Packungen) führen.
ABRISS DER ERFINDUNG
Die vorliegende Erfindung stellt eine Halbleiteranordnung zur Verfügung, die ein Substrat und ein mit dem Substrat verbundenes Plättchen (die) aufweist. Mehrere Lötkugeln sind ebenfalls mit dem Substrat benachbart zum Plättchen verbunden. Die Lötkugeln sind im Wesentlichen koplanar mit einer Oberfläche des Plättchens angeordnet, wenn die Halbleiteranordnung mit einer gedruckten Schaltkreisplatine verbunden wird. Wenn die Halbleiteranordnung mit einer gedruckten Schaltkreisplatine verbunden wird, dient somit die Oberfläche des nicht mit dem Substrat verbundenen Plättchens als direkte Drain-Verbindung, während das Substrat und die Lötkugeln als Source- und Gate-Verbindungen für den Fall dienen, dass die Halbleiteranordnung ein MOSFET ist.
Gemäß einem Aspekt der vorliegenden Erfindung weist das Substrat eine Basisschicht, eine Metallschicht und eine Isolierschicht zwischen der Basisschicht und der Metallschicht auf.
Gemäß einem anderen Aspekt der vorliegenden Erfindung weist die Basisschicht ein metallisiertes Muster auf und weist die Metallschicht ein anderes metallisiertes Muster auf oder dient zur Wärmeverteilung. Gemäß einem weiteren Aspekt der vorliegenden Erfindung besteht das Substrat aus metallisiertem Keramikmaterial.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung weist das Substrat zwei Schichten aus metallisiertem Keramikmaterial auf, das die Anbringung von zwei Plättchen (Silizium) an gegenüberliegenden Flächen erleichtern kann.
Die vorliegende Erfindung stellt ebenfalls ein Verfahren zur Herstellung einer Packung einer Halbleiteranordnung zur Verfügung, welches die Schritte aufweist, ein Substrat und ein Plättchen vorzusehen. Das Lötlot oder irgendein geeignetes elektrisch leitendes Verbindungsmaterial im Falle von MOSFET-Anordnungen wird auf dem Substrat und/oder dem Plättchen angeordnet, und das Plättchen wird auf das Substrat aufgebracht. Die Lötkugeln werden anschließend auf dem Substrat benachbart zum Plättchen angeordnet.
Andere Merkmale und Vorteile der vorliegenden Erfindung werden beim Lesen und Verstehen der detaillierten Beschreibung der bevorzugten Ausführungsbeispiele deutlich, die nachfolgend beschrieben werden, und zwar unter Bezugnahme auf die Zeichnungen, in denen gleiche Bezugszeichen gleiche Elemente repräsentieren.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 ist eine Draufsicht auf eine Halbleiteranordnung gemäß der vorliegenden Erfindung;
2 ist eine entlang der Linie A–A geschnittene Seitenansicht der in 1 gezeigten Halbleiteranordnung;
3 ist eine Draufsicht auf eine andere Halbleiteranordnung gemäß der vorliegenden Erfindung;
4 ist eine entlang der Linie B–B geschnittene Seitenansicht der in 3 gezeigten Halbleiteranordnung; und
5 ist eine geschnittene Seitenansicht einer alternativen Ausführung gemäß der vorliegenden Erfindung.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
1 zeigt eine MOSFET-Halbleiteranordnung 10, die ein Plättchen 11, ein Substrat 12 und Lötkugeln 13 aufweist. Das Substrat weist einen Gate-Bereich 14 auf.
Wie 2 zu entnehmen ist, weist das Substrat vorzugsweise eine Basisschicht 20 und eine obere Metallschicht 21 auf. Die Basisschicht und die obere Metallschicht sind getrennt durch eine Isolierschicht 22, vorzugsweise isolierendes Epoxy, das die beiden Schichten miteinander verbindet. Das Basismaterial weist vorzugsweise ein metallisiertes Muster auf, während die obere Metallschicht vorzugsweise ein anderes metallisiertes Muster aufweist. Die Metallschicht kann ebenfalls zur Wärmeverteilung dienen.
Das Plättchen ist vorzugsweise über eine Hochtemperaturlötpaste mit dem Substrat verbunden, kann aber auch über ein anderes im Stand der Technik bekanntes geeignetes leitendes Verbindungsmaterial verbunden sein. Die Lötkugeln sind benachbart zum Plättchen an gegenüberliegenden Seiten des Plättchens angeordnet, wobei mindestens eine Lötkugel im Gate-Bereich des Substrats angeordnet ist.
Bei Benutzung wird somit die Halbleiteranordnung auf einer gedruckten Schaltkreisplatine angeordnet und die Oberfläche des Plättchens direkt mit der gedruckten Schaltkreisplatine über eine Lötpaste oder ein geeignetes elektrisch leitendes Verbindungsmaterial verbunden und dient somit als Drain-Verbindung. Die Oberfläche des mit dem Substrat verbundenen Plättchens weist den Gate-Bereich und den Source-Bereich des Plättchens auf. Somit dient die Lötkugel im Gate-Bereich des Substrates dazu, den Gate-Bereich des Plättchens mit der gedruckten Schaltkreisplatine zu verbinden, während die übrigen Lötkugeln den Source-Bereich des Plättchens über das Substrat mit der gedruckten Schaltkreisplatine verbinden. Dementsprechend wird der Gate-Bereich des Substrats vom übrigen Abschnitt des Substrats elektrisch isoliert.
Ein Verfahren zur Herstellung oder zum Aufbau einer Packung einer solchen Halbleiteranordnung umfasst die Schritte, die Lötpaste auf dem Substrat oder dem Plättchen aufzutragen und das Plättchen am Substrat mit einem Flip-Chip-Verfahren zu befestigen. Lötkugeln werden anschließend auf dem Substrat benachbart zum Plättchen angeordnet. Vorzugsweise wird diese Kombination dann getestet. Die Halbleiteranordnung wird anschließend getrimmt bzw. vollendet und nochmals getestet.
Die Lötkugeln werden auf einer solchen Höhe angeordnet, dass bei Verbindung der Halbleiteranordnung mit einer gedruckten Schaltkreisplatine die Lötkugeln im Wesentlichen koplanar zur Drain-Oberfläche des Plättchens liegen, wodurch die Halbleiteranordnung in gleicher Höhe wie die gedruckte Schaltkreisplatine liegt.
In einer alternativen Ausführung werden die Lötkugeln nicht auf der Halbleiteranordnung, sondern auf der gedruckten Schaltkreisplatine angeordnet und wird anschließend die Halbleiteranordnung mit dieser verbunden.
In 3 ist eine alternative Ausführung der Halbleiteranordnung gemäß der vorliegenden Erfindung dargestellt. Bei dieser Ausführung weist das Substrat metallisiertes Keramikmaterial auf. Beispiele von Materialen für das Substrat umfassen ein isoliertes Metallsubstrat.
Bei einer solchen Ausführung dient die freigelegte Oberfläche des Plättchens als Drain-Verbindung mit der gedruckten Schaltkreisplatine, während die Lötkugeln als Gate- und Source-Verbindungen mit der gedruckten Schaltkreisplatine dienen.
Die in den 3 und 4 dargestellte Anordnung wird ähnlich wie in der zuvor unter Bezugnahme auf die in den 1 und 2 dargestellte Halbleiteranordnung beschriebenen Weise hergestellt.
Demnach stellt die vorliegende Erfindung eine Halbleiteranordnung zur Verfügung, die eine verbesserte Wärmeverteilung der Anordnung vorsieht, da die Rückseite des Plättchens direkt an die gedruckte Schaltkreisplatine angelötet ist und die Source und das Gate des MOSFET an ein Substrat angelötet sind, und zwar vorzugsweise mit Hilfe einer Hochtemperaturlötpaste. Somit braucht das Plättchen nicht aus einem mit Perlen versehenem Plättchen (bumped die) zu bestehen, sondern benötigt eine lötbare obere Metallfläche beispielsweise aus autokatalytischem Nickel (oder elektrolytischem Nickel) mit einer goldenen Außenschicht. Außerdem wird der Herstellungsprozess beträchtlich vereinfacht, da er keine formfaktorbestimmten Verfahren wie Drahtbonding, Gießformen, Gratentfernen, Trimmen und Formen sowie Plattieren umfasst. Außerdem ist die Abdruck- bzw. Auflagefläche nun für die Halbleiteranordnung veränderbar, da die Lötkugeln während des Designprozesses veränderbar sind.
Wie 5 entnommen werden kann, ermöglicht die vorliegende Erfindung ebenfalls eine einfache Kombination von zwei oder mehreren Plättchen 11a, b in einem hochverdichteten Packungsschema (ein oder mehrere Plättchen an jeder Seite des Substrats 12). Dabei kann ein einfaches Verfahren zur hochverdichteten Integration ohne Verwendung von herkömmlichen Verfahren zur Herstellung einer an der Oberfläche befestigten Packung erzielt werden, und dies ist ein formfaktorunabhängig von Schritten wie Gießformen, Gratentfernen, Trimmen und Formen. Das Substrat weist zwei Schichten aus metallisiertem Keramikmaterial auf, die über eine Isolierschicht getrennt oder auf sonstige Weise elektrisch voneinander isoliert sind. Somit bestimmt die Anordnung der Lötkugeln die Source- und Gate-Verbindungen jedes Plättchens. Falls es gewünscht ist, den Drain-Bereich des Plättchens 11b mit der gedruckten Schaltkreisplatine zu verbinden, können bekannte Techniken wie beispielsweise Drahtbonding verwendet werden.
Obwohl die Erfindung unter Bezugnahme auf spezifische Ausführungsbeispiele beschrieben worden ist, sei angemerkt, dass es beabsichtigt ist, sämtliche Modifikationen und Äquivalente innerhalb des Schutzumfanges der beiliegenden Ansprüche abzudecken.

Claims

Halbleiteranordnung mit: einem Substrat; einem mit dem Substrat verbundenen Plättchen; und mehreren mit dem Substrat benachbart zum Plättchen verbundenen Lötkugeln, wobei die Lötkugeln im wesentlichen koplanar zu einer Fläche der Plättchen angeordnet sind, wenn die Halbleiteranordnung mit einer gedruckten Schaltkreisplatine verbunden ist.
Halbleiteranordnung nach Anspruch 1, bei welcher das Substrat eine Basisschicht, eine Metallschicht und eine Isolierschicht zwischen der Basisschicht und der Metallschicht aufweist.
Halbleiteranordnung nach Anspruch 2, bei welcher die Basisschicht ein metallisiertes Muster und die Metallschicht ein zweites metallisiertes Muster aufweist.
Halbleiteranordnung nach Anspruch 1, bei welcher die Basisschicht metallisiertes Keramikmaterial aufweist.
Halbleiteranordnung nach Anspruch 4, bei welcher das metallisierte Keramikmaterial mindestens eine Metallisierungsschicht aufweist.
Verfahren zur Herstellung einer Packung einer Halbleiteranordnung, mit den Schritten: ein Substrat zur Verfügung zu stellen; ein Plättchen zur Verfügung zu stellen; Lötlot auf dem Substrat und/oder dem Plättchen anzuordnen; das Plättchen auf das Substrat aufzubringen; und die Lötkugeln auf dem Substrat benachbart zum Plättchen anzuordnen.
Verfahren nach Anspruch 6, mit den weiteren Schritten: die Kombination aus Plättchen, Substrat und Lötkugeln zu testen; das Substrat zu trimmen bzw. fertigzustellen; und die Kombination aus Plättchen, Substrat und Lötkugeln erneut zu testen.
Verfahren nach Anspruch 6, ferner mit den Schritten, ein zweites Plättchen zur Verfügung zu stellen, Lötlot auf dem Substrat oder dem zweiten Plättchen anzuordnen und das zweite Plättchen mit dem Substrat zu verbinden.
Halbleiteranordnung nach Anspruch 1, mit einem zweiten Plättchen, das an einer Fläche gegenüber einer Fläche, mit der das erste Plättchen verbunden ist, mit dem Substrat verbunden ist.
Verfahren zur Herstellung einer Packung einer Halbleiteranordnung, mit den Schritten: ein Substrat zur Verfügung zu stellen; ein Plättchen zur Verfügung zu stellen; gleichzeitig das Plättchen mittels Lötlot mit dem Substrat zu verbinden und Lötkugeln auf dem Substrat benachbart zum Plättchen anzuordnen; und das Lötlot und die Lötkugeln zurückfließen zu lassen.