DE3635749A1

DE3635749A1 - Adder circuit using decimal 1-out-of-10 code

Info

Publication number: DE3635749A1
Application number: DE19863635749
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1986-07-23
Filing date: 1986-10-21
Publication date: 1988-04-28

Abstract

The adder circuit according to the subject of the invention differs from the adder circuit according to P 3629739.9 in that the circuit (7) is simplified and improved as much as possible, and consists of only 5 OR circuits (40 to 44) each with two inputs, 10 AND circuits (50 to 59) each with two inputs, and a negating circuit (60). Compared with an exchange circuit, this circuit has 5 fewer OR circuits. <IMAGE>

Description

Gegenstand der Erfindung ist eine Addierschaltung im Dezimal- 1-aus-10-Code, welche im Vergleich mit der Addierschaltung nach P 36 29 739.9 den Unterschied aufweist, daß die Schaltungen 7 und 8 zu einer kombinierten Schaltung zusammengefaßt sind, welche die Nummer 7 hat.The invention relates to an adding circuit in decimal 1 out of 10 code, which has the difference in comparison with the adding circuit according to P 36 29 739.9 that the circuits 7 and 8 are combined to form a combined circuit which has the number 7 .

Die Addierschaltung Type A 1 ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. Die Addierschaltung Type A 2 ist in Fig. 3 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. In Fig. 4 ist eine Einzel- Addierschaltung 12 dargestellt, welche bei den Addierschaltungen Type A 1 und B 1 6fach erforderlich ist. In Fig. 5 ist der duale Voll-Addierer 4 dargestellt. In Fig. 6 ist der duale Halb-Addierer 5 dargestellt. Die Addierschaltung Type B 1 ist in Fig. 1 und 7 dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. Die Addierschaltung Type B 2 ist in Fig. 3 und 7 dargestellt; die Trenn-Linien haben die Bezeichnung u-u.The adder circuit Type A 1 is shown in Figures 1 and 2 in two sections; the dividing lines have uu the name. The adder circuit Type A 2 is shown in Figures 3 and 2 in two sections; the dividing lines may also have the designation uu . In FIG. 4, a single adder circuit 12 is shown which is required in the adder circuits Type A 1 and B 1 6x. In Fig. 5, the dual full adder 4 is shown. The dual half-adder 5 is shown in FIG . The adder circuit Type B 1 is shown in Figs. 1 and 7; the dividing lines may also have the designation uu . The adder circuit Type B 2 is shown in Figs. 3 and 7; the dividing lines have uu the name.

Die Addierschaltung Type A 1 (Fig. 1 und 2) besteht aus der Haupt-Schaltung 1 und den Summanden-Zerlegeschaltungen 2 und 3 und dem dualen Voll-Addierer 4 und dem dualen Halb-Addierer 5 und der Eins-Aufwärts-Verschiebeschaltung 6 und der Schluß-Schaltung 7 und der Zusatz-Schaltung 9. Die Haupt- Schaltung 1 besteht aus 6 Einzel-Addierschaltungen 12 nach Fig. 4 und der Teil-Schaltung 11. Die Teil-Schaltung 11 besteht aus 4 Negier-Schaltungen 14 und 3 Und-Schaltungen 15 mit je 2 Eingängen. Die Summanden-Zerlegeschaltung 2 besteht aus 4 Oder-Schaltungen 21 bis 24 mit je 2 Eingängen und der Oder-Schaltung 25 mit 5 Eingängen und der Oder-Schaltung 26 mit 2 Eingängen und der Oder-Schaltung 27 mit 3 Eingängen. Die Summanden-Zerlegeschaltung 3 besteht aus 4 Oder-Schaltungen 31 bis 34 mit je 2 Eingängen und der Oder-Schaltung 35 mit 5 Eingängen und der Oder-Schaltung 36 mit 2 Eingängen und der Oder-Schaltung 37 mit 3 Eingängen. Die Eins-Aufwärts- Verschiebeschaltung 6 ist eine Verschiebeschaltung, welche mit einer Geradeaus-Schaltung kombiniert ist und welche bei Verschiebe-Ansteuerung die an ihren Eingängen anliegende Zwischen-Ergebniszahl um die Ziffer 1 anhebt. Diese Eins-Aufwärts- Verschiebeschaltung 6 besteht aus 10 Und-Schaltungen 16 mit je 2 Eingängen und der Negier-Schaltung 17. Die Schluß-Schaltung 7 ist eine Wechsel-Schaltung, mittels der der Bereich D 1 in den Bereich D oder E geleitet werden kann und mittels der der Bereich E 1 in den Bereich E oder D geleitet werden kann. Somit kann mit dieser Schaltung eine im Bereich D 1 liegende Dezimalziffer unverändert weitergeleitet werden oder um die Zahl 5 angehoben werden oder eine im Bereich E 1 liegende Dezimalziffer unverändert weitergeleitet werden oder um die Zahl 5 gesenkt werden. Diese Schluß-Schaltung 7 besteht aus 5 Oder-Schaltungen 40 bis 44 mit je 2 Eingängen und 10 Und-Schaltungen 50 bis 59 mit je 2 Eingängen und der Negier-Schaltung 60. Die Zusatz-Schaltung 9 besteht aus der Und-Schaltung 46 mit 2 Eingängen und der Negier-Schaltung 47 und der Oder-Schaltung 48 mit 2 Eingängen und der Und-Schaltung 49 mit 2 Eingängen. An weiteren Teilen besteht diese Addierschaltung aus den Oder-Schaltungen 71 und 72 mit je 2 Eingängen und der Und-Schaltung 73 mit 2 Eingängen und der Oder-Schaltung 38 mit 3 Eingängen und der Übertrag-Oder-Schaltung 8 mit 2 Eingängen und den zugehörigen Leitungen.The adder circuit Type A 1 ( FIGS. 1 and 2) consists of the main circuit 1 and the summand decomposition circuits 2 and 3 and the dual full adder 4 and the dual half adder 5 and the one-up shift circuit 6 and the closing circuit 7 and the additional circuit 9 . The main circuit 1 consists of 6 individual adding circuits 12 according to FIG. 4 and the sub-circuit 11 . The sub-circuit 11 consists of 4 negation circuits 14 and 3 AND circuits 15 , each with 2 inputs. The summand decomposition circuit 2 consists of 4 OR circuits 21 to 24 with 2 inputs each and the OR circuit 25 with 5 inputs and the OR circuit 26 with 2 inputs and the OR circuit 27 with 3 inputs. The summand decomposition circuit 3 consists of 4 OR circuits 31 to 34 with 2 inputs each and the OR circuit 35 with 5 inputs and the OR circuit 36 with 2 inputs and the OR circuit 37 with 3 inputs. The one-up shift circuit 6 is a shift circuit which is combined with a straight-ahead circuit and which increases the intermediate result number present at its inputs by the number 1 in the case of shift control. This one-up shift circuit 6 consists of 10 AND circuits 16 each with 2 inputs and the negation circuit 17th The final circuit 7 is an alternating circuit, by means of which the area D 1 can be conducted into the area D or E and by means of which the area E 1 can be conducted into the area E or D. Thus, with this circuit, a decimal digit lying in the range D 1 can be forwarded unchanged or raised by the number 5 or a decimal digit lying in the range E 1 can be forwarded unchanged or reduced by the number 5. This closing circuit 7 consists of 5 OR circuits 40 to 44 with 2 inputs each and 10 AND circuits 50 to 59 with 2 inputs each and the negation circuit 60 . The additional circuit 9 consists of the AND circuit 46 with 2 inputs and the negation circuit 47 and the OR circuit 48 with 2 inputs and the AND circuit 49 with 2 inputs. In other parts, this adding circuit consists of the OR circuits 71 and 72 with 2 inputs each and the AND circuit 73 with 2 inputs and the OR circuit 38 with 3 inputs and the carry-OR circuit 8 with 2 inputs and the associated ones Cables.

Der duale Voll-Addierer 4 (Fig. 5) verarbeitet die Wertigkeit 1 und besteht aus 6 Und-Schaltungen 64 mit je 2 Eingängen und 4 Negier-Schaltungen 65 und 3 Oder-Schaltungen 66 mit je 2 Eingängen. Die Eingänge haben die Bezeichnungen x und l und m. Der Ausgang hat die Bezeichnung n und der Übertrag- Ausgang die Bezeichnung p. An Stelle dieses dualen Voll-Addierers kann auch ein sonstiger dualer Voll-Addierer verwendet werden oder können zwei einzelne duale Halb-Addierer verwendet werden, deren Übertrag-Ausgänge eine Oder- Schaltung mit 2 Eingängen ansteuern. The dual full adder 4 ( FIG. 5) processes the valency 1 and consists of 6 AND circuits 64 with 2 inputs each, and 4 negation circuits 65 and 3 OR circuits 66 with 2 inputs each. The inputs have the designations x and l and m . The output has the designation n and the carry output has the designation p . Instead of this dual full adder, another dual full adder can also be used or two individual dual half adders can be used, the carry outputs of which control an OR circuit with 2 inputs.

Der duale Halb-Addierer 5 (Fig. 6) verarbeitet die Wertigkeit 5 und besteht aus 3 Und-Schaltungen 67 mit je 2 Eingängen und 2 Negier-Schaltungen 68 und einer Oder-Schaltung 69 mit 2 Eingängen. Die Eingänge haben die Bezeichnung r und s. Der Ausgang hat die Bezeichnung t und der Übertrag-Ausgang die Bezeichnung q.The dual half-adder 5 ( FIG. 6) processes the significance 5 and consists of 3 AND circuits 67 with 2 inputs each and 2 negation circuits 68 and an OR circuit 69 with 2 inputs. The inputs are labeled r and s . The output is called t and the carry output is called q .

An Stelle dieses dualen Halb-Addierers 5 kann auch ein dualer Halb-Addierer entsprechend der Schaltung 9 verwendet werden.Instead of this dual half adder 5 , a dual half adder corresponding to the circuit 9 can also be used.

Die Addierschaltungen 12 (Fig. 4) bestehen aus je einer Oder-Schaltung 61 mit 2 Eingängen und je einer Und-Schaltung 62 mit 2 Eingängen. Die Eingänge haben die Bezeichnungen f und h. Der Ausgang hat die Bezeichnung i und der Übertrag- Ausgang die Bezeichnung k. Diese Addierschaltungen 12 werden nur mit dem Zahlenwert 2 angesteuert.The adding circuits 12 ( FIG. 4) each consist of an OR circuit 61 with 2 inputs and one AND circuit 62 with 2 inputs. The inputs have the designations f and h . The output is labeled i and the carry output is labeled k . These adding circuits 12 are only driven with the numerical value 2.

Diese Addierschaltungen 12 haben bei den nachfolgend angeführten Eingangs-Potentialen folgende Ausgangs-Potentiale:These adding circuits 12 have the following output potentials for the input potentials listed below:

Die Eingänge A und B und die Ergebnis-Ausgänge C sind mit den zugehörigen Zahlenwerten (Ziffern 0 bis 9) gekennzeichnet. Der Eingang x des dualen Voll-Addierers 4 ist auch der Übertrag-Eingang der gesamten Addierschaltung. Der Ausgang y der Oder-Schaltung 9 ist der Übertrag-Ausgang der gesamten Addierschaltung. Inputs A and B and result outputs C are marked with the associated numerical values (digits 0 to 9). The input x of the dual full adder 4 is also the carry input of the entire adder circuit. The output y of the OR circuit 9 is the carry output of the entire adding circuit.

Die Wirkungsweise der Addierschaltung Type A 1 (Fig. 1 und 2) ergibt sich wie folgt: Einer der beiden Summanden kommt dezimal-1-aus-10-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls dezimal-1-aus-10-codiert an den B-Eingängen. Falls die Ziffer 2 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 2 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt, haben im Bereich der Summanden-Zerlegeschaltung 2 nur die Oder-Schaltungen 22 und 27 an ihrem Ausgang H-Potential. Im Bereich der Summanden- Zerlegeschaltung 3 haben hierbei die Oder-Schaltungen 34 und 37 an ihrem Ausgang H-Potential. Der duale Voll-Addierer 4, welcher die Wertigkeit 1 verarbeitet, wird hierbei an keinem seiner Eingänge mit H-Potential angesteuert und hat somit an seinem Ausgang n und an seinem Übertrag-Ausgang p L-Potential. Die Haupt-Schaltung 1 wird somit nur an drei Eingängen mit H-Potential angesteuert. In der Teil-Schaltung 11 hat somit die Leitung c 2 H-Potential. Weil hierbei die Eins- Aufwärts-Verschiebeschaltung 6 auf Geradeaus-Weiterleitung vor-angesteuert ist, hat in dieser die Und-Schaltung 28 an ihrem Ausgang H-Potential und somit in der Schaltung 7 die Oder-Schaltung 41 an ihrem Ausgang H-Potential. Der duale Halb-Addierer 5 für die Verarbeitung der Wertigkeit 5 wird hierbei an keinem seiner Eingänge (r und s) mit H-Potential angesteuert und hat somit an seinem Ausgang t und an seinem Übertrag-Ausgang q nur L-Potential. Weil hierbei die Oder- Schaltung 38 an ihrem Ausgang H-Potential hat und die Und- Schaltung 46 an ihrem Ausgang L-Potential hat, haben hierbei die Oder-Schaltung 48 und die Negier-Schaltung 47 an ihrem Ausgang H-Potential. Damit hat die Und-Schaltung 49 an ihrem Ausgang H-Potential und ist in der Schluß-Schaltung 7 der Bereich E vor-angesteuert und hat somit die Und-Schaltung 56 an ihrem Ausgang H-Potential. Damit haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 6 und hat der Übertrag-Ausgang y L-Potential, weil die Oder-Schaltung 8 auch an ihrem oberen Eingang nur mit L-Potential angesteuert wird und weil diese Addition somit keinen Übertrag hat. The operation of the addition circuit type A 1 ( Fig. 1 and 2) results as follows: One of the two summands comes to the system at the A inputs in decimal 1 out of 10 and the other summand also decimal 1 out -10-coded at the B inputs. If the number 2 is added to the number 4 and there is only L potential at the carry input x and the number 2 is applied to the A inputs and the number 4 is applied to the B inputs, then we have in the area of the summands - Disconnection circuit 2 only the OR circuits 22 and 27 at their output H potential. In the area of the summand decomposition circuit 3 , the OR circuits 34 and 37 have H potential at their output. The dual full adder 4 , which processes the valency 1, is in this case not driven at any of its inputs with H potential and thus has p L potential at its output n and at its carry output. The main circuit 1 is thus only activated at three inputs with H potential. In the subcircuit 11 , the line c thus has 2 H potential. Because here the up-shift circuit 6 is pre-activated for straight forward transmission, the AND circuit 28 has H potential at its output and thus the OR circuit 41 at its output H potential in circuit 7 . The dual half-adder 5 for processing the valency 5 is not driven with H potential at any of its inputs ( r and s ) and thus has only L potential at its output t and at its carry output q . Because the OR circuit 38 has H potential at its output and the AND circuit 46 has L potential at its output, the OR circuit 48 and the negation circuit 47 have H potential at its output. The AND circuit 49 thus has H potential at its output and the region E is pre-activated in the final circuit 7 and thus has the AND circuit 56 at its output H potential. The result outputs C thus have the number 6 in decimal 1 out of 10 coding and the carry output y has L potential, because the OR circuit 8 is also only activated at its upper input with L potential and because this addition therefore has no carry.

Falls die Ziffer 4 zur Ziffer 8 addiert wird und am Übertrag- Eingang x nur L-Potential anliegt und die Ziffer 4 an den A-Eingängen zur Anlage kommt und die Ziffer 8 an den B- Eingängen zur Anlage kommt, haben im Bereich der Summanden- Zerlegeschaltung 2 die Oder-Schaltungen 24 und 27 an ihrem Ausgang H-Potential und im Bereich der Summanden-Zerlegeschaltung 3 die Oder-Schaltungen 33 und 35 bis 37 an ihrem Ausgang H-Potential. Der duale Voll-Addierer 4 wird hierbei nur an seinem Eingang m mit H-Potential angesteuert, weshalb hierbei dessen Ausgang n H-Potential hat und somit die Eins- Aufwärts-Verschiebeschaltung 6 auf Verschiebung vor-angesteuert ist. Weil hierbei der duale Voll-Addierer 4 an seinem Übertrag-Ausgang p L-Potential hat, wird die Haupt- Schaltung 1 auch in diesem Fall nur an drei Eingängen mit H- Potential angesteuert und hat in der Teil-Schaltung 11 auch in diesem Fall die Leitung c 2 H-Potential. Damit hat in der Eins-Aufwärts-Verschiebeschaltung 6 die Und-Schaltung 29 an ihrem Ausgang H-Potential. In der Schaltung 7 hat hierbei die Oder-Schaltung 42 an ihrem Ausgang H-Potential. Der duale Halb-Addierer 5 wird hierbei nur an seinem Eingang s mit H-Potential angesteuert und hat somit an seinem Ausgang t H-Potential und an seinem Übertrag-Ausgang q L-Potential. Weil hierbei die Oder-Schaltung 38 auch an ihrem Ausgang H- Potential hat, hat in diesem Additionsfall die Und-Schaltung 46 an ihrem Ausgang H-Potential. In diesem Fall hat die Und- Schaltung 49 an ihrem Ausgang L-Potential, weil die Negier- Schaltung 47 an ihrem Ausgang L-Potential hat. Damit ist in der Schluß-Schaltung 7 der Bereich D vor-angesteuert und hat die Und-Schaltung 52 an ihrem Ausgang H-Potential. Damit haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 2 und hat der Übertrag-Ausgang y H-Potential, weil die Oder-Schaltung 8 an ihrem oberen Eingang mit H-Potential angesteuert wird und diese Addition somit einen Übertrag hat.If the number 4 is added to the number 8 and there is only L potential at the carry-in input x and the number 4 is applied to the A inputs and the number 8 is applied to the B inputs, the summands have - Dismantling circuit 2, the OR circuits 24 and 27 at their H potential output and in the area of the summanding circuit 3, the OR circuits 33 and 35 to 37 at their H potential output. In this case, the dual full adder 4 is only driven with H potential at its input m , which is why its output has n H potential here and the upward shift circuit 6 is thus pre-driven for shifting. Because here the dual full adder 4 has p L potential at its carry output, the main circuit 1 is also only activated at three inputs with H potential in this case and has the subcircuit 11 in this case too the line c 2 H potential. Thus, in the one-up shift circuit 6, the AND circuit 29 has H potential at its output. In circuit 7 , the OR circuit 42 has H potential at its output. In this case, the dual half-adder 5 is driven with H potential only at its input s and thus has a T H potential at its output and q L potential at its carry output. Because the OR circuit 38 also has H potential at its output, the AND circuit 46 has H potential at its output in this addition case. In this case, the AND circuit 49 has L potential at its output, because the negation circuit 47 has L potential at its output. The region D is thus pre-activated in the final circuit 7 and the AND circuit 52 has H potential at its output. The result outputs C thus have the number 2 in decimal 1 out of 10 coding and the carry output y has H potential, because the OR circuit 8 is driven at its upper input with H potential and thus this addition has a carry over.

Falls bei einer Addition auch am Übertrag-Eingang x H-Potential anliegt, ist die Ergebniszahl um die Ziffer 1 höher. If there is also x H potential at the carry input during an addition, the result number is higher by the number 1.

Die Addierschaltung Type A 2 (Fig. 3 und 2) weist im Vergleich mit der Addierschaltung Type A 1 (Fig. 1 und 2) den Unterschied auf, daß die Haupt-Schaltung 1 (1 b) nur 5 Einzel- Addierschaltungen 12 hat.The addition circuit type A 2 ( FIGS. 3 and 2) has the difference in comparison with the addition circuit type A 1 ( FIGS. 1 and 2) that the main circuit 1 ( 1 b ) has only 5 individual adder circuits 12 .

Die Addierschaltung Type B 1 (Fig. 1 und 7) weist im Vergleich mit der Addierschaltung Type A 1 (Fig. 1 und 2) den Unterschied auf, daß an Stelle der Zusatz-Schaltung 9 die Zusatz-Schaltung 9 b angeordnet ist und daß an Stelle der Schaltung 7 die Schaltung 7 b angeordnet ist, bei der die Leitung v negiert angesteuert wird.The adder circuit type B 1 ( FIGS. 1 and 7) has the difference in comparison with the adder circuit type A 1 ( FIGS. 1 and 2) that the additional circuit 9 b is arranged in place of the additional circuit 9 and that in place of the circuit 7, the circuit 7 b is arranged, in which the line v is driven negated.

Die Addierschaltung Type B 2 (Fig. 3 und 7) weist im Vergleich mit der Addierschaltung Type B 1 (Fig. 1 und 7) den Unterschied auf, daß die Haupt-Schaltung 1 (1 b) nur 5 Einzel- Addierschaltungen 12 hat.The adder circuit type B 2 ( FIGS. 3 and 7) has the difference in comparison with the adder circuit type B 1 ( FIGS. 1 and 7) that the main circuit 1 ( 1 b ) has only 5 individual adder circuits 12 .

Die Zusatz-Schaltung 9 b besteht aus der Und-Schaltung 46 mit 2 Eingängen und der Oder-Schaltung 98 mit 2 Eingängen und der Negier-Schaltung 97 und der Oder-Schaltung 99 mit 2 Eingängen.The additional circuit 9 b consists of the AND circuit 46 with 2 inputs and the OR circuit 98 with 2 inputs and the negation circuit 97 and the OR circuit 99 with 2 inputs.

Claims

Electronic adding circuit in the decimal 1 out of 10 code, which has an alternating circuit for processing the value 5, by means of which the intermediate result number in question can be passed on unchanged or can be increased by the number 5 if it is in the lower Range (0 to 4) and by means of which the relevant intermediate result number can be forwarded unchanged or can be reduced by the number 5 if it is in the upper range (5 to 9), characterized in that this changeover circuit 7 ( Final circuit 7 ) consists only of 5 OR circuits ( 40 to 44 ) with 2 inputs each and 10 AND circuits ( 50 to 59 ) with 2 inputs each and a negation circuit ( 60 ).