DE3509899C2

DE3509899C2 - MOS-Transistoranordnung mit veränderlicher Leitfähigkeit

Info

Publication number: DE3509899C2
Application number: DE3509899A
Authority: DE
Inventors: Akio Nakagawa; Kiminori Watanabe
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-03-19
Filing date: 1985-03-19
Publication date: 1994-06-09
Anticipated expiration: 2005-03-20
Also published as: USRE32784E; GB8505731D0; JPS60196974A; US4680604A; GB2156151B; GB2156151A; DE3509899A1; JPH0467343B2

Description

Die Erfindung betrifft eine MOS-Transistoranordnung mit veränderlicher Leitfähigkeit nach dem Oberbegriff des Patentanspruches 1.

In neuerer Zeit ist ein Leistungs-MOSFET mit Source- und Kanalzonen, die nach einem Diffusions-Selbstaus richtverfahren (DSA-Verfahren) ausgebildet worden sind, als Strom- oder Leistungsschaltelement auf dem Markt eingeführt worden. Ein Element mit einer Sperrspannung über 1000 V und einem ausreichend niedrigen Durchlaß-Widerstand ist jedoch bisher noch nicht realisiert worden, weil nämlich dann, wenn bei einem gewöhnlichen Leistungs-MOSFET die Sperrspannung angehoben wird, sich sein Durchlaß-Widerstand vergrößert. Zur Lösung dieses Problems ist die Verwendung eines Feldeffekttransi stors mit veränderlicher Leitfähigkeit (COMFET) als Leistungs-MOSFET nötig. Gemäß Fig. 1 umfaßt ein solcher COMFET ein als Drain-Zone dienendes p⁺-Typ- Siliziumsubstrat 1, eine auf letzterem ausgebildete Hochwiderstandsschicht 2 des n⁻-Typs, p-Typ-Basis zonen 3-1 und 3-2 sowie n⁺-Typ-Sourcezonen 4-1 bis 4-3, die nach einem DSA-Verfahren auf der Oberfläche der n⁻-Schicht 2 ausgebildet sind. Die Ober flächenbereiche der p-Zonen 3-1 und 3-2 zwischen der n⁻-Schicht 2 und den n⁺-Zonen 4-1 bis 4-3 dienen als Kanalzonen 5-1 bis 5-3. Weiterhin ist eine Gate- Elektrode 7-1 unter Zwischenfügung einer Isolier schicht 6-1 über der n⁺-Zone 4-1, der Kanalzone 5-1 und einem Teil der n⁻-Zone 2 ausgebildet. Eine wei tere Gate-Elektrode 7-2 ist unter Zwischenfügung einer Isolierschicht 6-2 über den Oberflächenbe reichen der Kanalzonen 5-2 und 5-3 sowie einer n⁻-Schicht 2 zwischen den n⁺-Zonen 4-2 und 4-3 vorge sehen. Andererseits ist eine Source-Elektrode 8-1 auf den n⁺-Zonen 4-1 und 4-2 sowie der p-Zone 3-1 ausgebildet. Eine andere Source-Elektrode 8-2 ist auf der n⁺-Zone 4-3 und der p-Zone 3-2 vorgesehen, während eine Drain-Elektrode 9 auf dem Substrat 1 an dessen Unterseite erzeugt ist.

Bei der Ausbildung beispielsweise der p-Zone 3-1 und der n⁺-Zonen 4-1 und 4-2 nach dem DSA-Verfahren wird der die äußerste Seite der zur Ausbildung der p-Zone 3-1 benutzten Maske definierende Abschnitt auch, wie er ist, zur Ausbildung der n⁺-Zonen 4-1 und 4-2 her angezogen. Infolgedessen kann ein Abstand zwischen der äußersten Seite der p-Zone 3-1 und der äußersten Seite der n⁺-Zone 4-1 oder 4-2, nämlich die Länge der Kanalzone 5-1 oder 5-2, auf eine gewünschte Größe in Übereinstimmung mit Diffusionsverfahrens parametern, wie Diffusionszeit, -temperatur und dgl., eingestellt werden.

Wenn dieser COMFET beispielsweise durchgeschaltet wird, fließen Elektronen von den n⁺-Zonen 4-1 und 4-2 über die Kanalzonen 5-1 bzw. 5-2 in die n⁻-Schicht 2, während gleichzeitig Elektronenmangel stellen oder sog. Löcher vom p⁺-Substrat 1 in die n⁻-Schicht 2 injiziert werden. Damit wird eine große Menge Ladungsträger in der n⁻-Schicht 2 gespeichert, so daß deren Leitfähigkeit moduliert oder veränder lich gestaltet werden kann. Die in die n⁻-Schicht 2 injizierten Löcher fließen z. B. in die Source- Elektrode 8-1 über die Bereiche in der p-Zone 3-1 unter den n⁺-Zonen 4-1 und 4-2.

Obgleich der in Fig. 1 dargestellte COMFET einen einem Thyristor ähnlichen Aufbau besitzt, verbindet dabei die Source-Elektrode 8-1 die p-Zone 3-1 elek trisch mit den n⁺-Zonen 4-1 und 4-2, so daß dieser COMFET normalerweise nicht als Thyristor arbeitet.

Dieser COMFET kann so ausgestaltet werden, daß er infolge der Wirkung der veränderlichen Leitfähigkeit bzw. der Leitfähigkeits-Modulationswirkung eine aus reichend hohe Sperrspannung und einen ausreichend niedrigen Durchlaß-Widerstand besitzt.

Wenn jedoch in diesen COMFET, wenn er durchgeschal tet ist, ein großer Strom fließt, erhöht sich der Spannungsabfall in Querrichtung am p-Basis-Wider standsbereich unter den n⁺-Zonen 4-1 und 4-2. Der Spannungsabfall bewirkt eine Vorwärtsvorspannung der pn-Übergangszone bzw. Sperrschicht zwischen der p-Zone 3-1 und der n⁺-Zone 4-1 oder 4-2, so daß dieser COMFET damit ähnlich arbeitet wie ein Thyristor. Selbst wenn daher die Spannungen zwischen den Gate- Elektroden 7-1, 7-2 und der Sourceelektrode 8-1 auf 0 V eingestellt sind, tritt dabei ein sog. Latch-up- Effekt ein, so daß der COMFET nicht in den Sperrzu stand übergeht.

Zur Lösung dieses Problems werden gemäß Fig. 2 her kömmlicherweise p⁺-Zonen 10-1 und 10-2 durch Eindiffundieren von p⁺-Typ-Fremdatomen in die Bereiche unter den n⁺-Zonen 4-1 und 4-2 sowie der n⁺-Zone 4-3 ausgebildet. Der Widerstand, in Querrichtung im Bereich unter den n⁺-Zonen 4-1 und 4-2 wird aufgrund des Vorhandenseins der p⁺-Zone 10-1 verringert. In diesem Fall muß jedoch die Fremd atomkonzentration in den Kanalzonen 5-1 und 5-2 auf einer niedrigen Größe gehalten werden; die Diffusion in Querrichtung der p⁺-Zone 10-1 darf daher die Kanalzonen nicht erreichen. Da weiterhin die Diffu sionstiefe der p⁺-Zone 10-1 groß ist, ist die Länge eines Abschnitts A der Querdiffusion groß, und der Flächenwiderstand im Abschnitt A kann im Vergleich zu dem im Abschnitt B nicht ausreichend klein einge stellt werden, so daß der Widerstand im Bereich von der Kanal Zone 5-1 bis zur Sourceelektrode 8-1 nicht ausreichend klein gehalten werden kann. Infolgedessen kann der Latch-up-Effekt des durch die Zonen 4-1, 3-1, 2 und 1 gebildeten parasitären Thyristors nicht unter drückt werden.

Aus der älteren Anmeldung gemäß der DE-OS 35 05 393 ist eine MOS-Transistoranordnung mit einer ersten Halblei terschicht des einen Leitfähigkeitstyps, einer zweiten Halbleiterschicht des einen Leitfähigkeitstyps, die in Berührung mit der ersten Halbleiterschicht ausgebildet ist, einer im Oberflächenbereich der zweiten Halblei terschicht ausgebildeten ersten Halbleiterzone des an deren Leitfähigkeitstyps und einer im Oberflächenbe reich der ersten Halbleiterzone ausgebildeten, der zweiten Halbleiterschicht zugewandten zweiten Halblei terzone des einen Leitfähigkeitstyps bekannt. Der Ober flächenbereich der ersten Halbleiterzone zwischen der zweiten Halbleiterzone und der zweiten Halbleiter schicht bildet eine Kanalzone. Weiterhin hat diese MOS- Transistoranordnung eine auf der zweiten Halbleiterzone angeordnete Source-Elektrode, eine Gate-Zone mit einer auf der Kanalzone erzeugten Gate-Isolierschicht, eine auf der Gate-Isolierschicht ausgebildete Gate-Elektro de, eine dritte Halbleiterzone des anderen Leitfähig keitstyps, die in der ersten Halbleiterzone flacher als die erste Halbleiterzone und tiefer als die zweite Halb leiterzone bis in die Kanalzone ausgebildet ist, die weiterhin eine höhere Fremdstoffkonzentration als die erste Halbleiterzone besitzt und die auch einen Bereich umfaßt, der in vertikaler Projektion außerhalb der die Oberfläche des Halbleiterkörpers berührenden Source- Elektrode direkt unter der zweiten Halbleiterzone liegt.

Weiterhin ist aus der GB-PS 2 103 877 ein Gate-Schutz für eine MOS-Transistoranordnung bekannt, bei der der Wannenbereich unterhalb eines Kanales tiefer in das Halbleitersubstrat hinein ausgeführt ist.

In der US-PS 4 364 073 ist ein vertikaler MOS-Transi stor beschrieben, bei dem die Leitfähigkeit einer "Kör perzone" so eingestellt wird, daß die Stromverstärkung von Transistoren herabgesetzt wird, während Anoden- und Source-Bereiche eine relativ hohe Leitfähigkeit beibe halten.

Weiterhin ist aus der US-PS 4 345 265 ein MOS-Lei stungstransistor bekannt, bei dem eine gemeinsame Drain-Zone eine relativ geringe Leitfähigkeit hat. Auch die GB-OS 2 062 349 und EP-OS 0 094 891 zeigen entspre chende MOS-Transistoranordnungen mit einer Zone vermin derter Leitfähigkeit, in die Source und Drain eingebet tet sind.

Es ist Aufgabe der Erfindung, eine MOS-Transistoran ordnung mit veränderlicher Leitfähigkeit und kleinem Einschaltwiderstand, bei welcher der Latch-up-Effekt auch dann wirksam unterdrückt werden kann, wenn ein großer Stromfluß zugelassen wird, zu schaffen.

Diese Aufgabe wird bei einer MOS-Transistoranordnung nach dem Oberbegriff des Patentanspruches 1 erfindungs gemäß durch die in dessen kennzeichnendem Teil enthal tenen Merkmale gelöst.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Patentansprüchen 2 bis 5.

Im folgenden ist eine bevorzugte Ausführungsform der Erfindung im Vergleich zum Stand der Technik anhand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 eine schematische Teil-Schnittansicht eines herkömmlichen COMFETs,

Fig. 2 eine schematische Schnittansicht eines COMFETs, bei dem die Latch-Charakteristik des COMFETs gemäß Fig. 1 verbessert ist,

Fig. 3 eine schematische Teil-Schnittansicht eines COMFETS,

Fig. 4 eine graphische Darstellung der Latch-up- Stromkennlinien der COMFETs gemäß Fig. 2 und 3,

Fig. 5 eine graphische Darstellung der Beziehung zwischen dem Verhältnis der Tiefen der n⁺- und p⁺-Zonen nach Fig. 3 und der Menge an unkompensiertem Bor in dieser p⁺-Zone,

Fig. 6 eine weitere schematische Teil-Schnittansicht eines COMFETS,

Fig. 7 eine Fig. 6 ähnelnde Darstellung eines COMFETs,

Fig. 8 eine Schnittansicht einer Abwandlung des COMFETs nach Fig. 3, bei der die Aushalte- oder Stehspannung gegenüber dem COMFET gemäß Fig. 3 verbessert ist, als ein Ausführungsbeispiel der Erfindung,

Fig. 9 eine Fig. 8 ähnelnde Darstellung einer weiteren Abwandlung des COMFETs nach Fig. 3 mit verbesserter Aushalte- oder Stehspannung und

Fig. 10 eine den Fig. 8 und 9 ähnelnde Darstellung des COMFETs nach Fig. 6 mit verbesserter Aushalte- oder Stehspannung.

Fig. 3 veranschaulicht schematisch im Schnitt einen MOS-Transistor mit veränderlicher Leitfähigkeit. Bei der Herstellung dieses sog. COMMOS-Transistors wird zunächst nach einem Aufwachs verfahren auf einem vorbereiteten p⁺-Typ-Silizium substrat 11 eine n⁻-Schicht 12 einer niedrigen Fremd atomkonzentration, eines spezifischen Widerstands von über 50 Ω·cm und einer Dicke von etwa 100 µm ausgebildet. Sodann wird die Oberfläche der n⁻-Schicht 12 oxidiert, um eine Gate-Oxiddünnschicht 13 zu erzeugen, worauf eine Polysilizium-Gate-Elektrode 14 einer Dicke von etwa 0,5 µm auf der Gate-Oxid schicht 13 ausgebildet wird. Danach wird die Gate- Elektrode 14 nach einem Ätzverfahren selektiv ent fernt. Hierauf wird unter Heran ziehung der restlichen Gate-Elektrode 14 als Maske in die n⁻-Typ-Schicht 12 Bor bis zu einer Tiefe von etwa 8 µm eindiffundiert, wodurch p-Typ-Basiszonen 15-1 und 15-2 erzeugt werden. Anschließend wird nur der mittlere Bereich des durch die Gate-Elektrode 14 festgelegten Fensters mit nicht dargestellten Oxidschichten oder -filmen bedeckt, und es wird unter Verwendung dieser Oxidschichten und der Gate-Elek trode 14 als Maske nach einem Ionenimplantationsver fahren Arsen (As) in einer Dosis von 5 × 10¹⁵ cm^-2 in die p-Zonen 15-1 und 15-2 implantiert. Die als Maske benutzten Oxidschichten werden entfernt, um ein Resistmuster mit einem Fenster auszubilden, das kleiner ist als das durch die Gate-Elektrode 14 fest gelegte Fenster. Sodann wird unter Benutzung dieses Resistmusters als Maske nach einem Ionenimplantations verfahren Bor in einer Dosis von 1 × 10¹⁵ cm^-2 in die p-Zonen 15-1 und 15-2 implantiert. Das auf diese Weise hergestellte Halbleitergebilde wird einer Wärmebehandlung unterworfen, und die mit Bor- und Arsenionen gespickten Zonen werden einem Glühver fahren ausgesetzt, um dabei n⁺-Typ-Zonen 16-1, 16-2 und 16-3 sowie p⁺-Typ-Zonen 17-1 und 17-2 auszubilden. Da die Diffusionsge schwindigkeit von Bor größer ist als diejenige von Arsen, bilden sich die p⁺-Zonen 17-1 und 17-2 mit einer größeren Tiefe aus als die n⁺-Zonen 16-1 bis 16-3. Auf der Gesamtoberfläche dieses Halbleiter gebildes wird nach einem chemischen Aufdampf- bzw. CVD-Verfahren eine nicht dargestellte Oxiddünn schicht erzeugt, in welcher Kontaktlöcher aus gebildet werden. Nachdem nach einem CVD-Verfahren eine Al-Schicht erzeugt worden ist, wird diese zur Ausbildung einer Sourceelektrode 18 selektiv ent fernt. Schließlich wird eine Drainelektrode 20 aus einer V-Ni-Au-Schicht auf der Rückseite bzw. Unterseite des Substrats 11 ausgebildet.

Wahlweise kann beim vorstehend be schriebenen Herstellungsverfahren auch eine Ionen implantation ausgeführt werden, um die p⁺-Zonen 17-1 und 17-2 zu erzeugen, und nach dem Glühvorgang kann eine Ionenimplantation zur Ausbildung der n⁺-Zonen 16-1 bis 16-3 durchgeführt werden.

Bei der beschriebenen Ausführungsform werden die p-Zonen 15-1 und 15-2 mit einer Fremdatomkonzen tration von etwa 7 × 10¹⁶ cm^-3 erzeugt, um den Span nungs-Schwellenwert dieses COMFETs auf 1 bis 3 V einzustellen, während die p⁺-Zonen 17-1 und 17-2 innerhalb der p-Zonen 15-1 bzw. 15-2 tiefer als die n⁺-Zonen 16-1 bis 16-3 ausgebildet werden. Die Dicken bzw. Tiefen der n⁺-Zonen 16-1 bis 16-3 werden auf weniger als 0,3 µm, z. B. auf 0,1-0,25 µm einge stellt. Die Fremdatomkonzentration der p⁺-Zone 17-1 unter den n⁺-Zonen 16-1 und 16-2 kann auf eine Größe eingestellt werden, die das Zehnfache oder mehr der Fremdatomkonzentration der p-Zone 15-1 von 7 × 10¹⁶ cm^-3 entspricht, beispielsweise auf eine Größe von 5 × 10¹⁸ cm^-3. Die p⁺-Zone 17-1 kann auch im Bereich nahe der Kanalzonen auf eine hohe Fremd atomkonzentration eingestellt werden, weil die Diffusion in Quer- oder Transversalrichtung kleiner ist. Demzufolge kann der Widerstand zwischen einer Kanalzone 19-1, 19-2 oder 19-3 und der Sourceelek trode 18 sehr klein sein, so daß es möglich wird, einen Strom bei Latch-up auf eine hohe Größe einzu stellen. Da die n⁺-Zonen 16-1 bis 16-3 mit einer Dicke von nur etwa 0,2 µm ausgebildet sind, ist die Injektionswirksamkeit der Ladungsträger aus den n⁺-Zonen 16-1 bis 16-3 in die p-Zonen 15-1 bis 15-2 ziemlich gering, so daß es für diesen COMFET schwierig wird, als Thyristor zu arbeiten. Wie vorstehend be schrieben, kann damit ein COMFET erhalten werden, der eine hohe Aushalte- oder Steh spannung von über 1000 V und einen ausreichend kleinen Durchlaßwiderstand (z. B. von 0,02 Ω bei einem Feldeffekttransistor von 1 cm²) besitzt und der auch dann nicht als Thyristor wirkt, wenn er einen Arbeitsstrom von bis zu 1000 A/cm² führt.

Fig. 4 veranschaulicht die Beziehung zwischen dem Latch-up-Strom und der Temperatur der COMFETs gemäß Fig. 2 und 3 anhand einer gestrichelten bzw. einer ausgezogenen Linie. In den Fällen, in denen die p- Zone 3-1 und die p⁺-Zone 10-1 gemäß Fig. 2 mit einer Tiefe von 4 µm bzw. 7 µm und die p-Zone 15-1 und die p⁺-Zone 17-1 gemäß Fig. 3 mit einer Tiefe von 4 µm bzw. 2 µm ausgebildet sind, be tragen die Latch-up-Ströme der COMFETs gemäß Fig. 2 und 3 500 A/cm² bzw. 1000 A/cm² bei 25°C. Der Latch-up-Strom beim COMFET gemäß Fig. 3 ist größer. Gemäß Fig. 4 ist der Latch-up-Strom bei einer Temperatur von 25°C zu 100% vorausgesetzt. Aus Fig. 4 geht hervor, daß sich bei einer Temperatur erhöhung der Latch-up-Strom des COMFETs gemäß Fig. 2 schneller verringert als beim COMFET gemäß Fig. 3. Es wird angenommen, daß dies auf der tiefen Aus bildung der p⁺-Zone 10-1 beim COMFET gemäß Fig. 2 beruht, so daß die Fremdatomkonzentration in dem auf grund der Querdiffusion in der p⁺-Zone 10-1 er zeugten Bereich oder Abschnitt kleiner ist als in ihrem mittleren Abschnitt. Der Widerstand des Außen umfangbereichs der p⁺-Zone 10-1, der eine niedrige Fremdatomkonzentration besitzt und sich unterhalb der n⁺-Zone 4-1 befindet, variiert nämlich stark in Abhängigkeit von einer Temperaturänderung, so daß hierdurch der Latch-up-Strom einer erheblichen Vari ation unterworfen ist. Da andererseits die p⁺-Zone 17-1 gemäß Fig. 3 flach ausgebildet ist, ist der durch Diffusion in Querrichtung entstehende Abschnitt kaum vorhanden, und die p⁺-Zone 17-1 besitzt über die Gesamtfläche hinweg eine gleichmäßig hohe Fremd atomkonzentration. Der örtliche Bereich der p⁺-Zone 17-1 unterhalb der n⁺-Zone 16-1 besitzt daher eben falls eine hohe Fremdatomkonzentration, so daß der Widerstand in diesem örtlichen Bereich niedrig ist und sich in Abhängigkeit von Temperaturänderungen nicht sehr stark ändert. Der Latch-up-Strom dieses COMFETs variiert daher nicht so stark in Abhängig keit von Temperaturänderungen.

Fig. 5 veranschaulicht die Beziehung zwischen dem Verhältnis X_J(n⁺)/X_J(p⁺) einer Tiefe X_J(n⁺) der n⁺-Zone 16-1 und einer Tiefe X_J(p⁺) der p⁺-Zone 17-1 gemäß Fig. 3 und dem Verhältnis A2/A1 einer Menge A2 (cm^-2) an unkompensiertem Bor im Außenum fangsbereich der p⁺-Zone 17-1 unterhalb der n⁺-Zone 16-1, der durch die Ausbildung der n⁺-Zone 16-1 nicht beeinflußt wird, und der Gesamtdosis A1 (cm^-2) an implantiertem Bor.

Aus Fig. 5 geht hervor, daß in dem Fall, in welchem die Tiefe X_J(n⁺) der n⁺-Zone 16-1 auf einen Wert von 20% oder mehr der Tiefe X_J(p⁺) der p⁺-Zone 17-1 ein gestellt ist, das Verhältnis der Menge A2 an unkom pensiertem Bor zur Gesamtbordosis A1 kleiner ist als 50%. Wünschenswerterweise wird X_J(n⁺) auf weniger als 20% von X_J(p⁺) eingestellt. Um die Diffusions strecke in Querrichtung ausreichend klein, z. B. auf weniger als 2 µm, zu halten, muß die Diffusionstiefe der p⁺-Zone 17-1 auf weniger als 2 µm unterdrückt werden. Um im Bereich unterhalb der n⁺-Zone 16-1 in der p⁺-Zone 17-1 mindestens 50% der Gesamtbordosis A1 zu belassen, ist es andererseits erforderlich, die Diffusionstiefe der n⁺-Zone 16-1 auf weniger als 0,34 µm einzustellen, wie dies aus Fig. 5 hervorgeht.

Fig. 6 veranschaulicht schematisch den Aufbau eines anderen COMFETs. Dieser COMFET ist ähnlich aufgebaut wie der jenige nach Fig. 3, nur mit dem Unterschied, daß p⁺-Typ-Zonen 21-1 und 21-2 in den Oberflächenbe reichen der p-Typ-Zonen 15-1 bzw. 15-2 ausgebildet sind und daß anstelle der p⁺-Zonen 17-1 und 17-2 eine eingelassene p⁺-Typ- Schicht 17-3 unterhalb der n⁺-Zonen 16-1 und 16-2 und eine eingelassene p⁺-Schicht 17-4 unterhalb der n⁺-Zone 16-3 ausgebildet sind.

Diese eingelassenen p⁺-Schichten 17-3 und 17-4 wer den nach der Ausbildung der n⁺-Zonen 16-1, 16-2 und 16-3 in den Oberflächenbereichen der p-Zonen 15-1 und 15-2 mit Tiefen von etwa 0,2 µm ausgebildet. p⁺-Typ-Fremdatome oder -Störstoffe werden mit einer Beschleunigungsspannung von etwa 200 keV in die Be reiche oder Abschnitte unter den n⁺-Zonen 16-1 und 16-2 sowie der Sourceelektrode 18 sowie in die Be reiche oder Abschnitte unter der n⁺-Zone 16-3 und der Sourceelektrode 18 durch Ionenimplantation ein gebracht. Diese Elemente bzw. Zonen werden sodann dem Glühverfahren unterworfen.

Die Abschnitte in den p⁺-Schichten 17-1 und 17-4 unterhalb der p⁺-Zonen 21-1 und 21-2 können entfernt werden.

Bei diesem COMFET kann, ähnlich wie bei dem jenigen nach Fig. 3, der Widerstand zwischen der Kanalzone 19-1, 19-2 oder 19-3 und der Sourceelek trode 18 ausreichend klein eingestellt werden, und es werden dabei eine hohe Aushalte- oder Stehspan nung, ein großer Latch-up-Strom und ein kleiner Durchlaßwiderstand erzielt.

Fig. 7 veranschaulicht schematisch den Aufbau eines anderen COMFETs. Dabei ist eine n⁺-Schicht 12A auf dem p⁺-Substrat 11 ausgebildet, und die n⁻-Schicht 12 ist auf der n⁺-Schicht 12A erzeugt. Die p⁺-Zonen 30-1 und 30-2 sind in den Oberflächenbereichen der n⁻-Schicht 12 erzeugt, und eine n⁻-Schicht 31 ist nach einem Aufwachsverfahren auf der n⁻-Schicht 12 und den p⁺-Zonen 30-1 und 30-2 ausgebildet. Weiterhin werden in der epitaxialen n⁻⁻-Schicht 31 p-Schichten 32-1 und 32-2 so erzeugt, daß sie die p⁺-Zonen 30-1 und 30-2 erreichen. Danach werden p⁺-Zonen 33-1 und 33-2 in den p-Zonen 32-1 bzw. 32-2 ausgebildet, während n⁺-Zonen 34-1, 34-2 und 34-3 in den Ober flächenbereichen der p-Zonen 32-1 und 32-2 erzeugt werden.

Bei diesem COMFET kann aufgrund des Vor handenseins der p⁺-Zonen 30-1 und 30-2 der jeweilige Widerstand unter den n⁺-Zonen 34-1 bis 34-3 ebenfalls deutlich gesenkt werden. Infolgedessen kann bei die sem COMFET auch bei einer Erhöhung des Betriebs- oder Arbeitsstroms die Latch-up-Erscheinung kaum auf treten.

Fig. 8 zeigt ein Ausführungsbeispiel der Erfindung als eine Abwandlung des COMFETs gemäß Fig. 3. Diese Abwandlung besitzt im wesentlichen den selben Aufbau wie die Ausführungsform nach Fig. 3, nur mit dem Unterschied, daß sie auch p⁺-Zonen 41-1 und 41-2 sowie die n⁺-Schicht 12A aufweist. Die p⁺-Zonen 41-1 und 41-2 werden durch Diffusion von den Mittelabschnitten der Oberflächenbereiche der p⁺-Zonen 17-1 und 17-2 aus mit einer größeren Tiefe als derjenigen der p-Zonen 15-1 und 15-2 ausgebildet. Durch diese Ausbildung der tiefen p⁺-Zonen 41-1 und 41-2 unter den Sourceelektroden 18 kann die Aushalte- oder Stehspannung dieses COMFETs angehoben werden.

Fig. 9 veranschaulicht eine andere Abwandlung des COMFETs gemäß Fig. 3. Diese Abwandlung besitzt im wesentlichen denselben Aufbau wie der COMFET nach Fig. 3, nur mit dem Unterschied, daß sie außerdem p⁻-Zonen 42-1 und 42-2 aufweist, die durch Diffusion von den Oberflächenbereichen der p⁺-Zonen 17-1 und 17-2 aus mit einer größeren Tiefe als die p-Zonen 15-1 und 15-2 ausgebildet sind. Da die p⁻- Zonen 42-1 und 42-2 mit Fremdatomkonzentrationen von z. B. weniger als 1 × 10¹⁶ cm^-3 hergestellt sind, haben die p⁻-Zonen 42-1 und 42-2, auch wenn sie dicht an den Kanalzonen 19-1 bis 19-3 ausgebildet sind, kaum einen ungünstigen Einfluß auf die Kanalzonen 19-1 bis 19-3. Durch das Vorhandensein der p⁻-Zonen 42-1 und 42-2 kann somit die Aushalte- oder Stehspan nung dieses COMFETs erheblich verbessert werden.

Fig. 10 veranschaulicht eine Abwandlung des COMFETs gemäß Fig. 6. Diese Abwandlung besitzt im wesent lichen denselben Aufbau wie der COMFET nach Fig. 6, nur mit dem Unterschied, daß sie zusätzlich p⁺-Zonen 43-1 und 43-2 aufweist, die durch Diffusion von den Mittelabschnitten der Oberflächenbereiche der p-Zonen 15-1 und 15-2 aus mit einer größeren Tiefe als die p-Zonen 15-1 und 15-2 ausgebildet sind. Aufgrund dieser tiefen p⁺-Zonen 43-1 und 43-2 unter den Sourceelektroden 18 kann somit ein COMFET mit einer hohen Aushalte- oder Stehspannung erhalten werden.

Bei den COMFETs gemäß Fig. 6 und 7 können beispielsweise die p⁺-Zonen 21-1 bzw. 33-1 so ausgebildet sein, daß sie mit den p⁺-Zonen 17-3 bzw. 30-1 in Berührung oder Kontakt gelangen. Bei dem COMFET nach Fig. 6 kann eine p⁻-Zone niedriger Fremdatomkonzentration, wie die p⁻-Zone 42-1 gemäß Fig. 9, mit einer großen Tiefe ausgebildet sein. Weiterhin kann bei dem COMFET gemäß Fig. 9 die p⁻-Zone 42-1 so ausgebildet sein, daß sie in die Kanalzonen 19-1 und 19-2 ein dringt.

Bei allen beschriebenen COMFETs wird je weils die p⁺-Schicht 11 als Grund-Halbleiterkörper verwendet. Es ist jedoch auch möglich, die n⁺-Schicht 12A und die p⁺-Schicht 11 durch Diffusion auf der und über der n⁻-Schicht 12 zu erzeugen und diese n⁻-Schicht 12 als Grund-Halbleiterkörper zu be nutzen.

Claims

1. MOS-Transistoranordnung mit veränderlicher Leitfähig keit, umfassend:

- eine erste Halbleiterschicht (11) des einen Leit fähigkeitstyps,
- eine zweite Halbleiterschicht (12) des anderen, entgegengesetzten Leitfähigkeitstyps, die in Be rührung mit der ersten Halbleiterschicht (11) aus gebildet ist,
- eine im Oberflächenbereich der zweiten Halbleiter schicht (12) ausgebildete erste Halbleiterzone (15-1, 15-2) des einen Leitfähigkeitstyps,
- eine im Oberflächenbereich der ersten Halbleiter zone (15-1, 15-2) durch Diffusion ausgebildete, der zweiten Halbleiterschicht (12) zugewandte, zweite Halbleiterzone (16-1 bis 16-3) des anderen Leitfähigkeitstyps, wobei der Oberflächenbereich der ersten Halbleiterzone (15-1, 15-2) zwischen der zweiten Halbleiterzone (16-1 bis 16-3) und der zweiten Halbleiterschicht (12) eine Kanalzone (19-1 bis 19-3) bildet,
- eine auf der zweiten Halbleiterzone angeordnete Source-Elektrode (18),
- eine Gate-Zone mit einer zumindest auf der Kanal zone (19-1 bis 19-3) erzeugten Gate-Isolier schicht (13),
- eine auf der Gate-Isolierschicht (13) ausgebil dete Gate-Elektrode (14),
- eine dritte Halbleiterzone (17-1, 17-2) des einen Leitfähigkeitstyps, die in der ersten Halbleiter zone (15-1, 15-2) flacher als die erste Halbleiter zone (15-1, 15-2) und tiefer als die zweite Halblei terzone (16-1 bis 16-3) ausgebildet ist, eine hö here Fremdatomkonzentration als die erste Halblei terzone (15-1 bis 15-3) besitzt und einen Bereich umfaßt, der in vertikaler Projektion außerhalb der Source-Elektrode (18) direkt unter der zweiten Halbleiterzone (16-1 bis 16-3) liegt, dadurch gekennzeichnet, daß
- die dritte Halbleiterzone (17-1, 17-2) durch Dif fusion aus einem zuvor implantierten Bereich gebildet ist, und
- eine vierte Halbleiterzone (41-1, 41-2) des einen Leitfähigkeitstyps durch Diffusion von mittleren Bereichen der Oberfläche der dritten Halbleiter zone (17-1, 17-2) innerhalb der vertikalen Pro jektion der dritten Halbleiterzone (17-1, 17-2) so aus gebildet ist, daß sie tiefer als die erste Halbleiterzone (15-1, 15-2) ist, ohne sich zur Kanal zone zu erstrecken.

2. MOS-Transistoranordnung nach Anspruch 1, dadurch ge kennzeichnet, daß die dritte Halbleiterzone (17-1, 17-2) mit einer Tiefe entsprechend dem Fünffachen oder mehr der Tiefe der zweiten Halbleiterzone (16-1 bis 16-3) ausgebildet ist.

3. MOS-Transistoranordnung nach Anspruch 2, dadurch ge kennzeichnet, daß die zweite Halbleiterzone (16-1 bis 16-3) mit einer Tiefe von nicht mehr als 0,3 µm ausgebildet ist.

4. MOS-Transistoranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die vierte Halb leiterzone (41-1, 41-2) eine geringere Fremdatomkon zentration besitzt als die erste Halbleiterzone (15-1, 15-2).

5. MOS-Transistoranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die vierte Halb leiterzone (41-1, 41-2) außerhalb der vertikalen Projektion der Gate-Elektrode (14) ausgeführt ist.