-
Die
Erfindung betrifft eine Halbleitervorrichtung, bestehend aus einem
Halbleiterkörper,
der ein Substrat und einen Stapel aus einer ersten Halbleiterregion
eines ersten Leitfähigkeitstyps
mit einer ersten Dotierungskonzentration, aus einer zweiten Halbleiterregion
mit einer zweiten Dotierungskonzentration, die niedriger ist als
die erste Dotierungskonzentration, aus einer dritten Halbleiterregion
eines zweiten entgegengesetzten Leitfähigkeitstyps mit einer dritten
Dotierungskonzentration, die zwischen der ersten und der zweiten
Dotierungskonzentration liegt, aus einer vierten Halbleiterregion
des ersten Leitfähigkeitstyps
mit einer vierten Dotierungskonzentration, die höher ist als die dritte Dotierungskonzentration,
aufweist, wobei die erste und die vierte Halbleiterregion jeweils
mit einem elektrischen Verbindungsleiter versehen werden, von denen
sich der eine auf der Seite des Substrats und der andere an der
Oberfläche
des Halbleiterkörpers
befindet, wobei während
des Betriebs der Vorrichtung über
die Verbindungsleiter eine elektrische Spannung angelegt wird und
wobei die Dicke und die Dotierungskonzentration der zweiten und
der dritten Halbleiterregion so ausgewählt werden, dass diese während des
Betriebs vollständig
verarmt sind. Eine solche Vorrichtung, die auch als Durchbruchsdiode
bezeichnet wird, ist eine attraktive Alternative zur Zener-Diode, insbesondere
für Betriebsspannungen
unter circa 5 Volt, um Spitzenspannungen zu unterdrücken, was auf
die Tatsache zurückgeführt werden
kann, dass eine solche Vorrichtung eine steile Durchbruchskennlinie
und eine geringe Kapazität
zeigt.
-
Eine
solche Vorrichtung wird in der Patentschrift der Vereinigten Staaten
USP 5,880,511 , veröffentlicht
am 9. März
1999, offengelegt. In diesem Dokument erfolgt die Beschreibung einer
Diode mit einem n
++-Substrat, das einen
Stapel von Regionen mit einer eine
p
–-,
einer p
+- und einer n
++-Region
trägt.
Das Substrat und die oberste n
+-Region werden
mit Verbindungsleitern versehen. Die Diode ist mesaförmig, und
die Seitenflächen
sind mit einer elektrischen Isolierschicht bedeckt.
-
Experimente
haben gezeigt, dass ein Nachteil der bekannten Vorrichtung darin
besteht, dass die U-I(= Strom-Spannungs)-Kennlinie der Diode nicht den
gewünschten Verlauf
zeigt, d. h. sie zeigt keinen geraden und steilen Übergang,
insbesondere, wenn die bekannte Vorrichtung so aufgebaut ist, dass
die sogenannte Durchgreifspannung über 2 Volt beträgt. Außerdem ist
das Diodenverhalten nicht stabil.
-
Daher
ist es eine Aufgabe der Erfindung, eine Vorrichtung des eingangs
erwähnten
Typs bereitzustellen, wobei dieser Nachteil überwunden oder zumindest wesentlich
reduziert wird und diese Vorrichtung eine sehr gerade und steile
U-I-Kennlinie zeigt, auch wenn die Durchgreifspannung über 2 Volt beträgt, und
diese Vorrichtung sehr stabil ist.
-
Um
dies zu erreichen, ist eine Vorrichtung des eingangs erwähnten, erfindungsgemäßen Typs dadurch
gekennzeichnet, dass die erste Halbleiterregion an die Oberfläche des
Halbleiterkörpers
grenzt und die vierte Halbleiterregion sich auf der Seite des Substrats
befindet. Es wurde festgestellt, dass eine solche Vorrichtung eine
sehr steile U-I-Kennlinie zeigt, auch im Fall einer Konstruktionsspannung
von über
2 Volt. Die Erfindung basiert auf der folgenden Erkenntnis. Eine
Durchbruchsdiode kann als Bipolartransistor mit offener Basis, d.
h. ohne Basisklemme, angesehen werden. Wenn an die Vorrichtung eine Durchlassspannung
angelegt wird, ist die Grenzschicht zwischen der (schwach dotierten)
p–-Region und
der n++-Region, oder falls anstelle der
schwach dotierten p–-Region eine schwach
dotierte n–-Region zwischen
der p+ und der n–-Region
vorhanden ist, leicht in Durchlassrichtung vorgespannt. Das bedeutet,
dass die n++-Region dann als Emitter des
Transistors, die p+-Region als Basis und
die p–-Region
als Teil der Basis dient und das n++-Substrat
den Kollektor bildet. Falls die Kollektor-Emitter-Durchbruchspannung
des Transistors (= BVCEO) niedriger ist als die Durchgreifspannung
bei einer beliebigen Stromstärke,
zeigt die Diode ein negatives Widerstandsverhalten. Das kann zur
Instabilität
führen,
wie z. B. zu einer unerwünschten
Oszillation. Ein Verhältnis
zwischen der BVCEO und der Grenzschichtdurchbruchspannung(= BVCBO)
ist: BVCEO = BVCBO/β1/n, wobei β die Stromverstärkung ist,
die gleich dem Quotienten aus Basisstrom (ib) und Kollektorenstrom
(ic) ist und n einen Wert zwischen 3 und 4 hat. Der Basisstrom wird
durch die Rekombination von Löchern
und Elektronen in der schwach dotierten Region, d. h. der p–-
oder der n–-Region,
bestimmt. Bei der bekannten Diode kann die Stromverstärkung sehr
hoch sein, da die Rekombination in den Regionen aufgrund der langen
Rekombinationslebensdauer der Ladungsträger in (Bulk-)Silizium sehr
gering ist. Das ist der Grund, weshalb die BVCEO gering ist. Falls
der erste Leitfähigkeitstyp
der n–-Leitfähigkeitstyp
ist, dann ist die obere n++-Region in der
umgekehrten, erfindungsgemäßen Struktur
nur erforderlich, um einen ausreichenden Kontakt mit dem Verbindungsleiter
herzustellen. Die obere Region dient als Sperre für Löcher, aber
sie kann so ausgeführt werden,
dass sie sehr dünn
ist. Das bedeutet, dass sich viele Löcher an der Schnittstelle zwischen
Silizium und Verbindungsleiter rekombinieren können. Simulationen haben gezeigt,
dass als Ergebnis dessen die Stromverstärkung um einen Faktor bis zu
10 reduziert werden kann. Dies dient als Erklärung für die oben genannten ausgezeichneten
Ergebnisse.
-
In
einer wichtigen Ausführungsform
ist der erste Leitfähigkeitstyp
der n-Leitfähigkeitstyp,
und die zweite Halbleiterregion ist vom zweiten Leitfähigkeitstyp,
d. h. vom p-Leitfähigkeitstyp.
Die Wahl des n-Leitfähigkeitstyps
hat den Vorteil, dass der Durchbruchstrom von Elektronen getragen
wird, die aufgrund ihrer höheren
Mobilität
einen geringeren Reihenwiderstand erzeugen, was zu begrenzten Energieverlusten
führt.
Auch wenn die zweite Halbleiterregion auch eine schwach dotierte
n-Region sein kann, führt
eine zweite Halbleiterregion, die schwach p-dotiert ist, zu einem
etwas höheren
Basisstrom und daher zu einem etwas geringeren β-Wert, was aufgrund des Vorstehenden
vorteilhaft ist.
-
In
einer vorteilhaften Variante grenzen Teile mindestens der zweiten
und dritten Halbleiterregion an die Oberfläche des Halbleiterkörpers, zum
Beispiel, indem sie einen Teil einer Mesa bilden und mit einer elektrischen
Isolierschicht bedeckt sind, über die
sich einer der Verbindungsleiter erstreckt. Ein weiterer wichtiger
Vorteil einer erfindungsgemäßen Vorrichtung
ist, dass in dieser Variante der oberste Verbindungsleiter unter
der Vorraussetzung, dass er die p+-Region
an den Rändern überragt,
als Feldplatte dienen kann. Das bedeutet, dass im Fall einer positiven
Spannung an der n++-Region, die an die p+-Region grenzt, d. h. bei Durchlassspannung,
ein vorzeitiger Durchgriff am Rand der Mesa verhindert wird. Dies
führt ebenfalls
zu einem steileren Verlauf der U-I-Kennlinie, was wünschenswert
ist. In der bekannten Vorrichtung würde eine solche Feldplatte
dagegen zu einem vorzeitigen Durchgriff führen und daher einen flacheren
Verlauf der U-I-Kennlinie
verursachen.
-
In
einer besonders vorteilhaften Variante, bei der der Halbleiterkörper Silizium
umfasst, umfasst die erste Halbleiterregion einen Mischkristall
aus Silizium und Germanium.
-
Aufgrund
des Vorliegens dieses Mischkristalls wird die oben genannte Sperre
weiter reduziert. Folglich kann die Stromverstärkung weiter reduziert werden,
wobei sogar eine Reduzierung um einen Faktor in der Größenordnung
von Hundert möglich ist.
-
Auch
eine geringe Dicke der ersten Halbleiterregion, zum Beispiel im
Bereich zwischen 10 und 100 nm, trägt zu einem begrenzen Sperreffekt
dieser Region bei. Diese geringen Dicken ermöglichen ebenfalls die Verwendung
eines Silizium-Germanium-Mischkristalls
mit einem hohen Germaniumgehalt, zum Beispiel mit einem Gehalt im
Bereich von 20 bis 30 Atom-%.
-
Ein
Verfahren zur Herstellung einer Halbleitervorrichtung, wobei ein
Halbleiterkörper
mit einem Substrat gebildet wird, welcher mit einem Stapel aus einer
ersten Halbleiterregion eines ersten Leitfähigkeitstyps mit einer ersten
Dotierungskonzentration, aus einer zweiten Halbleiterregion mit
einer zweiten Dotierungskonzentration, die geringer ist als die
erste Dotierungskonzentration, aus einer dritten Halbleiterregion
eines zweiten entgegengesetzten Leitfähigkeitstyps mit einer dritten
Dotierungskonzentration, die zwischen der ersten und der zweiten
Dotierungskonzentration liegt, und aus einer vierten Halbleiterregion
des ersten Leitfähigkeitstyps
mit einer vierten Dotierungskonzentration, die höher ist als die dritte Dotierungskonzentration,
versehen wird, wobei die erste und die vierte Halbleiterregion mit
einem elektrischen Verbindungsleiter versehen werden, über den
während
des Betriebs der Vorrichtung eine elektrische Spannung angelegt
wird, wobei die Dicke und die Dotierungskonzentration der zweiten
Halbleiterregion so gewählt
wird, dass die zweite Halbleiterregion während des Betriebs vollständig verarmt
ist, ist erfindungsgemäß dadurch
gekennzeichnet, dass die erste Halbleiterregion an der Oberfläche des
Halbleiterkörpers
positioniert wird und die vierte Halbleiterregion an der Seite des
Substrats positioniert wird. Durch dieses Verfahren kann eine erfindungsgemäße Vorrichtung
auf einfache Art und Weise hergestellt werden.
-
Vorzugsweise
wird der n-Typ als erster Leitfähigkeitstyp
gewählt,
und die zweite Halbleiterregion wird mit dem p-Leitfähigkeitstyp
versehen. In einer vorteilhaften Variante werden Teile zumindest
der zweiten und dritten Halbleiterregion, die an die Oberfläche des
Halbleiterkörpers
angrenzen, mit einer elektrischen Isolierschicht versehen, und einer
der Verbindungsleiter ist so geformt, dass er sich über die Isolierschicht
erstreckt. In einer vorteilhaften Variante besteht die erste Halbleiterregion
aus einem Mischkristall aus Silizium und Germanium. Diese Region hat
vorzugsweise eine Dicke im Bereich zwischen 10 und 100 nm.
-
Diese
und andere Aspekte der Erfindung werden unter Bezugnahme auf die
nachstehend beschriebene(n) Ausführungsform(en)
erläutert
und deutlich gemacht.
-
Es
zeigt:
-
1 eine
schematische Querschnittsansicht, rechtwinklig zur Dickenrichtung
einer erfindungsgemäßen Halbleitervorrichtung.
-
2 bis 4 schematische
Querschnittsansichten, rechtwinklig zur Dickenrichtung der in 1 gezeigten
Vorrichtung in aufeinanderfolgenden Herstellungsstufen unter Verwendung
eines erfindungsgemäßen Verfahrens.
-
Die
Figuren sind nicht maßstabsgerecht
gezeichnet, insbesondere die Dimensionen in der Dickenrichtung wurden
zum Zweck der Deutlichkeit größer dargestellt.
Gleiche Bezugszeichen beziehen sich, soweit möglich, auf gleiche Regionen,
und Regionen mit dem gleichen Leitfähigkeitstyp haben im Allgemeinen
die gleiche Schraffur.
-
1 ist
eine schematische Querschnittsansicht, rechtwinklig zur Dickenrichtung
einer erfindungsgemäßen Halbleitervorrichtung.
Die Vorrichtung, eine sogenannte Durchbruchsdiode weist einen Halbleiterkörper 10 mit
einem n++-Siliziumhalbleitersubstrat 11 und
einer Reihe von Halbleiterregionen 1, 2, 3, 4 auf,
die jeweils eine n++-Region 1,
eine p–-Region 2,
eine p+-Region 3 und eine n++-Region 4 sind. Die Diode wird
mit zwei Verbindungsleitern 5, 6 versehen. Während des
Betriebs der Diode wird über diese
Verbindungsleiter eine elektrische Spannung angelegt, und die Dicke
und Dotierungskonzentration der zweiten und der dritten Halbleiterregion 2, 3 werden
so gewählt,
dass sie während
des Betriebs verarmt sind.
-
Erfindungsgemäß befindet
sich die erste Halbleiterregion 1 an der Oberfläche des
Halbleiterkörpers 10,
und die vierte Halbleiterregion 4 befindet sich auf der
Seite des Substrats 11. In diesem Beispiel fällt die
vierte Halbleiterregion mit diesem zusammen. Es wurde festgestellt,
dass eine solche Vorrichtung eine besonders steile U-I-Kennlinie
hat, auch bei einer Konstruktionsspannung von über 2 Volt, was die Vorrichtung
nützlich
und sogar sehr attraktiv als Alternative zur Zener-Diode macht,
um Spannungsspitzen zu unterdrücken.
Die Erfindung basiert auf der folgenden Erkenntnis. Eine Durchbruchsdiode
kann als Bipolartransistor mit offener Basis angesehen werden. Im
Falle einer Durchlassspannung und wenn der Aufbau der Diode unter
Bezugnahme auf den in 1 gezeigten Aufbau umgekehrt
wird, wie es bei der bekannten Vorrichtung der Fall ist, was bedeutet,
dass die vierte Region 4 an die Oberfläche grenzt und die erste Region 1 an
das Substrat 11 grenzt, dann ist die Grenzschicht zwischen
der p–-Region 2 und
der n++-Region 1 in dem Bipolartransistor
mit offener Basis leicht in Durchlassrichtung vorgespannt. Die n++-Region 4 dient dann als Kollektor
des Transistors. Die p+-Region 3 dient als
Basis, die p–-Region 2 dient
als Teil der Basis, und die obere n++-Region 1 bildet
den Emitter. Falls die Durchschlagspannung zwischen Kollektor und
Emitter des Transistors (BVCEO) niedriger niedriger ist als die
Durchgreifspannung bei einer beliebigen Stromstärke, zeigt die Diode ein sogenanntes
negatives Widerstandsverhalten. Ein Verhältnis zwischen der BVCEO und
der Grenzschichtdurchbruchspannung(= BVCBO) ist: BVCEO = BVCBO/β1/n,
wobei β die
Stromverstärkung
ist, die gleich dem Quotienten aus dem Basisstrom (ib) und dem Kollektorenstrom (ic)
ist, und n einen Wert im Bereich zwischen 3 und 4 hat. Der Basisstrom
wird durch die Rekombination von Löchern und Elektronen in der
schwach dotierten p-Region 2 bestimmt. Bei der bekannten
Diode kann die Stromverstärkung
sehr hoch sein, da die Rekombination in dieser Region aufgrund der
langen Rekombinationslebensdauer der Ladungsträger bei (Bulk-)Silizium sehr
gering ist. Folglich ist die BVCEO gering. Bei einem Aufbau, der
erfindungsgemäß umgekehrt
wird (siehe 1), ist die obere n++-Region 1 nur
notwendig, um in ausreichender Weise einen Kontakt mit dem Verbindungsleiter 6 herzustellen. Die
obere n++-Region wirkt als Sperre für Löcher, aber
sie kann so ausgeführt
werden, dass sie sehr dünn
ist. Das bedeutet, dass sich viele Löcher an der Schnittstelle zwischen
Silizium und dem Verbindungsleiter 6 rekombinieren können. Simulationen haben
gezeigt, dass als Ergebnis dessen die Stromverstärkung um einen Faktor bis zu
10 reduziert werden kann. Dies erklärt die extrem steile U-I-Kennlinie einer
erfindungsgemäßen Vorrichtung,
die nicht oder viel weniger von einem negativen Widerstandsverhalten
betroffen ist. Außerdem
ist die Diode sehr stabil.
-
Dotierungskonzentrationen,
die sich für
die erste, zweite, dritte und vierte Halbleiterregion 1, 2, 3, 4 eignen,
betragen jeweils mindestens 1017 bis 1020 at/cm3, 1014 bis 1017 at/cm3, 1016 bis 1018 at/cm3 und 1017 bis 1020 at/cm3. In diesem Beispiel betragen die Dotierungskonzentrationen
jeweils 5 × 1018, 1015, 1017 und 1018 at/cm3. Die Dicke der Regionen 1, 2, 3, 4 betragen
jeweils 10 nm, 1 μm,
200 nm und 300 μm.
Im Allgemeinen kann gesagt werden, dass die Dotierung der vierten
Region 4 mindestens das Zehnfache der dritten Region 3 beträgt und die
Dotierung der zweiten Region 2 weniger als ein Zehntel
der Dotierung der dritten Region 3 beträgt. Falls die zweite Region 2 wie
in diesem Beispiel eine p–-Region ist, so gilt
für die
zweite und die dritte Region 2, 3, dass die Summe
der Produkte aus Dicke und der Dotierungskonzentration circa 2·1012 at/cm3 beträgt.
-
In
diesem Beispiel weist der Halbleiterkörper 10 eine nahezu
quadratische Mesa 12 mit abgerundeten Ecken mit einer Fläche von
200 × 200 μm2 und eine Höhe von 2 μm auf, welche mindestens die
erste, die zweite und die dritte Halbleiterregion 1, 2, 3 und
in diesem Fall auch einen Teil der vierten Region 4 umfasst
und deren Wände
mit einer Isolierschicht 7, in diesem Fall einer 300 nm
dicken Schicht aus Siliziumdioxid, bedeckt sind, über die
sich der Verbindungsleiter 6 bis mindestens über die
dritte Halbleiterregion 3 hinaus erstreckt. Folglich dient
der Verbindungsleiter 6 auch als sogenannte Feldplatte 6,
was insbesondere in einer erfindungsgemäßen Vorrichtung verhindert,
dass ein vorzeitiger Durchgriff in der Nähe des Randes der Mesa 12 erfolgt.
-
Eine
vergleichsweise geringe Dicke zwischen 10 und 100 nm der ersten
Halbleiterregion 1, die nur als niederohmiger Kontakt zwischen
dem Verbindungsleiter 6 und der zweiten Halbleiterregion 2 dient,
trägt auch
zum Effekt der Erfindung bei. Gleiches gilt für die Tatsache, dass die erste
Region 1 in diesem Beispiel einen Mischkristall aus Germanium und
Silizium umfasst. Der vergleichsweise hohe Germaniumgehalt, in diesem Beispiel
25 Atom-%, kann insbesondere auf die oben genannte geringe Dicke der
ersten Region 1 zurückgeführt werden.
-
Die
beiden Verbindungsleiter 5, 6 weisen 10 nm AlSi,
100 nm TiW(N) und 0,5 μm
Al auf. Die seitlichen Abmessungen des Halbleiterkörpers 10 sind circa
10 μm breiter
als die Mesa 12.
-
2 bis 4 sind
schematische Querschnittsansichten, rechtwinklig zur Dickenrichtung der
in 1 gezeigten Vorrichtung in aufeinanderfolgenden
Stufen des Herstellungsprozesses unter Verwendung eines erfindungsgemäßen Verfahrens.
Es wird (siehe 2) von einem n-Typ-Si-Substrat 11 ausgegangen,
das in diesem Fall eine vierte Halbleiterregion 4 bildet.
Eine dritte Halbleiterregion 3 wird auf dem Substrat 11,4
durch Aufbringen einer Epitaxialschicht 3 aus p-Typ-Silizium,
in diesem Fall mittels einer nichtselektiven Gasphasenepitaxie bei
einer Temperatur von 700°C,
gebildet. Anschließend wird
eine zweite Halbleiterregion 2 in ähnlicher Weise durch Aufbringen
einer p-Typ-Epitaxialschicht 2 aus Si
gebildet. Als Nächstes
wird eine erste Halbleiterregion 1 in der gleichen Weise
durch Aufbringen einer n-Typ-Epitaxialschicht 1 aus Si
gebildet. Während der
Abscheidung der Epitaxialschicht 1 wird dem Gas, das zu
diesem Zweck verwendet wird, eine Germanium-haltige Gasverbindung,
zum Beispiel Germaniumhydrid (GeH4), in
einer Konzentration zugegeben, dass die resultierende Epitaxialschicht 1 einen
Germaniumgehalt von 25 Atom-% hat. Anschließend wird eine Maskierungsschicht 40 mittels
CVD (= chemische Gasphasenabscheidung) aufgebracht, wonach die Maskierungsschicht
mittels Fotolithografie strukturiert wird.
-
Als
Nächstes
(siehe 3) wird mittels Ätzen eine Mesa 12 gebildet,
in diesem Fall mit Hilfe eines Plasmaätzverfahrens. Anschließend wird
die Mesa 12 nach dem Entfernen der Maskierungsschicht 40 (siehe 4)
mit einer Passivierungsschicht 7, in diesem Fall mit Siliziumdioxid,
bedeckt, die mittels PECVD (= plasmaunterstützte chemische Gasphasenabscheidung)
aufgebracht wird. In der Passivierungsschicht 7 auf der
Mesa 12 wird mittels Fotolithografie und Ätzen eine
Kontaktöffnung
gebildet, und nach der zweiseitigen Metallisierung 5, 6, wie
vorstehend beschrieben, ist die erfindungsgemäße Erfindung für die Endmontage
bereit.
-
Die
Erfindung ist nicht auf das hierin beschriebene Beispiel beschränkt, und
im Anwendungsbereich der Erfindung sind für den Fachmann viele Varianten
und Abweichungen möglich.
Zum Beispiel können
verschiedene Dicken, verschiedene (Halbleiter-)Materialien oder
verschiedene Zusammensetzungen verwendet werden. Es ist auch möglich, alle
Leitfähigkeitstypen
durch den entgegengesetzten Leitfähigkeitstyp zu ersetzen.
-
Verschiedene
Arbeitsschritte, die nicht für die
Erfindung relevant sind, können
auf andere Art und Weise durchgeführt werden, zum Beispiel kann eine
durch Plasmaabscheidung erzeugte Oxidschicht auch durch Abscheidung
aus der Gasphase erzeugt werden.
-
Schließlich wird
angemerkt, dass die Anwendung der Vorrichtung und des erfindungsgemäßen Verfahrens
nicht auf diskrete Vorrichtungen beschränkt ist. Andere (Halbleiter-)Bauteile
können
in den Halbleiterkörper
integriert werden.