DE3228013C2

DE3228013C2 - Bidirektionale Sammelleitung zum Datentransfer

Info

Publication number: DE3228013C2
Application number: DE3228013A
Authority: DE
Inventors: Yukihiro Saeki; Kazuyuki Yokohama Kanagawa Uchida
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-08-21
Filing date: 1982-07-27
Publication date: 1987-01-29
Also published as: JPS6347176B2; DE3228013A1; US4486753A; JPS5833739A

Abstract

Eine Sammelschienentreiberschaltung enthält eine Sammelschiene (DBO), durch die Daten fließen können, eine Vorladeschaltung (22), die mit der Sammelleitung (DBO) verbunden ist, um diese mit einem Vorladeimpuls zu laden, eine Eingangs/Ausgangs-Schaltung (23), die mit der Sammelleitung (DBO) für die Übertragung von Daten zu und von einer ALU (24) über die Sammelleitung (DBO) verbunden ist, und eine mit der Sammelleitung verbundene positive Rückkopplungsschaltung (25 ↓1), die während einer Vorladeperiode eine hohe Impedanz darstellt, um von der Sammelleitung (DBO) getrennt zu sein, das Vorladepotential auf der Sammelschiene bewahrt, wenn das Potential auf letzterer während einer aktiven Periode gleich dem Vorladepotential ist, und einen Potentialunterschied vergrößert, wenn das Potential auf der Sammelleitung (DBO) sich geringfügig von dem Vorlade potential unterscheidet.

Description

Die Erfindung betrifft eine bidirektionale Sammelleitung zum Datentransfer mit Sende-/ Empfangs-Schaltungen auf einer Vorladeschaltung zum periodischen Aufladen der Sammelleitung auf ein bestimmtes Potential vor jedem Datentransfer.
Aus der Zeitschrift "Elektronik", 1979, H. 23, Seite 80 sind sogenannte CMOS-Leitungstreiber als Tristate- Bauelemente bekannt. Derartige Leitungstreiber basieren darauf, daß im inaktiven Zustand der Leitungstreiber die Versorgungsspannung derselben abgeschaltet ist, so daß also zum Abschalten der Versorgungsspannung für die Leitungstreiber ein eigenes Schaltelement erforderlich ist. Ein derartiger Leitungstreiber besitzt neben dem hochohmigen Zustand zwei aktive Zustände.
Aus der DE-OS 28 51 825 ist eine integrierte Halbleiterschaltung mit MIS-Feldeffekttransistoren vom Anreicherungstyp bekannt. Die Halbleiterschaltung umfaßt ferner einen Schaltungsteil, bei dem ein Signaleingang auf die Gateelektrode eines ersten und eines zweiten MOS-Feldeffekttransistors geschaltet und die Sourceelektroden dieser beiden Feldeffekttransistoren an ein gemeinsames Bezugspotential gelegt sind, bei dem ferner außerdem der Drainanschluß des ersten MIS- Feldeffekttransistors über die Source-Drain-Strecke eines dritten MIS-Feldeffekttransistors und der Drainanschluß des zweiten MIS-Feldeffekttransistors über die Source-Drain-Strecke eines vierten MIS-Feldeffekttransistors an ein gemeinsames Versorgungspotential gelegt sind. Ferner ist bei diesem Schaltungsteil ein Schaltungspunkt zwischen dem ersten und dem dritten MIS-Feldeffekttransistor mit dem Gateanschluß des vierten MIS-Feldeffekttransistors und außerdem über einen Kondensator einerseits mit dem Gateanschluß des dritten MIS-Feldeffekttransistors und andererseits mit einem Lastwiderstand verbunden und über diesen Lastwiderstand an das gemeinsame Versorgungspotential geschaltet. Der Lastwiderstand ist durch die Source- Drain-Strecke eines fünften MIS-Feldeffekttransistors gegeben, dessen Gateanschluß am gemeinsamen Versorgungspotential liegt und bei dem schließlich ein zwischen dem zweiten und dem vierten MIS-Feldeffekttransistor liegender Anschluß vorgesehen ist.
Bei dieser bekannten integrierten Halbleiterschaltung ist das Prinzip der Mitkopplung realisiert. Der betreffende Schaltungsteil ist mit einem Kondensator ausgestattet, der dazu dient, einen Spannungsanstieg an das Gate des dritten MIS-Feldeffekttransistors rückzukoppeln, um dadurch einen Aufladevorgang zu begünstigen.
Eine Entladung des genannten Kondensators ist jedoch bei gesperrtem ersten und zweiten MIS-Feldeffekttransistor bzw. bei gesperrtem dritten und vierten MIS-Feldeffekttransistor nur entsprechend einer relativ großen Zeitkonstanten möglich.
In einer integrierten Schaltung (IC), die ein Computersystem darstellt, insbesondere in einer integrierten Schaltung großen Ausmaßes (SI), die einen Mikrocomputer bildet, werden für die Datenübertragung häufig Sammelleitungen benutzt. Eine aus der Zeitschrift " Introduction to VLSI Systems", Seite 175 bekannte Sammelleitungstreiberschaltung für die Übertragung von Daten über eine Sammelleitung ist in der Fig. 1 dargestellt. Die Sammelleitungstreiberschaltung weist N-Kanal-MOSFETs ( Metalloxid-Halbleiter-Feldeffekttransistoren) auf, die mit den Sammelleitungen DB 0 bis DB 3 für vier Bits, welche in ihrer Gesamtheit mit "1" bezeichnet sind, gekoppelt sind. Die Sammelleitungen DB 0 bis DB 3 sind mit einer Vorladeschaltung 2 und einer Eingangs/Ausgangs-(I/O)-Vorrichtung 3 sowie weiter mit einer arithmetischen Logikeinheit (ALU) 4 beispielsweise verbunden. Die I/O-Vorrichtung 3 dient als Schnittstellenschaltung für die Ubertragung von Daten zwischen der ALU 4 und einer weiteren (nicht gezeigten) ALU über die Sammelleitung 1. Die Vorladeschaltung 2 lädt die Sammelleitung 1 für jeden Zustand (Periode) T auf, wie in Fig. 2B gezeigt. Im Betrieb wird für die Vorladung ein Taktimpuls Φ p ( Fig. 2A) an die Gates der MOS-Transistoren T 5 bis T 8 geführt, welche die Vorladeschaltung 2 darstellten. Wenn der Impuls R p den Wert "1" hat, befinden sich die MOSFETs T 5 bis T 8 im EIN-Zustand (Zustand niedriger Impedanz). Die dann durch die MOSFETs T 5 bis T 8 fließenden Ströme laden die Sammelleitungen DB 0 bis DB 3 auf Pegel "1" auf. Wenn der Impuls R p den Zustand "0" hat, sind die MOSFETs T 5 bis T 8 gesperrt (Zustand hoher Impedanz). Während dieser Dauer fließt kein Ladestrom, so daß die Sammelleitungen DB 0 bis DB 3 nicht vorgeladen sind. Die Dauer des "1"-Pegels des Impulses R p ist eine Vorladezeit, während die Dauer des "0"-Pegels eine Nichtvorlade-Periode oder eine aktive Periode für die Datenübertragung ist. Die Ausgangstransistoren T 1 bis T 4 oder I/O-Vorrichtung 3 werden so gesteuert, daß sie während der Vorladeperiode eine hohe Impedanz haben, was durch das Steuergate (nicht gezeigt) in der ALU 4 geschieht. Während einer aktiven Periode steuert das Steuergate die Transistoren T 1 bis T 4 auf Werte geringer Impedanz, wenn die abzugebenden Daten den Wert "0" haben, und auf hohe Impedanz, wenn die abzugebenden Daten den Wert "1" haben. Die Transistoren T 9 bis T 12 und die Inverter IV1 bis IV4, die mit den MOS-Transistoren T 9 bis T 12 verbunden sind, bilden einen Eingangsabschnitt der I/O-Vorrichtung 3. Der Eingangsabschnitt ist elektrisch mit der Sammelleitung 1 nur während der aktiven Periode verbunden, um mit Hilfe eines Taktsignals R w Daten zu lesen (Fig. 2C), die den Gates der MOS-Transistoren T 9 bis T 12 zugeführt werden. Während der anderen Zeitabschnitte ist er von der Sammelleitung elektrisch getrennt.
Bei integrierten Schaltungen großen Ausmaßes gelangen allgemein eine Anzahl von I/O-Vorrichtungen 3zur Anwendung. Einige derartiger LSI&min;s umfassen 30 oder noch mehr I/O-Vorrichtungen. Die I/ O-Vorrichtung 3 enthält allgemein wenigstens 10 Ausgangstransistoren (obwohl in Fig. 1 nur 4 Ausgangstransistoren T 1- T 4 gezeigt sind). Bei einer bekannten LSI-Schaltung ist die Breite der Ausgangstransistoren erhöht, so daß diese Ausgangstransistoren einen großen Leitwert zur Realisierung einer hohen Operationsgeschwindigkeit haben. Eine derartige Maßnahme führt jedoch zu den folgenden Problemen:

1. Die Chip-Abmessungen müssen vergrößert werden,
2. die parasitäre Kapazität der Sammelleitung wird vergrößert, wodurch in negativer Weise die Operationsgeschwindigkeit der LSI-Schaltung beeinflußt wird.

Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine bidirektionale Sammelleitung zum Datentransfer der eingangs genannten Art zu schaffen, die bei einfachem Aufbau eine erhöhte Operationsgeschwindigkeit bei der Datenübertragung über die Sammelleitung ermöglicht, ohne daß dabei eine Vergrößerung der Chip-Abmessungen der Treiberschaltung erforderlich ist.
Ausgehend von der bidirektionalen Sammelleitung der eingangs genannten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß eine zusätzliche Mitkopplungsschaltung mit der Sammelleitung verbunden ist, die nur dann keinen hohen Impedanzwert darstellt, wenn sie beim Datentransfer einen von einer Sende/Empfangs-Schaltung eingeleiteten Potentialabbau auf der Sammelleitung mittels eines Vergleichers festgestellt hat und denselben bis zum Beginn der nächsten Aufladung beschleunigt.
Besonders vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen 2 bis 4.
Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Hinweis auf die Zeichnung näher erläutert. Es zeigt
Fig. 1 das Schaltbild einer herkömmlichen Treiberschaltung, mit der Daten über Sammelleitungen übertragen werden;
Fig. 2A bis 2C Impuls-Zeit-Diagramme an Schlüsselstellen der Sammelleitungstreiberschaltung nach Fig. 1;
Fig. 3 das Schaltbild einer Ausführungsform der Sammelleitung nach der Erfindung;
Fig. 4A bis 4C Impuls-Zeit-Diagramme an Schlüsselstellen der Schaltung der Fig. 3;
Fig. 5 das Schaltbild einer Mitkopplungsschaltung, die im wesentlichen gleich der Sammelleitung der Fig. 3 ist;
Fig. 6 die Veränderung des Potentials auf der Sammelleitung bei Betrieb der Sammelleitung nach Fig. 5;
Fig. 7 eine andere Ausführungsform der Mitkopplungsschaltung, und
Fig. 8 eine nochmals abgeänderte Variante der Mitkopplungsschaltung.
Fig. 3 zeigt eine bidirektionale Sammelleitung gemäß der Erfindung, die mit einer Sammelleitung 21 für vier Bits verbunden ist, ähnlich der Sammelleitungstreiberschaltung aus Fig. 1. Die in der Schaltung verwendeten MOSFETs sind N-Kanal-Elemente. Die Sammelleitungen DB 0 bis DB 3 sind zusammengefaßt mit 21 bezeichnet. Die Sammelleitung 21 ist mit einer Vorladeschaltung 22 und einer I/O-Vorrichtung 23 verbunden. Die I/O-Vorrichtung 23 ist mit einem ALU 24 verbunden. Die Mitkopplungsschaltungen 25 ₁ bis 25₄ sind mit den Sammelleitungen DB 0 bis DB 3 verbunden. Sie sind in ihrer Gesamtheit mit 25 bezeichnet.
Die Sammelleitung stimmt weitgehend mit der bekannten überein; es werden lediglich die Mitkopplungsschaltungen 25 verwendet.
Die Mitkopplungsschaltungen 25 ₁ bis 25₄ erhalten die Signale auf den Sammelleitungen DB 0 bis DB 3 während der Dauer, in der keine Vorladung auf den Sammelleitungen DB 0 bis DB 3 herrscht. Wenn die Spannungspegel dieser Signale gleich dem Vorladepegel sind, halten die Mitkopplungsschaltungen ihre Spannungspegel. Wenn die Spannungspegel geringfügig gegenüber dem Vorladepegel um eine Potentialdifferenz abweichen, vergrößert die Mitkopplungsschaltung diese Potentialdifferenz. Die Mitkopplungsschaltungen 25 ₁ bis 25₄ sind so ausgelegt, daß sie während der Vorladedauer auf den Sammelleitungen DB 0 bis DB 3 keine Ausgangswerte erzeugen. Mit andeen Worten, diese Mitkopplungsschaltungen haben während der Vorladedauer hohe lmpedanz. In der in Fig. 3 gezeigten Treiberschaltung sind die Mitkopplungskreise 25 ₁ bis 25₄ mit den Sammelleitungen DB 0 bis DB 3 über MOS-Transistoren ST1 bis ST4 als Analogschalter verbunden, die aufgrund eines Vorladeimpulses Φ p eingeschaltet werden, wenn ein Vorladeimpuls Φ p durch den Inverter IV21 in seiner Phase invertiert wird.
Eine Vorladeschaltung 22 besteht aus vier Vorlade- MOSFETs T 25 bis T 28, deren Drainanschlüsse mit einer (nicht gezeigten) Spannungsquelle des positiven Potentials Vcc und deren Sourceelektroden mit den Sammelleitungen DB 0 bis DB 3 verbunden sind. Der Vorladetaktimpuls Φ p gemäß Fig. 4A wird den Gates der MOSFETs T 25 bis T 28 zugeführt.
Die I/O-Vorrichtung 23 besteht aus einem Eingangsabschnitt mit MOSFETs T 29 bis T 32 und Invertern IV29 bis IV32, die mit den MOSFETs T 29 bis T 32 in Reihe liegen, und einem Ausgangsabschnitt mit MOS-FETs T 21 bis T 24. Die Drainelektroden der Eingangstransistoren T 29 bis T 32 sind jeweils mit den Sammelleitungen DB 0 bis DB 3 und die Sourceelektroden mit einer ALU 24 über die Inverter IV29 bis IV32 verbunden. Ein Schreibimpuls Φ w wird den Gates der Eingangs-MOSFETs T 29 bis T 32 zugeführt. Die Drains der Ausgangs-MOSFETs T 21 bis T 24 sind mit den Sammelleitungen DB 0 bis DB 3 verbunden, während ihre Sourceelektroden an Masse liegen. Die Gates der Ausgangs-MOSFETs T 21 bis T 24 sind mit ALU 24 verbunden. Die I/O-Vorrichtung 23 dient als Schnittstelle für die Übertragung der Daten zwischen der ALU 24 und einer weiteren (nicht gezeigten) ALU über die Sammelleitung 21.
Die Vorladeschaltung 22 lädt die Sammelleitung 21 während jeder Periode (Zustand) T auf, wie in Fig. 4A gezeigt ist. Ein Taktimpuls Φ p (Fig. 4A) wird den Gates der MOS-Transistoren T 25 bis T 28 zugeführt. Während der Dauer, in der der Taktimpuls Φ p "1" ist, sind die MOSFETs T 25 bis T 28 eingeschaltet oder haben geringe Impedanz. Während dieser Dauer fließt Ladestrom in die Sammelleitungen DB 0 bis DB 3 über die Drain- Source-Kreise der MOSFETs T 25 bis T 28. Der Ladestrom hebt den Pegel der Sammelleitungen DB 0 bis DB 3 auf "1". Während der "0"-Pegeldauer der Impulse Φ p sind die MOSFETs T 25 bis T 28 abgeschaltet oder haben hohe Impedanz, so daß kein Ladestrom in die MOSFETs T 25 bis T 28 fließt. Folglich wird in diesem Zustand keine der Sammelleitungen DB 0 bis DB 3 geladen. Die Zeit, in der der Impuls Φ p "1" ist, ist die Vorladezeit, und die Zeit, in der der Pegel "0" ist, ist die ladefreie Zeit oder die aktive Periode.
Die Ausgangs-MOSFETs T 21 bis T 24 der I/ O-Vorrichtung 23 werden durch entsprechende Steuergates (nicht gezeigt) in der ALU 24 gesteuert. Die Ausgangstransistoren T 21 bis T 24 werden auf EIN gesteuert, wenn die Daten, die abzugeben sind, "0" sind, und auf AUS gesteuert, wenn sie "1" sind. Diese Transistoren geben bei dieser Steuerung "1"- und "0"-Signale an die Sammelleitungen DB 0 bis DB 3 ab. Die Eingangs- MOSFETs T 29 bis T 32 werden durch den Schreibtaktimpuls Φ w (Fig. 4C) gesteuert, so daß sie mit der Sammelleitung 21 nur während der aktiven Periode, in der das Schreibtaktsignal Φ w "1" ist, d. h. dem Schreibzustand, elektrisch verbunden sind. Während der übrigen Zeit sind diese Transistoren gesperrt, so daß zu den Sammelleitungen DB 0 bis DB 3 keine elektrische Verbindung besteht. Auf diese Weise werden Daten in die ALU 24 eingeschrieben.
Fig. 5 ist eine praktisch ausgeführte Anordnung einer Mitkopplungsschaltung 25 ₁, bei der die Schaltungsanordnung im wesentlichen genauso ist wie bei der Sammelleitung nach Fig. 3. Die folgende Erläuterung wird deshalb mit besonderer Beziehung auf die Mitkopplungsschaltung 25 ₁ vorgenommen.
Die Mitkopplungsschaltung 25 ₁ besteht aus einem Vergleicher 26, dessen Direkteingang mit der Sammelschiene DB 0 und dessen Umkehreingang (-) mit einem Bezugspotential V _G verbunden ist, einem NOR-Gatter 27, auf dessen eine Eingangsklemme der Ausgang des Vergleichers 26 geführt ist und das an seinem anderen Eingang den Vorladeimpuls Φ p erhält, und einem MOS-FET T 35, der mit seinem Gate an die Ausgangsklammer des NOR-Gatters 27, mit seiner Drainelektrode an die Sammelleitung DB 0 und mit seiner Sourceelektrode an Masse gelegt ist. Die Schaltungsanordnung des Mitkopplungskreises 25 ₁ ist genau gleich wie die der übrigen Kreise 25 ₂ bis 25₄. Eine Schaltung 28 zur Erzeugung des Bezugspotentials V _g für den Vergleicher 26 besteht aus einem Widerstandspaar R 1 und R 2, die zwischen der Potentialquelle Vcc und Masse in Reihe liegen. Der Verbindungspunkt zwischen diesen Widerständen ist mit dem Umkehreingang (-) des Vergleichers 26 verbunden, worüber das Bezugspotential Vg zugeführt wird.
In dem Mitkopplungskreis 25 ₁ vergleicht der Vergleicher 26 das Potential auf der Sammelleitung DB 0 mit dem Bezugspotential Vg. Ist das Potential der Sammelleitung größer als das Bezugspotential Vg, so wird der Ausgang des Vergleichers 26 auf dem Potential der Sammelleitung DB 0 gehalten. Ist das Umgekehrte der Fall, so sinkt das Ausgangssignal des Vergleichers 26 sehr schnell auf Massepotential ab. Das Ausgangssignal des Vergleichers 26 wird einer Eingangsklemme des NOR-Gatters 27 zugeführt. Die zweite Eingangsklemme des NOR-Gatters 27 erhält den Vorladeimpuls Φ p. Das Ausgangssignal vom NOR-Gatter 27 wird dem Gate des MOSFETs T 35 für die Steuerung des EIN- und AUS-Zustands dieses MOSFETs zugeführt.
Anhand der Zeitverläufe der Fig. 4A bis 4C wird nun die Arbeitsweise der Treiberschaltung aus Fig. 5 erläutert. Während der Vorladeperioden der Sammelleitungen DB 0 bis DB 3 ist der Vorladeimpuls Φ p "1", und das Ausgangssignal des NOR-Gatters 27 ist "0", so daß MOSFET T 35 gesperrt ist. Dadurch ist die Mitkopplungsschaltung 25 ₁ elektrisch von der Sammelleitung DB 0 getrennt, und diese hat das Potential Vcc oder "1".
In einer der Vorladeperiode folgenden aktiven Periode wird MOSFET T 35 durch das Ausgangssignal vom Vergleicher 26 über das NOR-Gatter 27 gesteuert.
Wenn das Ausgangs-MOSFET T 21 in der I/ O-Vorrichtung 23, die mit der Sammelleitung DB 0 verbunden ist, den Datenpegel "0" hervorbringt, dann fällt das Potential der Sammelleitung DB 0 allmählich auf Massepotential ab. Wenn das Potential auf der Sammelleitung DB 0 unter das Bezugspotential Vg absinkt, wandelt sich das Ausgangssignal des NOR-Gatters 27 von "0" auf "1", und ein Ausgangssignal "1" des NOR-Gatters 27 schaltet das MOSFET T 35 auf EIN. Dann fällt das Potential auf der Sammelleitung DB 0 steil ab, wie durch die Kurve L 1 in Fig. 6 angedeutet. Das Potential auf der Sammelleitung DB 0 sinkt also allmählich auf das Bezugspotential Vg und dann sehr rasch auf Massepotential ab. In Fig. 6 ist mit der Kurve L 1 das Verhalten aufgrund der erfindungsgemäßen Treiberschaltung und mit Kurve L 2 das Verhalten aufgrund einer herkömmlichen Treiberschaltung dargestellt. Wenn das Ausgangs- MOSFET T 21 ein Signal "1" hervorbringt, dann hält die Sammelleitung DB 0 dynamisch den Wert "1", so daß deswegen der Ausgangspegel des Vergleichers 26 auf "1" bleibt. Daraus folgt, daß MOSFET T 35 gesperrt bleibt und der Mitkopplungskreis 25 ₁ hohe Impedanz behält. Mit anderen Worten, wenn das Signal auf der Sammelleitung DB 0 gleich dem Vorladepegel ist, wird das Potential auf der Sammelleitung DB 0 in seinem Zustand gehalten, d. h. auf dem Vorladepegel.
Das Vorangehende macht deutlich, daß in der Sammelleitung mit dem Mitkopplungskreis 25 gemäß der Erfindung ein schneller Potentialabfall auf der Sammelleitung 21 ermöglicht wird, wenn die I/O-Vorrichtung 23 einen "0"-Datenwert erzeugt, so daß dadurch schnelle Operationen der Sammelleitung ermöglicht werden. Das wesentliche Merkmal der Sammelleitung gemäß der Erfindung ist die, daß je Sammelleitung nur ein einziger Mitkopplungskreis vorgesehen ist. Dies bedeutet geringe Vergrößerung der Chip-Abmessungen.
Darüber hinaus brauchen auch bei großer Zahl von I/O-Vorrichtungen 23 in der Sammelleitung gemäß der Erfindung keine speziellen Vergrößerungen der Breiten der Ausgangs-MOSFETs T 21 bis T 24 der I/ O-Vorrichtung 23 vorgenommen zu werden, um die Operationsgeschwindigkeit zu erhöhen. Die mit der I/O-Vorrichtung verbundene ALU kann durch jede geeignete Schaltung, etwa einen Speicher, ersetzt werden.
Die weitere Betrachtung gilt der Fig. 7, die ein anderes Ausführungsbeispiel eines Mitkopplungskreises 25 zeigt. In diesem Kreis sind sämtliche MOSFETs mit N- Kanal ausgestattet. Ein MOSFET T 40 erhält an seiner Drain elektrode ein positives Potential Vcc, ist mit seinem Gate mit dem Verbindungspunkt zweier Widerstände R 1 und R 2 verbunden, die in Reihe zwischen dem positiven Potential Vcc und Masse liegen, und erhält dadurch das Bezugspotential Vg. Ein MOSFET T 41 ist mit der Drainelektrode mit der Sourceelektrode des MOSFETs T 40 und mit seiner Sourceelektrode mit Masse verbunden, während sein Gate mit der Sammelleitung DBi (i=0, 1,...) verbunden ist. Die MOSFETs T 40 und T 41 stellen einen Vergleicher dar. Ein MOS-FET T 42 ist mit der Sourceelektrode an Masse gelegt und erhält an der Gate-Elektrode den Vorladeimpuls Φ p, der von einem Inverter IV41 phaseninvertiert ist. Ein MOSFET T 43 ist mit der Sourceelektrode an die Drainelektrode des Transistors T 42 und mit seiner Drainelektrode an die Sammelleitung DBi geführt, während sein Gate mit der Verbindungsleitung zwischen Source des Transistors T 40 und Drain des Transistors T 41 verbunden ist. Die MOSFETs T 42 und T 43 bilden ein NOR-Gatter. Ein MOSFET T 44 erhält an seiner Drainelektrode das positive Potential Vcc und ist mit der Sourceelektrode mit der Sammelleitung DBi verbunden, während der Gate der Vorladeimpuls Φ p zugeführt wird.
Wenn der Vorladeimpuls Φ p mit dem Pegel "1" zugeführt wird, wird MOSFET T 44 eingeschaltet, so daß ein Ladestrom durch den Drain-Source-Kreis in die Sammelleitung DBi fließen kann. In diesem Fall wird der durch den Inverter IV41 invertierte Vorladeimpuls Φ p dem Gate des FET T 42 zugeleitet, wodurch der Transistor T 42 abgeschaltet wird. Da in dieser Situation MOSFET T 41 eingeschaltet ist, liegt das Gate des FET T 43 an Masse, und MOSFET T 43 ist abgeschaltet. Als Folge des Abschaltzustands der Transistoren T 42 und T 43 ist die Sammelleitung DBi von Masse elektrisch getrennt und wird durch den über das MOSFET T 44 fließenden Ladestrom auf "1" gehoben.
Wenn der Vorladeimpuls Φ p "0" annimmt, ist MOS-FET T 44 gesperrt, und kein Ladestrom fließt hindurch. Wenn in diesem Zustand der phaseninvertierte Vorladeimpuls Φ p dem Gate des Transistors T 42 zugeführt wird, wird dieser eingeschaltet.
Es wird nun angenommen, daß, wenn der Impuls Φ p "0" ist, d. h. in der aktiven Periode, die I/O-Vorrichtung (in Fig. 7 nicht gezeigt), die mit der Sammelleitung DBi verbunden ist, Daten von "0"-Pegel erzeugt. In diesem Fall fällt das Potential der Sammelleitung DBi allmählich ab. Ist es unter das Bezugspotential Vg abgesunken, schaltet MOSFET T 41 ab, während MOSFET T 40 einschaltet. Als Ergebnis ist dann MOSFET T 43 eingeschaltet. Wenn beide Transistoren EIN sind, sinkt das Potential auf der Sammelleitung DBi schnell auf Massepotential ab.
Wenn in der aktiven Periode die mit der Sammelleitung DBi verbundene I/O-Vorrichtung (nicht gezeigt) Daten des Pegels "1" hervorbringt, fällt das Potential auf der Sammelleitung nicht, sondern wird auf dem Vorladepegel oder dem Pegel "1" gehalten. Dadurch ist MOS-FET T 41 EIN, MOSFET T 43 AUS, und die Sammelleitung DBi bleibt auf "1".
Fig. 8 zeigt ein weiteres Beispiel der Mitkopplungsschaltung. Der Vergleicher ist hier eine CMOS-Anordnung. Ein P-Kanal-MOSFET T 45 erhält an seiner Drainelektrode das positive Potential V _DD und ist mit seinem Gate mit der Sammelleitung DBi verbunden. Ein N-Kanal-MOSFET T 46 ist mit seinem Gate mit der Sourceelektrode des P-Kanal-MOSFET T 45 verbunden, seine Sourceelektrode liegt an Masse und seine Drainelektrode ist mit der Sammelleitung DBi verbunden. Die Transistoren T 45 und T 46 bilden den CMOS- Vergleicher. Die Drainelektrode eines N-Kanal-MOS-FET T 47 ist mit der Sourceelektrode des MOSFET T 45 und dem Gate des MOSFET T 46 verbunden, und erhält an seinem Gate den Vorladeimpuls Φ p. Die Sourceelektrode liegt an Masse. Ein P-Kanal-MOSFET T 48 ist mit seiner Drainelektrode mit dem positiven Potential V _DD und seiner Sourceelektrode mit der Sammelleitung DBi verbunden, während das Gate den Vorladeimpuls Φ p über den Inverter IV42 zugeführt erhält.
Wenn im Betrieb der Vorladeimpuls Φ p "1" ist, kommt dieser nach Durchlaufen des lnverters IV42 auf das Gate des P-Kanal-MOSFET T 48. Der Transistor T 48 ist dann eingeschaltet, so daß der Ladestrom in die Sammelleitung DBi fliessen kann und diese auf "1" aufgeladen wird. Gleichzeitig wird das Vorladesignal Φ punmittelbar dem Gate des N-Kanal-MOSFET T 47 zugeführt, so daß dieses eingeschaltet ist. Der eingeschaltete Transistor T 47 sorgt dafür, daß die im Transistor T 45 gespeicherte Ladung in den MOSFET T 47 abfließt. Der P-Kanal-MOSFET T 45 ist gesperrt, wenn die Sammelleitung DBi den Pegel "1" hat. Damit ist das N-Kanal-MOSFET T 46 abgeschaltet. Während der Aufladedauer ist die Sammelleitung DBi von Masse getrennt, was zur Folge hat, daß sie auf "1" aufgeladen ist und ihren Zustand hält.
Es sei angenommen, daß während der aktiven Periode die I/O-Vorrichtung (nicht gezeigt), die mit der Sammelleitung DBi verbunden ist, den Datenwert "0" erzeugt. Wenn das Potential dann auf der Sammelleitung DBi unter V_DD-Vth abfällt (worin Vth eine Schwellenwertspannung des P-Kanal-MOSFET T 45 ist), ist MOS-FET T 45 EIN, und N-Kanal-MOSFET T 46 ist ebenfalls ElN. Als Folge des EIN-Zustands von Transistor T 46 sinkt das Potential auf der Sammelleitung DBi schnell auf Massepotential ab.
Die nicht gezeigte I/O-Vorrichtung, die mit der Sammelleitung DBi verbunden ist, erzeugt die Daten "1". In diesem Fall wird das DBi-Sammelleitungspotential auf "1" gehalten, und dadurch bleibt P-Kanal-MOSFET T 45 abgeschaltet. Das Ergebnis ist, daß der Abschaltzustand des Transistors T 46 und das Potential "1" auf Sammelleitung DBi gehalten wird. In dem Mitkopplungskreis nach Fig. 8 wird somit die Schwellenwertspannung Vth des P-Kanal-MOSFET T 45 als Bezugspotential Vg verwendet. Die Sammelleitungstreiberschaltung, in der ein Mitkopplungskreis nach Fig. 8 vorhanden ist, kann gleiche Wirkung erzielen wie die Treiberschaltung nach den Fig. 3 und 5. Da der Vergleicher in der Schaltung der Fig. 8 eine CMOS-Type ist, wird Energie eingespart.
Die vorangehende Beschreibung zeigt, daß mit dem Mitkopplungskreis, der mit der Sammelleitung verbunden ist, mit der die Vorladeschaltung in Verbindung steht, eine hohe Impedanz darstellt, um während der Aufladeperiode von der Sammelleitung elektrisch getrennt zu sein. Wenn das Potential auf der Sammelleitung während der aktiven Periode gleich dem Vorladepotential ist, hält der Mitkopplungskreis das Vorladepotential. Wenn das Potential auf der Sammelleitung sich geringfügig vom Vorladepotential unterscheidet, vergrößert der Mitkopplungskreis diesen Unterschied. Die mit dieser Schaltung versehene Treiberschaltung hat einen einfachen Aufbau und kann die Sammelleitung mit hoher Leschwindigkeit treiben, ohne daß die LSI-Chip- Abmessungen vergrößert werden müssen.

Claims

1. Bidirektionale Sammelleitung zum Datentransfer mit Sende-/Empfangs-Schaltungen und einer Vorladeschaltung zum periodischen Aufladen der Sammelleitung auf ein bestimmtes Potential vor jedem Datentransfer, dadurch gekennzeichnet, daß eine zusätzliche Mitkopplungsschaltung (25) mit der Sammelleitung (DB 0 bis DB 3) verbunden ist, die nur dann keinen hohen Impedanzwert darstellt, wenn sie beim Datentransfer einen von einer Sende-/Empfangs-Schaltung eingeleiteten Potentialabbau auf der Sammelleitung (DB 0 bis DB 3) mittels eines Vergleichers festgestellt hat und denselben bis zum Beginn der nächsten Aufladung beschleunigt.

2. Sammelleitung nach Anspruch 1, dadurch gekennzeichnet, daß die Mitkopplungsschaltung (25) einen Vergleicher (26) für den Vergleich des Potentials der Sammelleitung (DB 0 bis DB 3) mit einem Bezugspotential sowie ein NOR-Gatter (27) zum Empfangen eines Ausgangssignals von dem Vergleicher (26) und eines Vorladeimpulses und einen MOSFET (T 35) enthält, dessen Gate mit dem Ausgang des NOR-Gatters (27) verbunden ist, während seine Drainelektrode an die Sammelleitung (DB 0 bis DB 3) angeschlossen ist und die Source-Elektrode ein bestimmtes Potential zugeführt erhält.

3. Sammelleitung nach Anspruch 1, dadurch gekennzeichnet, daß die Mitkopplungsschaltung (25) folgendes enthält: eine Vergleichsschaltung (T 40, T 41) mit einem ersten und einem zweiten MOSFET (T 40, T 41), um das Potential auf der Sammelleitung mit einem Bezugspotential zu vergleichen, wobei der erste und der zweite MOSFET in Reihe zwischen einem ersten und einem zweiten Potential geschaltet sind und wobei der Verbindungspunkt der Drain-Sourcekreise des ersten und des zweiten MOSFET den Ausgangsanschluß der Vergleichsschaltung bilden, ferner der Gateanschluß des ersten MOSFET (T 40) das Bezugspotential empfängt und der Gateanschluß des zweiten MOSFET (T 41) mit der Sammelleitung verbunden ist, ferner eine lnverterschaltung (IV41), um einen Vorladeimpuls hinsichtlich seiner Phase zu invertieren, ein NOR-Glied (T 43, T 42) mit einem dritten und einem vierten MOSFET (T 43, T 42), wobei dieses Glied das Ausgangssignal der Vergleichsschaltung und das hinsichtlich der Phase invertierte Vorladesignal der Vergleichsschaltung empfängt, wobei der dritte und der vierte MOSFET zwischen die Sammelleitung und dem zweiten Stromversorgungspotential in Reihe geschaltet sind, der Gateanschluß des dritten MOSFET (T 43) an den Verbindungspunkt der Drain-Sourcekreise des ersten und des zweiten MOSFET angeschaltet ist und der Gateanschluß des vierten MOSFET (T 42) mit dem Ausgang der Inverterschaltung verbunden ist und das hinsichtlich der Phase invertierte Vorladesignal empfängt, während der Eingang der Inverterschaltung mit der Gateelektrode eines fünften MOSFET (T 44) verbunden ist, der zwischen dem ersten Stromversorgungspotential und der Sammelleitung liegt.

4. Sammelleitung nach Anspruch 1, dadurch gekennzeichnet, daß die Mitkopplungsschaltung (25) folgendes enthält: eine Vergleichsschaltung (T 45, T 47) mit einem ersten und einem zweiten MOS-FET (T 45, T 47) zum Vergleichen eines Potentials auf der Sammelleitung mit der Schwellwertspannung des ersten MOSFET (T 45) als Bezugspotential, wobei der erste und der zweite MOSFET in Reihe zwischen das erste und das zweite Potential geschaltet sind, ferner der Verbindungspunkt der Drain-Sourcekreise des ersten und des zweiten MOSFET einen Ausgangsanschluß der Vergleichsschaltung bildet, der Gateanschluß des ersten MOSFET (T 45) mit der Sammelleitung verbunden ist, der Gateanschluß des zweiten MOSFET (T 47) einen Vorladeimpuls empfängt, einen dritten MOS-FET (T 46), der zwischen die Sammelleitung und das zweite Stromversorgungspotential geschaltet ist, wobei der Gateanschluß des dritten MOSFET mit dem Verbindungspunkt der Drain-Sourcekreise des ersten und des zweiten MOSFET verbunden ist, um ein Ausgangssignal der Vergleichsschaltung zu empfangen, ferner eine Inverterschaltung (IV41) zur Phaseninvertierung des Vorladeimpulses mit deren Ausgang die Gateelektrode eines vierten MOSFET (T 48) verbunden ist, der zwischen dem ersten Potential und der Sammelleitung liegt.