DE3738800A1 - Datenuebertragungssystem - Google Patents

Description

Die Erfindung bezieht sich auf ein Datenübertragungssys­ tem mit mindestens einem Sender mit Sendetreiber und mit mindestens einem Empfänger, welche über mindestens eine Datensammelleitung miteinander verbunden sind, wobei die Sendetreiber mittels einer verdrahteten Logik verknüpft sind.

Ein solches Datenübertragungssystem wird bspw. zum Daten­ austausch zwischen untereinander unabhängigen integrier­ ten Schaltungen (IC′s) verwendet. Ein Konzept für dieses Datenübertragungssystem ist unter dem Namen I-Quadrat-C- Bus (I 2C) bekannt und z.B. in dem Aufsatz "I2C-Bus: Zwei­ draht-Schnittstelle senkt Systemkosten", in Elektronik, Heft 23 vom 18.11.1983, Seite 40 ff., beschrieben.

Die auszutauschenden Daten werden in serieller Form auf einer einzigen Datensammelleitung ausgetauscht. Hierzu werden alle Sende-/Empfangs-Stufen der angeschlossenen IC′s mit ihren Ein-/Ausgängen parallel an die Datensam­ melleitung angeschlossen. Die Ein-/Ausgänge der Sende­ /Empfangs-Stufen sind nach dem Prinzip einer verdrahteten Logik verknüpft. Hierzu ist die Datensammelleitung über einen Arbeitswiderstand, welcher allgemein als "Pull-up"- Widerstand bezeichnet wird, mit einer Betriebsspannungs­ quelle verbunden.

Ein Sendetreiber einer Sendestufe ist z.B. aus einem MOS- FET aufgebaut, welcher beim Senden einer Digitalen Null in den Leitzustand und beim Senden einer Digitalen Eins in den Sperrzustand versetzt wird. Die Nichtbeteiligung einer Sendestufe ist dem Senden einer Digitalen Eins gleichgesetzt. Sind alle Sendetreiber gesperrt, ist das Potential der Datensammelleitung gleich dem Betriebsspan­ nungspotential; ist auch nur ein einziger Sendetreiber im leitenden Zustand, ist das Potential auf der Datensammel­ leitung gleich dem Spannungsabfall über dem Durchlaßwi­ derstand des MOSFET, wobei dieser und der Pull-up-Wider­ stand einen Spannungsteiler bilden. Ein zu großer Span­ nungsabfall verschlechtert den Störspannungsabstand zwi­ schen dem für eine Digitale Null definierten Spannungsbe­ reich und dem für eine Digitale Eins definierten Span­ nungsbereich. Aus diesem Grund ist für den durch den Pull-up-Widerstand in den Sendetreiber fließenden Strom ein Maximalwert von z.B. 3 Milliampere vorgegeben.

Der logische Wert, der sich auf der Datensammelleitung einstellt, entspricht so einer UND-Verknüpfung aller lo­ gischen Ausgangswerte der Sende-Stufen. Diese Art der Verknüpfung ist auch unter dem Fachbegriff "wired-AND" bekannt.

Bei verwendung einer nicht abgeschirmten Leitung für ein solches Datenübertragungssystem beträgt die Parallelkapa­ zität bezogen auf einen Meter Kabellänge ca. 100 pico-Fa­ rad. Der parasitäre Parallelkondensator bildet mit dem Pull-up-Widerstand ein RC-Glied, welches Potentialsprünge auf der Datensammelleitung verhindert. Bei einem Übergang von einer gesendeten Digitalen Null auf eine Digitale Eins nähert sich die Spannung auf der Datenleitung asymp­ totisch der Betriebsspannung. Üblicherweise werden Sig­ nalanstiegszeiten zwischen den Zeitpunkten gemessen, an welchen das Signal jeweils um das 0,1-fache und das 0,9­ fache der zu überwindenden Spannungsdifferenz über dem Ausgangswert des Signals liegt. Bei einer Paral­ lelkapazität von bspw. 400 Picofarad führt dies zu einer Signalanstiegszeit von ca. 1 Microsekunde. Werden noch die Eingangskapazitäten der Sende-/Empfangs-Stufen be­ rücksichtigt, so ist die Länge der Datensammelleitung durch die kapazitive Belastung in der Praxis auf eine Leitungslänge von zwei Metern begrenzt.

Aufgabe der vorliegenden Erfindung ist es, ein Datenüber­ tragungssystem der eingangs genannten Art so weiterzubil­ den, daß die Leitungslänge der Datensammelleitung gestei­ gert werden kann.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß an jeder Datensammelleitung eine Stromquellenschaltung ange­ schlossen ist. Der Erfindung liegt die Erkenntnis zugrun­ de, daß ein höherer Wert für die Parallelkapazität tole­ riert werden kann, solange die Signalanstiegszeit hier­ durch nicht verschlechtert wird.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Im folgenden wird die Erfindung anhand von Ausführungs­ beispielen unter Hinweis auf die Zeichnungen näher be­ schrieben und erläutert.

Es zeigen:

Fig. 1 ein Prinzipschaltbild eines Datenübertragungssys­ tems,

Fig. 2 ein Ausführungsbeispiel für eine Stromquelle mit Komparator mit diskreten Bauelementen.

Bei dem in Fig. 1 dargestellten Ausführungsbeispiel sind drei Sende-/Empfangs-Schaltungen IC1, IC2, IC3 an einer Datensammelleitung I 2 C angeschlossen.

Von den Sende/Empfangs-Stufen sind nur die Sendetreiber gezeigt, welche im wesentlichen aus einem MOSFET beste­ hen, wobei der in Reihe zum MOSFET liegende Wider­ stand RSD den Source-Drain-Durchlaßwiderstand des MOSFETs symbolisiert. Die Anschlüsse eines Kondensators C sind in Fig. 1 mittels gestrichelter Linien gekennzeichnet und mit der Datensammelleitung IC 2 und Bezugspotential ver­ bunden. Dieser Kondensator C symbolisiert die leitungsab­ hängige parasitäre Parallelkapazität.

An der Datensammelleitung ist eine erste Stromquelle Q 1 angeschlossen. Der Konstantstrom I 1 der Konstantstrom­ quelle Q 1 fließt durch eine an der Datensammelleitung an­ geschlossene Zenerdiode D, sobald sich ein Spannungspo­ tential auf dem Datenbus einstellt, welches der Zener­ spannung der Zenerdiode D entspricht. Dies ist der Fall, wenn alle Sendetreiber gesperrt sind und die parasitäre Parallelkapazität aufgeladen ist. Dieser Zustand ent­ spricht einer Digitalen Eins. Sendet hingegen z.B. die Sende-/Empfangs-Stufe IC 1 eine Digitale Null, so fließt der Strom der Stromquelle Q 1 durch den Sendetreiber und erzeugt am Durchlaßwiderstand RSD einen Spannungsabfall. In diesem Fall ist die Zenerdiode D im Sperrzustand.

Wird anschließend an diese Digitale Null eine Digitale Eins übertragen, so wird die parasitäre Parallelkapazität mit dem konstanten Strom der Stromquelle Q 1 aufgeladen. Hierdurch wird ein linearer Spannungsanstieg erzielt. Da der Konstantstrom gleich dem maximal zulässigen Strom ge­ wählt werden kann, werden die Anstiegszeiten der Signale um etwa die Hälfte verkürzt. Auf diese Weise kann die Leitungslänge der Datensammelleitung auf etwa das Doppel­ te verlängert werden.

Darüber hinaus bietet die Anordnung den Vorteil, daß die Datensammelleitung durch die Zenerdiode auch während ei­ ner Digitalen "Eins" mit dem dynamischen Innenwiderstand der Zenerdiode relativ nieder-ohmig belastet ist und so eine gute Störunterdrückung von induktiv bzw. kapazitiv eingekoppelten Signalen erzielt.

Gemäß einer Weiterbildung der Erfindung ist an der Daten­ sammelleitung über einen Schalter S eine zweite Strom­ quelle Q 2 angeschlossen, welche einen zusätzlichen Strom I 2 liefert. Der Schalter S wird mittels eines Kom­ parators K betätigt. Dem ersten Eingang des Komparators K ist eine von einer Vergleichsspannungsquelle abgegebene Vergleichsspannung U zugeführt, während der zweite Ein­ gang des Komparators mit der Datensammelleitung I 2 C ver­ bunden ist. Solange die Spannung an der Datensammellei­ tung kleiner ist als die dem Komparator K zugeführte Ver­ gleichsspannung U, steuert der Komparator den Schalter S so an, daß dieser geöffnet ist.

Wird im Anschluß an eine Digitale Null eine Digitale Eins gesendet steigt die Spannung auf der Datensammelleitung zunächst linear an. Übersteigt das Potential auf der Da­ tensammelleitung während dieses Signalanstiegs das am Komparator eingestellte Vergleichspotential, so wird die zweite Stromquelle Q 2 zugeschaltet. Durch den zusätzli­ chen Konstantstrom I 2 wird der parasitäre Parallelkonden­ sator C beschleunigt aufgeladen. Hierdurch ist die An­ stiegszeit der Signalflanke wesentlich verkürzt. Die Schaltschwelle des Komparators ist zwischen dem maximal erlaubten Spannungswert für eine Digitale Null und dem minimal geforderten Spannungswert für eine Digitale Eins zu legen. Für einen beidseitig gleichen Störabstand ist die Schaltschwelle des Komparators in die arithmetische Mitte dieser beiden Werte gelegt.

Da die zweite Konstantstromquelle Q 2 dann wieder ausge­ schaltet werden soll, wenn das Potential auf der Daten­ sammelleitung die Vergleichsspannung unterschreitet, muß sichergestellt sein, daß das Potential beim Senden einer Digitalen Null im Anschluß an das Senden einer Digitalen Eins auch tatsächlich unter die Vergleichsspannung sinkt. Das Produkt aus der Summe der beiden Konstantströ­ me I 1 und I 2 und dem Durchlaßwiderstand RSD muß daher kleiner sein als diese Vergleichsspannung. Hierdurch ist für den Konstantstrom I 2 der zu- und abschaltbaren Kon­ stantstromquelle Q 2 ein maximal zulässiger Wert vorgege­ ben. Bei einer ausgeführten Schaltung wurde für die zu­ schaltbare Stromquelle Q 2 ein Konstantstrom von 8 Milli­ ampere gewählt.

Soll durch die Sendestufe IC 1 auf dem Datenbus erneut ei­ ne Digitale Null erzeugt werden, so wird die Datensammel­ leitung mit dem Source-Drain-Durchlaßwiderstand des MOS- FETs belastet. Die parasitäre Parallelkapazität wird durch diesen Widerstand entladen und das Potential auf dem Datenbus sinkt. Wird das mittels der Vergleichsspan­ nung vorgegebene Potential unterschritten, so unterbricht der Komparator mittels des Schalters S die Stromzufuhr von der Konstantstromquelle Q 2. Auf diese Weise ist der Spannungsabfall über dem Source-Drain-Widerstand kleiner als mit zugeschalteter zweiter Konstantstromquelle. Hier­ durch ist ein besserer Störspannungsabstand gewährlei­ stet.

Gegenüber einem Betrieb des Datenübertragungssystems der beschriebenen Ausführungsform mit einer ständig ange­ schlossenen Stromquelle verkürzt sich durch diese gewähl­ ten Werte die Signalanstiegszeit noch einmal um ein Drit­ tel. Hierdurch ist eine weitere Verlängerung der Lei­ tungslänge der Datensammelleitung möglich.

Fig. 2 zeigt ein Ausführungsbeispiel mit diskreten Baue­ lementen, wobei anstelle einer ständig mit der Datensam­ melleitung verbundenen Konstantstromquelle und einer zweiten zusätzlich zu- oder abschaltbaren Stromquelle ei­ ne einzige Stromquelle Verwendung findet, deren Konstant­ strom jedoch zwischen zwei Werten umschaltbar ist. Zwi­ schen einer Versorgungsspannung +V und der Basis eines Transistors T 1 liegt eine Reihenschaltung aus einem Ba­ siswiderstand R 1 und einer Diode D 1. Die Basis des ersten Transistors ist über zwei Teilwiderstände R 2 und R 3 mit Bezugspotential verbunden. Zwischen der Versorgungsspan­ nung +V und dem Emitter des Transistors T 1 liegt ein Emitter-Widerstand R 4. Eine solche Schaltungsanordnung ist als sogenannte Stromspiegelschaltung bekannt und lie­ fert am Kollektor des Transistors einen vom Basisspan­ nungspotential und Emitter-Widerstand abhängigen Kon­ stantstrom. Der von dieser Konstantstromquelle erzeugte Konstantstrom wird in die Datensammelleitung einge­ speist. Zwischen der Datensammelleitung und Bezugspoten­ tial liegt ein aus einem ersten Spannungsteilerwider­ stand R 5 und einem zweiten Spannungsteilerwiderstand R 6 gebildeter Spannungsteiler. Mit dem Mittelabgriff des Spannungsteilers ist die Basis eines Schalttransistors T 2 verbunden. Die Kollektor-Emitter-Strecke dieses Schalt­ transistors ist parallel zum zweiten Teilwiderstand R 3 angeschlossen. Überschreitet die über dem zweiten Span­ nungsteilerwiderstand R 6 abfallende Teilspannung die Knickspannung des Schalttransistors T 2, so wird dieser leitend und der zweite Teilwiderstand R 3 wird kurzge­ schlossen. Hierdurch erhöht sich das Spannungspotential am Transistor T 1 und der Konstantstrom wird erhöht.

Die Stromspiegelschaltung wirkt daher als umschaltbare Konstantstromquelle, während der Schalttransistor T 2 als Komparator diese Umschaltung vornimmt. In einer ausge­ führten Schaltung sind die einzelnen Widerstandswerte so bemessen, daß bei kurzgeschlossenem Teilwiderstand R 3 ein Konstantstrom von ca. 11 Milliampere und im anderen Fall ein Konstantstrom von ca. 3 Milliampere fließt. Die bei­ den Spannungsteilerwiderstände sind so bemessen, daß der Schalttransistor bei einem Spannungspotential, welches zwischem niedrigsten zulässigen Wert für eine Digitale Eins und dem höchst zulässigen Wert für eine Digitale Null liegt, umschaltet.

Eine weitere Verbesserung der Signalanstiegszeiten er­ reicht man durch Parallelschalten eines Kondensators C 1 zum ersten Spannungsteilerwiderstand R 5. Solange sich das Spannungspotential auf der Datensammelleitung ändert, fließt über diesen Kondensator ein zusätzlicher Strom. Sowohl bei einer steigenden Signalflanke als auch bei ei­ ner fallenden Signalflanke wird somit ein Impuls übertra­ gen, wodurch die Schaltschwelle des Schalttransistors T 2 schneller erreicht ist. So wird z.B. bei einem Übergang von einer Digitalen Null auf eine Digitale Eins der Schalttransistor T 2 schneller aufgesteuert, wodurch be­ reits zu einem früheren Zeitpunkt die Stromspiegelschal­ tung auf einen höheren Konstantstrom umgeschaltet wird. Hierdurch ist nochmals eine deutliche Verkürzung der Sig­ nalanstiegszeit erreichbar.

Claims (10)

1. Datenübertragungssystem mit mindestens einem Sender mit Sendetreiber und mit mindestens einem Empfänger, welche über mindestens eine Datensammelleitung miteinan­ der verbunden sind, wobei die Sendetreiber mittels einer verdrahteten Logik verknüpft sind, dadurch gekennzeichnet, daß an jeder Datenleitung (I 2 C) eine Stromquellenschal­ tung (Q 1, Q 2) angeschlossen ist.

2. Datenübertragungssystem nach Anspruch 1, dadurch gekennzeichnet, daß ein Komparator (K) an der Datensammelleitung (I 2 C) angeschlossen ist, welcher die Stromquellenschaltung (Q 2) steuert.

3. Datenübertragungssystem nach Anspruch 2, dadurch gekennzeichnet, daß die Schaltschwelle des Komparators (K) durch eine Im­ pulskoppelstufe (C 1) gesteuert ist.

4. Datenübertragungssystem nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die Stromquellenschaltung aus zwei Stromquellen ge­ bildet ist, wobei eine Stromquelle (Q 1) ständig mit der Datensammelleitung (I 2 C) verbunden ist und die andere Stromquelle (Q 2) durch den Komparator (K) zu- bzw. abge­ schaltet wird.

5. Datenübertragungssystem nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß an der Datensammelleitung (I 2 C) eine Lastimpedanz (D) angeschlossen ist.

6. Datenübertragungssystem nach Anspruch 5, dadurch gekennzeichnet, daß die Lastimpedanz (D) eine Zenerdiode ist.

7. Datenübertragungssystem nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Stromquellenschaltung aus einem Transistor (T 1), einem Basis-Emitter-Widerstand (R 1), einem Basis-Kollek­ tor-Widerstand (R 2, R 3) und einem Emitterwiderstand (R 4) gebildet ist.

8. Datenübertragungssystem nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, daß der Komparator aus einem Schalt-Transistor (T 2) und einem an der Datensammelleitung (I 2 C) angeschlossenen Spannungsteiler (R 5, R 6) gebildet ist, wobei der Basisan­ schluß des Transistors (T 1) mit dem Mittelabgriff des Spannungsteilers verbunden ist.

9. Datenübertragungssystem nach Anspruch 8, dadurch gekennzeichnet, daß die Kollektor-Emitter-Strecke des Schalt-Transis­ tors (T 2) parallel zu einem Teilwiderstand (R 3) des Ba­ sis-Kollektor-Widerstandes (R 2, R 3) des Transistors (T 1) liegt.

10. Datenübertragungssystem nach Anspruch 8, dadurch gekennzeichnet, daß zwischen der Datensammelleitung (I 2 C) und dem Mittel­ abgriff des Spannungsteilers ein Kondensator (C 1) liegt.