JPH0831004B2 - バス回路 - Google Patents
バス回路Info
- Publication number
- JPH0831004B2 JPH0831004B2 JP1187115A JP18711589A JPH0831004B2 JP H0831004 B2 JPH0831004 B2 JP H0831004B2 JP 1187115 A JP1187115 A JP 1187115A JP 18711589 A JP18711589 A JP 18711589A JP H0831004 B2 JPH0831004 B2 JP H0831004B2
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- circuit
- bus
- pull
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000737 periodic effect Effects 0.000 claims description 7
- 230000007257 malfunction Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバス信号伝送に利用する。本発明はバス回路
に関し、特に情報処理装置に広く使用されるバス信号伝
送において外来ノイズを受けにくくするためのバス回路
に関する。
に関し、特に情報処理装置に広く使用されるバス信号伝
送において外来ノイズを受けにくくするためのバス回路
に関する。
本発明は複数のトランシーバがバスラインを介して接
続されたバス回路において、 バスラインにクロストークノイズが現れたときに加算
された状態に長時間接続されないようにすることによ
り、 クロストークノイズの重なりによる誤動作をなくすよ
うにしたものである。
続されたバス回路において、 バスラインにクロストークノイズが現れたときに加算
された状態に長時間接続されないようにすることによ
り、 クロストークノイズの重なりによる誤動作をなくすよ
うにしたものである。
従来、TTL回路（トランジスタトランジスタ論理回
路）あるいはCMOS回路（相補形金属酸化膜半導体回路）
で構成されるバス信号伝送回路においてはすべてのドラ
イバが高インピーダンス状態となった場合にバスにおけ
る信号レベルを論理“1"あるいは“0"に確定させるため
通常バスラインにプルアップ抵抗またはプルダウン抵抗
を付加していた。
路）あるいはCMOS回路（相補形金属酸化膜半導体回路）
で構成されるバス信号伝送回路においてはすべてのドラ
イバが高インピーダンス状態となった場合にバスにおけ
る信号レベルを論理“1"あるいは“0"に確定させるため
通常バスラインにプルアップ抵抗またはプルダウン抵抗
を付加していた。
上述したようにバスラインにはプルアップ抵抗または
プルダウン抵抗が付加されバスに接続されたすべてのバ
スドライバ回路が高インピーダンスになった場合このバ
スラインの論理レベルを“1"または“0"に保っている。
このプルアップ抵抗値またはプルダウン抵抗値はドライ
バ回路の駆動能力から一段大きな値に設定されている。
プルダウン抵抗が付加されバスに接続されたすべてのバ
スドライバ回路が高インピーダンスになった場合このバ
スラインの論理レベルを“1"または“0"に保っている。
このプルアップ抵抗値またはプルダウン抵抗値はドライ
バ回路の駆動能力から一段大きな値に設定されている。
すべてのバスドライバ回路が高インピーダンス状態の
ときこのバスラインにクロストークノイズが乗るとプル
アップ抵抗値またはプルダウン抵抗値が大きいためにこ
のノイズは長時間持続する。したがって複数本の信号線
からクロストークノイズを受けるとそれらのノイズは加
算され結果として大きなクロストークノイズがバスライ
ンに現れることになり、このノイズのために誤動作を起
こす欠点があった。
ときこのバスラインにクロストークノイズが乗るとプル
アップ抵抗値またはプルダウン抵抗値が大きいためにこ
のノイズは長時間持続する。したがって複数本の信号線
からクロストークノイズを受けるとそれらのノイズは加
算され結果として大きなクロストークノイズがバスライ
ンに現れることになり、このノイズのために誤動作を起
こす欠点があった。
本発明はこのような欠点を除去するもので、複数の信
号線からのクロストークノイズが重なり合うことを防
ぎ、その重なりによる誤動作を防止できる回路を提供す
ることを目的とする。
号線からのクロストークノイズが重なり合うことを防
ぎ、その重なりによる誤動作を防止できる回路を提供す
ることを目的とする。
本発明は、複数のトランシーバが接続されるバスライ
ンと、このバスラインと共通電位との間に接続されたプ
ルダウン抵抗とを備えたバス回路において、前記バスラ
インに伝送される信号のクロック周期と等しい周期パル
スを発生するパルス発生回路と、前記バスラインの論理
レベルが“0"のときに前記パルス発生回路からの周期パ
ルスを出力するゲート回路と、このゲート回路の出力を
入力とし、コレクタ出力が前記バスラインに接続された
オープンコレクタ回路とを備えたことを特徴とする。
ンと、このバスラインと共通電位との間に接続されたプ
ルダウン抵抗とを備えたバス回路において、前記バスラ
インに伝送される信号のクロック周期と等しい周期パル
スを発生するパルス発生回路と、前記バスラインの論理
レベルが“0"のときに前記パルス発生回路からの周期パ
ルスを出力するゲート回路と、このゲート回路の出力を
入力とし、コレクタ出力が前記バスラインに接続された
オープンコレクタ回路とを備えたことを特徴とする。
バスラインを介して接続されたバストランシーバが高
インピーダンスになると、プルダウン抵抗によりバスラ
インは論理“0"になり、ゲート回路の出力にパルス発生
回路のパルスが現れる。ここでバスラインに信号線から
のクロストークノイズが現れてもオープンコレクタ回路
が加算された状態を持続させずに定常レベルに戻す。
インピーダンスになると、プルダウン抵抗によりバスラ
インは論理“0"になり、ゲート回路の出力にパルス発生
回路のパルスが現れる。ここでバスラインに信号線から
のクロストークノイズが現れてもオープンコレクタ回路
が加算された状態を持続させずに定常レベルに戻す。
これにより、クロストークノイズの重なりによって生
じる誤動作を防止することができる。
じる誤動作を防止することができる。
次に、本発明実施例を図面に基づいて説明する。第１
図は本発明実施例の構成を示す図である。
図は本発明実施例の構成を示す図である。
本発明実施例は、二つのバストランシーバ10および20
が接続されるバスライン30と、このバスライン30と共通
電位との間に接続されたプルダウン抵抗70とを備え、さ
らに本発明の特徴として、周期パルスを発生するパルス
発生回路40と、バスライン30の論理レベルが“0"のとき
にパルス発生回路40からの周期パルスを出力するゲート
回路50と、このゲート回路50の出力を入力とし、コレク
タ出力がバスライン30に接続されたオープンコレクタ回
路60とを備える。
が接続されるバスライン30と、このバスライン30と共通
電位との間に接続されたプルダウン抵抗70とを備え、さ
らに本発明の特徴として、周期パルスを発生するパルス
発生回路40と、バスライン30の論理レベルが“0"のとき
にパルス発生回路40からの周期パルスを出力するゲート
回路50と、このゲート回路50の出力を入力とし、コレク
タ出力がバスライン30に接続されたオープンコレクタ回
路60とを備える。
パルス発生回路40が発生する周期パルスの周期は、バ
スライン30またはそれに隣接し雑音源となるバスライン
30に伝送される信号のクロック周期と等しくすることが
望ましい。
スライン30またはそれに隣接し雑音源となるバスライン
30に伝送される信号のクロック周期と等しくすることが
望ましい。
プルダウン抵抗70はバストランシーバ10および20が高
インピーダンスのときバスライン30のレベルを論理“0"
になるようにするための抵抗である。
インピーダンスのときバスライン30のレベルを論理“0"
になるようにするための抵抗である。
第３図はバストランシーバ10および20が高インピーダ
ンスのときプルダウン抵抗70によりバスライン30が論理
“0"になっている場合に別の２本の信号ラインから時間
t1だけずれたクロストークノイズがバスライン30にのっ
た場合の従来技術におけるノイズ波形を示したものであ
る。
ンスのときプルダウン抵抗70によりバスライン30が論理
“0"になっている場合に別の２本の信号ラインから時間
t1だけずれたクロストークノイズがバスライン30にのっ
た場合の従来技術におけるノイズ波形を示したものであ
る。
１本の信号ラインからのクロストーク量v1はバストラ
ンシーバ10および20、プルダウン抵抗70が高インピーダ
ンスであるため長時間接続しバスライン30にあらわれる
クロストーク量VNはVN2v1となっている。このノイズ
がバストランシーバ10および20のスレッショルド電圧V
thを越え論理“0"であったものが“1"となり誤動作をす
る。
ンシーバ10および20、プルダウン抵抗70が高インピーダ
ンスであるため長時間接続しバスライン30にあらわれる
クロストーク量VNはVN2v1となっている。このノイズ
がバストランシーバ10および20のスレッショルド電圧V
thを越え論理“0"であったものが“1"となり誤動作をす
る。
ここで本発明は、パルス発生回路40、ゲート回路50お
よびオープンコレクタ回路60を備えたことを特徴とする
もので、パルス発生回路40はパルス発生器であり、ゲー
ト回路50はバスライン30が論理“0"のときにパルス発生
回路40の出力パルスを出力するゲート回路であり、オー
プンコレクタ回路60はトランジスタ61を備え、ゲート回
路50の出力を入力とし、出力をバスライン30に接続した
回路である。
よびオープンコレクタ回路60を備えたことを特徴とする
もので、パルス発生回路40はパルス発生器であり、ゲー
ト回路50はバスライン30が論理“0"のときにパルス発生
回路40の出力パルスを出力するゲート回路であり、オー
プンコレクタ回路60はトランジスタ61を備え、ゲート回
路50の出力を入力とし、出力をバスライン30に接続した
回路である。
バストランシーバ10および20が高インピーダンスとす
るとプルダウン抵抗70によりバスライン30は論理“0"に
なっておりゲート回路50の出力にパルス発生回路40のパ
ルスが現れる。バスライン30には１本の信号線からのク
ロストークノイズV1があらわれるがオープンコレクタ回
路60により長時間接続せずすぐに定常レベル（GNDレベ
ル）になる。第２図はこの状態を示したものである。
るとプルダウン抵抗70によりバスライン30は論理“0"に
なっておりゲート回路50の出力にパルス発生回路40のパ
ルスが現れる。バスライン30には１本の信号線からのク
ロストークノイズV1があらわれるがオープンコレクタ回
路60により長時間接続せずすぐに定常レベル（GNDレベ
ル）になる。第２図はこの状態を示したものである。
したがって２本の信号線からのクロストークノイズが
重なり合うことはなく結局バスライン30にあらわれるク
ロストーク量VNは VN＝v1 となる。
重なり合うことはなく結局バスライン30にあらわれるク
ロストーク量VNは VN＝v1 となる。
この値はスレッショルド電圧Vthを越えないためクロ
ストークノイズによる誤動作を防ぐことができる。
ストークノイズによる誤動作を防ぐことができる。
以上説明したように本発明によれば、パルス発生器、
ゲート回路およびオープンコレクタ回路を追加し、複数
本の信号線からのクロストークノイズが重なり合うこと
を防ぐことにより、クロストークノイズの重なりによる
誤動作を防止することができる効果がある。
ゲート回路およびオープンコレクタ回路を追加し、複数
本の信号線からのクロストークノイズが重なり合うこと
を防ぐことにより、クロストークノイズの重なりによる
誤動作を防止することができる効果がある。
第１図は本発明実施例の構成を示すブロック図。 第２図は本発明実施例のバスラインに現れるノイズ波形
を示す図。 第３図は従来例のバスラインに現れるノイズ波形を示す
図。 10、20…バストランシーバ、30…バスライン、40…パル
ス発生回路、50…ゲート回路、60…オープンコレクタ回
路、70…プルダウン抵抗。
を示す図。 第３図は従来例のバスラインに現れるノイズ波形を示す
図。 10、20…バストランシーバ、30…バスライン、40…パル
ス発生回路、50…ゲート回路、60…オープンコレクタ回
路、70…プルダウン抵抗。
Claims (1)
- 【請求項１】複数のトランシーバが接続されるバスライ
ンと、このバスラインと共通電位との間に接続されたプ
ルダウン抵抗とを備えたバス回路において、 前記バスラインに伝送される信号のクロック周期と等し
い周期パルスを発生するパルス発生回路と、 前記バスラインの論理レベルが“0"のときに前記パルス
発生回路からの周期パルスを出力するゲート回路と、 このゲート回路の出力を入力とし、コレクタ出力が前記
バスラインに接続されたオープンコレクタ回路と を備えたことを特徴とするバス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187115A JPH0831004B2 (ja) | 1989-07-19 | 1989-07-19 | バス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187115A JPH0831004B2 (ja) | 1989-07-19 | 1989-07-19 | バス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0351904A JPH0351904A (ja) | 1991-03-06 |
| JPH0831004B2 true JPH0831004B2 (ja) | 1996-03-27 |
Family
ID=16200370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1187115A Expired - Lifetime JPH0831004B2 (ja) | 1989-07-19 | 1989-07-19 | バス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831004B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5833739A (ja) * | 1981-08-21 | 1983-02-28 | Toshiba Corp | バスライン駆動回路 |
| JPS60224356A (ja) * | 1984-04-23 | 1985-11-08 | Nec Corp | バス回路 |
-
1989
- 1989-07-19 JP JP1187115A patent/JPH0831004B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0351904A (ja) | 1991-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2556728B2 (ja) | 集積回路 | |
| EP0664612B1 (en) | Noise filter | |
| DE19712840A1 (de) | Schnittstellenschaltung und Verfahren zum Übertragen binärer logischer Signale mit reduzierter Verlustleistung | |
| JPH084221B2 (ja) | データ処理システムのバス補助回路 | |
| US7005891B2 (en) | Data transmission circuit for universal serial bus system | |
| US5418486A (en) | Universal digital filter for noisy lines | |
| JPH08321183A (ja) | 半導体記憶装置のデータ入力回路 | |
| US4963774A (en) | Intermediate potential setting circuit | |
| US4959562A (en) | Error prevention circuit with capacitive means | |
| JPH0831004B2 (ja) | バス回路 | |
| JPS59117315A (ja) | パルス発生回路 | |
| JP3028569B2 (ja) | 入力バッファ回路 | |
| JP3036476B2 (ja) | 半導体集積回路装置 | |
| JP3312898B2 (ja) | デジタル信号伝送回路 | |
| JP2643779B2 (ja) | バス接続システム | |
| JP2513031B2 (ja) | バスライン・システム | |
| JP2912053B2 (ja) | 半導体集積回路 | |
| JP2674480B2 (ja) | ラッチ回路 | |
| JPH0983411A (ja) | 半導体集積回路 | |
| JPH05145385A (ja) | Ｃｍｏｓ出力バツフア回路 | |
| SU624357A1 (ru) | Формирователь синхронизированных импульсов | |
| JPH0691459B2 (ja) | ３値出力回路 | |
| JPH06177728A (ja) | 出力バッファ回路 | |
| KR20040059440A (ko) | 반도체 장치의 출력드라이버 회로 | |
| JPS60173795A (ja) | トランジスタ回路 |