DE2904769A1 - Verfahren zum herstellen eines v-nut-mos-feldeffekttransistors und transistor dieses typs - Google Patents

Description

PATE N T Λ N W Ä L T Ξ

2304769

J. RICHTER F. WERDERMANN

DIPL.-ING. DIPU-ING.

R. SPLANEMANN dr. B. REITZNER

DIPL.-ING. D1PL.-CHEM.

ZUSEL. VERTRETER BEIM EPA · PROFESSIONAL REPRESENTATIVES BEFORE EPO ■ MANDATAIRES AQREES PRES L¹OEB HAMBURG «- MÜNCHEN

ξοοοHamburg 36 , den 1. 2. 1979

NEUER WALL TEL. (O4O) 34ΟΟ45 34ΟΟ36 TELEGRAMME: INVENTlUS HAMBURG

: S. 4502-1-79027 Fl

IHR ZEICHEN:

PATENTANMELDUNG

PRIORITÄT:

^ Februar 1978 V.'st. A.
Ser. No. 878 685

BEZEICHNUNG:

Verfahren zum Herstellen eines V-NUt-MOS-Feldeffekttransxstors und Transistor dieses Typs

ANMELDER:

ERFINDER:

Siliconix Incorporated 2201 Laurelwood Road Santa Clara, Kalif. 950 V. St. A.

Paul G. G. van Loon, Anthony S. Altiery Steeve T. S. Kay

909834/0883

Konten: DeutschQ Bank AG Hamburg (BLZ 20070000) Konto-Nr. 6/10055 · Postscheckamt Hamburg (BLZ 20010020) Konto-Nr. 262080-201

Die Erfindung liegt auf dem Gebiet von MOS-Feldeffekttransistoren, die eine V-Nut-Formgebung aufweisen, abgekürzt als V-Nut-MOS-FET bezeichnet, und betrifft ein Verfahren zum Herstellen eines derartigen Transistors, sowie einen Transistor dieses Typs, bestehend aus einem Halbleiterkörper in Form eines Substrats von einem Leitfähigkeitstyp, mit einer mit dem Substrat einen ersten ebenen Gleichrichterübergang bildenden ersten Schicht von entgegengesetztem Leitfähigkeitstyp und einer mit der ersten Schicht einen zweiten ebenen Gleichrichterübergang bildenden zweiten Schicht vom ersten Leitfähigkeitstyp, einer sich durch den ersten und den zweiten Übergang erstreckenden V-Nut in dem Halbleiterkörper, einer auf den Wänden der Nut ausgebildeten Isolierschicht und einer wenigstens an den schräg verlaufenden Rändern der ersten Schicht auf der Isolierschicht ausgebildeten leitenden Schicht.

Die Verwendung von MOS-Feldeffekt-transistoren in Planartechnik als Teile integrierter Schaltungen ist bereits bekannt. Diese Bauteile bestehen aus einem Halbleiterkörper von einem Leitfähigkeitstyp, in dem sich in gegenseitigen Abständen eingesetzte Zonen vom entgegengesetzten Leitfähigkeitstyp befinden, die Quellen- und Senkenzonen bilden, wobei die Übergänge bis zur Oberfläche des Bauelements geführt sind und zwischen sich eine Kanalzone vorgeben.

Eine Schwierigkeit bei derartigen Bauelementen in Planartechnik ist, daß für den Flächenkontakt mit Quellen- und Senkenzone große Oberflächenbereiche benötigt werden. Ein weiteres Problem bei der Herstellung derartiger Schaltungen ist die Vorgabe des Abstands zwischen den eingesetzten Zonen entgegengesetzten Leitfähigkeitstyps zwecks Erzielung kleiner gegenseitiger Abstände und dadurch kurzer Kanäle.

Eine Verbesserung wurde bereits durch V-Nut-MOS-Feldeffekttransistoren erzielt. Bei einem Transistor dieses Typs ist

909834/0683

2904789

·7·

die Kanallänge durch den Höhen- oder Tiefenunterschied zweier in einen Halbleiterkörper eines Leitfähigkeitstyps eindiffundierter Einsetzzonen vorgegeben, wobei die eine Einsetzzone vom gleichen, und die andere Einsetzzone vom entgegengesetzten Leitfähigkeitstyp wie der Halbleiterkörper ist« Eine in dem Halbleiterkörper ausgebildete V-Nut erstreckt sich durch die von den beiden Einsetzzonen gebildeten zwei übergänge. Eine auf die Nutenoberfläche aufgebrachte Isolierschicht trägt die Torelektrode. Die Kanallänge wird einzig und allein durch Steuerung der Diffusion der Einsetzzonen bestimmt. Bei bekannten Verfahren werden Quellen™ und Senkenkontakte zu den Einsetzzonen und dem Halbleiterkörper in Planartechnik ausgeführt. Bei Herstellung von V-Nut-MOS-Transistoren als Teile integrierter Schaltungen wird der Halbleiterkörper als gemeinsame Quellenelektrode benutzt, während die Einsetzzonen vom gleichen Leitfähigkeitstyp wie der Halbleiterkörper als einzelne Senkenelektroden dienen. Eine vierte Elektrode, die mit der Einsetzzone von gegenüber dem Halbleiterkörper entgegengesetzter Leitfähigkeit verbunden ist, bildet die hintere Torelektrode. In integrierten Schaltungen wird die hintere Torelektrode benutzt zum Anlegen einer Vorspannung zwischen Substrat und Quelle.

In eine andere Gruppe von V-Nut-MOS-Transistoren fällt der V-Nut-MOS-Leistungstransistor. Er weist den gleichen Aufbau wie das vorstehend beschriebene Bauelement auf, wobei jedoch der Halbleiterkörper die Senkenelektrode, und die Einsetzzone die Quellenelektrode bildet. Leistungstransistoren benötigen keine eigene Vorspannung zwischen dem hinteren Tor und der Quelle. Nach dem jetzigen Stand der Technik ist daher üblich, planare Kontakte zu verwenden, welche sowohl die Quelle als auch die hintere Torelektrode zusammenfassen. Die Kontakte bestehen dabei aus freigelegten Zonen vom entgegengesetzten Leitfähigkeitstyp. Aus Literatur und Praxis ist

909834/0883

2904763

■%■

bekannt, daß sich die Ätzgeschwindigkeiten in über Zonen entgegengesetzter Leitfähigkeit gewachsenen Oxiden unterscheiden. Unterschiedliche Ätzgeschwindigkeiten komplizieren den Herstellungsvorgang. Wenn in den Kontaktfenstern Oxidrückstände verbleiben, ergibt sich entweder ein schwimmender Quellenkontakt, ein schwimmender Kontakt des hinteren Tors, oder eine Elektrode hohen Kontaktwiderstands, so daß das Bauelement nicht für Hochleistungsanwendungen geeignet ist.

Ein bekannter V-Nut-Feldeffekttransistor mit isoliertem Tor ist in Fig. 1 dargestellt. Die die Quelle und den Kanal bildenden Einsetzbereiche verlaufen mit ihren übergängen jeweils bis zur Oberfläche und den Nutenwänden und werden durch zwei Fotomaskierungsschritte hergestellt. Ein dritter Maskierungsschritt ist zum Abgrenzen und Ätzen der V-Nut erforderlich. Ein vierter Maskierungsschritt wird für die Kontaktfenster zur Quelle und zur hinteren Torzone des Kanals benötigt. Nach Metallisierung werden die Metallelektroden durch einen fünften Maskierungsschritt vorgegeben. Die abschließende Passivierung des Bauelements macht einen sechsten Maskierungsschritt erforderlich, um die Bonding-- oder Anschlußflächen für die Drahtverbindung zu der Baugruppe freizulegen.

Der Erfindung liegt nunmehr die Aufgabe zugrunde, ein Verfahren zum Herstellen eines verbesserten V-Nut-MOS-Feldeffekttransistors in Mesa-Bauweise mit isolierter Torelektrode und einen derartigen Transistor mit bis zur V-Nut und den Mesa-Oberflachen reichenden ebenen übergängen zu schaffen, der eine V-nutförmige Torzone*, V-nutförmige Kontakte für die Quellenzone und die hintere Torzone und V-nutförmige Isolationsgräben und Feldelektroden aufweist und durch Vorzugslegierung von Aluminium mit Silizium herstellbar ist.

909834/0 6 83

Das zur Lösung der gestellten Aufgabe vorgeschlagene fahren ist erfindungsgemäß dadurch gekennzeichnet, daß ein eine erste und eine zweite Hauptfläche aufweisender Halbleiterkörper von einem Lextfähigkeitstyp in der Weise vorgegeben wird, daß eine bestimmte Ebene eine Oberfläche bildet, an der einen Hauptfläche des Halbleiterkörpers eine erste Schicht von entgegengesetztem Lextfähigkeitstyp und dadurch ein planarer übergang mit dem Halbleiterkörper ausgebildet, eine zweite Schicht vom gleichen Lextfähigkeitstyp wie der Halbleiterkörper und dadurch ein zweiter planarer Übergang mit der ersten Schicht ausgebildet, und auf der Hauptfläche eine Oxidmaske mit einem Fenster vorbestimmter Breite und eine das Fenster umgebe nie, zum Freilegen ausgewählter Hauptflächenabschnitte dienende öffnung vorbestimmter Breite ausgebildet wird, die freiliegenden Oberflächen bis zur Ausbildung einer sich durch ersten und zweiten übergang erstreckenden V-Nut in dem Halbleiterkörper an den Fenstern und eines einen Mesa-Aufbau vorgebenden umlaufenden Einschnitts einer Ätzbehandlung unterworfen werden, sowie die Oxidmaske entfernt, auf der Oberfläche des Bauelements eine sich in die V-Nut hinein und an den Wänden des Mesa-Aufbaus erstreckende Toroxidschicht ausgebildet, eine in die Nut hineinragende, eine Torelektrode bildende Metallschicht, und auf den Wänden des Mesa-Aufbaus eine als Feldelektrode dienende Metallschicht ausgebildet, eine von der genannten Hauptfläche in den Halbleiterkörper hineinragende, in ohmschem Kontakt mit erster und zweiter Schicht stehende Quellen-Halbleiterkörper-Elektrode, und auf der anderen Oberfläche des Halbleiterkörpers ein Senkenkontakt ausgebildet wird.

Der weiterhin vorgeschlagene V-Nut-MOS-Feldeffekttransistor ist durch die in Anspruch 4 oder in Anspruch 6 angegebenen Merkmale gekennzeichnet.

Der erfindungsgemäß vorgeschlagene V-Nut-MOS-Feldeffekttransistor weist in einem Halbleiterkörper mehrere ebene HaIb-

909834/0683

2304769·

ΛΌ'

leiterschichten auf, welche wenigstens ein Paar ebener Gleichrichterübergänge vorgeben. Eine um das Bauelement herumlaufende Nut oder ein Einschnitt gibt eine Mesa-Struktur vor. Eine V-Nut erstreckt sich durch die übergänge an dem Mesa-Bauelement in den Halbleiterkörper hinein. Auf der Oberfläche der Nut und an den Wänden des Mesa-Bauelements ist eine Isolierschicht ausgebildet. Über der Isolierschicht in der Nut befindet sich eine leitfähige Torelektrode, und eine leitfähige Feldelektrode erstreckt sich über die Isolierschicht an der Wand der Mesa-Struktur. Eine Quellenelektrode steht in Kontakt mit erster und zweiter Schicht und bildet einen Quellen-Halbleiterkörper-Kontakt und einen Senkenkontakt zu dem Halbleiterkörper.

Das erfindungsgemäß vorgeschlagene Herstellungsverfahren und der Transistor sind im nachfolgenden anhand der in den Zeichnungen dargestellten Ausführungsbeispiele näher erläutert.

Fig. 1 ist ein Aufrißquerschnitt durch einen V-Nut-MOS-Leistungs-Feldeffekttransistor bekannter Ausführung.

Fig. 2 ist ein Aufrißguerschnitt durch einen V-Nut-MOS-Feldeffekttransistor entsprechend einer Ausführungsform nach der Erfindung.

Fig. 3 ist eine Draufsicht auf den V-Nut-MOS-FET von Fig. 2.

Fig. 4 zeigt in graphischer Darstellung die Ströme durch das Bauelement für unterschiedliche Tor- und Quellen-Senken-Spannungen.

Fig. 5A - 51 veranschulichen die Verfahrensschritte bei Herstellung des in den Fig. 2 und 3 dargestellten Bauelements.

90983 4/0683

2904763 - yi -

Pig. 6 ist ein Aufrißquerschnitt durch eine zweite Äusführungsform des erfindungsgemäßen V-Nut-MOS-Feldeffekttransistors.

Die in den Figuren 2 und 3 dargestellte erste Äusführungsform des erfindungsgemäßen Bauelements umfaßt einen Halbleiterkörper 31 mit den Schichten 32 und 33 gleichen Leitfähigkeitstypsj jedoch unterschiedlicher Fremdstoffkonzentration. Eine Schicht 34 vom entgegengesetzten Leitfähigkeitstyp bildet mit der Schicht 33 einen Gleichrichterübergang 36. Eine zweite Schicht 37 vom ersten Leitfähigkeitstyp bildet mit der Schicht 34 einen zweiten, ebenen Gleichrichterübergang 38. Wie weiter unten beschrieben, wird ein diese Schichten und ebenen übergänge aufweisender Halbleiterkörper maskiert und anisotrop geätzt zur Ausbildung einer ersten, sich durch die beiden Gleichrichterübergänge 36 und 38 erstreckenden V-Nut 39 und einer zweiten, sich durch den zweiten übergang 38 erstreckenden V-Nut 41. Bei dem Ätzvorgang werden außerdem tiefe seitliche Einschnitte 40 gebildet, welche einen erste und zweite V-Nut umgebenden Isolationsgraben darstellen und einen Mesa-Aufbau vorgeben. Die seitlichen Einschnitte können auch zum unterteilen eines Halbleiterplättchens in mehrere Einzelelemente verwendet werden.

Bekanntlich wird die Tiefe der Nuten durch die Breite der Maskenöffnungen bestimmt. Bei anisotropem Ätzen ist die Angriffsgeschwindigkeit in der Ebene <111> niedrig, und in der Ebene <£1OO> eines Halbleiterkörpers hoch. Daher wird das Plättchen in der Weise vorgegeben, daß die Ebene < 100> zur Oberfläche hin weist. Der Ätzvorgang ist beendet, sobald ein Scheitel ausgebildet ist, da dann keine Oberfläche <11OO> mehr zur Verfügung steht.

Das Bauelement ist mit einer Oxidschicht 42 versehen, welche innerhalb der Nut 39, auf der Oberfläche des Halbleiterkörpers

909834/0683

.Λ3·

und auf den schräg verlaufenden Seitenwänden 45 des Mesa-Aufbaus ausgebildet ist. Die Oxidschicht überlagert jedoch nicht die V-Nut 41. Auf der Oberfläche des Bauelements ist eine Metallschicht aufgebracht, welche in die Nuten 39 und 41 hineinreicht und sich über die schräg verlaufenden Seitenwände 45 des umgebenden Mesa-Aufbaus erstreckt. Diese Metallschicht wird dann maskiert und geätzt, wobei Metallkontakte 43 gebildet werden, die sich in die Nut 41 hinein erstrecken, in Kontakt mit den Schichten 34 und 37 stehen und eine Quellen-Halbleiterkörper-Elektrode bilden, welche die Oxidschicht 42 an den Wänden des Mesa-Aufbaus überlagert und eine Feldelektrode bildet. In der V-Nut 39 ist außerdem eine Metallschicht 44 ausgebildet, welche die Oxidschicht 42 überlagert. Die Metallschicht 44 bildet die Torelektrode. Eine Metallschicht oder Elektrode 46 steht in Kontakt mit dem Halbleiterkörper und bildet den Senkenkontakt. Das Bauelement weist somit eine Quellen-Halbleiterkörper-Elektrode, eine Torelektrode und eine Senkenelektrode auf.

Die Arbeitsweise von Halbleiter-Bauelementen des hier beschriebenen Typs ist bekannt. Eine Spannung wird zwischen Quelle und Senke angelegt, wobei durch Anlegen einer Torspannung ein Inversionsbereich an der Torelektrode innerhalb der Schicht 34 entsteht, welche einen Kanal bildet, der einen Stromdurchgang zwischen der oberen Schicht 37 und dem Halbleiterkörper 31 gestattet.

In Fig. 4 sind die Strom-Spannungs-Kennlinien eines typischen Bauelements dieser Art dargestellt. An den Kurven sind die Torspannungen angegeben. Die Koordinaten bezeichnen jeweils die Quellen-Senken-Spannung bzw. den durch das Bauelement fließenden Strom.

In den Figuren 5A - 51 sind die Verfahrensschritte bei der Herstellung eines Bauelements des in den Fig. 2 und 3 dar-

909334/0683

2904753

- γ- - ■ Ai-

gestellten Typs veranschaulicht. Es sei an dieser Stelle ausdrücklich darauf hingewiesen, daß die hier dargestellten Verfahrensschritte nicht das einzig mögliche Herstellungsverfahren zur Ausbildung der verschiedenen Schichten, Zonen und Kontakte darstellen. Auch vermittels anderer Herstellungsverfahren ist ein Feldeffekttransistor von erfindungsgemäßem Aufbau, d.h. ein Feldeffekttransistor mit ebenen Übergängen, einer V-nutförmigen Torzone, umgebenden Seitenwänden mit einer Feldelektrode und Kontakt zu Quelle-Halbleiter über eine V-Nut herstellbar.

Das in den verschiedenen Zeichnungsfiguren dargestellte Plättchen 32 kann beispielsweise aus einem n-Halbleitermaterial mit einem spezifischen Widerstand von 0,007 bis 0,05 Ohm·cm bestehen und wird entsprechend Fig. 5A vorgegeben. Auf der Oberfläche des Plättchens 32 wird eine Schicht 33 vom gleichen Leitfähigkeitstyp ausgebildet, vorzugsweise durch epitaxiales Wachstum. Die Schicht 33 kann eine Dicke von etwa 5 pm, und einen spezifischen Widerstand zwischen 5 und 8 Ohm-cm aufweisen. Die beiden Schichten bilden zusammen den in Fig. 5B dargestellten Halbleiterkörper 31.

Als nächstes wird auf der Oberfläche der epitaxialen Schicht

33 durch herkömmliche thermische Oxidation eine dünne Oxidschicht 51 ausgebildet. Die Dicke der Oxidschicht kann angenähert 1000 Angstrom betragen. Vermittels lonenimplantierung durch die Oxidschicht hindurch wird dann eine p-Schicht

34 ausgebildet, die entsprechend den Fig. 5C und 5D einen Übergang 35 mit der Schicht 33 bildet. Die Ladungskonzentration der p-Ionen in der Schicht 34 beträgt angenähert

13 2

10 Atome pro cm . Anschließend wird die Oxidschicht wieder entfernt. Durch herkömmliche n-Diffusion wird in der p-Schicht 34 eine n-Schicht 37 ausgebildet, welche einen zweiten planaren Übergang 38 vorgibt. Die p-Schicht selbst diffundiert dabei während der n-Dif fusion entsprechend Fig., 5E weiter nach innen.

909834/0683

2904763

Als nächstes wird auf der Oberfläche eine Feldoxidschicht 50 ausgebildet, maskiert und geätzt, so daß eine Vielzahl einander benachbarter Öffnungen 52 unterschiedlicher Breite und ein die Mesa-Struktur vorgebender, umgebender Ring 53 entstehen. Dann wird das Plättchen anisotrop geätzt zur Ausbildung von Nuten, und anschließend gereinigt, wodurch der in Fig. 5G dargestellte Aufbau erhalten wird. Beim Ätzvorgang entstehen die Nuten 39 und 41 und der umgebende seitliche Einschnitt 40 mit den Seitenwänden 45, durch den die Bauelemente voneinander getrennt werden und jedes Bauelement einen Mesa-Aufbau erhält. Eine Oxidschicht 42 von herkömmlicher Toroxiddicke wird dann entsprechend Fig. 5K auf der Oberfläche und den Wänden der Nuten 39 und auf den Seitenwänden 45 ausgebildet, maskiert und geätzt, so daß die V-Nut 41 freigelegt ist. Anschließend wird auf die ganze Oberfläche eine Metallschicht aufgebracht, maskiert und geätzt, um die verschiedenen Elektroden, nämlich die Feldelektroden 54 über der Oxidschicht an den Seitenwänden des Mesa-Aufbaus, den Kontakt 43 mit Quelle-Halbleiterkörper und die die Torelektrode vorgebende Metallschicht 44 auszubilden. Diese Metallschicht kann aus Aluminium oder einem für diesen Anwendungszweck geeigneten anderen Metall bestehen. Vorzugsweise wird das Bauelement anschließend durch Aufbringen einer Glaspassivierungsschicht auf die Oberfläche passiviert.

In Fig. 6 ist eine Ausführungsform dargestellt, welche der nach den Fig. 2 und 3 ähnlich ist. Einander entsprechende Teile sind hier wiederum mit den gleichen Bezugszeichen bezeichnet. Bei dem Bauelement von Fig. 6 ist für den Kontakt zu Quelle und Halbleiterkörper keine V-Nut vorgesehen, sondern der Kontakt wird hergestellt durch Ausbilden eines Fensters 61 in der Oxidschicht 42 und Aufbringen eines Metallkontakts 62, welcher die schräg verlaufenden Seitenwände 45 überlagert und in Kontakt mit der Oberseite der Schicht 37 kommt. Durch Erhitzen des Plättchens wird dann

909834/0683

.AS-

das Kontaktmetall 62 wie bei 63 in der Zeichnung dargestellt in das Plättchen legiert, wobei es in Kontakt mit der mittleren Schicht, d.h. der Schicht 34 des Halbleiterkörpers gelangt. Diese Legierungsbehandlung kann vor Ausbildung der Metallelektroden durch Fotomaskierungstechniken oder auch im Anschluß an diese erfolgen.

Bekanntlich bildet ein Aluminiumüberschuß eine Senke, in welche sich Silizium auflöst, bis das Aluminium gesättigt worden ist. Bei der Transistorherstellung tritt oft dieser unerwünschte Legierungseffekt auf und ruft tiefe Legierungsgruben hervor, wobei verhältnismäßig flache Gebilde wie z.B. Emitter-Basis-Übergänge in vielen Fällen aufgrund derartiger Gruben kurzgeschlossen werden. So weit es konstruktiv möglich ist, werden daher die Metallelektroden in der Weise verjüngt, daß das Kontaktfenster von großen Aluminiumkörpern abgesetzt ist. Das Legieren erfolgt nach Vorgabe der Metallelektroden und Leiter durch Fotomaskierungs- und Ätzverfahren. Andere Lösungen bestehen im Ansatz bestimmter Silizium-Aluminium-Verhältnisse bei der Metallaufdampfung, um die Metall-Plättchen-Grenzfläche vor dem Legieren zu sättigen.

Bei der in Fig. 6 dargestellten Aüsführungsform des Transistors wird der Legierungsgrubeneffekt absichtlich angewandt, indem zugelassen wird, daß sich das im Kontaktfenster befindliche Silizium in einen großen Aluminiumkörper auflöst. Die auf diese Weise erhaltenen Legierungsgruben sind ausreichend tief, durchdringen den Oberflächenbereich und kontaktieren den mittleren Bereich, wobei elektrischer Kontakt zu beiden hergestellt wird. Die Tiefe derartiger Legierungsgruben wird durch die Zeit und die Temperatur vorgegeben. In allen anderen Punkten entsprechen Aufbau und Arbeitsweise des Bauelements denen der vorstehend beschriebenen ersten Aüsführungsform.

Die Herstellung eines V-Nut-Bauelements in Mesa-Technik entsprechend der Erfindung ist verhältnismäßig einfach.

909834/0683

2904763 - yi -

Obwohl nur eine minimale Anzahl von Herstellungsschritten benötigt wird, wird ein gegenüber den bekannten Transistoren dieser Art verbessertes Bauelement erhalten.

909834/0683

Claims (8)

1. ' ' " 2304768

   PATENTANWÄLTE J. RICHTER F. WERDERMANN R. SPLANEMANN dr. B. REITZNER

   DIPL.-1NS. DIPL.-INe. DIPL.-INe. D1PL.-CHEM.

   ZUSEL. VERTRETER BEIM EPA · PROFESSIONAL· REPRESENTATIVES BEFORE EPO ■ MANDATAIRES ASREES PRES U'OEB HAMBURG MÖNCHEN

   2OOOHamburg 36 ι den 1. 2. 1979

   NEUER WALL 1O _n , TEL. (O4O) 34ΟΟ45

   Anmelder: ^₀₀₅₆

   Siliconix Inc. Telegramme=

   Laurelwood Road inventius hamburs

   Santa Clara, Kalif. 950 54 unsereakte- S. 4502-1-79027 Fl

   V. St. A.

   IHR ZEICHEN:

   Patentansprüche :

   ( 1.. Verfahren zum Herstellen eines V-Nut-MOS-Feldeffekttransistors, dadurch gekennzeichnet, daß ein eine erste und eine zweite Hauptfläche aufweisender Halbleiterkörper von einem Leitfähigkeitstyp in der Weise vorgegeben wird, daß eine bestimmte Ebene eine Oberfläche bildet, an der einen Hauptfläche des Halbleiterkörpers eine erste Schicht von entgegengesetztem Leitfähigkeitstyp und dadurch ein planarer übergang mit dem Halbleiterkörper ausgebildet, eine zweite Schicht vom gleichen Leitfähigkeitstyp wie der Halbleiterkörper und dadurch ein zweiter planarer übergang mit der ersten Schicht ausgebildet, und auf der Hauptfläche eine Oxidmaske mit einem Fenster vorbestimmter Breite und eine das Fenster umgebende, zum Freilegen ausgewählter Hauptflächenabschnitte dienende öffnung vorbestimmter Breite ausgebildet wird, die freiliegenden Oberflächen bis zur Ausbildung einer sich durch ersten und zweiten übergang erstreckenden V-Nut in dem Halbleiterkörper an den Fenstern und eines einen Mesa-Aufbau vorgebenden umlaufenden Einschnitts einer Ätzbehandlung unterworfen werden, sowie die Oxidmaske

   909834/0683

   Konten: Deutsche Bank AG Hamburg (BLZ 20070000) Konto-Nr. 6/10055 · Postscheckamt Hamburg (BLZ 20010020) Konto-Nr. 262080-201

   2904763

   entfernt, auf der Oberfläche des Bauelements eine sich in die Nut hinein und an den Wänden des Mesa-Aufbaus erstreckende Toroxidschicht ausgebildet, eine in die Nut hineinragende, eine Torelektrode bildende Metallschicht, und auf den Wänden des Mesa-Aufbaus eine als Feldelektrode dienende Metallschicht ausgebildet, eine von der genannten Hauptfläche in den Halbleiterkörper hineinragende, in ohmschem Kontakt mit erster und zweiter Schicht stehende Quellen-Halbleiterkörper- Elektrode, und auf der anderen Oberfläche des Halbleiterkörpers ein Senkenkontakt ausgebildet wird.
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Quellen-Halbleiterkörper-Elektrode durch Ausbildung eines Fensters in der Toroxidschicht und durch das Fenster in den Halbleiterkörper hinein erfolgendes Legieren ausgebildet wird.
3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Quellen-Halbleiterkörper-Elektrode durch Ausbilden eines zweiten Fensters vorbestimmter Breite in der Oxidmaske, einer durch den Ätzvorgang sich an dem Fenster durch die zweite Schicht in die erste Schicht erstreckenden zweiten V-Nut und Aufbringen einer in Kontakt mit erster und zweiter Schicht stehenden Metallschicht in der zweiten V-Nut ausgebildet wird.
4. 4. V-Nut-MOS-Feldeffekttransistor, bestehend aus einem Halbleiterkörper in Form eines Substrats von einem Leitfähigkeitstyp, mit einer mit dem Substrat einen ersten' ebenen Gleichrichterübergang bildenden ersten Schicht vom entgegengesetzten Leitfähigkeitstyp und einer mit der" ersten Schicht einen zweiten ebenen Gleichrichterübergang bildenden zweiten Schicht vom ersten Leitfähigkeitstyp, einer sich durch den ersten und den zweiten- übergang erstreckenden

   90983 4/0683

   V-Nut in dem Halbleiterkörper, einer auf den Wänden der Nut ausgebildeten Isolierschicht und einer wenigstens an den schräg verlaufenden Rändern der ersten Schicht auf der Isolierschicht ausgebildeten leitenden Schicht, der nach dem Verfahren nach einem oder mehreren der Ansprüche 1-3 herstellbar ist, dadurch gekennzeichnet , daß die Nut (3 9) von einem einen Mesa-Aufbau mit Seitenwänden (45) bildenden, tiefen Einschnitt (40) umgeben, eine Isolierschicht (42) auf die Oberfläche des Elements und auf die Seitenwände (45) aufgebracht, auf der Isolierschicht eine als Feldelektrode (54) dienende Metallschicht angebracht, ein Kontakt (43) zwischen erster und zweiter Schicht (34, 37) benachbart der V-Nut (39) angeordnet und eine in Kontakt mit dem Substrat (31) stehende Metallelektrode (46) vorgesehen ist.
5. 5. Feldeffekttransistor nach Anspruch 4, dadurch gekennzeichnet, daß eine Metall-Oxid-Torelektrode (44) in der V-Nut (39), und auf den Seitenwänden (45) des Einschnitts (40) eine Metall-Oxid-Feldelektrode (54) ausgebildet ist, sowie eine Quellen-Halbleiterkörper-Elektrode (43) durch den zweiten Gleichrichterübergang (38) in ohmschem Kontakt mit erster und zweiter Schicht (34, 37) steht und eine Senkenelektrode (46) in Kontakt mit dem Halbleiterkörper (31) vorgesehen ist.
6. 6. V-Nut-MOS-Feldeffekttransistor, bestehend aus einem Halbleiterkörper in Form eines Substrats von einem Leitfähigkeit styp, mit einer mit dem Substrat einen ersten ebenen Gleichrichterübergang bildenden ersten Schicht von entgegengesetztem Leitfähigkeitstyp und einer mit der ersten Schicht einen zweiten ebenen Gleichrichterübergang bildenden zweiten Schicht vom ersten Leitfähigkeitstyp, einer sich durch den ersten und den zweiten übergang erstreckenden V-Nut in dem Halbleiterkörper, einer auf den Wänden

   909834/0683

   2904763

   der V-Nut ausgebildeten Isolierschicht und einer wenigstens an den schräg verlaufenden Rändern der ersten Schicht auf der Isolierschicht ausgebildeten leitenden Schicht, der nach dem Verfahren nach einem oder mehreren der Ansprüche 1-3 herstellbar ist, dadurch gekennzeichnet , daß die V-Nut (39) von einem einen Mesa-Aufbau mit Seitenwänden (45) bildenden, tiefen Einschnitt (40) umgeben, eine Isolierschicht (42) auf die Oberfläche, die Seitenwände der V-Nut und die Seitenwände (45) des Einschnitts aufgebracht, auf der Isolierschicht wenigstens an den schräg verlaufenden Rändern der ersten Schicht (34) und an den Seitenwänden (45) des Mesa-Aufbaus eine leitfähigige Schicht (44) vorgesehen, ein benachbart der V-Nut (3 9) in Kontakt mit erster und zweiter Schicht (34, 37) stehender Kontakt (62, 63) angeordnet und eine in Kontakt mit dem Substrat (31) stehende Metallelektrode (46) vorgesehen ist.
7. 7. Feldeffekttransistor nach Anspruch 4 oder 6, dadurch gekennzeichnet, daß der in Kontakt mit erster und zweiter Schicht (34, 37) stehende Kontakt (62, 63) aus einem in den Halbleiterkörper (31) durch den zweiten Übergang (38) hindurch legierten Bereich besteht.
8. 8. Feldeffekttransistor nach Anspruch 4 oder 6, dadurch gekennzeichnet, daß der in Kontakt mit erster und zweiter Schicht (34, 37) stehende Kontakt aus einer sich durch den zweiten übergang (38) erstreckenden V-Nut (41) und einer auf der Oberfläche dieser Nut ausgebildeten Metallschicht (43) besteht.

   909834/0683