DE4042163C2

DE4042163C2 - Verfahren zur Herstellung einer statischen Induktions-Halbleitervorrichtung mit Split-Gate-Struktur

Info

Publication number: DE4042163C2
Application number: DE4042163A
Authority: DE
Inventors: Yoshinori Murakami; Teruyoshi Mihara
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1989-12-28
Filing date: 1990-12-28
Publication date: 1994-12-22
Anticipated expiration: 2010-12-29
Also published as: GB9027710D0; US5132238A; GB2239561A; USRE35405E; GB2239561B; DE4042163A1; FR2656737A1

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer statischen Induktions-Halbleitervorrichtung mit Split-Gate-Struktur. Eine statische Induktions-Halbleitervorrichtung mit Split-Gate-Struktur, welche aus einem Treibergate und einem Festpotentialgate besteht, ist aus der DE 29 10 566 A1 oder aus der JP 56-50564 A bekannt.

Es sind aus der DE 29 10 566 A1 elektrostatische Induktionstransistoren mit isoliertem Gate herleitbar, bei denen konventionelle Sperrschichtgates (junction gates) durch isolierte Gates ersetzt sind, wie dies in Fig. 4 dargestellt ist, die einen n^--Drainbereich 1 umfassen, n⁺-Sourcebereich 2, Gateelektroden 3, Gateisolierfilme 4 und Zwischenschichtisolierfilme 5. Der Ausdruck "isoliertes Gate" bedeutet, daß eine Gateelektrode von einem Gateisolierfilm 4 und Zwischenschichtisolierfilmen 5 bedeckt ist. Der Drainbereich 1 ist ohmisch leitend mit einer Drainelektrode 11 verbunden. Der Drainbereich 1 und die Sourcebereiche 2 sind von den Gateelektroden 3 jeweils durch die Gateisolierfilme 4 isoliert. Eine Sourceelektrode 22 ist ohmisch mit den Source bereichen 2 verbunden und außerdem auf den Zwischenschicht isolierfilmen 5 ausgebildet. Hier wird der Drainbereich zwischen den beiden benachbarten isolierten Gates als "Kanal" in dem Auf bau der Vorrichtung bezeichnet, und eine Entfernung zwischen den beiden isolierten Gates, die mit H bezeichnet ist, wird als "Kanalbereichsdicke" bezeichnet. Bei dem voranstehenden Aufbau wird der Strom durch eine Verarmungsschicht abgeschnit ten, die in der Nähe des isolierten Gates ausgebildet ist. Allerdings besteht in dem Falle des isolierten Gates, im Unterschied von dem Sperrschichtgate, eine Grenze für die Brei te der Verarmungsschicht, die durch Ausbildung der Inversionsschicht des Minoritätenträgers an der Grenzfläche zwischen dem Kanal und dem iso lierten Gate ausgebildet wird. Daher gibt es eine Grenze in bezug auf die Beziehung zwischen der Verunreinigungsatom konzentration N_D innerhalb des Kanalbereiches und der Dicke H des Kanalbereiches, wie dies durch die folgende Formel aus gedrückt ist:

wobei q die Elementarladung bezeichnet, ε die dielektrische Konstante des Halbleiters des Drainbereiches, Φ_f den abso luten Wert des Fermi-Potentials des Halbleiters, ausgedrückt als

wobei k die Boltzmann-Konstante, T die absolute Temperatur und Ni die spezifische Trägerkonzentration des Drainbereich-Halbleiters bezeichnen.

Aus der voranstehenden Formel geht hervor, daß die Kanal bereichsdicke H kleiner sein muß als die entwickelbare Verarmungs breite eines der isolierten Gates. Wenn H größer wird als die rechte Seite in der voranstehenden Formel, ist es unmöglich, den Strom abzuschalten, selbst wenn eine hohe Spannung an das Gate angelegt wird.

Beispielsweise beträgt im Falle eines Silizium-Halbleiters die erforderliche Kanalbereichsdicke 4,8 µm oder weniger, wenn die Verunreinigungsatomkonzentration des Drainbereiches 1×10¹⁴ cm^-3 ist, und 1,7 µm oder weniger, wenn die Ver unreinigungsatomkonzentration 1×10¹⁵ cm^-3 beträgt. Wenn in gewissem Maße eine höhere Verunreinigungsatomkonzentration erforderlich ist, wie im Falle von Vorrichtungen mit niedri ger Durchbruchspannung, so ist es daher praktisch unmöglich, einen wie voranstehend beschriebenen Mikroaufbau auszubilden.

Zur Behebung der voranstehend beschriebenen "Begrenzung der Kanalbereichsdicke" ist aus der JP 62-44698 B2 und aus der zugehörigen JP 55-85069 A ein "Transistor mit iso liertem Gate" bekannt, in welchem zusätzliche Gates mit festem Potential in der Nähe von treibenden, U- förmigen isolierten Gates vorgesehen sind, um jeweils die verschiedenen Vorrichtungseigenschaften auf der Grundlage des Potentials der Gates mit festem Potential zu steuern. Die Festpotential gates sind von der Art der pn-Sperrschicht-Gates, Schottky- Gates oder in der Art isolierter Gates anderer Arten.

Fig. 5(A) zeigt einen Vorrichtungsaufbau nach dem Stand der Technik, bei welchem an der Sourceelektrode 22 befestig ten Festpotentialgates 6 in Form von Sperrschicht-Gates ausgebildet sind. Diese Vorrichtung weist einen n^--Drain bereich 1 auf, n⁺-Sourcebereiche 2, Gateelektroden 3, Gate isolierfilme 4, Zwischenschichtisolierfilme 5, und p-dotierte Festpotentialgates 6. Eine Drainelektrode 11 ist ohmisch mit dem Drainbereich 1 verbunden. Der Drainbereich 1 und die Source bereiche 2 sind von der Gateelektrode (3) durch die Gateisolierfilme 4 isoliert. Die Sourceelektrode 22 ist elektrisch mit den p-dotierten Festpotential gates 6 und den Sourcebereichen 2 verbunden. Bei diesem Vor richtungsaufbau ist es möglich, wenn die Verunreinigungsatom konzentration des p-dotierten Festpotentialgates 6 hoch ist, da die eingebaute Verarmungsschicht hauptsächlich in dem n⁻-Drain bereich 1 ausgebildet wird, den Kanalbereich (den Drain bereich, der sandwichartig zwischen zwei unterschiedlichen Gatearten angeordnet ist) elektrisch abzuschalten, abhängig von der Verarmungsschicht, die von der Gateelektrode ausgebil det wird, jenseits der durch die voranstehend angegebene For mel definierten Begrenzung. Die Stromleitung zwischen dem Drainbereich und dem Sourcebereich kann erhalten werden auf der Grundlage der Inversionsschicht, die in der Nähe des isolierten Gates ausgebildet wird. Darüber hinaus zeigt Fig. 5(B) eine weitere Vorrichtung, bei welchem jedes Festpotentialgate mit einem Festpotentialgateanschluß 66 verbunden ist, um an diesen ein negatives festes Potential anzulegen.

Die in den Fig. 5(A) und 5(B) gezeigten, voranstehend be schriebenen Festpotentialgates 6 können allgemein ausgebildet werden durch selektives Injizieren und Diffundieren von Verunreini gungsionen des p-Typs zwischen die isolierten Gates hinein, und zwar durch einen Photoprozeß, wie dies in Fig. 5(C) ge zeigt ist. In Fig. 5(C) bezeichnet die Bezugsziffer 100 einen Fotolack, und 600 bezeichnet einen Bereich, in welchen Verunreinigungsatome des p-Typs als Ionen implantiert werden. Darüber hinaus zeigt Fig. 5(D) eine weitere Vorrichtung, bei welchem eine Nut in einem bestimmten Bereich zwischen den beiden isolierten Gates durch einen Photoprozeß ausgebil det ist, um Verunreinigungsatome des p-Typs in das Innere der Nut hinein zu diffundieren. Weiterhin ist es ebenfalls möglich, ein Metall in der Nut zu vergraben, um so einen Schottky-Übergang zu dem n⁻ -Substrat 1 herzustellen.

Bei den voranstehend genannten Vorrichtungen nach dem Stand der Technik existieren zwei nachstehend angegebene ernsthafte Probleme: Das erste Problem betrifft die Streuung des Vor richtungsschwellenwertes (der Einschaltspannung). Dies bedeu tet, daß dann, wenn eine Photomaske zur Ausbildung der Festpotential gates fehlangepaßt ist, der Schwellenwert des Kanalwertes unterschiedlich wird zwischen den beiden Seiten des Festpotential gates 6, und daher sind die Eigenschaften der Vorrichtung nicht gleichmäßig.

Das zweite Problem betrifft die Mustermikrostruktur oder die Feinstruktur zur Erhöhung der Stromkapazität der Vorrichtung.

Unter Berücksichtigung des ersten Problems ist es erforder lich, die Kanalbereichsgröße auf einen großen Wert zu setzen, etwa auf das 5- bis 10-fache der Maskenanpassungspräzision der Photovorrichtung. Dies ist unverzichtbar, wenn die Steuer gates durch einen Photoprozeß ausgebildet werden. Wenn bei spielsweise eine solche Photovorrichtung verwendet wird, daß die minimale ausbildbare Mustergröße 3 µm beträgt und die An passungspräzision 0,5 µm beträgt, so ist die minimale Einheit des Aufbaus der Vorrichtung etwa 6 bis 8 µm, und dies stellt die Mustergrößenbegrenzung dar.

Wie voranstehend beschrieben wurde, existiert bei dem ersten Aufbau nach dem Stand der Technik, wie er in Fig. 4 dargestellt ist, eine Begrenzung bezüglich der Kanal dicke, innerhalb derer der Kanalbereich abgeschnitten werden kann, so daß es schwierig gewesen ist, einen Aufbau nach die sem ersten Stand der Technik bei Vorrichtungen mit niedriger Durchbruchspannung einzusetzen, die eine hohe Verunreini gungsatomkonzentration in dem Kanalbereich aufweisen.

Zwar ist es bei dem zweiten Aufbau nach dem Stand der Technik, wie dieser in den Fig. 5(A), 5(B) und 5(D) gezeigt ist mög lich, das sich bei dem Aufbau nach dem ersten Stand der Tech nik ergebende Problem zu vermeiden, jedoch existiert hier im mer noch eine Begrenzung bezüglich der Präzision des Photo prozesses, und zwar dann, wenn es erforderlich ist, daß die Mikrostruktur des Musters es gestattet, daß der Schwellenwert gleichmäßig ist, oder wenn die gesamte Stromkapazität erhöht werden muß.

Aufgabe der Erfindung ist es, ein Verfahren anzugeben, mit dem statische Induktions-Halbleitervorrichtungen mit Split-Gate-Struktur mit geringer Kanalbereichsdicke, geringer Kennlinienstreuung, geringer Größe und damit hoher Chipstromdichte hergestellt werden können.

Diese Aufgabe wird durch die im Patentanspruch angegebenen Merkmale gelöst.

Die erfindungsgemäße Lösung zeichnet sich durch die Anwendung des Schottky-Übergangs als Festpotentialgate und eines T-förmigen isolierten Gates aus, das mit Hilfe einer neuen Ätztechnik als ein Treibergate anstelle des herkömmlichen Gates hergestellt wird.

Bei dem Verfahren gemäß der Erfindung kann die Kanaldicke H bis auf ungefähr 0,2 bis 2 µm herunter mit geringer Streuung gesteuert werden, entsprechend dem Grad der isotropen Seitenätzung des Substrats. Daher ist es möglich, den Kanal in einem Substrat mit hoher Verunreinigungsatomkonzentration auszubilden, wodurch eine Mikrostruktureinheit erhalten wird. Weiter ist es möglich, wenn die Substrat-Verunreinigungsatom konzentration niedrig ist, da der dünne Kanal nicht nachtei lig ist, die Kanaldichte per Einheitsfläche basierend auf ei nem Mikromuster zu vergrößern, und hierdurch die Stromkapazi tät zu vergrößern.

Ein Ausführungsbeispiel der Erfindung wird nachstehend im einzelnen anhand der Zeichnungen erläutert.

Es zeigen

Fig. 1(A) bis 1(H) Querschnittsansichten mit einer Darstel lung des Herstellungsverfahrens für eine vertikale MOS-Halbleitervorrichtung zur Erleichterung der Erläuterung des Verfah rens zur Herstellung von Halbleitervorrichtungen gemäß der Erfindung;

Fig. 2 eine teilweise Querschnittsansicht mit einer Dar stellung nur des wesentlichen Abschnitts der ver tikalen MOS-Halbleitervorrichtung, die in Fig. 1(H) gezeigt ist;

Fig. 3(A) und 3(B) Energiebanddiagramme des "Kanal"-Bereichs der vertikalen MOS-Halbleitervorrichtung entlang der Linie A-A′ in Fig. 2, welche nur zur Erleich terung der Erläuterung die Leitungsbandlinie zei gen, wobei Fig. 3(A) den Aus-Zustand und Fig. 3(B) den Ein-Zustand der Halbleitervorrichtung zeigen;

Fig. 4 eine Querschnittsansicht mit einer Darstellung ei ner ersten Halbleitervorrichtung nach dem Stand der Technik;

Fig. 5(A) eine Querschnittsansicht mit einer Darstellung ei ner zweiten Halbleitervorrichtung nach dem Stand der Technik;

Fig. 5(B) eine Querschnittsansicht mit einer Darstellung ei ner ersten Abänderung der zweiten Halbleitervorrichtung nach dem Stand der Technik;

Fig. 5(C) eine Querschnittsanschicht zum besseren Verständnis des Verfahrens zur Ausbildung von Steuergates bei der zweiten Halbleitervorrichtung nach dem Stand der Technik;

Fig. 5(D) eine Querschnittsansicht mit einer Darstellung ei ner zweiten Abänderung der zweiten Halbleitervor richtung nach dem Stand der Technik.

Fig. 1(A) bis 1(H) zeigen Querschnittsansichten mit einer Darstellung des Verfahrens zur Herstellung einer vertikalen MOS-Halbleitervorrichtung unter Verwendung von Akkumulations schichten nach dem Verfahren gemäß der vorliegenden Erfindung.

Vor der Erläuterung des Herstellungsverfahrens wird nachstehend der Aufbau und der prin zipielle Betrieb einer Halbleitervorrichtung beschrieben, wel che Akkumulationsschichten verwendet.

Fig. 2 ist eine Querschnittsansicht mit einer Darstellung des wesentlichen Abschnitts einer Vorrichtung, die ein n⁻-Sili ziumsubstrat aufweist.

In Fig. 2 weist die Vorrichtung einen n⁻-Drainbereich 1 auf, eine Drainelektrode 11, einen n⁺-Sourcebereich 2, ein Metall 22, das über einen Schottky-Übergang mit dem Drainbereich 1 und ohmisch als eine Sourceelektrode mit dem Sourcebereich 2 verbunden ist, eine Gateelektrode 3, die aus Metall oder p⁺-dotiertem Polysilizium gebildet ist, einen Gateoxidfilm 4 und einen Zwischenschichtisolierfilm 5.

Weiterhin wird der Bereich "Kanal" dieser Halbleitervorrich tung genannt, der in sandwichartiger Anordnung zwischen dem Gateoxidfilm 4 in dem Drainbereich 1 und dem Schottky- Übergang angeordnet ist. Weiterhin ist die Entfer nung H, die als "Kanaldicke" bezeichnet wird, zwischen der isolierten Gateelektrode 3 und dem Schottky-Übergang kürzer als die Verarmungsschichtdicke.

Diese Vorrichtung wird gespeist durch Erden der Sourceelek trode 22 und durch Anlegen einer positiven Spannung an die Drainelektrode 11. Wenn die Gateelektrode 3 geerdet ist, fließt kein Strom zwischen den Drain- und Sourcebereichen, da der Kanalbereich sich ändert in den Verarmungszustand in folge einer Differenz in der Austrittsarbeit zwischen dem Material der Gateelektrode 3 und dem Kanalbereichshalbleiter und infolge des Effektes des Schottky-Überganges der Sourceelektrode 22. Weiterhin fließt ein Strom zwischen dem Source- und Drain bereich, wenn ein positives Potential an die Gateelektrode 3 angelegt wird, da eine Akkumulationsschicht in der Nähe des Gateisolierfilms 4 im Kanalbereich ausgebildet wird.

Fig. 3(A) und 3(B) zeigen Bandstrukturen, die entlang der Linie A-A′ in Fig. 2 aufgenommen sind, und wobei nur die Unterkante des Leitungsbandes gezeigt ist. In den Figuren bezeichnet Φ_B die Barrierenhöhe des Schottky-Übergangs zwischen dem Drainbereich 1 und der Sourceelektrode 22, die in Fig. 2 dargestellt sind. Weiterhin zeigt Fig. 3(A) den Fall, der erhalten wird, wenn sich die Gatespannung auf 0 Volt be findet, und Fig. 3(B) zeigt den Fall, der erhalten wird, wenn ein positives Potential an das Gate angelegt wird, so daß eine Akkumulationsschicht in der Nähe des isolierten Gates ausge bildet wird. Wenn die Gatespannung 0 Volt beträgt, so fließen, wie in Fig. 3(A) gezeigt ist, da sich der Zustand des Kanal bereiches in einen Verarmungszustand ändert infolge der Schottky-Barriere und eines Unterschieds der Halbleiteraus trittsarbeit zwischen dem Gateelektrodenmaterial und dem Kanalbereich, hierdurch keine Elektronen. Weiterhin fließt, wenn ein positives Potential an das Gate angelegt wird, Strom zwischen dem Sourcebereich 2 und dem Drainbereich 1, da eine Akkumulationsschicht in der Nähe des Gateisolierfilms ausge bildet wird.

Das Verfahren zur Herstellung der in Fig. 2 gezeigten Halb leitervorrichtung wird unter Bezug auf die Fig. 1(A) bis 1(H) beschrieben.

Wie in Fig. 1(A) dargestellt, wird ein Sourcebereich 2 mit einer hohen n⁺-Verunreinigungskonzentration auf der Ober fläche des n⁻-Halbleitersubstrats des Drainbereiches 1 mit einem Epitaxialwachstumsverfahren oder einem Verunreinigungs atomdiffusionsverfahren ausgebildet. Auf der Oberfläche die ses Substrats werden in dieser Reihenfolge ein dünner Oxid film 100, ein Siliziumnitridfilm 101 für LOCOS und ein Oxid film 102 für einen Ätzschutz hergestellt, und diese dreilagi gen Filme werden entfernt durch anisotropes Ätzen nur an sol chen Stellen, an welchen Gateelektroden ausgebildet werden. Daraufhin wird, wie in Fig. 1(B) dargestellt, der n⁺-Source bereich 2 ein wenig durch isotropes Ätzen entfernt, um sei tengeätzte Abschnitte unter den Maskenfilmen auszubilden. Der Grad dieser Seitenätzung bestimmt die Kanaldicke H bei dem späteren Verfahren. Der Grad dieser Seitenätzung ist steuerbar bis herunter auf 0,2 bis 2 µm ohne Streuung durch das beschriebene Verfahren, wobei der Querschnitt der Nut T-förmig wird.

Dann wird, wie in Fig. 1(C) dargestellt, ein Teil des n⁻- Drainbereiches 1 tief entfernt durch anisotrope Ätzung unter Verwendung der Maskenfilme als Maske zur Ausbildung von Nuten für Gateelektroden. Daraufhin wird die innere Oberfläche der Nut durch Oxidation und Ätzen ent fernt. Zu diesem Zeitpunkt kann der freigelegte Abschnitt des Oxidfilms 100 entfernt werden. Daraufhin wird ein Silizium nitridfilm 101 unter der Maske entfernt durch Naßätzung in eine Form, wie sie in Fig. 1(D) gezeigt ist. Daraufhin wird, wie in Fig. 1(E) dargestellt, ein Gateoxidfilm 4 ausgebildet auf der Oberfläche der Gatenuten; ein p⁺-do tiertes Polysilizium-Leitungsmaterial 3 wird in jeder Nut abgelagert, um eine ebene Oberfläche zu erzielen. Dann wird, wie in Fig. 1(F) gezeigt, die Oberfläche des freigelegten Polysiliziums oxidiert durch ein LOCOS-Oxidationsverfahren zur Ausbildung eines Zwischenschichtisolierfilms 5 auf der Ober fläche des Gatematerials, so daß T-förmige isolierte Gates erhalten werden. Daraufhin werden, wie in Fig. 1(G) dargestellt, die verbleibenden Maskenfilme (Sili ziumnitridfilm 101 und der dünne Oxidfilm 100) auf dem Source bereich 2 entfernt. Weiterhin wird das Substrat 1 durch anisotropes Ätzen unter Verwendung der T-förmigen isolier ten Gates 3 als Maske zur Ausbildung beinahe vertikaler Nuten tief entfernt.

Bei diesem Ätzverfahren wird der dünne Bereich unter dem T- förmigen isolierten Gate 200 jeder Kanalbereich, da das T- förmige isolierte Gate 200 (Seitenwand) bereits auf der Sei tenoberfläche jeder Gateelektrode 3 ausgebildet worden ist, wenn der n⁺-Bereich 2 durch isotropes Ätzen entfernt wird, um jeden seitlichen geätzten Abschnitt unter dem Oxidfilm 100 auszubilden, wie unter Bezug auf Fig. 1(B) erläutert ist, wenn das Substrat 1 geätzt wird, um die Steuergateelektrode 22 (dieselbe wie die Sourceelektrode) auszubilden.

Schließlich wird, wie in Fig. 1(H) gezeigt, ein Metall, wel ches über einen Schottky-Übergang mit dem n⁻-Drainbereich- Substrat 1 verbunden ist, in den Nuten abgelagert, die durch Ätzen gebildet wurden. Dieses ohmisch mit dem n⁺-Source bereich 2 verbundene Metall wird eine Sourceelektrode 22. Die in Fig. 2 gezeigte Halbleitervorrichtung kann entsprechend dem voranstehend beschriebenen Verfahren von (A) bis (H) her gestellt werden.

Wie voranstehend beschrieben wurde, werden die vertikalen Steuergates ausgebildet wie folgt: Ein Teil eines Halbleitersubstrats 1 wird durch Ätzen entfernt unter Verwendung des Maskenmaterials zur Ausbildung seitengeätzter Abschnitte (Fig. 1(B)); ein T-förmiges isolier tes Gate wird durch isotropes Ätzen mit derselben Maske ge bildet (Fig. 1(C)); ein Halbleiterbereich wird auf der Seiten oberfläche des isolierten Gates und unter dem T-förmigen iso lierten Gate 200 (Seitenwand) übriggelassen durch Ätzen des Substrates mit diesem isolierten Gate als Maske (Fig. 1(G)); ein über einen Schottky-Übergang mit dem Substrat verbundenes Metall wird in der Nut abgelagert, die durch Ätzen des Sub strats ausgebildet wurde, zur Ausbildung eines Kanalbereichs in dem Halbleiterbereich auf der Seitenwand des isolierten Gates (Fig. 1(H)).

Die Kanaldicke H wird bestimmt durch den Grad des seiten geätzten Abschnitts infolge der isotropen Ätzung, wenn das isolierte Gate ausgebildet wird. Der Ätzungsbetrag ist etwa 0,2 bis 2 µm ohne Streuung.

Bei dem Verfahren nach dem Stand der Technik wird dagegen ein Photo prozeß eingesetzt zur Ausbildung der Sourceelektrode 22. Da her wächst unvermeidlich die Größe der Aufbaueinheit der Vor richtung (in Fig. 2 ist eine Halbaufbaueinheit gezeigt) auf bis zu 7 µm oder mehr an unter Berücksichtigung der Überlap pung mit dem Gatemuster, unter der Annahme, daß die minimal ausbildbare Mustergröße der Photovorrichtung 3 µm beträgt. Bei dem Herstellungsverfahren gemäß der Erfin dung ist es jedoch möglich, die Vorrichtungsstruktureinheit bis auf etwa 3 µm herab zu verringern, da die Sourceelektro de oder die Festpotentialgateelektrode durch ein selbstausrich tendes Verfahren ausgebildet werden kann. Der voranstehend beschriebene Vorrichtungsaufbau kann bei Vorrichtungen mit niedriger Durchbruchspannung mit einem Substrat hoher Ver unreinigungsatomkonzentration angewendet werden.

Wie voranstehend beschrieben, ist es möglich, die Kanaldicke in der Größe einer Abmessung der Herstellungspräzision zu verringern, da die Schottky verbundenen Elektroden, die bislang durch einen Photoprozeß hergestellt wurden, nunmehr unter Verwendung der T-förmigen isolierten Gates mit einem selbstausrichtenden Verfahren aus gebildet werden.

Claims

Verfahren zur Herstellung einer statischen Induktions-Halbleitervorrichtung, mit Split-Gate-Struktur mit den Schritten:
- a) Ausbilden eines Sourcebereiches (2) eines ersten Leitungstyps und hoher Verunreinigungskonzentration auf der Oberfläche eines Halbleitersubstrats (1) eines ersten Leitungstyps, welches als Drainbereich dient;
- b) Ausbilden von Maskierungsfilmen (100, 101, 102) auf dem Sourcebereich (2);
- c) Entfernen eines Teils der Maskierungsfilme an den Stellen, wo mindestens eine isolierte Gateelektrode (3) als Treibergate ausgebildet werden soll;
- (d) geringfügiges Entfernen eines Teils des Sourcebereiches (2) durch isotropes Ätzen, wodurch seitengeätzte Abschnitte unter den Maskierungsfilmen ausgebildet werden;
- (e) anisotropes Ätzen bis in den Drainbereich (1) hinein unter Verwendung der Maskierungsfilme als Maske zum Ausbilden einer ersten, im wesentlichen vertikalen Gatenut von T-förmigem Querschnitt;
- (f) Ausbilden eines Gateoxidfilms (4) auf der Oberfläche der Gatenut;
- (g) Ablagern eines leitfähigen Materials in der Gatenut als Gateelektrode (3);
- (h) Ausbilden eines Zwischenschichtisolierfilms (5) auf der Oberfläche des Gatematerials zur Erzielung eines T-förmigen isolierten Gates;
- (i) Entfernen der verbleibenden Maskierungsfilme;
- (j) anisotropes Ätzen bis in das Substrat unter Verwendung des T-förmigen isolierten Gates (3) als Maske zum Ausbilden einer zweiten, im wesentlichen vertikalen Nut, so daß ein schmaler Halbleiterbereich unter der Schulter des T-förmigen isolierten Gates (3) als Kanalbereich wirkt; und
- (k) Ablagern von Metall in der zweiten Nut als eine Sourceelektrode (22), so daß das Metall den Sourcebereich (2) ohmisch kontaktiert und einen Schottky-Übergang mit dem Drainbereich (1) in der zweiten Nut bildet.