[go: up one dir, main page]

DE4011276A1 - Feldeffekttransistor mit isoliertem gate (igfet) - Google Patents

Feldeffekttransistor mit isoliertem gate (igfet)

Info

Publication number
DE4011276A1
DE4011276A1 DE4011276A DE4011276A DE4011276A1 DE 4011276 A1 DE4011276 A1 DE 4011276A1 DE 4011276 A DE4011276 A DE 4011276A DE 4011276 A DE4011276 A DE 4011276A DE 4011276 A1 DE4011276 A1 DE 4011276A1
Authority
DE
Germany
Prior art keywords
zone
gate
grooves
type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4011276A
Other languages
English (en)
Other versions
DE4011276C2 (de
Inventor
Katunori Ueno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE4011276A1 publication Critical patent/DE4011276A1/de
Application granted granted Critical
Publication of DE4011276C2 publication Critical patent/DE4011276C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H10P32/141—
    • H10P32/171—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/126—Power FETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

Die vorliegende Erfindung betrifft einen Feldeffekttran­ sistor mit isoliertem Gate, zum Beispiel in Form eines Lei­ stungs-MOSFETs und eines Bipolartransistors mit isoliertem Gate (im folgenden als IGBT bezeichnet). Insbesondere be­ trifft die Erfindung einen Feldeffekttransistor mit iso­ liertem Gate, der eine Halbleiterstruktur aufweist, in der eine Drainzone, eine Gatezone und eine Sourcezone vertikal angeordnet sind. Außerdem betrifft die Erfindung ein Ver­ fahren zum Herstellen eines solchen Bauelements.
Ein herkömmlicher n-Kanal-Leistungs-MOSFET hat einen Auf­ bau, wie er in Fig. 3 dargestellt ist. Nach Fig. 3 ist der n-Kanal-Leistungs-MOSFET mit einer stark dotierten n-lei­ tenden Drainschicht 1, einer darauf gebildeten n-leitenden Basisschicht (Drain- und Driftzonen), einem auf der n-lei­ tenden Basisschicht über eine Gateoxidschicht 3 gebildeten Polysilicium-Gate 4, einer durch thermische Diffusion unter Verwendung des Polysilicium-Gates 4 als Maske gebildeten p- leitenden Basiszone (Thermal-Diffusionszone) 5, einer eine hohe Konzentration aufweisenden n-leitenden Sourcezone 6, einer Source-Elektrode 7, die in leitendem Kontakt mit der Sourcezone 6 steht, einer Zwischenisolierschicht 8 zum Iso­ lieren der Source-Elektrode 7 und des Polysilicium-Gates 4, und einer Drain-Elektrode 9 versehen, die auf der Rückseite des Substrats ausgebildet ist. In diesem MOSFET fließt ein Elektrodenstrom in Querrichtung von der Sourcezone 6 zu der n-leitenden Basisschicht durch eine Kanal-Inversions­ schicht, die an der Oberfläche der p-leitenden Basis 5 di­ rekt unter dem Polysilicium-Gate 4 gebildet ist, und fließt anschließend in vertikaler Richtung in Richtung auf die Drain-Elektrode.
Ein IGBT hat den Aufbau des Leistungs-MOSFETs gemäß Fig. 3 mit einer stark dotierten p-leitenden Minoritätsladungsträ­ ger-(Löcher-)Injektionsschicht unterhalb der Drainschicht 1. Der Aufbau des MOS-Abschnitts ist der gleiche wie bei dem Leistungs-MOSFET.
Der Einschaltwiderstand R des Vertikal-MOSFETs wird durch folgende Formel definiert:
R = R ch + R ACC + R j + R b (1)
wobei Rch den Kanalwiderstand der Kanal-Inversionsschicht des MOS-Abschnitts, R ACC den Widerstand der Akkumulations­ schicht, die direkt unterhalb des Polysilicium-Gates 4, ausgenommen innerhalb der p-leitenden Basiszone 5, erzeugt wird, R j den Widerstand, der durch zwischen Zellen durch­ laufenden Elektronen erzeugt wird, und R b den Widerstand, der n-leitenden Basisschicht 2 bedeuten. Der Widerstand R b , der n-leitenden Basisschicht 2 bestimmt sich vornehmlich durch die Dicke, und da die Dicke im wesentlichen durch die vorgesehene Durchbruchsspannung bestimmt wird, ist es un­ möglich, den Widerstand der n-leitenden Basisschicht 2 her­ abzusetzen, während die vorgesehene Durchbruchsspannung beibehalten wird. Da der Kanalwiderstand R ch über den Ein­ schaltwiderstand R dominiert, muß man zur Reduzierung des Kanalwiderstands R ch die Musterbildung feiner gestalten, um die Kanalzone zu vergrößern.
Das Verfahren zum Herstellen des Vertikal-Leistungs-MOSFET wird nun unter Bezugnahme auf die Fig. 4(A) bis 4(I) erläu­ tert. Die Oberfläche des mit der n-leitenden Basisschicht 2 versehenen Substrats wird zunächst oxidiert, um die Gate­ oxidschicht 3 zu bilden, wie in Fig. 4(A) gezeigt ist. Auf die Gateoxidschicht wird durch Anwendung des CVD-Verfahrens eine Polysiliciumschicht 4′ aufgebracht, wie in Fig. 4(B) gezeigt ist. Nach der Bildung des Polysilicium-Gates 4 durch Musterbildung und Ätzung gemäß Fig. 4(C) werden durch Ionenimplantation oder dergleichen gemäß Fig. 4(D) Stör­ stellen 10 eingebracht, wodurch die p-leitende Basiszone gebildet wird. Durch thermische Diffusion wird die p-Basis­ zone 5 nach Fig. 4(E) ausgebildet.
Ein Photoresist 11 zum Auswählen und Eingeben von Störstel­ len wird auf dem Mittelabschnitt der Öffnung aufgebracht, und durch Ionenimplantation werden Störstellen 12 einge­ bracht, wie in Fig. 4(F) gezeigt ist. Nach dem Beseitigen des Photoresists 11 wird eine Isolierschicht 13 aufge­ bracht, wie in Fig. 4(G) gezeigt ist. Der Öffnungsabschnitt 8 a, der sich über zwei benachbarte Sourcezonen 6 erstreckt, wird durch Musterbildung ausgebildet, und durch Aufsprühen oder dergleichen wird Aluminium aufgebracht, um die Source- Elektrode 7 zu bilden, wie in Fig. 4(I) gezeigt ist.
Feldeffekttransistoren mit isoliertem Gate, die den oben beschriebenen MOS-Aufbau besitzen, zeigen folgende Pro­ bleme:
Der Abstand a zwischen den zwei benachbarten Polysilicium- Gates 4 beträgt mindestens etwa 10 µm, und eine feinere Ausgestaltung der Muster ist technisch schwierig zu reali­ sieren, so daß die Ausbeute bei der Bauelementherstellung gering ist. Der Grund dafür ist der, daß innerhalb des ebe­ nen Abstands a, der auch eine Zelle darstellt, die Muster­ bildung der Isolierzwischenschicht 8 (Fig. 4(H)) und die Bildung der Sourcezonen 6 und der Source-Elektrode 7, die miteinander in Kontakt stehen (Fig. 4(H)), durchgeführt werden müssen, wie aus der obigen Erläuterung des Herstel­ lungsverfahrens hervorgeht, und da die Muster-Abmessungen der Isolierzwischenschicht 8 der Abmessung des Kontakts zwischen der Sourcezone 6 und dem Halbleiter entspricht, so ist, wenn diese Abmessung zu klein ist, der Kontaktwider­ stand zu hoch und mithin der Kontakt zwischen dem Halblei­ termaterial und dem Source-Metall der Elektrode schlecht oder gar unmöglich.
Wenn man weiterhin den Abstand a zu klein macht und die Differenz zwischen dem Abstand a und den Muster-Abmessungen reduziert, so gelangt die Sourcezone 6 durch Muster-Unge­ nauigkeiten, durch seitliche Ätzungen in der Isolierschicht 8 oder dergleichen in Kontakt mit dem Polysilicium-Gate 4, so daß eine zu hohe Wahrscheinlichkeit von fehlerhaften Bauelementen gegeben ist. In anderen Worten: Da verschie­ dene Formen durch mehrere Photolithographie-Schritte zwi­ schen benachbarten Polysilicium-Gates ausgeführt werden, ist eine feinere Musterbildung des MOS-Abschnitts begrenzt, so daß es schwierig ist, den Kanalwiderstand stark herabzu­ setzen.
Es ist daher Aufgabe der Erfindung, die oben aufgezeigten Nachteile des Standes der Technik zu beseitigen oder doch zumindest zu mildern und einen Feldeffekttransistor mit isoliertem Gate anzugeben, in welchem der Kanalwiderstand stark herabgesetzt ist. Außerdem soll ein Verfahren zum Herstellen eines Bauelements angegeben werden, bei dem eine feinere Musterbildung dadurch erleichtert wird, daß ein vertikal orientierter MOS-Abschnitt gebildet wird, bei dem die Sourcezone auf dem oberen Abschnitt des Gates über die Isolierschicht angeordnet ist, ohne daß ein Kontaktab­ schnitt der Sourcezone und der Source-Elektrode zwischen benachbarten Gates vorhanden ist.
Die Lösung dieser Aufgabe ist in den Ansprüchen angegeben. Erfindungsgemäß ist ein von einer Isolierschicht umgebenes Gate auf einer Halbleiterschicht eines ersten Leitungstyps (z.B. der Drainzone) vorgesehen, eine Zone eines zweiten Leitungstyps (z.B. die Kanal-Diffusionszone) neben dem Um­ fang des Gates mit dazwischenliegender Isolierschicht vor­ gesehen, und eine Zone des ersten Leitungstyps (z.B. die Sourcezone) entlang der Seitenfläche der Isolierschicht zu­ mindest am oberen Abschnitt des Gates vorgesehen.
Ein Feldeffektransistor mit isoliertem Gate des oben be­ schriebenen Aufbaus wird nach einem ersten Herstellungsver­ fahren durch folgende Schritte hergestellt: In einem Halb­ leitersubstrat eines ersten Leitungstyps werden Nuten aus­ gehoben, und die Oberflächen der Nuten werden oxidiert, in die Nuten wird ein Gatematerial eingebettet, es werden Störstellen diffundiert, die um die Nuten herum eine Zone eines zweiten Leitungstyps bilden, Störstellen enthaltendes Isoliermaterial wird in den Nuten eingebettet, so daß das Material eine Zone eines ersten Leitungstyps bildet, und es werden die Störstellen diffundiert, die eine Zone eines er­ sten Leitungstyps bilden.
Ein zweites Herstellungsverfahren für einen Feldeffekttran­ sistor mit isoliertem Gate umfaßt folgende Schritte: Auf einem Halbleitersubstrat eines ersten Leitungstyps wird eine Zone eines zweiten Leitungstyps gebildet, es werden Nuten derart gebildet, daß sie von der Zone des zweiten Leitungstyps umgeben sind, und die Oberflächen der Nuten werden oxidiert; nacheinander werden ein Gatematerial und ein Isolierstoff, der Störstellen für eine Zone eines zwei­ ten Leitungstyps enthält, eingebettet, und es werden die Störstellen diffundiert, um eine Zone des ersten Leitungs­ typs zu bilden.
Bei einem solchen Feldeffekttransistor mit isoliertem Gate ist die Zone des ersten Leitungstyps (Sourcezone) entlang der Seitenfläche der Isolierschichten zwischen den Gates vorgesehen, und die Zone des ersten Leitungstyps ist im oberen Abschnitt des Gates vertikal orientiert. Daher wird entlang der Isolierschicht in Dickenrichtung des Gates ver­ tikal eine Kanal-Inversionsschicht gebildet. Da es nicht notwendig ist, die Sourcezone zwischen den Gates in Tiefen­ richtung des Substrats durch Diffusion zu bilden und die Zone des zweiten Leitungstyps als Kanal-Diffusionszone im wesentlichen existiert, ist eine feinere Musterbildung als im Stand der Technik möglich. Da außerdem die Möglichkeit besteht, den Kontaktabschnitt von Sourcezone und Source- Elektrode nicht zwischen den Gates, sondern einfach auf dem oberen Abschnitt der Sourcezone vorzusehen, kann man eine feinere Musterbildung vorsehen als im Stand der Technik.
Wenn beim ersten Herstellungsverfahren eine Nut in einem Halbleitersubstrat des ersten Leitungstyps gebildet wird und die Oberflächen der Nut oxidiert werden, wird eine Si­ liciumoxidschicht gebildet, von der ein Teil eine Gateiso­ lierschicht auf den die Innenflächen der Nut einschließen­ den Oberflächen bildet. Nachdem ein Gatematerial in den Nu­ ten eingebettet ist und Störstellen zur Bildung der Zone eines zweiten Leitungstyps um die Nut herum eindiffundiert sind, um die Zone des zweiten Leitungstyps fertigzustellen, wird ein Isolierstoff, der Störstellen zur Bildung einer Zone des ersten Leitungstyps enthält, in der Nut eingebet­ tet, und die Störstellen werden eindiffundiert, um die Zone des ersten Leitungstyps zu erhalten. Als Folge davon werden die Störstellen von der Seitenfläche des Isolierstoffs als obere Isolierschicht in die zuvor gebildete Zone des zwei­ ten Leitungstyps und die Zone des ersten Leitungstyps ein­ diffundiert als Sourcezone, die sich entlang der Seitenflä­ che der ersten Isolierschicht erstreckt.
Beim zweiten Herstellungsverfahren wird die Zone des zwei­ ten Leitungstyps vor dem Ausheben der Nut gebildet. Bei diesem Verfahren erhält man ebenfalls einen Feldeffekttran­ sistor mit isoliertem Gate des oben beschriebenen Aufbaus.
Im folgenden werden Ausführungsbeispiele der Erfindung an­ hand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine Vertikalschnittansicht einer Ausführungsform eines erfindungsgemäßen Feldeffekttransistors mit isoliertem Gate in Anwendung bei einem Leistungs- MOSFET;
Fig. 2(A) bis 2(I) Vertikalschnittansichten zur Veran­ schaulichung des Herstellungsverfahrens des Lei­ stungs-MOSFETs nach Fig. 1;
Fig. 3 eine Vertikalschnittansicht des Aufbaus eines her­ kömmlichen Vertikal-Leistungs-MOSFETs; und
Fig. 4(A) bis 4(I) Vertikalschnittansichten zur Veran­ schaulichung des Herstellungsverfahrens des her­ kömmlichen Leistungs-MOSFETs nach Fig. 3.
In Fig. 1 sind für entsprechende Teile wie in Fig. 3 die gleichen Bezugszeichen vorgesehen. Auf eine nochmalige Be­ schreibung der Teile wird verzichtet.
In Fig. 1 sind die Bodenfläche und die Seitenfläche eines Polysilicium-Gates 24 umgeben von Siliciumoxidschichten 24 a und 24 b, die eine Gateisolierschicht bilden. Auf der Ober­ seite des Polysilicium-Gates 24 ist eine vergrabene Iso­ lierschicht 24 c aus Phosphorglas (PSG) laminiert. Eine p- leitende Basiszone 25 ist als Kanal-Diffusionszone zwischen zwei benachbarten Polysilicium-Gates 24 gebildet. Die PN- Übergangs-Fläche zwischen der p-leitenden Basiszone 25 und der n-leitenden Basiszone 2 befindet sich an einer Stelle, die etwas näher an der Drainschicht 1 liegt als an der Si­ liciumoxidschicht 24 a auf der Bodenfläche des Polysilicium- Gates 24. Eine stark dotierte n-leitende Sourcezone 26 ist entlang der Seitenfläche der eingebetteten Isolierschicht 24 c gebildet. Die Sourcezone 26 hat die Form einer vertika­ len langgestreckten Zone, die geringfügig von der Seiten­ fläche der eingebetteten Isolierschicht 24 c aus in die p- leitende Basiszone 25 vorsteht. Die Oberseiten der Source­ zone 26 und der p-leitenden Basiszone 25 sind im wesentli­ chen flach, und darauf befindet sich eine Source-Elektrode 27.
Während die Größe einer Zelle im Stand der Technik etwa 10 bis 20 µm beträgt, ist die Größe a′ einer Zelle gemäß die­ ser Ausführungsform in starkem Maße auf etwa 2 bis 3 µm verkleinert. Das heißt: Der Integrationsgrad ist um etwa eine Größenordnung verbessert, und zwar deshalb, weil le­ diglich die p-leitende Basiszone 25 zwischen den Poly­ silicium-Gates 24 vorhanden ist, und weil die p-leitende Basiszone 25 eine Kanal-Diffusionszone ist, in der eine Ka­ nal-Inversionsschicht 28 zu bilden ist, so daß es nicht notwendig ist, die Breite der p-leitenden Basiszone 25 so groß einzustellen, daß ein herkömmlicher Sourcekontaktab­ schnitt sichergestellt ist.
In anderen Worten: Die p-leitende Basiszone 25 entbehrt jeglichen photolithographischen Schritts. Die Drainzone 1, die Gatezone 24 und die Sourcezone 26 sind im wesentlichen in vertikaler Richtung angeordnet, und die Kanal-Inver­ sionsschicht 28 ist vertikal entlang der Siliciumoxid­ schicht 24 b an der Seitenfläche des Polysilicium-Gates 24 orientiert. Da die Länge der Kanal-Inversionsschicht 24 im wesentlichen der Dicke des Polysilicium-Gates 24 ent­ spricht, und die Dicke des Polysilicium-Gates 24 durch Kleinermachen des Gates 24 relativ reduziert ist, erhält man eine starke Verringerung des Kanalwiderstands.
Wird dieser Aufbau bei einem IGBT angewendet, so ist es grundsätzlich möglich, den Kontaktabschnitt der Sourcezone 26 mit der p-leitenden Basiszone 25 dichter an die n-lei­ tende Basiszone 2 als an die Sourcezone 26 heranzubringen, um auf diese Weise den Anstieg des elektrischen Potentials der p-leitenden Basiszone zu unterdrücken, welche auch als Basiszone eine parasitären Transistors fungiert, um einen Latch-up-Effekt mit zu verhindern.
Bei der Ausführungsform nach Fig. 1 ist die p-leitende Ba­ siszone 25 tiefer als die eingegrabene Nut, sie kann jedoch statt dessen auch seichter sein. Speziell im Fall eines Leistungs-MOSFETs kann eine flache p-leitende Basiszone den Effekt eines Sperrschicht-FET herabsetzen und so die Kenn­ linien eines Vertikal-MOSFETs noch stärker zum Ausdruck bringen.
Im folgenden wird ein Herstellungsverfahren eines Lei­ stungs-MOSFETs mit dem oben beschriebenen Aufbau anhand der Fig. 2(A) bis 2(I) beschrieben.
Zunächst werden in ein Substrat, das mit einer n-leitenden Basisschicht 2 versehen ist, im wesentlichen U-förmige Nu­ ten 31 durch Ätzen eingegraben, wie in Fig. 2(A) gezeigt ist. Die Oberflächen der Nuten 31 werden durch thermische Oxidation oxidiert, um auf den Oberflächen, einschließlich der Innenflächen der Nuten, eine Siliciumoxidschicht 31 zu bilden, wie in Fig. 2(B) gezeigt ist. Von der Siliciumoxid­ schicht 32 sind die Anteile der Schicht 32 innerhalb der Nuten dazu vorgesehen, Siliciumoxidschichten 24 a und 24 b als Gateisolierschichten zu bilden (siehe Fig. 1).
Dann wird als Gatematerial eine Polysiliciumschicht 33 auf die Oberfläche des Substrats durch Anwendung des CVD-Ver­ fahrens aufgebracht, wie in Fig. 2(C) gezeigt ist, und der obere Schichtanteil der Polysiliciumschicht 33 wird durch vollkommene Ätzung so weit entfernt, daß das Polysilicium in den Nuten 31 in Form der Polysilicium-Gates 24 stehen­ bleibt, wie in Fig. 2(D) gezeigt ist. Auf diese Weise wird das Einbetten der Polysilicium-Gates 24 abgeschlossen.
Die vorstehenden Abschnitte zwischen den Nuten 31 werden dann durch Diffusion von Störstellen zu P-leitenden Basis­ zonen 25 ausgeformt (siehe Fig. 2(E)). Dann wird auf die Oberseite des Substrats und eingebettet in die Nuten 31 eine Phosphorglas-(PSG-)Zone 35 aufgebracht, wie in Fig. 2(F) gezeigt ist. Der obere Schichtanteil wird durch voll­ ständiges Ätzen so beseitigt, daß das Phosphorglas inner­ halb der Nuten 31 in Form von eingebetteten Isolierschich­ ten 24 c stehenbleibt, wie in Fig. 2(G) gezeigt ist. In die­ sem Stadium ist das Polysilicium-Gate 24 umgeben durch die Siliciumoxidschichten 24 a und 24 b und die eingebettete Iso­ lierschicht 24 c. Das Phosphor in dem Phosphorglas der ein­ gebetteten Isolierschicht 24 c wird durch Warmbehandlung zur Diffusion gebracht. Das von der Seitenfläche der eingebet­ teten Isolierschicht 24 diffundierende Phosphor tritt in die p-leitende Basiszone ein und bildet dadurch die verti­ kale, längliche Sourcezone 26 entlang der Seitenfläche der eingebetteten Isolierschicht 24 c, wie in Fig. 2(H) gezeigt ist. Schließlich wird durch Aufstäuben oder dergleichen die Source-Elektrode 27 gebildet, wie in Fig. 2(I) gezeigt ist.
Dieses Herstellungsverfahren, das es erlaubt, die Sourcezo­ nen 26 selbstausrichtend auszubilden, indem die Nuten 31 gebildet werden, eignet sich zur Herstellung eines feiner und genauer gemusterten MOSFETs. Trotz der Reduzierung der Zellengröße a′ auf etwa 2 bis 3 µm, treten Probleme wie zum Beispiel eine Lageabweichung einer Maske nicht auf, da kein Photolithographie-Schritt außer der bei der Bildung der Nu­ ten notwendig ist, so daß die Herstellungskosten insgesamt herabgesetzt werden.
Die p-leitenden Basiszonen 25 werden gebildet zwischen dem Schritt des Einbettens der Polysilicium-Gates 24 und dem Schritt der Ausbildung der eingebetteten Isolierschichten 24 c, wie es für diese Ausführungsform oben beschrieben wurde. Allerdings kann die p-leitende Basiszone 25 auf der gesamten Oberfläche des Substrats ausgebildet werden, bevor die Nuten 31 eingegraben werden.
Obschon hier der n-Kanal-MOSFET als Beispiel angegeben wurde, kann man auch bei einem p-Kanal-MOSFET mit umgekehr­ ten Leitungstypen und mit Hilfe von Borglas als Material für die eingebettete Isolierschicht im oberen Abschnitt des Gates arbeiten.
Die vorliegende Erfindung ist nicht beschränkt auf einen Leistungs-MOSFET. Es versteht sich, daß man einen IGBT mit ähnlichen Vorteilen realisieren kann, indem man unterhalb der Drainschicht eine Minoritätsladungsträger-Injektions­ schicht vorsieht.
Wie aus der obigen Erläuterung hervorgeht, ist der erfin­ dungsgemäße Feldeffekttransistor mit isoliertem Gate, bei dem eine Zone eines ersten Leitungstyps zumindest entlang der Seitenfläche des oberen Abschnitts einer das Gate umge­ benden Isolierschicht ausgebildet ist und eine Zone eines zweiten Leitungstyps dem Umfang des Gates mit dazwischen­ liegender Isolierschicht benachbart ist, in folgenden Punk­ ten besonders vorteilhaft:
  • 1) Da ein Sourcekontakt-Abschnitt auf der Oberseite der Sourcezone im wesentlichen oberhalb des Gates vorgese­ hen ist, ohne daß dieser Abschnitt durch Photolithographie in der Zone des zweiten Leitungstyps vorgesehen wird, läßt sich eine wesentlich feinere Musterbildung als im Stand der Technik erzielen, und man erreicht weiterhin eine hohe Stromstärke durch beträchtliche Reduzierung des Kanalwider­ stands und höhere Integrationsdichte.
  • 2) Da die Anzahl von Photolithographie-Schritten verringert ist, verbessert sich die Ausbeute bei der Bau­ elementherstellung, und die Herstellungskosten sind niedri­ ger.
Bei dem erfindungsgemäßen Verfahren eines Feldeffekttransi­ stors mit isoliertem Gate gemäß der Erfindung wird die Sourcezone selbstausrichtend gebildet, nachdem die Nuten gegraben sind. Dadurch verringern sich die Herstellungsko­ sten durch die Bauelement-Ausbeute trotz einer im Vergleich zum Stand der Technik verfeinerten Herstellung.

Claims (3)

1. Feldeffekttransistor mit isoliertem Gate, umfas­ send: eine Halbleiterschicht eines ersten Leitungstyps; ein von einer Isolierschicht (24 a, 24 b, 24 c) umgebenes Gate (24); eine Zone (25) eines zweiten Leitungstyps, dem Umfang des Gates (24) über eine dazwischenliegende Isolierschicht (24 a, 24 b) benachbart; und eine Zone (26) des ersten Lei­ tungstyps, die entlang der Seitenfläche der Isolierschicht (24 c) zumindest am oberen Abschnitt des Gates (24) vorgese­ hen ist.
2. Verfahren zum Herstellen eines Feldeffekttransi­ stors mit isoliertem Gate, umfassend die Schritte: Eingra­ ben von Nuten (31) in einem Halbleitersubstrat (2) eines ersten Leitungstyps und Oxidieren der Oberflächen der Nuten (31); Einbetten eines Gatematerials (33) in den Nuten; Dif­ fundieren von Störstellen, die eine Zone eines zweiten Lei­ tungstyps um die Nuten herum bilden sollen; Einbetten eines Isoliermaterials (35), welches Störstellen, die eine Zone des ersten Leitungstyps bilden sollen, in den Nuten; und Diffundieren der Störstellen zur Bildung der Zone (26) des ersten Leitungstyps.
3. Verfahren zum Herstellen eines Feldeffekttransi­ stors mit isoliertem Gate, umfassend die Schritte: Bilden einer Zone eines zweiten Leitungstyps auf einem Halbleiter­ substrat eines ersten Leitungstyps; Ausbilden von Nuten derart, daß sie von der Zone des zweiten Leitungstyps umge­ ben sind und Oxidieren der Nuten-Oberflächen; Einbetten eines Gatematerials und eines Isoliermaterials, welches Störstellen zur Bildung einer Zone des ersten Leitungstyps enthält, in der genannten Reihenfolge innerhalb der Nuten; und Diffundieren der Störstellen zur Bildung der Zone des ersten Leitungstyps.
DE4011276A 1989-05-24 1990-04-06 Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung Expired - Fee Related DE4011276C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1131085A JP2689606B2 (ja) 1989-05-24 1989-05-24 絶縁ゲート電界効果型トランジスタの製造方法

Publications (2)

Publication Number Publication Date
DE4011276A1 true DE4011276A1 (de) 1990-11-29
DE4011276C2 DE4011276C2 (de) 1996-07-25

Family

ID=15049634

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4011276A Expired - Fee Related DE4011276C2 (de) 1989-05-24 1990-04-06 Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung

Country Status (4)

Country Link
US (1) US5086007A (de)
JP (1) JP2689606B2 (de)
DE (1) DE4011276C2 (de)
FR (1) FR2647596B1 (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2504862B2 (ja) * 1990-10-08 1996-06-05 三菱電機株式会社 半導体装置及びその製造方法
JP2582716Y2 (ja) * 1991-05-28 1998-10-08 株式会社明電舎 電圧制御型スイッチング素子
JP2582724Y2 (ja) * 1991-10-08 1998-10-08 株式会社明電舎 絶縁ゲート型半導体素子
JP2837014B2 (ja) * 1992-02-17 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
US5310692A (en) * 1992-05-29 1994-05-10 Sgs-Thomson Microelectronics, Inc. Method of forming a MOSFET structure with planar surface
US5316959A (en) * 1992-08-12 1994-05-31 Siliconix, Incorporated Trenched DMOS transistor fabrication using six masks
US5341011A (en) * 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
GB9306895D0 (en) * 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
US5514604A (en) * 1993-12-08 1996-05-07 General Electric Company Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making
US6034410A (en) * 1994-01-14 2000-03-07 Stmicroelectronics, Inc. MOSFET structure with planar surface
JP3481287B2 (ja) * 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
US5405794A (en) * 1994-06-14 1995-04-11 Philips Electronics North America Corporation Method of producing VDMOS device of increased power density
DE69525003T2 (de) * 1994-08-15 2003-10-09 Siliconix Inc., Santa Clara Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
GB9512089D0 (en) 1995-06-14 1995-08-09 Evans Jonathan L Semiconductor device fabrication
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
GB9604764D0 (en) * 1996-03-06 1996-05-08 Leslie Jonathan L Semiconductor device fabrication
US5904525A (en) * 1996-05-08 1999-05-18 Siliconix Incorporated Fabrication of high-density trench DMOS using sidewall spacers
US6090716A (en) * 1996-12-17 2000-07-18 Siliconix Incorporated Method of fabricating a field effect transistor
KR100244271B1 (ko) 1997-05-06 2000-02-01 김영환 반도체소자 구조 및 제조방법
JP3164030B2 (ja) * 1997-09-19 2001-05-08 日本電気株式会社 縦型電界効果トランジスタの製造方法
GB9723468D0 (en) * 1997-11-07 1998-01-07 Zetex Plc Method of semiconductor device fabrication
GB2347014B (en) 1999-02-18 2003-04-16 Zetex Plc Semiconductor device
US6351009B1 (en) * 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
US6593620B1 (en) * 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP4970660B2 (ja) * 2001-04-17 2012-07-11 ローム株式会社 半導体装置およびその製法
JP4225711B2 (ja) * 2001-06-29 2009-02-18 株式会社東芝 半導体素子及びその製造方法
JP2006073971A (ja) * 2004-08-04 2006-03-16 Sanken Electric Co Ltd 半導体素子及び半導体素子の製造方法
JP5198752B2 (ja) * 2006-09-28 2013-05-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100761354B1 (ko) * 2006-10-02 2007-09-27 주식회사 하이닉스반도체 다면채널을 갖는 반도체소자의 듀얼폴리게이트 및 그의형성 방법
JP5135884B2 (ja) * 2007-05-24 2013-02-06 富士電機株式会社 半導体装置の製造方法
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US20110084332A1 (en) * 2009-10-08 2011-04-14 Vishay General Semiconductor, Llc. Trench termination structure
US9553185B2 (en) 2010-05-27 2017-01-24 Fuji Electric Co., Ltd. MOS-driven semiconductor device and method for manufacturing MOS-driven semiconductor device
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
CN103681819B (zh) * 2012-09-17 2017-04-19 中国科学院微电子研究所 一种沟槽型的绝缘栅双极性晶体管及其制备方法
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
EP3183754A4 (de) 2014-08-19 2018-05-02 Vishay-Siliconix Sj-mosfet
CN112885897B (zh) * 2019-11-29 2024-05-14 长鑫存储技术有限公司 半导体器件及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL96608C (de) * 1969-10-03
DE3037316C2 (de) * 1979-10-03 1982-12-23 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zur Herstellung von Leistungsthyristoren
FR2480501A1 (fr) * 1980-04-14 1981-10-16 Thomson Csf Dispositif semi-conducteur a grille profonde accessible par la surface et procede de fabrication
JPS5861673A (ja) * 1981-10-09 1983-04-12 Nec Corp 半導体装置の製造方法
US4767722A (en) * 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
JP2524370B2 (ja) * 1986-12-05 1996-08-14 ゼネラル・エレクトリック・カンパニイ 半導体デバイスの製造方法
JP2570742B2 (ja) * 1987-05-27 1997-01-16 ソニー株式会社 半導体装置
JPH0766968B2 (ja) * 1987-08-24 1995-07-19 株式会社日立製作所 半導体装置及びその製造方法
US4853345A (en) * 1988-08-22 1989-08-01 Delco Electronics Corporation Process for manufacture of a vertical DMOS transistor
JP2941823B2 (ja) * 1988-11-28 1999-08-30 株式会社日立製作所 半導体装置及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE Trans. o. El. Dev., Vol. ED-34, No. 4, April 1987, pp 926-930 *
Philips Techn. Rev. 44, No. 8/9/10, pp 310-320, 1989, May *

Also Published As

Publication number Publication date
JPH02309678A (ja) 1990-12-25
US5086007A (en) 1992-02-04
DE4011276C2 (de) 1996-07-25
JP2689606B2 (ja) 1997-12-10
FR2647596B1 (fr) 1994-01-21
FR2647596A1 (fr) 1990-11-30

Similar Documents

Publication Publication Date Title
DE4011276C2 (de) Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung
DE19807745B4 (de) Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE69224740T2 (de) Vertikale halbleiteranordnung mit isoliertem gate und verfahren zu ihrer herstellung
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE69434643T2 (de) Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes
DE69307216T2 (de) Verfahren für DMOS-Transistor mit Grabenstruktur unter Verwendung von sechs Masken
DE69315239T2 (de) VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik
DE68927309T2 (de) Abgegrenzter Leistungs-MOSFET mit topographischer Anordnung mit profiljustierender eingelassener Source
DE69535441T2 (de) Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE69512021T2 (de) DMOS-Anordnung-Struktur und Verfahren zur Herstellung
DE2916364C2 (de)
DE10296970B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE69729963T2 (de) Halbleiterbauelement mit isoliertem gatter und verfahren zu deren herstellung
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
EP1204992B1 (de) Verfahren zum herstellen eines trench-mos-leistungstransistors
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
EP1181712B1 (de) Niederohmiges vdmos-halbleiterbauelement
DE3525396A1 (de) Vertical mosfet und verfahren zu seiner herstellung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE19747159A1 (de) Halbleiterbauteil mit MOS-Gatesteuerung und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: HOFFMANN, E., DIPL.-ING., PAT.-ANW., 82166 GRAEFEL

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee