DE2541548A1

DE2541548A1 - Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung

Info

Publication number: DE2541548A1
Application number: DE19752541548
Authority: DE
Inventors: Francisco H Delamoneda
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1974-12-03
Filing date: 1975-09-18
Publication date: 1976-06-10
Also published as: GB1477083A; FR2293796B1; US4072545A; JPS5177178A; US4016587A; FR2293796A1

Description

Aktenzeichen der Anmelderin:

MA 974 008

Isolierschicht-Feldeffekttransistor und Verfahren zu dessen Herstellung

Die Erfindung betrifft eine Isolierschicht-Feldeffekttransistorstruktur mit einem Halbleitersubstrat eines ersten Leitfähigkeitstyps und beabstandet zueinander vorgesehenen Source- und Drainbereichen vom entgegengesetzten, zweiten Leitfähigkeitstyp, sowie ein Verfahren zu deren Herstellung.

Um bei integrierten Schaltungen mit Feldeffekttransistoren eine höhere Schaltgeschwindigkeit und höhere Packungsdichte erreichen zu können, ist es notwendig, sowohl die horizontalen als auch die vertikalen Abmessungen der betreffenden Strukturen zu reduzieren. Experimentelle und analytische Untersuchungen haben ergeben, daß die Schwellenspannung V„, von Isolierschicht-Feldeffekttransistoren bei einer Verringerung des Abstandes zwischen Source und Drain stark abfällt. Aus dem Aufsatz "Threshold Voltage from Numerical Solution of the Two Dimensional MOS Transistor" in IEEE Transaction on Circuit Theory, Band CT-20, November 1973, Seiten 666-673 ist in diesem Zusammenhang zu entnehmen, daß für eine solche ausgewogene sowohl horizontale als auch vertikale Dimensionsverringerung beispielsweise die Dicke der Gate-Oxidschicht und die Eindringtiefe der Zonenübergänge verringert sowie zusätzlich die Substratdotierung um einiges erhöht werden müßte. Eine Reduzierung der Gate-Oxidschicht und eine erhöhte

6098 2 4/0642

Substratdotierung weisen jedoch störende Auswirkungen auf. Es ist hinreichend bekannt, daß eine in der Dicke verringerte Oxidschicht die Zuverlässigkeit eines solches Bauelementes herabsetzt. Die Schwellenspannung sowie die Übergangskapazität (junction capacitance) nehmen andererseits mit der Quadratwurzel der Dotierungskonzentration zu, so daß Bauelemente mit derart erhöhter Dotierungskonzentration für schnellere Schaltkreisanwendungen unbrauchbar werden. Aus diesen Gesichtspunkten ist es erforderlich, für die Bildung kleinerer Isolierschicht-Feldeffekttransistorstrukturen Substrate mit einem hohen spezifischen Widerstand (geringer Dotierung) zu verwenden und dann nachträglich die Bauelement-Parameter so zu beeinflußen, daß die schädlichen Einflüsse des so gewählten Substrats auf die Schwellenspannung reduziert werden. Solche nachträglichen Einflußmöglichkeiten umfassen einen Ionen-Implantationsschritt des Substrats, die Verringerung der Oxidschichtdicke sowie der Eindringtiefe der Zonenübergänge in dem Maße, wie das mit den zur Verfügung stehenlen Herstellungsprozessen möglich ist. Konventionelle Prozesse zur Herstellung von Isolierschicht-Feldeffekttransistoren legen jedoch die Eindringtiefe und damit die TiefenerStreckung der das Bauelement bestimmenden Halbleiterübergänge bereits in der anfänglichen Dotierungs- und Eintreibphase (drive in) sowie den daran anschließenden Wärmeschritten bei der Oxidbildung fest. Die konventionellen Herstellungsverfahren können nicht zu sehr flachen Source- und Drain-Übergängen führen, wie sie für derartige Feldeffekttransistoren mit Minimalabmessungen notwendig sind.

Es ist die Aufgabe der Erfindung, derartige Isolierschicht-Feldeffekttransistorstrukturen sowie zugehörige Herstellungsverfahren anzugeben, die im Sinne der oben erläuterten Problematik verbessert sind. Insbesondere sollen derartige Feldeffekttransistoren mit Minimaldimensionen und hohen Schaltgeschwindigkeiten und demzufolge erforderlichen reduzierten Source- und Drain-Zonen-Tiefen angegeben werden, wobei die dadurch an sich zu erwartenden Anschluß- bzw. Kontaktierungsprobleme vermieden werden.

MA 974 008

609824/0642

Zur Lösung dieser Aufgabe sieht die Erfindung die im Patentanspruch 1 gekennzeichnete Isolierschicht-Feldeffekttransistorstruktur bzw. das im Patentanspruch 9 gekennzeichnete Herstellungsverfahren vor. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den jeweiligen Unteransprüchen bezeichnet.

Zusammengefaßt sieht die Erfindung vor, daß die Source- und Drain-Bereiche als epitaxiale und damit als auf dem Silizium-Substrat einkristallin aufgewachsene Siliziumschichten ausgebildet sind, die sich über die Substratoberfläche hinaus erheben. Die so gebildeten Source- und Drain-Bereiche dienen als niederohmige Anschlußbereiche, mit denen nur sehr flach sich in das Substrat hinein erstreckende Halbleiterübergänge verbunden sind. Dadurch, daß diese Zonenübergänge nur sehr flach verlaufen, kann die Kanallänge solcher Isolierschicht-Feldeffekttransistorstrukturen ebenfalls reduziert werden, ohne daß kompensierende Maßnahmen im Sinne der Reduzierung des Gate-Oxids oder im Sinne einer Erhöhung der Substratdotierung erforderlich sind. Die Erfindung läßt sich gleichermaßen unter Vorsehung einer polykristallinen Siliziuraabschirmschicht in den Feldbereichen außerhalb der eigentlichen Transistorzonen wie auch mit einer thermischen SiIiziumdioxid-Passivierungsschicht realisieren.

Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert.

Dabei veranschaulichen die F*ign. 1a bis 1k die Aufeinanderfolge der Prozeßschritte, die zur Herstellung eines Isolierschicht-Feldeffekttransistors mit überstehender Source und Drain erforderlich sind, wobei eine Abschirmschicht aus Poly-Silizium vorgesehen ist. In entsprechender Weise zeigen die Fign. 2a bis 2p die Prozeßschrittfolge eines derartigen Feldeffekttransistors, wobei im sogenannten Feldbereich (außerhalb der unmittelbaren FET-Strukturen) eine thermische Oxidschicht vorgesehen ist.

MA 974 008

609824/0642

Zur Erläuterung der Erfindung wird im folgenden das Herstellungsverfahren am Beispiel eines N-Kanal Prozesses beschrieben, die N-Kanal Proseßerfiridung ist jedoch gleichermaßen und mit Vorteil auch auf die Herstellung von P-Kanal Elementen anwendbar.

Fig. 1a zeigt den, vorzugsweise aus Silizium bestehenden Halbleiterkörper 2, von dem im folgenden Prozeß ausgegangen wird, und

ic 3

der mit etwa 10 Störatomen/cm dotiert ist.

In Fig. 1b ist der erste Prozeßschritt vorgenommen, bei dem der Silizium-Halbleiterkörper 2 mit einer thermisch aufgewachsenen Siliziumdioxidschicht 4 von ungefähr 500 χ 10 cm Dicke bedeckt worden ist.

Fig. 1c veranschaulicht den ersten Maskierungsschritt. Dabei wird die Siliziumdipxidschicht 4 mit einem Fotolack bedeckt und mittels geeigneter fotolithographischer Verfahren werden die öffnungen 3 und 5 in der Schicht 4 herausgeätzt und damit die Oberfläche des Halbleiterkörpers 2 in diesen Bereichen freigelegt.

Fig. 1d veranschaulicht die Prozeßschritte des AufWachsens der epitaxialen und polykristallinen Siliziumschicht 6 auf der Oberfläche der Siliziumdioxidschicht 4 sowie den freigelegten Bereichen des Halbleiterkörpers 2. Dabei werden die Bereiche über der Siliziumdioxidschlcht 4 als polykristalline Siliziumbereiche und über de» öffnungen 3 und 5 als epitaxiale Siliziumschichten mit einer einkristallinen Orientierung wie beim Halbleiterkörper 2 gebildet. Die Poly-Siliziumbereiche 7, 9 und 11 sowie die Epitaxie-Bereiche über den öffnungen 3 und 5 sind jeweils ungefähr 1 /am dick. In der späteren fertigen Struktur werden die PoIy-Siliziumschiclitbereiche 7 und 11 die Abschirmschicht (field shield) bilden; der Poly-Siliziumschichtbereich 9 wird das PolySilizium-Gate darstellen. Die Epitaxie-Siliziumbereiche 13 (über der öffnung 3 und 15 über der öffnung 5 dienen später als ^ource- bzw. Drain-Zoaae der fertiggestellten Isolierschicht-Feldeffekttransistorstxuktur.

MA 974 008

609824/0642

In Fig. 1e ist über die gesamte Oberfläche der Poly-Silizium/
Epitaxie-Siliziumschicht 6 eine Siliziumnitridschicht 16 niedergeschlagen. Fig. 1e veranschaulicht ferner den zweiten Maskierschritt zum Ätzen der Bereiche 18 und 20 entlang dem Poly-Silizium-Gate-Bereich 9 sowie dem Gate-Oxid 10, indem ein geeignetes Ätzmittel, z. B. eine geeignete Mischung aus Fluß- und Salpetersäuren, dazu benutzt wird.

Anschließend können flache N+ leitfähige Gebiete 22 und 24 zwischeiji dem selbstjustierten Gate-Bereich 9 und den epitaktischen Source-
und Drain-Kontaktbereichen 13 bzw. 15 mittels Ionenimplantation
oder Diffusion von z. B. Phosphor ausgebildet werden (Fig. 1f).
In Fig. 1g ist ein dritter Maskierschritt erläutert, mittels dem
ein grabenförmiger Bereich 26 herausgeätzt wird, der sich von
der Oberfläche der Nitridschicht 16 hinunter bis auf die Oberfläche des Siliziumsubstrats 2 erstreckt. Dabei werden der Nitrid-Bereich 28 auf dem erhöhten Source-Gebiet 13, sowie der
Schichtbereich 30 auf dem Poly-Silizium-Gate 9 und schließlich
der Nitrid-Bereich 32 auf dem epitaxialen Drain-Vorsprung 15 ■ definiert. Das Poly-Silizium-Gate 9, sowie die überstehenden \ Source- und Drain-Anschlußgebiete 13 und 15 sind somit von der j übrigen Poly-Silizium-Abschirmschicht (Bereiche 7 und 11 inner- j halb der Schicht 6) isoliert, welche die Anordnung umgeben. j

IIn Fig. 1h sind die Verhältnisse nach einem vierten Maskierschritt j dargestellt, in dem die selbstjustierten Anschlußflächen für Drain I 15, Source 13 und Gate 9 definiert sind. Dazu wurde die Ni- | itridschicht 16 außer in den Bereichen 28, 30 und 32 entfernt. j

! i

Fig. 1i erläutert das Aufwachsen einer Siliziumdioxidschicht auf ■ idie bis dahin freigelegten Siliziumoberflächen, wodurch sicher- j gestellt werden soll, daß das Gate 9, sowie Source 13 und Drain
|15 voneinander und von den Abschirmschichten 7 und 11 elektrisch
isoliert sind. Diese Oxidschicht sollte nicht dicker als 1500 A*
aufgewachsen werden, so daß der damit verbundene Wärmeschritt
nicht die Störatome der Epitaxie-Bereiche 13 und 15 sowie der

MA 974 008

609824/Ü642

ionenimplantierten Zonen 22 und 24 wesentlich tiefer in den Substratkörper 2 hineintreibt. Im Substrat 2 ist die Dotierungskonzen tration unmittelbar neben dem Gate-Bereich 9 durch den Ionenimplan tationsschritt von Fig. 1f bestimmt und braucht deshalb nicht so hoch zu sein wie die der Epitaxieschicht 6, deren Schichtwiderstand so gering wie möglich sein muß. Die Zonenübergänge der implantierten Bereiche 22 und 24 sind deshalb flacher an ihren Grenzen zum Gate-Bereich als die Zonenübergänge 17 und 19 unterhalb der epitaxialen Source- und Drain-Bereiche bzw. 15.

Die in Fig. 1j gezeigte Struktur ergibt sich nach einer kurzen Eintauch-Ätzung mit einem geeigneten Ätzmittel, z. B. heißer Phosphorsäure, wodurch die Nitridschichtbereiche 28, 30 und 32 entfernt werden und die selbstjustierten Kontaktbereiche für Source 13, Gate 9 und Drain 15 freigelegt werden. Eine Schicht Aluminium wird dann auf die in Fig. 1j gezeigte Konfiguration aufgebracht*

Schließlich zeigt Fig. 1k die Isolierschicht-Feldeffekttransijstorstruktur nach dem fünften Maskenschritt, mittels dem das Aluminium-Leiterzugmuster ausgebildet wurde. Mittels eines Ätz-Ischrittes sind der Sourcekontakt 44, der Gate-Kontakt 36 sowie

jder Drain-Kontakt 38 festgelegt.

JEs ist darauf hinzuweisen, daß in den Darstellungen die vertikajlen Abmessungen des Silizium-Source-Kontaktes 13 bzw. des entsprechenden Drain-Kontaktes 15 nicht maßstäblich sind. Der Unterschied zwischen der Grenzfläche zwischen dem Siliziumkontakt 13

Und der Metallage einerseits und der Oberfläche der Poly-Siliziumschicht 11 andererseits entspricht etwa der Dicke des Gate-Oxides 10. Damit ergibt sich bezüglich der letzlich fertiggestellten Struktur eine nahezu ebene Oberfläche, was für die weiteren Herstellungsschritte und insbesondere für Projektions-Mu- ^terausbildungen, höchst wünschenswert ist. Der beschriebene

MA 974 008

6098 2 4/0642

Herstellungsprozeß weist den Vorteil auf, daß damit die Herstellung des Source-Zonenüberganges 22 sowie des Drain-Zonenüberganges 24 getrennt von ihren jeweiligen leitenden Verbindungen 13 und 15 durch Ionenimplantation zur Ausbildung der selbstjustierten Zonen 22 und 24 und durch epitaxiales Aufwachsen der überstehenden Source- und Drain- (Anschluß-) Gebiete 13 bzw. 15 vorgenommen wird. Mit anderen Worten ist es damit möglich, die Zonenübergänge und deren Anschlußgebiete so herzustellen, daß deren Parameter individuell im Sinne optimaler Betriebseigenschaften eingestellt werden können. Die Zonenübergänge sind sehr flach und weisen eine geringe Obergangskapazität auf, während die Anschlüsse bzw. Verbindungen einen geringen (Schicht) Widerstandswert, eine geringe Isolationskapazität sowie eine ausreichende Tiefe für eine zuverlässige Metallurgie aufweisen.

Wo aufgrund der Anwendungsverhältnisse statt einer Poly-Siliziumabschirmschicht eine Oxidschicht im Feldbereich erfordert ist, läßt sich das mit der im folgenden beschriebenen Prozeßmodifikation erreichen.

Fig. 2a zeigt wieder den aus einkristallinem Silizium bestehenden mit etwa 10 Störatomen/cm P-Typ dotierten Halbleiterkörper, von dem bei dem zu beschreibenden Verfahren ausgegangen wird. Um eine zuverlässige Vermeidung von Inversionsschichten zwischen den jeweiligen Bauelementen zu gewährleisten, kann zu diesem Zeitpunkt eine durchgehende Implantation von Bor-Ionen erfolgen, was in Fig. 2a mit 52 angedeutet ist. In Fig. 2b ist auf die Oberfläche des Halbleiterkörpers 50 eine Siliziumnitridschicht 54 aufgebracht.

Fig. 2c veranschaulicht den ersten Maskierungsschritt, mittels dem durch Stehenlassen der Nitrid-Bereiche 56 bzw. 58 im Rahmen eins Ätzschrittes die Source- bzw. Drain-Öffnung festgelegt wird.

MA 974 008

6ü9824/0ü42

""■; --—■■■ 2b41548

Entsprechend Fig. 2d läßt man auf allen freiliegenden Bereichen des Siliziun-rHalfoleiterkörpers ^{50 die} Feld-Oxidschicht 60 aufwachsen. Dabei verhindert die Nitridmaske (Bereiche 56 und 58) ein Oxidwachstum im Bereich der Source- und Drain-Öffnungen.

Fig. 2e veranschaulicht.den zweiten Maskierungsschritt, um den Gate-Bereich zwischen den Nitrid-Maskenbereichen 56 und 58 festzulegen. Die Justierung dieser zweiten Maske ist nicht kritisch, da deren Aufgabe lediglich darin besteht, die Entfernung des Oxidschichtbereiches 62 der Schicht 60 zu ermöglichen, welcher Bereich von den Feldbereichen durch die Breite der Nitrid-Maskenbereiche 56 ttöd 58 getrennt ist. Nach dem Entfernen der Oxidschicht 62 bleibt der Gate-Bereich 64 des Halbleiterkörpers 50 unbedeckt. Wenn zur genauen Einstellung der Schwellenwertspannung der letzlich herzustellenden Bauelemente eine Ionenimplantation eingesetzt werden soll, kann diese zweite Maske auch zur Abschirmung der Feldbereiche 60 hinsichtlich der implantierten Ionen Verwendung finden.

;In Fig. 2f ist als nächster Schritt das Aufwachsen einer dünnen

!Oxidschicht 66 im Gatebereich 64 gezeigt.

jwie aus Fig. 2g hervorgeht, werden durch ein kurzes Eintauchl&tzen die Nitridmaskenbereiche 56 und 58 von der Oberfläche des palbleiterkörpers 5O entfernt.

iln Fig. 2h ist als nächster Schritt das Aufwachsen einer epitajxialen Silizinpschicht auf allen freiliegenden Oberflächen verianschaulicht. Diese Siliziumschicht wird sich als Epitaxie-Schicht im Source-Beired ch 72 und Drain-Bereich 74 bilden, da sie dort |auf dem einkristallinen Silizium-Substrat 50 aufwächst. Die Siliziumschicht wird sich in polykristalliner Form in den Bereichen ι

68 und 70 über dem Feldoxid 60 sowie im Bereich 76 über dem Gate-Oxid 66 bilden. In der fertiggestellten Struktur wird letzlich die Poly-Siliziumschicht 68 den elektrischen Anschluß zum Source-

MA 974 008

609824/Ü642

2 b 4 Ί 5 4 8

Gebiet 72 und die Poly-Siliziumschicht 70 den entsprechenden Anschluß zum Drain-Gebiet 74 darstellen. Die Poly-Siliziumschicht 76 wird letzlieh die leitfähige Gate-Elektrode der Isolierschicht-Feldeffekttransistorstruktur darstellen.

In Fig. 2i ist als nächster Schritt das überziehen aller Silizium-Oberflächen mit einer Nitridschicht 78 dargestellt.

Fig. 2j veranschaulicht den dritten Maskierungsschritt, bei dem die Nitrid- und Poly-Siliziumschicht derart durch Ätzung geformt werden, daß das erhöhte Source-Gebiet 72 mit der zugehörigen Nitrid-Schicht 82 durch den Bereich 86 von dem Gate-Oxid 66 sowie dem Poly-Silizium Gate 76 und der zugehörigen Nitrid-Schicht 80 isoliert sind. Im gleichen Verfahrensschritt werden auch der überstehende Drain-Bereich 74 mit der Nitrid-Schicht 84 durch den Bereich 88 vom Gate-Oxid 66 sowie dem PolySilizium Gate 76 und der zugehörigen Nitrid-Schicht 80 isoliert. Für die Konfiguration der Gate-Elektrode stehen zwei Wahlmög-

!lichkeiten zur Verfügung. Einmal kann um das Gate 76 herum eine

Vertiefung geätzt werden, wie das im Zusammenhang mit Fig. 1g beschrieben worden und in Fig. 2j gezeigt ist. Als Alternative idazu kann die Poly-Siliziumschicht 76 für das Gate aber auch zur Bildung eines Gate-Anschlusses über das Feldoxid erstreckt !werden. Obwohl diese zweite Möglichkeit mehr Siliziumfläche erfordert, bietet sie eine einfachere Ausbildung der noch erforderlichen Metallurgie.

,Der in Fig. 2k veranschaulichte nächste Schritt besteht in einer Phosphor-Implantation in das Gebiet 86 zur exakten Selbstjustierung der Source-Elektrode 72 bezüglich der Kante des Gate-Bereiches 76 bzw. des Bereichs 88 zur exakten Abgrenzung des Drain-Bereiches 74 relativ zum Gate 76.

MA 974 OO8

609824/Ub42

2 b 4 1 5 4 8

-1O-

Fig. 21 erläutert den vierten Maskierungsschritt zur Abgrenzung der öffnungen, in denen die nachfolgend aufzubringende Metallisierung das Poly-Silizium 78 für den Source-Anschluß 72, das Poly-Silizium 70 für den Drain-Anschluß 74 und das Poly-Silizium 76 für das Gate kontaktiert.

Fig. 2m zeigt die Struktur nach dem Aufwachsen einer etwa 1000 bis 2000 8 dicken Siliziumdioxidschicht 98, um die beim dritten und vierten Maskierungsschritt freigelegten Silizium-Oberflächenbereiche abzudecken.

Entsprechend Fig. 2n werden mittels eines kurzen Eintauch-Ätzvorganges die Nitridschichtbereiche 80, 82 und 84 zur Freilegung der Kontaktbereiche für Drain 72, Gate 76 und Source 74 entfernt.

In Fig. 2o ist dargestellt, wie eine Aluminiumschicht 100 auf die bis dahin vorliegende Struktur niedergeschlagen wird und in den Öffnungen gemäß Fig. 21 die selbstjustierten Gate- Source-Iund Drainkontakte bildet. Fig. 2p veranschaulicht den fünften

jund letzten Maskierungsschritt, in dem ein Aluminium-Verbindungsimuster in der Aluminiumschicht 100 ausgebildet wird, wodurch die iMetallisierungsbereiche 102 für Source, 104 für das Gate und 106 für Drain definiert werden. Es ist festzustellen, daß durch das Anbringen des Source-Kontaktes 102 sowie des Drain-Kontaktes 106 auf der Feld-Oxidschicht 60 keine besonderen zusätzlichen Vorkehrungen getroffen werden müssen, um Aluminium-Kurzschlüsse zum Substrat 50 zu verhindern. Fig. 2p zeigt somit die fertiggestellte Isolierschicht-Feldeffekttransistorstruktur mit einem Feld-Oxid .

Wie bereits im Zusammenhang mit der Beschreibung der Fign. 1a bis j

1k hervorgehoben wurde, weist auch diese Prozeßschrittfolge das |

entscheidende Merkmal einer entkoppelten und damit voneinander |

unabhängigen Herstellung der Source- und Drain-Übergänge 90 bzw. !

92 verglichen mit der Herstellung der zugehörigen Anschlußbereiche ι

MA 974 008

6098 2 4/0642

2641548

72 bzw. 74 auf, indem einerseits eine Dotierung (Ionenimplantation!) Und andererseits ein epitaxialer Aufwachsvorgang durchgeführt wird. Es ist damit möglich, die eigentlichen Halbleiterzonen bzw. -übergänge einerseits und deren Anschluß- bzw. Verbindungsbereiche andererseits herzustellen, wobei deren jeweilige Parameter individuell im Sinne optimaler Betriebseigenschaften zugeschnitten sind. Die Halbleiterzonen bwz. -übergänge verlaufen sehr flach und weisen eine im Vergleich zum Stand der Technik niedrigere Kapazität auf, da der Kapazitätswert der seitlichen Übergangsbereiche erheblich reduziert ist. Die Seitenflächen der Halbleiterzonen sind nämlich nun in eine Oxidschicht 98 und damit in ein Dielektrikum eingebettet. Da ferner eine Epitaxie-Schicht zur Ausbildung der überstehenden Source- und Drain-Bereich benutzt ist, weisen die Anschlüsse zusätzlich einen geringen Schichtwiderstand, eine geringe Isolationskapazität aber auch eine für eine zuverlässige Metallisierung ausreichende Tiefe auf.

MA 974 008

609824 /Ü642

Claims

- 12 PATENTANSP RÜGHE

Isolierschicht-Feldeffekttransistorstruktur mit einem Halbleitersubstrat eines ersten Leitfähigkeitstyps sowie beabstandet zueinander vorgesehenen Source- und Drainbereiciie» vom dazu entgegengesetzten zweiten Leitfähigkeitstyp, dadurch gekennzeichnet, daß Source und/oder Drain jeweils ale auf dem Halbleitersubstrat angeordnete bzw. sich zumindest teilweise darüber erhebende Epitaxie-Schich^ bereiche ausgebildet sind, deren Zonenübergänge nur eine flache Tiefenerstreckung in das zugrunde liegende Halbleitersubstrat aufweisen.

Feldeffekttransistorstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die Gate-Isolierschicht aus Siliziumdioxid besteht.

Feldeffekttransistorstruktur nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß die Isolierschicht zumindest teilweise von einer leitfähigen Schicht aus polykristallinem Silizium bedeckt ist.

Feldeffekttransistorstruktur nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß außerhalb der den eigentlichen Feldeffekttransistor bildenen Source-Gateund Drainbereiche das Halbleitersubstrat von einer zweiten Isolierschicht mit einer darauf vorgesehenen zweiten leitfähigen Schicht bedeckt ist, welche zweite leitfähige Schicht als Abschirmschicht zur Verhinderung unerwünschter Oberflächeninversionen im Halbleiterkörper vorgesehen ist.

Feldeffekttransistorstruktur nach Anspruch 4, gekennzeichnet durch eine Siliziumdioxidschicht als zweite Isolierschicht. ■ ■ <

MA 974 008

.-609824/0642

6. Feldeffekttransistorstruktur nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine polykristalline Siliziumschicht als zweite leitfähige Schicht.

7. Feldeffekttransistorstruktur nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Halbleitersubstrat in den Bereichen zwischen Gate und Source bzw. Gate und Drain eine Dotierung vom entgegengesetzten zweiten Leitfähigkeitstyp aufweist, wobei die Source- und Drainbereiche hinsichtlich des Gates selbstjustiert sind.

8. Feldeffekttransistorstrukur nach einem der vorhergehenden Ansprüche, gekennzeichnet durch Source- und/oder Drain-Anschlußbereiche aus polykristallinem Silizium.

9. Verfahren zur Herstellung von Halbleiteranordnungen, enthaltend zumindest eine Isolierschicht-Feldeffekttransistorstruktur nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die folgenden Verfahrensschritte :

- Ausbilden einer Isolierschicht auf der Oberfläche eines Silizium-Halbleitersubstrates vom ersten Leitfähigkeitstyp mit darin vorgesehenen beabstandeten Öffnungen für die Source- und Draingebiete der zu erstellenden Struktur;

- Aufbringen einer Siliziumschicht eines dazu entgegengesetzten zweiten Leitfähigkeitstyps derart, daß die Siliziumschicht auf den von einer Isolierschicht bedeckten Substratbereichen als polykristalline Schicht und in den Bereichen über dem freigelegten Halbleitersubstrat als einkristalline Epitaxieschicht gebildet wird;

MA 974 008

609824/0642

2641548

- Ausbilden der Gate-Struktur zwischen den für Source und Drain vorgesehenen Epitaxieschichtbereichen derart, daß zwischen Gate und Source einerseits bzw. Gate und Drain andererseits ein Abstand verbleibt, der jeweils in einem Dotierungsschritt in den zweiten Leitfähigkeitstyp umgewandelt wird, und daß die Herstellung der eigentlichen Source- bzw. Drain-Übergänge getrennt von der Herstellung der entsprechenden Anschlußbereiche und unter Einprägung unterschiedlicher Dotierungskonzentrationen bzw. Eindringtiefen durchgeführt wird.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß zur Dotierung der Source- bzw. Drain-Übergänge in von der Dotierung der Anschlußbereiche unterschiedlicher Weise und Konzentration eine Ionenimplantation verwendet wird.

11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß zur Dotierung der Source- bzw. Drain-Übergänge in von der Dotierung der Anschlußbereiche unterschiedlicher

' Weise und Konzentration eine Diffusion verwendet wird.

12. Verfahren nach einem der Ansprüche 9 bis 11, gekennzeichnet durch das Aufbringen einer Silizium-Nitridschicht im Anschluß an die Ausbildung der Siliziumschicht.

13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwischen den erhabenen Source bzw. Drain-Anschlußbereichen und dem dazwischen angeordneten Gate-Bereich der vorgesehene Abstand mit einer bis auf das Substrat hinunterreichenden dielektrischen Isolierschicht ausgefüllt wird.

MA 974 008

60982A/0642

-ftf.

Leerseite