[go: up one dir, main page]

DE2500867A1 - Oxidisoliertes ic-halbleiterbauelement und verfahren zu seiner herstellung - Google Patents

Oxidisoliertes ic-halbleiterbauelement und verfahren zu seiner herstellung

Info

Publication number
DE2500867A1
DE2500867A1 DE19752500867 DE2500867A DE2500867A1 DE 2500867 A1 DE2500867 A1 DE 2500867A1 DE 19752500867 DE19752500867 DE 19752500867 DE 2500867 A DE2500867 A DE 2500867A DE 2500867 A1 DE2500867 A1 DE 2500867A1
Authority
DE
Germany
Prior art keywords
pattern
level
semiconductor body
metallization
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752500867
Other languages
English (en)
Inventor
Roger Edwards
William Joshua Evans
Wesley Norman Grant
Bernard Thomas Murphy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2500867A1 publication Critical patent/DE2500867A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H10W10/012
    • H10W10/011
    • H10W10/10
    • H10W10/13
    • H10W20/40

Landscapes

  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

BLUMBACH ■ WESER · BERGEN & KRAMER
PATENTANWÄLTE IN WIESBADEN UND MÜNCHEN 2 5 O O 8 6 ^
DIPL-ING. P. G. BLUMBACH · DIPL-PHYS. DR. W. WESER · DIPL-ING. DR. JUR. P. BERGEN DIPL-ING. R. KRAMER
«2 WIESBADEN · SONNENBERGER STRASSE 43 ■ TEL. (00121) »»43, M1998 MÖNCHEN
Western Electric Company,
Incorporated
New York, N. Y. Edwards 8-3-1-15
Oxidisoliertes IC-Halbleiterbauelement und Verfahren zu
seiner Herstellung
Die Erfindung bezieht sich auf ein als integrierte Schaltung ausgebildetes Halbleiterbauelement (sog. IC-Halbleiterbauelement) mit einem Halbleiterkörper, der ein Isolationsmuster mit wenigstens einer Oxidzone aufweist, welche ihrerseits Teile des Halbleiterkörpers seitlich umgibt und dadurch seitlich elektrisch isoliert. Bei der Herstellung oxidisolierter integrierter Schaltungen sind die Reduzierung der Anzahl erforderlicher Maskierschritte und eine Reduzierung der Toleranzanforderungen bei den Maskierschritten wünschenswerte Ziele. Dieses trifft insbesondere für die Erzeugung der Halbleiter-
509830/0854
Zonen und der diese kontaktierenden Zwei-Niveau-Metallisierungsmuster zu.
Oxidisolierte integrierte Schaltungen können nach dem aus der US-PS J> 648 125 bekannten Verfahren hergestellt werden, wonach Dotierstoffzonen einer oxidisolierten integrierten Schaltung erzeugt werden, gefolgt von der Ausbildung eines Metallisierungsmusters. Vor der Ausbildung des Metallisierungsmusters wird eine einen Maskierungsschritt erfordernde Isolierschicht selektiv erzeugt, um Kontaktlöcher zu erhalten und das Metallisierungsmuster gegen Dotierstoffzonen zu isolieren, die zu der zu kontaktierenden Dotierstoffzone benachbart sind. Hier würde es wünschenswert sein, den erforderlichen Maskierschritt zu eliminieren.
Des weiteren ist, obgleich die Ausbildung eines Metallisierungsmusters auf einem zweiten Niveau nicht in der vorstehend erwähnten US-PS beschrieben ist, ein solches Metallisierungsmuster in einigen Anwendungsfällen wünschenswert. Nach bekannten Verfahren zum Herstellen einer Metallisierung in zwei Niveaus wird eine erste darunterliegende Isolierschicht selektiv hergestellt, um Kontaktlöcher für die Metallisierung des ersten Niveaus bereitzustellen, wonach dann diese Metallisierung erzeugt wird; anschließend wird dann über der Metallisierung des ersten Niveaus eine zweite Isolierschicht partiell erzeugt, die Kontaktlöcher für die Metallisierung im zweiten Niveau besitzt, gefolgt schließlich von der Erzeugung der Metallisierung des zweiten Niveaus.
509830/0854 . 3
Zur Vereinfachung der Herstellung würde es wünschenswert sein, ein Metallisierungsmuster im ersten Niveau ohne darunterliegende Isolierschicht zu erzeugen. Die Eliminierung der darunterliegenden Isolierschicht würde selbstverständlich den Maskierschritt entfallen lassen, der zur Erzeugung von Kontaktlöchern in der Schicht notwendig ist. Des weiteren würde es wünschenswert sein, nachfolgend sowohl ein Muster von Dotierstoffzonen als auch ein Muster von Kontaktlöchern für eine Metallisierung des zweiten Niveaus zu erzeugen, ohne daß ein gesonderter Maskierungsschritt für jedes Muster erforderlich ist. Außerdem wäre es wünschenswert, nicht die Größe der Metallisierungsmuster sowohl des ersten als auch des zweiten Niveaus durch die Größe der zu kontaktierenden Dotierstoffzone zu begrenzen.
Gemäß der Erfindung ist das vorstehende Problem bei einem oxidisolierten IC-Halbleiterbauelement der einleitend beschriebenen Art gelöst durch ein auf einem ersten Niveau befindliches Metallisierungsmuster, von dem wenigstens ein Teil sowohl auf der Oxidzone des Isolationsmusters und den isolierten Teilen des Halbleiterkörpers liegt, durch ein dielektrisches Maskiermuster auf ausgewählten Zonen des Metallisierungsmusters des ersten Niveaus, dem Isolationsmuster und den isolierten Teilen des Halbleiterkörpers derart, daß die Kombination von dielektrischem Maskierungsmuster, Metallisierungsmuster des ersten Niveaus und Isolationsmuster öffnungen
509830/0854
definiert, die Zonen des Halbleiterkörpers exponieren, und durch ein Muster von Dotierstoffzonen im Halbleiterkörper, die mit den die Zonen exponierenden öffnungen ausgerichtet sind.
Nach, einer Ausführungsform der Erfindung umfaßt die Herstellung der IC-Halbleiterbauelemente die Erzeugung von Oxidisolationszonen auf einem Halbleiterkörper und die Erzeugung eines Metallisierungsmusters des ersten Niveaus auf den zu kontaktierenden Halbleiterzonen und auf benachbarten Oxidisolationszonen. Die Verarbeitung ist dadurch vereinfacht, weil die übliche Isolationsschicht unter dem Metallisierungsmuster des ersten Niveaus und der Maskierschritt zum Erzeugen der Kontaktöffnungen durch diese Schicht hindurch entfallen.
Weiterhin wurde bei einer Ausführungsform der Erfindung erkannt, daß durch die Erzeugung des Metallisierungsmusters über der benachbarten Oxidisolationszone und auch der zu kontaktierenden Halbleiterzone das Muster größer gemacht werden kann und die Maskierung deshalb nicht so kritisch zu sein braucht, wie es sein müßte, wenn das Muster nur auf der Halbleiterzone erzeugt wird.
Weiterhin wird entsprechend einer Ausführungsform der Erfindung land auf die Ausbildung des Metallisierungsmusters des ersten Niveaus folgend ein zwischenliegendes dielektrisches Maskierungsmuster mit öffnungen erzeugt, so daß die Kombination des Metallisierungsmusters des ersten Niveaus, der Oxidisolationszonen und
509 830/0854
-f.
des Maskierungsmusters die Grenzen einer Halbleiterzone für die Einführung von Dotierstoffen definiert.
Zusätzlich zu der Exponierung von Halbleiterzonen zur Dotierstoffeinführung legen die öffnungen im Maskiermuster allein auch Teile des Metallisierungsmusters des ersten Niveaus frei, die durch ein nachfolgend gebildetes Metallisierungsmuster auf zweitem Niveau zu kontaktieren sind. Deshalb wird gleichfalls entsprechend einer Ausführungsform der Erfindung nach der Einführung der Dotierstoffe zum Erhalt der Dotierstoffzone ein Metallisierungsmuster auf zweitem Niveau zur Kontaktierung der Dotierstoffzonen und jener Teile der Metallisierung des ersten Niveaus erzeugt, die frei geblieben sind.
Als Ergebnis wird ein Maskierungsschritt dazu benutzt, die öffnungen durch dazwischenliegende dielektrische Maskierungsmuster auszubilden und dadurch die Dotierstoffzonen teilweise und die Kontaktlöcher für das Metallisierungsmuster des zweiten Niveaus vollständig zu definieren.
Nachstehend ist die Erfindung anhand einer in der Zeichnung dargestellten Ausführungsform im einzelnen erläutert; es zeigen
Fig. IA, 2A und J>K je eine Schnittansicht eines Halbleiterplättchens in verschiedenen Herstellungsstadien und
Fig. IB, 2B und ^B je eine Draufsicht auf das Halbleiterplättchen in den VerfahrensStadien nach Fig. IA, 2A bzw. 3A.
509830/0854 "6 "
Entsprechend Pig. IA beginnt die Herstellung mit einem einkristallinen Siliziumsubstrat 11, das ein Teil einer pleitenden und mit ρ bezeichneten Scheibe sein kann, die durch Dotierung mit Bor eine im wesentlichen gleichförmige Dotierstoff konzentrat ion besitzt. Außerdem wird, obgleich jede Orientierung des Silziums gewählt werden kann, entweder die (100) oder (110)-Orientierung bevorzugt, um anisotropes Ätzen des Siliziums zu ermöglichen. Eine derartige Ätzung ist vorteilhaft, weil dabei öffnungen mit schrägabfallenden Seitenwänden erzeugt werden und dadurch die Höhe eines Oxid-Wulstes reduziert wird, der sich beim Aufwachsen von Oxid in der öffnung ausbildet. Derartig geneigte Seitenwände werden nicht erhalten, wenn Silizium mit (111)-Orientierung verwendet wird.
Eine Dotierstoffzone 13 wird durch Einführen von n-Dotierstoffen, beispielsweise Arsen oder Antiraon,t in das Substrat hergestellt. Im Regelfall hat die Zone 13 einen Quadratflächenwiderstand von etwa 20 Ohm und eine Oberflächen-Dotierstoffkon-
IQ, ^
zentration von etwa 10 Vcnr und wird durch Eindiffusion von Dotierstoffen auf eine Tiefe von etwa 4 Mikrometer von der Oberfläche des Substrats 11 aus hergestellt. Die Zone 13 kann als die Kollektorzone eines künftigen Transistors benutzt werden.
Nachfolgend wird eine epitaktische p-leltende Schicht 14 auf
■ - 7 -
50 9830/0864
dem Substrat 11 und der Zone 15 erzeugt. Die Schicht 14 hat im Regelfall eine Dotierstoffkonzentration von etwa 10 '/cm und eine Dicke von etwa 1,7 Mikrometer. Sodann wird eine nleitende Zone 15 durch die epitaktische Schicht 14 hindurch zur Kontaktierung der Dotierstoffzone 13 hergestellt. Typischerweise wird die Zone 15, als tiefer Kollektorkontakt bezeichnet, durch eine Phosphordiffusion hergestellt und hat
eine Dotierstoffkonzentration von 5 x 10 '/cnP. Alternativ
können die Dotierstoffe durch Ionenimplantation oder durch
thermische Zersetzung nur in die oberen Bereiche der Zone eingeführt und danach während nachfolgender Warmbehandlungen auf die schließliche Tiefe eindiffundiert werden.
Sodann werden Oxidisolationszonen l6a, l6b und 16c erzeugt, um eine seitliche elektrische Isolation der integrierten
Schaltung zu erhalten. Speziell wird ein Teil der epitaktischen Schicht 14 isoliert, wie dieses in Pig. IA dargestellt ist. Der Teil kann als die Basiszone eines künftigen Transistors benutzt werden. Geeignete Methoden zum Erzeugen von Oxidisolationszonen sind in der US-PS 3 648 125 beschrieben. Im einzelnen erfolgt nach dem vorliegenden Verfahren eine anisotrope Ätzung zum Ausformen von öffnungen durch die epitaktische Schicht Die Verwendung einer anisotropen Ätzung erzeugt schrägabfallende Seitenwände in den öffnungen. Im einzelnen kann ein (100)-orientiertes Siliziumplättchen zum Erhalt von (lll)-Seiten-
509830/0854
wänden geätzt werden, die unter annähernd 55° zur Bodenfläche orientiert sind, während die Ätzung eines (HO)-Siliziumplättchens zur Ausbildung eines Paars (Hl)-Seitenwänden unter etwa 35° zur Bodenfläche führt. Nach der Ätzung wird ein Oxid in der öffnung aufwachsen gelassen. Oxidwachstum tritt sowohl auf den geneigten Seitenwänden als auch auf der Bodenfläche auf. Es bildet sich deshalb ein leichter Wulst am Umfang der öffnung aus, wie dieses in Pig. IA dargestellt ist.
Wenn andererseits eine isotrope Ätzung an einem Siliziumplättchen mit (Hl)-Orientierung - der an sich üblichen Orientierung - durchgeführt würde, wäre ein höherer Wulst entstanden. D. h. die Kombination von Oxidwachstum an einer vertikalen Seitenwand und an der Grundfläche bildet einen ausgeprägteren Oxidwulst aus und setzt das Oxid selber unter stärkere Druckspannung. Die Gegenwart eines stärker ausgeprägten Wulstes ist nachteilig, weil dadurch eine Tendenz zur Entstehung von Unterbrechungen in einer über dem Wulst erzeugten Metallisierung vorhanden ist.
Als nächstes werden, wie in Pig. IA dargestellt ist, Metallisierungen 17, 18 und 19 auf den Oxidzonen l6ä, 16b und l6c und den Dotierstoffzonen I^ und 15 hergestellt. Beispielhafte
509830/08B4
25QQ867
Metallisierungsmaterialien sind Aluminium, Gold, Silizium und Wolfram. Im Regelfall würde eine Wolframmetallisierung etwa 0,6 Mikrometer und eine Siliziummetallisierung etwa 1,0 Mikrometer dick sein. Wie aus Pig. IA ersichtlich ist, macht die Metallisierung 18 vorteilhaft Gebrauch von der benachbart zur Dotierstoffzone 14 gelegenen Oxidzone l6a. D. h. die Metallisierung 18 ist in ihrer seitlichen Ausdehnung nicht begrenzt durch die Dotierstoffzone 14, da sie sich auch über die Oxidzone 16a erstrecken kann. Tatsächlich kann die Hauptmasse der Metallisierung 18 auf der Oxidzone l6a erzeugt werden, während sich von der Metallisierung 18 nur gerade ausreichend viel Material auf der Dotierstoffzone 14 befindet, um den elektrischen Anschluß herzustellen.
Die Metallisierungen 17, 18 und 19 sind auch in Fig. IB zu sehen, die eine Draufsicht auf die Anordnung nach Fig. IA darstellt. Fig. IB zeigt, daß die Oxidzonen löa, lob und l6c zusammenhängen und demgemäß als Oxidzone ΐβ bezeichnet sind. Des weiteren sind auch die Stellen der Dotierstoffzonen 14 und 15 in Fig. IB dargestellt.
Fig.2B zeigt die Draufsicht auf das Halbleiterplättehen nach Fig. IA und IB,nachdem weitere Verfahrensschritte durchgeführt worden sind. Im einzelnen sind ein zwischenliegendes dielektrisches Maskiermuster 20 und eine n-Dotierstoffzone 21 erzeugt worden. Bei der dargestellten Ausführungsform wird das Maskier-
- 10 -
509830/0854
muster 20 hergestellt, indem zuerst eine Schicht beispielsweise eine Zusammensetzung aus Siliziumnitrit und Siliziumoxid auf der Oberfläche der Anordnung nach Pig» IA und IB gebildet wird, die dann zur Ausbildung von öffnungen durch die Schicht selektiv geätzt wird. Die Kombination von Maskiermuster 20, Metaiiisierungsmuster des ersten Niveaus und Oxidisolationszone 16 definiert eine öffnung, durch die Dötierstoffe eingeführt werden, um eine Dotierstoffzone 21 zu bilden. Im einzelnen sind die Begrenzungen der öffnung definiert durch das Maskiermuster 20 und die Zone 16. Außerdem ist die Dotierstoffzone 15 von einer weiteren Dotierstoff-Einführung durch die Metallisierung 19 des ersten Niveaus geschützt. Demgemäß geben zusätzlich zur Freigabe der Dotierstoffzone 21 die öffnungen, die durch das Maskiermuster 20 definiert sind, Teile der Metallisierung 17 und 19 für eine nachfolgende Verbindung mit einem Metallisierungsmuster im zweiten Niveau frei.
Wie allgemein bekannt ist, erzeugt die Einführung von Dotierstoffen durch eine öffnung eine Dotierstoffzone, die im wesentlichen nur unterhalb der öffnung gelegen ist. Etwas seitliche Dotierstoff-Diffusion kann stattfinden. Das Ausmaß der seitlichen Diffusion steht mit der Tiefe der Diffusion im Zusammenhang und ist üblicherweise kleine^ als die Tiefe. Methoden zur Reduzierung der seitlichen Diffusion sind die Auswahl bestimmter kristallografischer Orientierungen für das Substrat und die Einführung von Dotierstoffen durch Ionenimplantation. Bei
- 11 -
50 9 830/0854
einer Tiefe von 0,3 Mikrometer für die Dotierstoffzone 21 ist die seitliche Diffusion wesentlich verschieden von der typischen Maskenausrichtungstoleranz, die etwa 2 bis 3 Mikrometer beträgt. D. h. die Begrenzung der Dotierstoffzone 21 bleibt praktisch mit der Begrenzung der öffnung identisch. Im Gegensatz dazu kann es sein, daß die Begrenzungen einer öffnung, die nach der Erzeugung der Dotierstoffzone gebildet wird, nicht im wesentlichen zusammenfällt mit den Begrenzungen der Dotierstoffzone.
Fig. 2B zeigt des weiteren auch die relativen Lagen von Metallisierung 18, Dotierstoffzone 14 und Dotierstoffzone zueinander. Die Schnittansicht längs der Linie 2A-2A der Anordnung nach Pig. 2B ist in Pig. 2A dargestellt. Demgemäß erscheint ein Querschnitt der Dotierstoffzone 21 in Pig. 2A, und ein Querschnitt des Maskiermusters 20 erscheint in Fig. 2A als Zonen 2oa, 20b und 20c.
Das Dotierstoff-Einführverfahren zum Erhalt der Dotierstoffzone 21 steht mit dem für das Metallisierungsmuster des ersten Niveaus gewählten Materials in Zusammenhang, das ein Teil der Kombination ist, die die Begrenzungen der Dotierstoffzone definieren. D. h. wenn das Material der Metallisierung des ersten Niveaus hohen Temperaturen widerstehen kann, kann die Dotierstoffzone 21 durch Diffusion hergestellt werden. Bei-
- 12 -
509830/08 54
spiele solcher Materialien sind hochschmelzende Metalle wie Wolfram, oder Halbleiter wie Silizium. Alternativ kann, wenn das Material der Metallisierung des ersten Niveaus hohen Diffusionstemperaturen nicht widerstehen kann, beispielsweise Aluminium, die Dotierstoffeone 21 unter Verwendung von Ionenimplantation, gefolgt von einer Temperung bei niedrigen Temperaturen, erzeugt werden. Eine typische Dotierstoffzone 21 kann hergestellt werden durch Einführen von Arsen als Dotierstoff
auf eine Tiefe von etwa 0,3 Mikrometer mit einer Oberflächen-IQ / ~*i Dotierstoffkonzentration von etwa 10 -/cm^, was zu einem
Quadratflächenwiderstand von etwa 20 Ohm führt.
Wie bereits erwähnt, geben außer der teilweisen Definition der Halbleiterzone 21 die im Maskiermuster 20 definierten öffnungen auch Jene Teile der Metallisierung des ersten Niveaus frei, die durch die Metallisierung des zweiten Niveaus kontaktiert werden sollen. Bei der dargestellten Ausführungsfoim sind solche öffnungen in Pig. 2B oberhalb der Metallisierungen 17 und 19 zu sehen. Gleichfalls sieht man, daß die Maskierung zum Erhalt dieser öffnungen nicht kritisch zu sein braucht, wegen der relativen Größe der Metallisierung des ersten Niveaus. D. h. die öffnungen können größer sein als die zu kontaktierenden Zonen. Des weiteren ist es auch nicht notwendig, eine zusätzliche darunterliegende Maske zur Bildung von Kontaktlöchern für die Metallisierung des zweiten Niveaus zu erzeugen. Die Verringerung
- 13 -
5 0 9830/0854
der Anzahl von Masklerschritten liefert stets eine verbesserte Produktionsausbeute.
Das Metallisierungsmuster des zweiten Niveaus ist in Fig. JiB durch die Zonen 22 und. 2j5 dargestellt. Die in Pig. j5A dargestellte Schnitt ansicht der Anordnung nach Fig. J>B zeigt demgemäß die Querschnitte der Zonen 22 und 23.
Zahlreiche Abwandlungen sind möglich. Beispielsweise können die Herstellungsschritte für die vergrabene Kollektorzone und die Epitaxi-Schicht modifiziert oder weggelassen werden. Ebenfalls braucht auch nicht immer eine leitende Verbindung zwischen den Metallisierungen des ersten und zweiten Niveaus vorhanden zu sein. Außerdem können auch andere Halbleiter als Silizium verwendet werden.
509830/0854

Claims (6)

BLUMBACH · WESER · BERGEN & KRAMER PATENTANWÄLTE IN WIESBADEN UND MÜNCHEN DIPL.-ING. P. G. BLUMBACH · DIPL.-PHYS. DR. W. WESER ■ DIPL.-ING. DR. JUR. P. BERGEN DIPL-ING. R. KRAMER WIESBADEN · SONNENBERGER STRASSE 43 ■ TEL. (06121) 562943, «1998 MÖNCHEN Patentansprüche
1.;Oxidisoliertes IC-Halbleiterbauelement, mit einem Halbleiterkörper, der ein Isolationsmuster mit wenigstens einer Oxidzone aufweist, welche ihrerseits Teile des Halbleiterkörpers seitlich umgibt und dadurch seitlich elektrisch isoliert, gekennzeichnet durch ein auf einem ersten Niveau befindliches Metallisierungsmuster (17, l8, 19), von dem wenigstens ein Teil (18) sowohl auf der Oxidzone (l6a) des Isolationsmusters und den isolierten Teilen (14) des Halbleiterkörpers (11) liegt, durch ein dielektrisches Maskiermuster (20) auf ausgewählten Zonen des Metallisierungsmusters des ersten Niveaus, dem Isolationsmuster (16) und den isolierten Teilen (14) des Halbleiterkörpers (11) derart, daß die Kombination von dielektrischem Maskierungsmuster (20), Metallisierungsmuster des ersten Niveaus (17, l8, 19) und Isolationsmuster (l6) öffnungen definiert, die Zonen des Halbleiterkörpers freigeben, und durch ein Muster von Dotierstoffzonen (21) im Halbleiterkörper, die mit den die Zonen freigebenden öffnungen ausgerichtet sind.
- 15;"
509830/0854
2. Halbleiterbauelement nach Anspruch 1, gekennzeichnet durch ein auf einem zweiten Niveau befindliches Metallisierungsmuster (22), das sich wenigstens teilweise auf dem dielektrischen Maskierungsmuster und in öffnungen erstreckt, die nur durch das dielektrische Maskierungsmuster definiert sind.
3· Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß das Metallisierungsmuster des erstenNiveaus durch ein hitzebeständiges, leitendes Material gebildet ist.
4. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß das Metallisierungsmuster des ersten Niveaus durch ein nicht hitzebeständiges leitendes Material gebildet ist.
5· Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper, soweit sein Substratteil betroffen ist, durch mit Bor dotiertes Silizium gebildet ist.
6. Verfahren zum Herstellen des Halbleiterbauelementes nach Anspruch 1, bei dem in der Oberfläche eines Halbleiterkörpers (11) ein Isolationsmuster (16) mit wenigstens einer Oxidzone hergestellt wird, die Teile des Halbleiterkörpers seitlich
- 16 -
509830/0854
umgibt und. dadurch seitlich elektrisch isoliert, gekennzeichnet durch selektives Erzeugen eines auf einem ersten Niveau befindlichen Metallisierungsmusters (17, 18, 19) auf der Oberfläche des Halbleiterkörpers, das mit mindestens einem Teil sowohl die Oxidzöne (16a) des Isolationsmusters als auch die isolierten Teile (14) des Halbleiterkörpers teilweise überlappt, durch Niederschlagen eines dielektrischen Maskierungsmusters (20) auf ausgewählte Zonen des Metallisierungsmusters des ersten Niveaus, dem Isolationsmuster und den isolierten Teilen des Halbleiterkörpers derart, daß die Kombination des zwischenliegenden dielektrischen Maskierungsmusters, des Metallisierungsmusters des ersten Niveaus und des Isolationsmusters öffnungen definiert, die den Halbleiterkörper freilegen, und durch Einführen von Dotierstoffen (21) in den Halbleiterkörper durch die den Halbleiterkörper freilegenden öffnungen hindurch.
7· Verfahren nach Anspruch 6, gekennzeichnet durch selektive Ausbildung eines auf einem zweiten Niveau befindlichen Metallisierungsmusters (22) wenigstens teilweise auf dem zwischenliegenden dielektrischen Maskierungsmuster und in öffnungen, die nur durch das zwischenliegende dielektrische Maskierungsmuster definiert sind·
50983Ü/08SA
Le/fseite
DE19752500867 1974-01-14 1975-01-10 Oxidisoliertes ic-halbleiterbauelement und verfahren zu seiner herstellung Withdrawn DE2500867A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US43289674A 1974-01-14 1974-01-14

Publications (1)

Publication Number Publication Date
DE2500867A1 true DE2500867A1 (de) 1975-07-24

Family

ID=23718017

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752500867 Withdrawn DE2500867A1 (de) 1974-01-14 1975-01-10 Oxidisoliertes ic-halbleiterbauelement und verfahren zu seiner herstellung

Country Status (7)

Country Link
JP (1) JPS50104579A (de)
CA (1) CA1010157A (de)
DE (1) DE2500867A1 (de)
FR (1) FR2258001B1 (de)
GB (1) GB1485183A (de)
IT (1) IT1028309B (de)
NL (1) NL7500360A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2605641C3 (de) * 1976-02-12 1979-12-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Hochfrequenztransistor und Verfahren zu seiner Herstellung
FR2470444A1 (fr) * 1979-11-21 1981-05-29 Radiotechnique Compelec Perfectionnement au procede de realisation d'un reseau de connexions par anodisation localisee sur un support semi-conducteur

Also Published As

Publication number Publication date
IT1028309B (it) 1979-01-30
FR2258001B1 (de) 1978-08-25
NL7500360A (nl) 1975-07-16
GB1485183A (en) 1977-09-08
CA1010157A (en) 1977-05-10
JPS50104579A (de) 1975-08-18
FR2258001A1 (de) 1975-08-08

Similar Documents

Publication Publication Date Title
DE69617952T2 (de) Verfahren zur herstellung von einem halbleiterbauelement
DE2954501C2 (de)
DE3031708A1 (de) Verfahren zum herstellen von feldeffekttransistoren
DE19951993A1 (de) Halbleiter-Isolator-Struktur mit reduzierter Störkapazität und ein Verfahren zu deren Herstellung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
EP0038994B1 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2615754C2 (de)
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE3223230A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3019826C2 (de)
DE2249832A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE3244588A1 (de) Verfahren zum bilden von ionenimplantierten gebieten, selbstausgerichtet mit ueberliegenden isolierenden schichtteilen
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
EP0062725B1 (de) Verfahren zum Herstellen eines integrierten Planartransistors
DE2141695B2 (de) Verfahren zum herstellen eines monolithischen halbleiterbauelementes
DE2758283A1 (de) Integrierte halbleiterstrukturen sowie verfahren zu ihrer herstellung
DE3100884A1 (de) Verfahren zum herstellen selbstausgerichteter lateraler bipolar-transistoren
DE2100224C3 (de) Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen
DE2500867A1 (de) Oxidisoliertes ic-halbleiterbauelement und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal