[go: up one dir, main page]

DE2502547A1 - Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung - Google Patents

Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung

Info

Publication number
DE2502547A1
DE2502547A1 DE19752502547 DE2502547A DE2502547A1 DE 2502547 A1 DE2502547 A1 DE 2502547A1 DE 19752502547 DE19752502547 DE 19752502547 DE 2502547 A DE2502547 A DE 2502547A DE 2502547 A1 DE2502547 A1 DE 2502547A1
Authority
DE
Germany
Prior art keywords
layer
base
zone
emitter
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19752502547
Other languages
English (en)
Inventor
Edward Curtis Douglas
Charles William Mueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2502547A1 publication Critical patent/DE2502547A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/03Manufacture or treatment wherein the substrate comprises sapphire, e.g. silicon-on-sapphire [SOS]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • H10P90/1906
    • H10P95/00
    • H10W10/061
    • H10W10/181
    • H10W10/021
    • H10W10/20

Landscapes

  • Bipolar Transistors (AREA)

Description

Dipl.-Ing. H. Sauerland ■ Dr.-lng. R König · Dipl.-lng, K. Bergen Patentanwälte ■ 4Dod Düsseldorf au · Cecilifeiiallee 7£ · Telefon 43Ξ7 3Ξ
22„ Januar 1975 29 752 B
RCA Corporation, 30 Rockefeller Plaza,
New York, N.Y„ 10020 (V0St.A„)
"Halbleiterkörper mit Bipolartransistor und Verfahren .zu dessen Herstellung"
Die Erfindung "bezieht sich auf einen Halbleiterkörper mit einem Bipolartransistor sowie auf ein Verfahren zu dessen Herstellung,, Insbesondere betrifft die Erfindung einen planaren Bipolartransistor in einer Schicht aus monokristallinem Silizium, das epitaktisch auf einem isolierenden Substrat niedergeschlagen ist, wobei das \- neue Verfahren zur Herstellung des Transistors von der Ionenimplantation Gebrauch macht. Der neuartige Transistor ist insbesondere vorteilhaft bei elektronischen Einrichtungen, bei denen ein planarer Bipolartransistor in einer relativ dünnen epitaktischen Siliziumschicht auf einem isolierenden Substrat, z.B. eine Schicht aus epitaktischem Silizium auf einem Saphirsubstrat (SOS) verwendet werden sollo
Es ist in der Praxis unmöglich, einen geeigneten Bipolartransistor durch herkömmliche Methoden des Eindiffundierens von Dotierstoffen in eine dünne epitaktische Siliziumschicht auf einem isolierenden Substrat herzustellen. Bei typischen Silizium-Epitaxieschichten auf Saphir mit einer Dicke der Siliziumschicht zwischen 0,5 und 5 /^m sollten die Emitter- und Kollektorübergänge eines Bipolartransistors einen Abstand von
B09846/0671
6 fu
ORKaIMAL INSPECTED
nur wenigen Tausend S. haben. Die Herstellung genauer Diffusionsprofile mit Dotierstoffen ohne Bildung von Spitzen ist mit herkömmlichen Diffusionsmethoden bei Silizium auf Saphir (SOS) in der Praxis ein unlösbares Problem, da die Qualität des auf Saphir oder anderen geeigneten Materialien, Z0B0 Spinell, niedergeschlagenen Siliziums nicht gleich derjenigen von massivem Silizium oder einer epitaktischen Siliziumschicht auf einem Substrat aus massivem Silizium ist.
Das epitaktisch auf beispielsweise Saphir aufgewachsene Silizium unterscheidet sich von dem auf massiven Siliziumscheiben niedergeschlagenen Silizium in wesentlicher Hinsichtα Die epitaktisch auf Saphir niedergeschlagene Siliziumschicht erreicht nicht die Kristallperfektion, die bei einer massiven Siliziumeinkristallscheibe vorhanden ist. Die Kristallstruktur der Siliziumschicht auf Saphir läßt sich nicht einmal mit derjenigen von auf Siliziumsubstraten epitaktisch aufgewachsenen Siliziumschichten vergleichen«, Im Falle von Silizium auf Saphir (SOS) wurde beobachtet, daß der Teil der Siliziumschicht, der dem Saphirsubstrat am nächsten liegt, nicht einmal ein guter Halbleiter, sondern beinahe ein Isolator iste Daher unterscheiden sich die SOS-Schichten von Silizium im Sinne von massiven Siliziumscheibchen durch ihre mangelhafte Kristallstruktur.
Ein weiterer Unterschied von einer SOS-Schicht gegenüber massivem Silizium ist deren relativ hohe Fehlerdichte. Dies offenbart sich einerseits in der sehr kurzen Minoritätsträgerlebensdauer in SOS0 Lebensdauern im Bereich von etwa 0,1 bis 10 Nanosekunden sind bestenfalls mit diesen SOS-Schichten erzielbar.
509845/0671
Bei massivem Silizium liegen die ungünstigsten Lebens— dauern bei 10 Nanosekunden und darüber. Typische Lebensdauern in massivem Silizium liegen zwischen etwa 100 Nanosekunden und einer Mikrosekunde, und sie können anf 100 MikroSekunden gebracht werden.
Ein anderes Zeichen für die hohe Fehlerhaftigkeit von. SOS ist die unkontrollierte Dotierstoff-Diffusionskonstan\te, Aktivierungsenergien in SOS, d.h. die Minimalenergie (die in der Regel durch Wärme zugeführt,wird) zur Bewegung eines Atoms aus seiner Lage im Kristall, sind generell niedriger und nicht so gleichmäßig und kontrollierbar wie bei massivem Silizium. Daher tritt eine schnelle, lokalisierte Diffusion viel leichter in SOS aufβ Diffusion im SOS-Material ist in der Vertikalrichtung schneller als in der Seitenrichtung. Diese schnelle Diffusion begründet die Gefahr, daß die Emitter-Basis-Strecke der Bipolar-Bauelemente in SOS kurzgeschlossen wird.
Die vorgenannten Nachteile der nach bekannten Verfahren hergestellten Bipolar-Bauelemente sollen durch die Erfindung ausgeräumt werden. Ausgehend von einem Halbleiterkörper mit einer Einkristall-Halbleiterschicht, die in einer Dicke von 0,5 bis 5 //m auf einem isolierenden Substrat epitaktisch niedergeschlagen ist, schlägt die Erfindung zu diesem Zweck vor, daß die Einkristall-Halbleiterschicht einen durch Ionenimplantation eingebrachten planaren Bipolartransistor enthält. Das neue Verfahren zur Herstellung des Bipolartransistors umfaßt das Einbringen einer Kollektorkontaktsenke, einer Basiszone und einer Emitter-* zone in das Halbleitermaterial durch Ionenimplantation,
S09846/0671
Bei einem bevorzugten Ausführungsbeispiel der Erfindung enthält die Einkristall-Halbleiterschicht Silizium in zwei Lagen, mit einer dem Substrat benachbarten unteren Lage, die einen niedrigeren spezifischen elektrischen Widerstand als die obere Lage hat, wobei die
Ionenimplantation im wesentlichen in die obere Lage
gerichtet ist. Die Siliziumschicht wird nach der Ionenimplantation einer Kollektorkontaktsenke durch Wärmebehandlung in die obere Lage gebracht, um die Kollektorkontaktsenke in die untere Lage einzudiffundieren.
Bei einem anderen Ausführungsbeispiel der Erfindung wird die Siliziumschicht, in die der Transistor durch Ionenimplantation eingebracht ist, bis zum isolierenden Substrat geätzt, wobei der Transistor auf einer isolierten Mesa oder einer Insel stehen bleibt. Durch diese
Maßnahme werden unerwünschte Kapazitäten und Rückkopplungen beseitigt oder wesentlich verringert.
Bei einem weiteren Ausführungsbeispiel der Erfindung
ist der Transistor als Mesa isoliert, und es ist eine Randschutzzone aus Dotierstoffen durch Ionenimplantation in einen Teil der Peripherie der Mesa eingebracht, um den Transistor in Bezug auf Leck- bzw. Streuströme zu stabilisieren.
In Weiterbildung der Erfindung ist vorgesehen, daß der Transistor mit im wesentlichen parallel verlaufenden
Kollektorkontaktsenken, Basiskontaktsenken und einer
Emitterzone hergestellt wird, so daß der Transistor
in eine Vielzahl gleichartiger Transistoren unterteilt werden kann, von denen jeder eine Mesa auf einer isolierenden Oberfläche aufweist,,
6 0 9 Ο U 6 I 0 6 7 1
Jm folgenden wird die Erfindung anhand too. in der Zeichnung dargestellten Ausführungs"beispielen näher erläutert. Bs zeigen:
FIg, 1 eine Teilansicht im Schnitt durch ein Ausfuhrungs beispiel des erfinduugsgemäßen Bipolartransistors
Fig. 1a eine Draufsicht auf den Transistor geaäß Fig. "1f ohne Metallisierongi
Fig. 2 Ms 6 gebrochene Cluerschnittansicliten des M-polartransistors gemäß den Fig. 1 und. 1a. uahrend aufeinanderfolgender Herstellungssehrittes
Fig. 7 eine perspelctiYische Darstellung eines anderen Ausftihrungsbeispiels des erfindung'sgemaßen. sistorsj und
8 eine Draufsicht auf eine YielsaEtX ·ψοη transistoren. der in den Fig. 1 und 1a dargestelltem &rtt wsliei die Ifeterteilung eines Mnzelferansistors in eine ¥ielzÄhl von Transistoren axt itetscKillssen niedriger Kapazität gezeigt ist«
In den Fig. .1 und 1a ist ein bevorzugtes Ätisiliiniiagstiöi— spiel des erfindungsgemäßen planaren Bipolartransistors 10 in spiegelsyraaetrischem Aufbau (um die imagtitäre 11, -welche den Transistor 10 in zwei Halftern teilt) gezeigt. Der Transistor 10 ist in einer SeMelEfc 12 aus Siliziutt gel)ildett das auf einer ebenem ötierfläelte t% eines isolierenden Substrats 16, z.B. eines Sufestrats aus Saphir oder Spinell, epitalcfeisch niedergescKl ist. Die SiliZiuisschicht 12 besteilt, aus swei Lagen itt wesentlichen gleichsfößiger Dicke^ säaüeli.. einer dem Substrat 16 "benachbarten unteren Lage 18 und einer auf der unteren Lage 18 angeordneten oberen Lage 2O«
609846/0671
Die Siliziiimschicht 12 ist N-leitend und epitaktisch auf der reinen Oberfläche 14 des elektrisch isolierenden Substrats 16 aufgewachsen. Die untere Lage 18 ist mit einem !-leitenden Dotierstoff, z.B. mit Phosphor
18 bei einer Spitzenkonzentration zwischen etwa 5 x 10
20 —^
und 5 x 10 cm ^ dotiert, und die obere Lage 20 ist ebenfalls dotiert mit einem Η-leitenden Dotierstoff
16 bei einer Spitzenkonzentration zwischen etwa 10 und
18 —3
10 cm « Die höher dotierten Werte der oben genannten Kombinationen werden verwendet, wenn der Serien— widerstand als Hauptkonstruktionsfaktor minimalisiert werden soll, während die niedrigeren Dotierungswerte verwendet werden, wenn hohe Durchbruchsspannungen gewünscht sind.
Die unteren und oberen Lagen 18 und 20 können in einem kontinuierlichen Prozeß auf dem Substrat 16 epitaktisch niedergeschlagen werden, wobei während des epitaktischen ifiedLersettlagens die Konzentration des N-leitenden Dotierstoffs la bekannter Weise variiert wird.
Zwei Eollektorkontaktsenken 22, die durch Ionen-Implantation eingebrachte Phosphor- und Arsenatoiae enthalten, erstrecken sich von der Oberseite 24 der Siliziumschicht 12 aus in die untere Lage 18 und enthalten die Eollektorzone«, Zwei Basiskontaktsenken 26 mit P-leiteneten Dotierstoffen (Bor) sind durch Ionen-Implamtation in die obere Lage 20 der Siliziumschicht eingeteacht, und eine Basiszone 28, die ebenfalls durch P-leitende Dotierstoffe (Bor) gebildet ist, ist in die obere Lage 20 in Kontakt mit den Basiskontaktsenken 26 isiplantiert« Die Basiszone 28 bildet mit der BMLexteraäea. Siliziumschicht 12 (der Kollektorzone) einen PM-Übergsasg 29»
509846/0671
250254?
Eine Emitterzone 30 aus N-leitenden Dotierstoffen, z,Be Arsenatomen, wird durch Ionen-Implantation in den Mittelbereich der Basiszone 28 unter Bildung eines PN-Übergangs 31 eingebrachte
Die Kollektorkontaktsenken 22, die Basiskontaktsenken 26 und die Emitterzone 30 sind auf der Oberseite 24 der Siliziumschicht 12 durch zwei oder mehr übereinander angeordnete Siliziumdioxidschichten 42, 44, 46 und 48 getrennt, die während der Herstellung des Transistors 10 in der im folgenden genauer beschriebenen Weise gebildet werden. Wenn auch zwei Kollektorkontaktsenken 22 und zwei Basiskontaktsenken 26 bei dem beschriebenen Ausführungsbeispiel vorgesehen sind, liegt es im Rahmen des Erfindungsgedankens, entweder mehr oder· nur eine Kollektorkontaktsenke 22 und eine Basiskontaktsenke 26 anzuordnen.
Vor der Metallisierung der Kollektor-, Basis- und Emitterkontakte wird der Transistor 10 als Mesa in der in den Fig. 1 und 1a gezeigten Weise durch Ätzen der Siliziumdioxidschichten 42, 44 und 46 mit photolithografi«· sehen Mitteln isoliert. Hierdurch wird unerwünschte Kapazität im Transistor 10 verringert, und Streuverbindungen zwischen dem Transistor 10 und möglichen Nachbarkomponenten (nicht dargestellt) auf dem isolierenden Substrat 16 werden eliminiert.
Emitter-, Basis- und Kollektorkontakte 32, 34 und 36 sind elektrisch mit der Emitterzone 30, den Basiskontaktsenken 26 bzw. den Kollektorkontaktsenken 22 verbunden. Die Kontakte 32, 34 und 36 können als Einzelschicht aus Aluminium oder als zweilagige Schicht ausgebildet sein, bei der die untere Lage eine mit der Oberfläche 24 der Siliziumschicht 12 in Kontakt stehen-
60 9 (-^G/0671
de Chromschicht 38 und die obere Lage eine auf der Chromschicht 38 niedergeschlagene Goldschicht 40 ist.
In Figo 2 ist der Transistor 10 in einer frühen Herstellungsstufe gezeigt«. Die Siliziumoxidation zu Siliziumdioxid und die Photolack-Operationen sind herkömmlicher Art und bekannt bei der Herstellung von Halbleitern, so daß auf diese Operationen nicht im einzelnen eingegangen zu werden braucht«, Die Siliziumschicht 12 wird auf das isolierende Substrat 16 aus Saphir oder Spinell durch Pyrolyse von Silan (SiH^) nach einem bekannten Dampf-Niederschlagsprozeß epitaktisch aufgewachsen. Während des Niederschiagens der Siliziumschicht 12 auf der Oberfläche 14 wird ein geeigneter N-leitender Dotierstoff, z.B. Phosphor, in das Verdampfungssystem in solcher Menge eingeführt, daß die untere Lage 18 eine Spitzenkonzentration an
Ί R N-leitenden Trägern zwischen etwa 5 x 10 und etwa
20 —^
5 x 10 cm erhält. Wenn etwa die Hälfte der für die Siliziumschicht 12 vorgesehenen Dicke niedergeschlagen ist, wird der N-leitende Dotierstoff in der Dampfphase derart reduziert, daß die obere Lage 20 eine Träger-Spitzenkonzentration zwischen etwa 10 und 10 cm erhält« Das isolierende Substrat 16 hat eine Dicke von etwa 0,25 mm, und die Dicke der Siliziumschicht 12 beträgt zwischen etwa 1 und 5 u m (geteilt in die zwei Lagen 18 und 20)o
Die Kollektorkontaktsenken 22 (durch die gestrichelte Linie 22a in Fig. 2 dargestellt) werden vorgesehen, um zur Reduktion des Serienwiderstandes des Bipolartransistors 10 beizutragen,. Zu diesem Zweck wird die Siliziumdioxidschicht 42 auf der Oberseite 24 der Siliziumschicht 12 durch geeignete bekannte Mittel ausgebildet. Die Siliziumdioxidschicht 42 hat eine
B 0 9 i ■ .G / ü 6 7 1
Dicke von etwa 0,4 u m. Zwei längliche, im wesentlichen parallele Öffnungen 25 werden in der Siliziumdioxidschicht 42 photoIithografisch in bekannter Weise ausgebildet, um die Kollektorgrundkontakte 23 durch Ionenimplantation anzubringen,, Eine Phosphordosis zwischen
1 4 15 —2
etwa 5 χ 10 und 5 x 10 cm „wird, durch die länglichen Öffnungen 25 bei einer zwischen etwa 30 und 300 keV durch Ionen-Implantation in die Siliziumschicht 12 eingebrachte Eine Phosphordosis von etwa 1,23 χ 10 ^ cm bei einer g von etwa 150 keV ist typisch für die Bildung der Kollektorkontakte 23.
Die Struktur gemäß Fig„ 2 wird danach über etwa 15 Minuten bei etwa 900 bis 11000C in einer oxydationsfreien Umgebung, zoB. in Helium wärmebehandelt, um die Kollek— torkontaktsenken 22 in die untere Lage 18 der Siliziumschicht 12 bis zu den die Peripherie der Kollektorkontaktsenken 22 darstellenden gestrichelten Linien 22a vorzubringen. Eine typische Wärmebehandlung zu diesem Zweck dauert etwa 15 Minuten bei etwa 10500C in Helium. Die Kollektorkontaktsenken 22 befinden sich jetzt in gutem elektrischen Kontakt mit der Lage 18 der Siliziumschicht 12, welche die größte Anzahl von Leitfähigkeitsmodifizierern und demgemäß einen niedrigeren spezifischen elektrischen Widerstand als die obere Lage 20 hato Die Kollektorkontaktsenken 22 und die Siliziumschicht 12 enthalten die Kollektorzone des planaren Bipolartransistors 10.
In Fig. 3 ist der Bipolartransistor 10 in der zur Ionen-Implantation der Basiskontaktsenken 26 geeigneten Stufe gezeigt. Die Siliziumdioxidschicht 42 auf der Oberseite der Siliziumschicht 12 wird mit der Siliziumdioxidschicht 44, die durch herkömmliche Methoden aufgewachsen ist, überzogen. Die Siliziumdi-
509846/0671
-IQ-
oxidschicht 44 wird mit einem Photolack 45 überzogen, der eine Dicke von etwa 1,0 c m hat, und danach werden die Siliziumdioxidschichten 44 und 42 zur Herstellung von zwei länglichen, im wesentlichen parallelen Öffnungen 47 "bis zur Oberseite 24 der Siliziumschicht 12 geätzt,, Die Basiskontaktsenken 26 werden jetzt durch die länglichen Öffnungen 47 durch Implantation von Bor zwischen etwa 5 x 10 und 5 x 10 ^ cm" bei etwa 30 bis 300 keV eingebracht. Bei einem typischen Bor-Implantationsprozeß für die Basiskontaktsenke 26 wird etwa 2,83 x 10_ cm bei etwa 150 keV eingebracht.
Bei der Ionen-Implantation der Basiskontaktsenken 26 ist die Oberseite 24 der Siliziumschicht 12 zum Zwecke einer guten Maskierung sowohl mit den dünnen Siliziumdioxidschichten 42 und 44 als auch der dünnen Photolackschicht 45 überzogen. Die Siliziumdioxidschichten 42 und 44 wurden gewöhnlich ohne die Photolackschicht 45 für eine Maskierung zu dünn sein.
Nach der Ionen-Implantation der Basiskontaktsenke 26 wird die Photolackschicht 45 entfernt und eine andere Photolackschicht 40 (Fig. 4) auf der Siliziumdioxidschicht 44 als Vorbereitung für die Bildung der Basiszone 28 des Bipolartransistors 10 niedergeschlagen. Der Photolack 50 wird belichtet und zusammen mit den Siliziumdioxidschichten 44 und 42 geätzt, um eine rechteckige öffnung 49 gemäß Fig. 4 auszubilden, wobei photolithografische Methoden bekannter Art Verwendung finden können. Die Basiszone 28 des Bipolartransistors 10 wird durch eine doppelte Ionen-Implantation eines P-leitenden Dotierstoffs, z.B. von Boratomen gebildet. Vorzugsweise wird zunächst eine Dosis von etwa
509845/0671
-H-
1 ? 2
3 x 10 cm bei etwa 200 keV durch die Öffnung 40 Ionen-implantiert und sodann nach der ersten Ionen-
12 —2 Implantation eine zweite Dosis von etwa 3 x 10 cm bei etwa 30 keV eingebracht. Diese Bordosen für die
11
Basiszone 28 können zwischen etwa 5 x 10 und 5 χ 10 cm" bei einer ff zwischen etwa 30 und 300 keV je nach den gewünschten Charakteristiken des fertigen Bipolartransistors 10 schwanken«, Die erste, tiefe Ionen-Implantation von Bor bestimmt das '; (die Stromverstärkung) des Bipolartransistors 10, und die niedrigere Energiedosis trägt dazu bei, den Basis-Leitungswiderstand des Transistors 10 herabzusetzen. Die doppelte Ionen-Implantation für die Basiszone 28 wird unter Ausnutzung sowohl der Siliziumdioxidschichten 42 und 44 als auch der Photolackschicht 50 als Maske ausge-. führt, da die Dicken der Siliziumdioxidschichten 42 und 44 und der Photolackschicht 50 nahe bei 0,4 U m, 0,3/<m bzw. 1,0 L, m liegen. Die gemeinsame Dicke der Siliziumdioxidschichten 42 und 44 und der Photolackschicht 50· reicht daher als geeignete Maske für den Ionen-Implantationsvorgang ause
Die Implantation der Emitterzone 30 (Fig. 5) erfolgt durch die Oberseite 24 der Siliziumschicht 12e Zu diesem Zweck wird die Photolackschicht 50 (Fig. 4) entfernt, die Siliziumdioxidschicht 46 über der SiIiziumdioxidschicht 44 und der Oberseite 24 der Siliziumschicht 12 niedergeschlagen. Mit Hilfe der Photolithografie, z.B. im Aufbringen eines geeigneten Photolacks, der Belichtung und der Ätzung kann in bekannter Weise eine längliche Öffnung 51 (Fig. 5) in der Siliziumdioxidschicht 46 ausgebildet werden, durch die die Emitterzone 30 durch Ionen-Implantation gebildet werden ; kann. Zusätzlich zu der Ausbildung der Öffnung 51 in der Siliziumdioxidschicht 46 werden auch zwei im we-
5 Π 9 i- λ fi / ü 6 7 1
sentlichen parallele Öffnungen 53 (Fig. 5) durch die Siliziumdioxidschichten 42, 44 und 46 mit Hilfe bekannter photolithografischer Methoden geätzt, so daß die Kontaktsenken 22 zusätzlich durch die für die Ionen-Implantation der Emitterzone 30 verwendeten Atome entsprechend der gestrichelten Linie 52 (Figo 6) Ionenimplantiert werden können. Diese Technik schafft Kontaktsenken 22 mit sehr guten elektrischen Leitungseigenschaften zum Metallkontakt 36, der nachfolgend gebildet wird.
Die Emitterzone 30 wird durch Ionen-Implantation eines N-leitenden Dotierstoffs, z.B. Arsenatomen, in einer
14 15 —2 Dosis zwischen etwa 5 x 10 und 5 x 10 cm bei etwa 30 bis 300 keV gebildet. Bei einer typischen Ionen-Implantation von Arsenatomen in die Emitterzone 30 wird
14 —2
eine Dosis von etwa 7» 77 x 10 cm bei etwa 40 keV verwendet«,
An diesem Punkt des Herstellungsprozesses kann der Bipolartransistor 10 gemäß den Fig„ 5 und 1 in eine oder mehrere Mesas auf der Oberfläche 14 des Substrats 16 in der in den Fig„ 7 und 8 dargestellten Weise unterteilt werden. Die Bildung einer oder mehrerer Mesas zur Schaffung eines oder mehrerer Bipolartransistoren 10 wird auf photolithografischem Wege, z.B. durch Aufbringen einer Siliziumdioxidschicht über den soweit fertiggestellten Transistor 10 und Begrenzung durch ein Photolackmuster auf der Siliziumdioxidschicht erreicht. Wenn beispielsweise ein einziger Bipolartransistor 10 auf einer Mesastruktur gebildet werden soll, wird die Struktur gemäß Fig„ 1a auf der Oberfläche 14 auf photolithografischem Wege geätzt, wobei die Struktur zwischen den gestrichelten Linien 55 und 57 und dengestrichelten Linien 59 und 61 entsprechend Fig« 1a stehenbleiben. Wenn mehr als ein Bi-
5 0 9 8 4 6 / 0 6 7 1
polartransistor 10 gebildet werden soll» wird die in Fig* 1a gezeigte Struktur auf der· oberfläche 14 so geätzt, daß die Strukturen zwischen den gestrichelten Linien 59 und 61 und zwischen den gestrichelten Linien 55 und 63, 65 und 6? und 69 und 57 stehenbleiben, wobei drei Transistoren 10a, 10b und 10c als Mesas auf dem isolierenden Substrat 16 gemäß Fig., 8 gebildet werden« Auf diese Weise ward eine Struktur geschaffen* bei der ein. oder mehrere planare Bipolartransistoren eine hohe Packungsdichte bei niedrigen Kapazitäts— und Rückkopplungseigenschaften haben können.. ■
Bei einem anderen Ausführungsbeispiel kann der so hergestellte !Transistor mit stabilen Eigenschaften in Bezug auf Leckströme ausgestatisk werden* Zu diesem Zweck wird eine Kantenschutzzone 70 durch die Peripherie ?2 der Mesa mit Ausnahme der Zone ife, in der die Emitterzone 30 und der PH-tibergang 31 freiliegen, entsprechend Fig. 7 implantiert«, Dies geschieht, indem zunächst eine Hiotolaekschicht auf der freiliegenden. Peripherie 72 (F±ge 7) aufgebracht ward, um'den Emitter^-Basistibergaiig 31 von der Ionen-Implantation für den. Kantenschutz abzudecken» Die Peripherie 72 (mit Ausnahme der Zone 74) -wird -sodann, durch photolithografische lüttel belichtet und mit einem Dotierstoff des demjenigen des Basisdotierstoffs entgegengesetzten Leitungstyps lonen-iiaplantierte Der Grad der Ionen-Implantation beträgt hier etwa das Zwei- bis Fünffache der ursprünglichen Ionen-Implantation bei der Basisdotierung». Daher beträgt im beschriebenen AusführungsbeispdLel die Dosis der in die Randschutzzone 7Q; implantierten Atome
12 14- 2
zwischen etwa 10 und etwa 10 Atomen/cm bei Energien zwischen etwa 30 bis 300 keV« Jeder der Iransistoi-en. 1Oa8 10b und 10c in Fig» 8 kann über Randschutzzonen 70 verfügen, die in die Peripherien der zugehörigen Mesas implantiert sind«
809846/0671
Um die in die Emitterzone 30, die Basiszone 28 und die Rand—Schutzzone "JO implantierten Atome zu aktivieren» wird eine Mmebehandlung von etwa 10 Minuten "bei etwa 700' Ms 9000C in einer nicht-oxydierenden Umgebung durchgeführt. Die Temperatur während der Wärmebehandlung ist sehr wesentlich. Sie sollte gerade hoch, genug sein, um die Arsenatome zu aktivieren, jedoch so niedrig als möglich, um die Möglichkeit von Burchschlag-Kurzschlüssen zu reduzieren» In der Praxis erfolgt der lärmebehandlungseffekt in Silizium auf Saphir bei einer niedrigeren Temperatur als in massivem Silizium— material, und dieser ¥orteil wird bei der Herstellung des Bipolartransistors 10 ausgenutzt«,
Es hat sich gezeigt, daß vor der Wärmebehandlung der Emitterzone 30 und/oder der Rand-Schutzzone 70 beide Zonen eingekapselt werden müssen, damit die durch Ionen.—Implantation eingebrachten Arsenatome nicht aus— diffundieren und verdampfen könne. Zu. diesem Zweck wird die Emitterzone 30 durch die Siliziumdioxidschicht 48 von einer Stärke von etwa 0,1 u m (Fig„ 6) verkapselt» Die Schicht 48 kann vorzugsweise aus Siliziumnitrid bestehen, da dieses Material zu» Kontaktieren des Emitters entfernt werden kann, ohne düe Siliziumdi— oxidschichten 42, 44, 46 zu beeinträchtigen.. Siliziumnitrid läßt sich, näiuJLeh. in Lösungsmitteln lösen, welche Siliziumäioxid nicht angreifen.«, Bie in Fig. 6 gezeigte verkapselte Struktur kann Jetzt ohne wesentlichen ¥erlust an implantierten Ionen in der Emitterzone 30 und der Band—Schutzzone 70 wäraebehandelt werden» Bie SiMziumdioxidschicht 43 verkapselt auch die Eallektorkontaktsenken 22, so daß während des Temperirngs—
aus den Eollektorkontaktsenken 22 keine Arsen— , die während, der Bildung der Emitterzone 30 injiziert wurden, austreten können.
509846/0671
Danach werden die Kollektorkontaktsenke 22, die Basiskontaktsenken 26 und die Emitterzone 30 unter Verwendung geeigneter Photolack- und Ätzmethoden behandelt, so daß die Metallkontakte 36, 34 und 32 für den Kollektor, die Basis und den Emitter des Transistors 10 hergestellt werden können. Die Metallkontakte 32, 34 und 36 werden vorzugsweise durch aufeinanderfolgendes Verdampfen der Chromschicht 38 und der Goldschicht 40, gefolgt durch eine Photolack-Begrenzung zur Entfernung von unerwünschtem Metall, hergestellt» Die Chromschicht 38 kann eine Dicke zwischen etwa 100 und 500 & und die Goldschicht 40 eine Dicke zwischen etwa 5000 und 25000 2. haben. Die Kontakte 32, 34 und 36 können auch statt der Doppelschichten 38 und 40 aus Chrom und Gold aus Aluminium hergestellt werden. Der fertiggestellte Transistor 10 wird bei einer Temperatur zwischen etwa 300 und 35O0C in Wasserstoff für etwa 15 Minuten wärmebehandelt.
Metallverbindungen zwischen und zu Transistoren auf verschiedenen Mesas können gleichzeitig und in gleicher Weise wie die Metallkontakte an den Transistoren hergestellt werden«, So ist beispielsweise eine Metallverbindung in Fig. 8 zwischen der Basiskontaktsenke 26 des Transistors 10b und der Kollektorkontaktsenke 22 des Transistors 10a gezeigt. Es ist zu sehen, daß sich die Verbindung 46 zur Oberfläche 14 des isolierenden Substrats 16 erstreckt. Durch diese Bauweise werden unerwünschte Kapazitäten und Rückkopplungen unterdrückt oder reduziert. In ähnlicher Weise wird eine Metallverbindung 78 hauptsächlich auf der Oberfläche 14 des Substrats 16 niedergeschlagen, und diese Metallverbindung ist an die Emitterzone 30 des Transistors 10b angeschlossen.
Während der zuvor beschriebene Transistor 10 flächen-
5 0 9 8 U (5 / 0 6 7 1

Claims (1)

  1. symmetrisch ausgebildet war, liegt es im Rahmen des Erfindimgsgedankens, andere physikalische Anordnungen der Emitter, Basen und Kollektoren zu treffen. Ebenso wie die beschriebenen NPN-Transistören können erfindungsgemäß auch PNP-Transistoren hergestellt werden.
    5098 Λ B/0 67 1
    RCA Corporation, 30 Rockefeller Plaza,
    New York. N.Y. 10020 (V.St.A.)
    Patentansprüche:
    1,\ Halbleiterkörper mit einer Einkristall-Halbleiterschicht, """ die in einer Dicke von 0,5 bis 5 'i m auf einem isolierenden Substrat epitaktisch niedergeschlagen ist, dadurch gekennzeichnet , daß die Einkristall-Halbleiterschicht (12) einen durch Ionenimplantation eingebrachten planaren Bipolartransistor (10) enthält.
    2. Halbleiterkörper nach Anspruch 1, dadurch gekennzeichnet daß die Einkristall-Halbleiterschicht (12) Silizium enthält, mit einer dem Substrat
    (16) benachbarten unteren Lage (18), die mit einem Dotierstoff des einen Leitungstyps in einer Spitzenkonzentration zwischen etwa 5 x 10 und 5 χ 10 cm dotiert ist, und einer an der dem Substrat entgegengesetzten Seite der unteren.Lage angeordneten oberen Lage (20), die mit dem Dotierstoff des einen Leitungstyps in einer Spitzenkonzentration zwischen 10 und 10 cm~° dotiert ist, und daß der Transistor (10) eine in die untere Lage (18) hineinreichende Kollektorkontaktsenke (22) aufweist«
    3. Halbleiterkörper nach Anspruch 1, dadurch gekennzeichnet , daß das isolierende Substrat (16) ein elektrischer Isolator aus der aus Saphir und Spinell bestehenden Gruppe ist, daß die Einkristall-Halbleiterschicht (12) Silizium in zwei Lagen (18, 20) enthält, von denen eine untere Lage (18) dem isolierenden Substrat (16) benachbart und eine obere
    509846/0671
    Lage (20) auf der dem Substrat angewandten Seite der unteren Lage angeordnet ist, und daß die untere Lage (18) einen gegenüber der oberen Lage (20) geringeren spezifischen Widerstand hat.
    4οHalbleiterkörper nach Anspruch 3, dadurch gekennzeichnet , daß sich eine Kollektorkontaktsenke (22) mit einem Dotierstoff eines Leitüngstyps hauptsächlich in der oberen Lage (20), jedoch bis zu der unteren Lage (18) erstreckt, daß eine Basiskontaktsenke (26) mit einem Dotierstoff des entgegengesetzten Leitungstyps der Kollektorkontaktsenke benachbart in der oberen Lage angeordnet ist, daß eine Basiszone (28) mit einem Dotierstoff des entgegengesetzten Leitungstyps mit der Basiskontaktsenke in Kontakt allein in der oberen Lage angeordnet ist, daß ferner eine Emitterzone (30) durch Implantation eines Dotierstoffs des einen Leitungstyps in einem Teil der Basiszone (28) gebildet ist, und daß getrennte Metallkontakte (36, 34, 32) an der Kollektorkontaktsenke, der Basiskontaktsenke und der Emitterzone angebracht sind,
    5. Halbleiterkörper nach Anspruch 3, dadurch ge kennzeichnet , daß die untere Lage (18) eine Spitzenkonzentration von Arsen- oder Phosphoratomen zwischen etwa 5 x 10 und 5 x 10 cm"·3 und eine Dicke zwischen etwa 0,5 und 1,5t<-m hat, daß die obere Lage (20) eine Spitzenkonzentration von Arsen-
    Λ CL Ί ft ">?
    oder Phosphoratomen zwischen etwa 10 und 10 cm"^ und eine Dicke zwischen etwa 0,5 und 5»0/<. m hat, und daß getrennte Kontakte (32, 34, 36) aus einer Ghromsohicht (38) von einer Dicke zwischen etwa 100 und 500 Ä und einer auf der Chromschicht niedergeschlagenen Goldschicht (40) von etwa 5000 bis 25000 % Dicke vorgesehen sind.
    5098A6/0671
    6. Halbleiterkörper nach Anspruch 3, dadurch
    gekennzeichnet , daß die untere Lage
    (18) eine Spitzenkonzentration von Arsen- oder Phosphoratomen zwischen etwa 5 x 10 und 5 x 10 cm und
    eine Dicke zwischen etwa 0,5 und 1,5,'-> m hat, daß die obere Lage (20) eine Spitzenkonzentration von Arsenoder Phosphoratomen zwischen etwa 10 und 10 cm
    und eine Dicke zwischen etwa 0,5 und 5,0 Il m hat, und daß getrennte Kontakte (32, 34, 36) aus Aluminium
    von einer Dicke zwischen etwa 5000 und 25000 2. vorgesehen sind β
    7. Halbleiterkörper mit mindestens einem planaren Bipolartransistor in Form einer Mesa, dadurch gekennzeichnet, daß die Mesa eine auf einer Oberfläche (14) eines elektrisch isolierenden Substrats (16) aufgebaute Einkristall-Halbleiterschicht (12) von einer Dicke zwischen etwa 0,5 und 5 (l m enthält, daß eine Basiszone (28) in einen Teil der Schicht implantiert ist, und daß die Schicht eine Kollektorzone und eine in einen Teil der Basiszone implantierte Emitterzone (30) enthält.
    8. Halbleiterkörper nach Anspruch 7, dadurch
    gekennzeichnet , daß das Substrat (16) ein elektrischer Isolator aus der aus Saphir und Spinell bestehenden Gruppe ist, daß die Schicht (12) Silizium enthält, daß die Mesa an ihrer Peripherie (72) einen Emitter-Basis-Übergang und eine Rand-Schutzzone (70) aus Dotierstoffen eines demjenigen der Basiszone entgegengesetzten Leitungstyps aufweist, wobei die.die Rand-Schutzzone bildenden Dotierstoffe in die Peripherie (72) der Mesa mit Ausnahme der Emitterzone und des
    Emitter-Basis-Übergangs implantiert sind..
    509B4 6/Ü671
    9. Halbleiterkörper nach Anspruch 7, dadurch gekennzeichnet , daß eine längliche Kollektorkontaktsenke (22) in die Schicht (12) und eine längliche Basiskontaktsenke (26) in die Basiszone (28) implantiert sind, daß die Emitterzone (30) länglich ausgebildet ist und parallel sowohl zur Kollektorkontaktsenke als auch zur Basiskontaktsenke verläuft, und daß der Transistor (10) zu seiner Aufteilung in mehrere Mesas mit jeweils einem Bipolartransistor quer zur Emitterzone (30) trennbar ist«,
    10«, Verfahren zur Herstellung eines Bipolartransistors in einer auf einem isolierenden Substrat niedergeschlagenen Silizium-Einkristallschicht, gekennzeichnet durch folgende Verfahrensschritte: -
    (a) Ionenimplantation einer Kollektorkontaktsenke mit einem Dotierstoff eines Leitungstyps durch einen ersten Teil der Schicht,
    (b) Wärmebehandeln der Schicht über etwa 15 Minuten bei einer Temperatur zwischen etwa 900 und 11000C in einer nicht-oxydierenden Atmosphäre zum Eindiffundieren der Kollektorkontaktsenke in die Schicht,
    (c) Ionen-Implantation einer Basiskontaktsenke mit einem Dotierstoff des entgegengesetzten Leitungstyps durch einen dem ersten Teil benachbarten zweiten Teil der Schicht,
    (d) Ionen-Implantation einer Basiszone mit einem Dotierstoff des entgegengesetzten Leitungstyps durch einen dritten Teil der Schicht und in Kontakt mit der Basiskontaktsenke,
    509846/0671
    (e) Ionen-Implantation einer Emitterzone aus Dotierstoffen des einen Leitungstyps in einen Teil der Basiszone,
    (f) Einkapseln des Basiszonenbereichs über der Emitterzone mit einer Schicht aus isolierendem Material vor der Wärmebehandlung der Schicht,
    (g) Wärmebehandlung der Schicht für etwa 10 Minuten bei einer Temperatur zwischen etwa 700 und 900°i in einer nicht-oxydierenden Atmosphäre,
    (h) Anbringen getrennter Metallkontakte an der Kollektorkontaktsenke, der Basiskontaktsenke und der Emitterzone, und
    (i) Wärmebehandeln der Schicht bei einer Temperatur zwischen etwa 300 und 4500C in Wasserstoff für etwa 15 Minuten.
    11e Verfahren nach Anspruch 10, dadurch gekennzeichnet , daß die Silizium-Einkristallschicht auf dem isolierenden Substrat bis zu einer Dicke von etwa 0,5 bis 5,0 (<■ m niedergeschlagen wird, daß eine dem Substrat benachbarte untere Lage der Schicht mit dem Dotierstoff des einen Leitungstyps in einer Spitzenkonzentration zwischen etwa 5 x 10 und 5 x 10 cm dotiert wird, und daß eine von dem Substrat entfernt gelegene obere Lage der Schicht mit dem Dotierstoff des einen Leitungstyps in einer Spitzenkonzentration zwisehen etwa 10 und 10 cm~^ dotiert wird.
    12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Kollektorkontaktsenke durch Ionen-Implantation mit einer Phosphorionendosis
    14 15 —2 zwischen etwa 5 x 10 und 5 x 10 v cm bei einer Spa nung zwischen etwa 30 und 300 keV gebildet wird, daß
    5 0 9 8 4 6 / Ü 6 7 1
    der Silizium-Einkristallschicht in einer dem isolierenden Substrat benachbarten unteren Lage ein niedrigerer spezifischer Widerstand als der oberen Lage der Schicht gegeben wird, und daß die Kollektorkontaktsenke in die untere Lage niedrigeren spezifischen Widerstandes durch den Verfahrensschritt (b) vorgetrieben wird.
    13. Verfahren nach Anspruch 10, dadurch gekennzeichnet , daß die Ionen-Implantation einer Basiskontaktsenke mit einer Bor-Implantation zwischen etwa 5 x 10
    bis 300 keV erfolgt.
    zwischen etwa 5 x 10 und 5 x 10u cm bei etwa 30
    14. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Ionen-Implantation einer Basiszone in Kontakt mit der Basiskontaktsenke durch eine zweistufige Implantation von Bor erfolgt, wobei die erste Implantation mit einer Bordosis zwischen etwa 5 χ 1011 und 5 x 1013 cm"2 bei etwa 30 bis 300 keV und die zweite Implantation mit einer Bordosis zwischen etwa 5 x 1011 und 5 x 1013 cm""2 bei 30 bis 300 keV durchgeführt wird.
    15o Verfahren nach Anspruch 10, dadurch gekennzeichnet , daß zur Implantation der
    1A· Emitterzone Arsen in einer Dosis zwischen etwa 5 x 10
    15 —2
    und 5 x 10 ei bei etwa 30 bis 300 keV implantiert wird.
    16o Verfahren nach Anspruch 10, dadurch gekennzeichnet ,. daß getrennte Metallkontakte an der Kollektorkontaktsenke, der Basiskontaktsenke und der Emitterzone dadurch angebracht werden, daß zunächst eine Chromschicht zwischen etwa 100 und 500 Ä und sodann eine Goldschicht zwischen etwa 5000 und 25000 % aus der Dampfphase auf der Kollektorkontaktsenke, der Basiskontaktsenke und der Emitterzone
    509846/06 7 1
    niedergeschlagen werden,
    17. Verfahren nach Anspruch 10, dadurch gekennzeichnet , daß getrennte Metallkontakte an der Kollektorkontaktsenke, der Basiskontakt-. senke und der Emitterzone dadurch angebracht werden, daß auf ihnen eine Aluminiumschicht einer Dicke zwischen etwa 5000 und 25000 & aus der Dampfphase niedergeschlagen wird,,
    18. Verfahren nach Anspruch 10j dadurch g e ke.nnzeichnet , daß als isolierendes Substrat ein elektrischer Isolator aus der aus Saphir und Spinell bestehenden Gruppe verwendet wird, und daß vor dem Anbringen der getrennten Metallkontakte an der Kollektorkontaktsenke, der Basiskontaktsenke und der Emitterzone, die im wesentlichen parallel zueinander verlaufen, der Transistor in einer oder mehreren, quer zur Emitterzone verlaufenden Nuten geätzt wird, um den Transistor in mehrere Mesas zu unterteilen, von denen jeder einen Bipolartransistor aufweist.
    19. Verfahren nach Anspruch 10, dadurch g e kennzeichnet , daß als isolierendes Substrat ein elektrischer Isolator aus der aus Saphir und Spinell bestehenden Gruppe verwendet wird, daß vor dem Anbringen getrennter Metallkontakte an der Kollektorkontaktsenke, der Basiskontaktsenke und der Emitterzone die Peripherie des Transistors zur Bildung einer Mesa auf dem Substrat geätzt wird, wobei die Emitter-, Basis- und Kollektorzonen des Transistors freigelegt werden, und daß eine Rand-Schutzzone des einen Leitungstyps durch die Peripherie, mit Ausnahme der Emitterzone und des Emitter-Basis-Übergangs, lonen-implantiert wird.
    9m G I U B 71
    20«, Verfahren nach Anspruch 19, dadurch gekennzeichnet , daß die Ionen-Implantation einer Rand-Schutzzone durch die Peripherie mit Atomen des einen Leitungstyps in einer Konzentration zwischen etwa 10 und 10 Atomen/cm bei einer Spannung zwischen etwa 30 und 300 keV erfolgt.
    0 9 8 4 6/0671
DE19752502547 1974-05-02 1975-01-23 Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung Pending DE2502547A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/466,287 US3943555A (en) 1974-05-02 1974-05-02 SOS Bipolar transistor

Publications (1)

Publication Number Publication Date
DE2502547A1 true DE2502547A1 (de) 1975-11-13

Family

ID=23851202

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752502547 Pending DE2502547A1 (de) 1974-05-02 1975-01-23 Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung

Country Status (13)

Country Link
US (1) US3943555A (de)
JP (1) JPS5133569A (de)
BE (1) BE824887A (de)
BR (1) BR7502515A (de)
CA (1) CA1024267A (de)
CH (1) CH591162A5 (de)
DE (1) DE2502547A1 (de)
FR (1) FR2269791A1 (de)
GB (1) GB1494151A (de)
IN (1) IN143903B (de)
IT (1) IT1028325B (de)
NL (1) NL7416779A (de)
SE (1) SE402378B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3994012A (en) * 1975-05-07 1976-11-23 The Regents Of The University Of Minnesota Photovoltaic semi-conductor devices
DE2529951A1 (de) * 1975-07-04 1977-01-27 Siemens Ag Lateraler, bipolarer transistor
DD154049A1 (de) * 1980-10-30 1982-02-17 Siegfried Wagner Steuerbares halbleiterbauelement
US4804634A (en) * 1981-04-24 1989-02-14 National Semiconductor Corporation Integrated circuit lateral transistor structure
US4575746A (en) * 1983-11-28 1986-03-11 Rca Corporation Crossunders for high density SOS integrated circuits
US4792837A (en) * 1986-02-26 1988-12-20 Ge Solid State Patents, Inc. Orthogonal bipolar transistor
JP2503460B2 (ja) * 1986-12-01 1996-06-05 三菱電機株式会社 バイポ−ラトランジスタおよびその製造方法
JPS63312674A (ja) * 1987-06-16 1988-12-21 Nissan Motor Co Ltd 薄膜半導体装置
US5068205A (en) * 1989-05-26 1991-11-26 General Signal Corporation Header mounted chemically sensitive ISFET and method of manufacture
USH1637H (en) * 1991-09-18 1997-03-04 Offord; Bruce W. Laser-assisted fabrication of bipolar transistors in silicon-on-sapphire (SOS)
US5374567A (en) * 1993-05-20 1994-12-20 The United States Of America As Represented By The Secretary Of The Navy Operational amplifier using bipolar junction transistors in silicon-on-sapphire
DE4418206C2 (de) * 1994-05-25 1999-01-14 Siemens Ag CMOS-kompatibler Bipolartransistor und Herstellungsverfahren desselben
US5894152A (en) * 1997-06-18 1999-04-13 International Business Machines Corporation SOI/bulk hybrid substrate and method of forming the same
US6404038B1 (en) 2000-03-02 2002-06-11 The United States Of America As Represented By The Secretary Of The Navy Complementary vertical bipolar junction transistors fabricated of silicon-on-sapphire utilizing wide base PNP transistors
US8026572B2 (en) * 2006-12-06 2011-09-27 Denso Corporation Semiconductor device and method for manufacturing same
CN112599534A (zh) * 2020-12-08 2021-04-02 深圳市华星光电半导体显示技术有限公司 一种背板组件、制程方法和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3383567A (en) * 1965-09-15 1968-05-14 Ion Physics Corp Solid state translating device comprising irradiation implanted conductivity ions
US3486892A (en) * 1966-01-13 1969-12-30 Raytheon Co Preferential etching technique
NL6813833A (de) * 1968-09-27 1970-04-01
US3567508A (en) * 1968-10-31 1971-03-02 Gen Electric Low temperature-high vacuum contact formation process
US3666548A (en) * 1970-01-06 1972-05-30 Ibm Monocrystalline semiconductor body having dielectrically isolated regions and method of forming
GB1307546A (en) * 1970-05-22 1973-02-21 Mullard Ltd Methods of manufacturing semiconductor devices
US3660732A (en) * 1971-02-08 1972-05-02 Signetics Corp Semiconductor structure with dielectric and air isolation and method
JPS4924583A (de) * 1972-06-28 1974-03-05
US3890632A (en) * 1973-12-03 1975-06-17 Rca Corp Stabilized semiconductor devices and method of making same

Also Published As

Publication number Publication date
CH591162A5 (de) 1977-09-15
BR7502515A (pt) 1976-03-16
SE402378B (sv) 1978-06-26
SE7501090L (sv) 1975-11-03
IT1028325B (it) 1979-01-30
BE824887A (fr) 1975-05-15
NL7416779A (nl) 1975-11-04
US3943555A (en) 1976-03-09
JPS5133569A (en) 1976-03-22
GB1494151A (en) 1977-12-07
FR2269791A1 (de) 1975-11-28
AU7633374A (en) 1976-06-17
IN143903B (de) 1978-02-25
CA1024267A (en) 1978-01-10

Similar Documents

Publication Publication Date Title
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
DE2744059A1 (de) Verfahren zur gemeinsamen integrierten herstellung von feldeffekt- und bipolar-transistoren
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE1944793B2 (de) Verfahren zur herstellung einer integrierten halbleiteranordnung
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69415500T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE3625742C2 (de) Integrierte CMOS-Schaltung
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE112006001791T5 (de) Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile
DE69222393T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer Widerstandsschicht aus polykristallinem Silizium
DE2442926A1 (de) Herstellungsverfahren und integrierter schaltungsbaustein mit einem transistor fuer hohe betriebsspannungen
DE2627922A1 (de) Halbleiterbauteil
DE19752052A1 (de) Halbleitervorrichtung und Herstellungsverfahren
EP0028739B1 (de) Verfahren zum Bilden der Emitterzone eines Transistors
DE3146779A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OHN Withdrawal