DE2132034A1 - Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern - Google Patents
Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf FestkoerpernInfo
- Publication number
- DE2132034A1 DE2132034A1 DE19712132034 DE2132034A DE2132034A1 DE 2132034 A1 DE2132034 A1 DE 2132034A1 DE 19712132034 DE19712132034 DE 19712132034 DE 2132034 A DE2132034 A DE 2132034A DE 2132034 A1 DE2132034 A1 DE 2132034A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- conductive pattern
- conductive
- pattern
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W20/069—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H10P95/00—
-
- H10W20/40—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Western Electric Company Inc.
New York, N. Y. 10007 / USA
A 32 351
Yerfahrejn. _gur Jie.rs_teJ_lung .yon
Die Erfindung betrifft die Herstellung von Zwischenverbindungsmustern,
insbesondere "bei mikroelektronischen Anordnungen.
In der Mikroelektronik ist es oftmals notwendig, in einer Baueinheit
eine hohe Dichte elektrisch isolierter leitender Wege herzustellen, um verschiedene Bereiche der Baueinheit zu verbinden.
Dies erfordert normalerweise die Überkreuzung eines unterschiedlichen leitenden Weges durch einen leitenden Weg.
Typisch für dieses Problem ist die Verbindung verschiedener Schaltungselemente in einer monolithischen integrierten Schaltung.
Hier umgibt ein einziger Halbleiterwafer mehrere Schaltungselemente, welche innen voneinander durch p-n-Grenzflüchen-Isolierverfahren
isoliert sind, wobei eine Zwischenverbindung von außen her durch Bildung mehrerer sich überkreuzender
leitender Wege an der Oberfläche des Wafers bewirkt wird. Ähnliche Erfordernisse entstehen bei der Herstellung nikromagnetischer
Schaltungen.
Ein allgemeines Verfahren zur Erzielung der gewünschten Zwischen
Verbindung umfaßt die Herstellung einer Isolierschicht über dem Wafer und nachfolgenden Niederschlag einer stetigen !eiternden
Schicht über der Isolierschicht, v/obei Vorsorge getroffen
■,,""■" ν ■ ■ χ
109882/1706
wird, um die Dicke der isolierenden Schicht zu reduzieren^
wo die elektrische Verbindung des Wafers zu der ersten leitenden Schicht gewünscht wird, Alsdann werden !Teile dieser
leitenden Schicht auswahlmäßig entfernt, um das erste gewünschte leitende Muster zu hinterlassen. Nach Bildung einer
Isolierschicht über dem soeben gebildeten leitenden Muster und Schaffung von Bereichen reduzierter Dicke irgendeiner
Isolation an Bereichen, wo das zweite leitende Muster eine
elektrische Verbindung mit.dem Wafer herstellen soll, wird
eine zweite stetige leitende Schicht niedergeschlagen, wobei Teile dieser Schicht auswahlmäßig entfernt werden, um das
zweite gewünschte leitende Muster hinter sich zu lassen, wobei typischerweise Teile umfaßt sind, welche Teile des ersten
leitenden Musters überkreuzen .
Bei Verfahren dieser Art erfordern niedrige Kosten und hohe Dichten dringend die Verwendung dünner isolierender Schichten
zwischen getrennten leitenden Mustern. Jedoch ergibt sich, daß die Anwendung dünner Isoliorschichten das Bestreben einer
hohen Wahrscheinlichkeit des Auftretens fehlerhafter Überkreuzungen
zeigt. Einige Fehler sind Kanteneffekten zuzuordnen, wobei die Isolierschicht für Defekte anfällig ist, wo
sie sich über die Kanten ein^s darunterliegenden leitenden Musters erstreckt, vermutlich infolge der an solchen Kanten
) erzeugten Diskontinuitäten.
Ein Zweck der vorliegenden Erfindung besteht in der Schaffung eines Verbindungsverfahrens, welches diesen Kanteneffekt
reduziert und auf diese Weise geringere Defekte ergibt. Das gemäß dem Stande der Technik zugrundeliegende Problem wird erfindungsgemäß
gelöst, indem von einem Verfahren zur Herstellung eines Zwischenverbindungsmusters auf einer Unterlage ausgegangen
wird, die zumindest zwei Niveaus leitender Muster aufweist und die Überkreuzung des unteren leitenden Musters durch
das obere leitende Muster einschließt. Dieses Verfahren ist dadurch gekennzeichnet, daß das untere leitende Muster durch
—-Λ -
109882/170 5
Niederschlag einer stetigen'Schicht eines leitenden Materials
gebildet wird, welches beim Entstehen zu einem Isolator umzuwandeln ist, und daß nach der Maskierung dieser Schicht zur
Festlegung des gewünschten ersten leitenden Musters der freiliegende Teil der Schicht in einen Isolator umgewandelt wird.
Gemäß einem besonderen Ausführungsbeispiel der Erfindung wird ein monokristalliner Siliziumwafer in üblicher Weise hergestellt,
welcher mehrere Schaltungselemente aufnehmen soll, die von außen zu verbinden sind. Eine Isolierschicht wird vorgesehen
und mit Bereichen reduzierter Dicke versehen, welche der Stelle entsprechen, wo das erste leitende Muster eine
elektrische Verbindung mit dem Wafer bewirken soll« Wenn die elektrische Verbindung direkt bzw. galvanisch erfolgen soll,
wird die Isolierschicht im wesentlichen völlig entfernt. Wenn die elektrische Verbindung kapazitiv ist, so wird ein gewisses
Maß der Schichtdicke belassen. Dort wird alsdann über der Isolierschicht eine nicht mit einem Muster versehene leitende
Schicht eines Materials abgesetzt* welches leicht an Ort und Stelle in einen Isolator umgewandelt werden kann, beispielsweise
ein ^umbildendes Metall oder ein leitendes
Silizium. Alsdann wird über dieser leitenden Schicht eine Maske entsprechend dem ersten gewünschten leitenden Muster vorgesehen.
Die nichtmaskierten Teile dieser Schicht werden alsdann beim Entstehen in Isoliermaterial umgewandelt.
Vorzugsweise dient die Maske auch als Isolierschicht, so daß eine zweite leitende Schicht, in welcher das zweite leitende
Muster gebildet wird, darüber niedergeschlagen werden kann, so daß die Maske als Isolierung an den Uberkreuzungen dient.
Vor dem Absetzen dieser zweiten Schicht aus leitendem Material wird jedoch Vorsorge getroffen, um die Dicke der Isolation an
den Bereichen des Wafers zu reduzieren, wo die elektrische Verbindung, sei es galvanisch bzw. direkt oder kapazitiv,
angebracht werden soll, wie dies für die erste leitende Schicht durchgeführt wurde. Danach wird ein Teil dieser zweiten lei-
109882/1705
•tenden Schicht auswahlmäßig entfernt oder umgewandelt, um einen
leitenden Teil entsprechend dem gewünschten zweiten leitenden Mustei zu belassen.
Die Erfindung schafft also ein Zwischenverbindungsmuster einschließlich
Überkreuzungen leitender Wege nach einem Verfahren, welches folgende Schritte umfaßt ι Ausbildung des ersten leitenden
Musters durch Absetzen einer stetigen Schicht aus einem leitenden Material, welches an Ort und Stelle in einen Isolator
umzuwandeln ist, und Umwandlung des Restes der Schicht in einen Isolator nach Durchführung einer Maskierung zur Festlegung
des gewünschten ersten leitenden Musters, Alsdann wird nach Herstellung einer Isolierschicht über dem ersten leitenden
Muster das zweite leitende Muster über dem ersten leitenden Muster hergestellt. Bei einem Ausführungsbeispiel ist die erste
stetige Schicht ein polykristallines leitendes Silizium, auf welches eine Siliziumnitridmaske aufgebracht wird, um das
erste leitende Muster festzulegen. Nach Umwandlung des unmaskierten Siliziums in Siliziumdioxid dient die Maske zur Isolierung
des ersten leitenden Musters gegenüber dem nachfolgend
gebildeten zweiten leitenden Muster an den Uberkreuzungen,
Die Erfindung ist nachstehend anhand der Zeichnung näher erläutert.
Es zeigen:
Fig. 1-3 einen Halbleiterwafer in perspektivischer Schnittdarstellung während verschiedener Herstellungsstufen bei der Schaffung elektrischer Zwisclieiiverbindungen
nach einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens.
Nachfolgend ist die Herstellung eines einfachen, zwei Niveaus umfassenden Zwischenverbindungsmusters für eine integrierte
monolithische Siliziumschaltung unter besonderer Berücksichtigung neuartiger Elemente beschrieben.
Es sei angenommen, daß in an sich bekannter Weise eine inte-
109882/1705
grierte monolithische Siliziumschaltungsbaueinheit hergestellt wurde, welche eine Anzahl von Schaltungselementen umfaßt, die
in geeigneter Weise innerhalb des Siliziumwafers durch irgendein bekanntes Verfahren isoliert sind, beispielsweise durch eine
p-n-G-renzf lagenisolation. Die Einzelheiten der Schaltungselemente
sind nicht veranschaulicht. Wesentlich ist vorliegend die Zwischenverbindung dieser Elemente von außen her durch leitende
Muster, die auf der Oberfläche des Siliziumwafers abgesetzt werden.
Typischerweis3 umfaßt die Oberfläche des Wafers, wo Verbindungen
herzustellen sind, eine darüber vorgesehene Isolierschicht,. typischerweise aus Siliziumoxid, deren Dicke verändert werden
muß, wo die Verbindung herzustellen ist« Irgendeine Einzelverbindung kann entweder galvanisch sein, wobei in diesem Pall die
Isolierschicht im wesentlichen völlig entfernt werden muß, wo diese Verbindung erwünscht ist, oder die Verbindung kann kapazitiv
sein, wie die Tastelektrode eines isolierten TastfeldeffekttransistoüS,
wobei in diesem FaIl die Isolierschicht lediglich entsprechend verdünnt werden muß« Selbst wenn die Verbindung
in galvanischer Form hergestellt ist, kann sie ferner entweder eine Ohm'sche oder gleichrichtende Verbindung sein,
beispielsweise vom Sehottky-Schrankentyp, Wenn eine Verbindung
vom Schottky-Schrankentyp hergestellt werden soll, so wird der Bereich des Wafers, wo die Verbindung herzustellen ist, entsprechend
behandelt, bevor das Zwischenverbindungsmuster niedergeschlagen wird. Beispielsweise kann eine lokalisierte
Platinsilizid-Schicht in an sich bekannter Weise in einer Öffnung der Oxidschicht gebildet werden.
Gemäß Pig. 1 wird nach entsprechender Verdünnung einer Siliziumoxidschicht
11 sowie nach Vervollständigung irgendeiner Metallisierung freiliegender Bereiche über einem Wafer 12 eine leitende
Schicht 13 der beschriebenen Art niedergeschlagen. Vorzugsweise besteht die Schicht aus polykristallinem do tierten Silizium,
das durch Verdampfung odor Aufsprühung niedergeschlagen
wird. In einigen lallen kvum es vorzuziehen sein, ein film-
„ 5 „
-SAD
bildendes Metall zu verwenden, beispielsweise Aluminium, Tantal, Titanzirkon oder Niobium, welches zur Bildung eines Isolators
leicht oxidierbar ist.
Typiseherweise liegt die Dicke einer Siliziumschicht ziwschen
0,1 bis 1 μ, Nach dem Niederschlagen der Schicht wird eine
Maske 14 darüber vorgesehen, um das erste leitende Muster gemäß Pig, 2 zu bilden. Dies kann in üblicher Weise geschehen
und umfaßt typischerweise photolithographische Verfahren. In einigen Fällen erweist es sich als vorteilhaft, als Endmaske
eine Schicht eines Materials zu1 verwenden, welches an seinem
Platz belassen werden kann und zumindest teilweise als Isola-"
tion zwischen dem ersten leitenden Muster und den nachfolgend gebildeten leitenden Mustern dient. Typisch für solche Stoffe
sind Siliziumnitrid, Siliziumdioxid und Aluminiumoxid«
Nachdem sich die Maske an ihrem Platz befindet, wird die Oberfläche
des Wafers behandelt, um die freiliegenden Teile der leitenden Schicht in einen Isolator umzuwandeln, wie dies gewünscht
wird, und zwar in einer dem besonderen Material angemessenen Weise. Wenn die Schicht aus Silizium besteht, kann
eine Umwandlung zum Oxid in irgendeiner geeigneten Weise bewirkt werden, beispielsweise durch Behandlung mit einem Sauerstoffplasma
über angemessene Zeitperioden, wie sich dies aus der USA-Patentschrift 3 476 971 ergibt, oder durch Sauerstoffbeschießung.
In dem letzteren EaIl ist es wichtig, daß die Maske genügend dick ist, um ein wesentliches Eindringen
von Ionen zu vermeiden. Wenn die leitende Schicht aus einem filmbildenden Metall besteht, so kann es vorzuziehen sein, den
nicht maskierten Teil in ein isolierendes Oxid durch elektrolytische Verfahren umzuwandeln, wie dies beispielsweise bei
der Herstellung fester Elektrolytkondensatoren üblich ist.
Nach diesem Herstellungsverfahren wird das leitende Muster 13 in eine Isoliermatrix 15 gemäß Pig, 3 eingebettet belassen.
Die Umwandlung zu einem Isolator umfaßt allgemein eine Massen-
1 Ci 3"8 8 2 t \ 1 Ο ü
zunähme mit daraus folgender Steigerung der Hohe des Isolatorteils*
Jedoch ist die an den Übergängen von dem leitenden Material zu dem Isoliermaterial dargebotene Diskontinuität
typischerweise geringer, als dies der lall wäre, wenn der Isolierteil völlig entfernt würde.
Wenn ferner die Maske aus einem Material besteht, das zur Anwendung
als Isolator zwischen dem ersten leitenden Muster und einem zweiten leitenden Muster geeignet ist, das darüber
auszubilden ist, wie dies der lall ist, wenn das Muster aus Siliziumnitrid besteht, so kann die Maskendicke mit Vorteil
zur weiteren Reduzierung jeglicher Diskontinuität der planaren
lorm dienen, welche bei dem Übergang zwischen dem umgewandelten und nicht umgewandelten Material auftritt, wie sich
dies aus lig· 3 ergibt.
Wenn die Maske nicht auf diese Weise verwendet werden soll, so kann sie entfernt -werden, und eine neue Schicht zusätzlichen
isolierenden Materials kann sowohl in dem umgewandelten als auch dem nicht umgewandelten Material ausgebildet werden. In
einigen lallen kann es durchführbar sein, den Oberflächenteil des leitenden Musters zur Bildung des Isolators umzuwandeln,
oder es kann wahlweise Isoliermaterial abgesetzt werden. In einigen lallen kann es vorteilhaft sein, sowohl
die Maske beizubehalten, als auch eine zusätzliche Isolierschicht über derselben sowie dem umgewandelten Material abzusetzen.
Als nächstes werden nach üblichen Verfahren Bereiche reduzierter Dicke gebildet, wie dies vor dem Absetzen des ersten leitenden
Musters durchgeführt v/urde, wo eine entweder galvanische oder kapazitive Verbindung mit dem Wafer durch das
zweite leitende Muster herzustellen ist.
Alsdann wird gleichförmig über dem Wafer eine zweite Isolierschicht
aus einem Material abgesetzt, das zur Verwendung bei dem
- 3 109882/1705
213203A
zweiten leitenden Muster geeignet ist. Wenn ein drittes leitendes Muster vorgesehen werden soll, welches über dieses zweite
Muster kreuzen soll, und wenn Wert darauf gelegt wird, daß Überkreuzungsprobleme vermieden werden, so besteht das zweite
leitende Muster mit Vorteil aus einem Material, das im Hinblick auf die gleichen Überlegungen gewählt wurde, welche die
Auswahl der ersten Schicht beeinflussen^ das zweite leitende Muster wird hiervon in analoger Weise wie bei der Bildung des
ersten leitenden Musters hergestellt« Wenn man nicht auf folgende Überkreuzungen Rücksicht zu nehmen braucht, kann das
Material für das zweite leitende Muster und die Ausbildung des zweiten leitenden Musters hiervon einem bereits bekannten Ver-"
fahren folgen. Dies umfaßt typischerweise das Absetzen einer Metallschicht, beispielsweise aus Aluminium, Titan oder einer
Zusammensetzung, die darüber erfolgende Ausbildung einer Ätzgrundmaske nach photolithographischen Verfahren, wobei die
Maske das gewünschte leitende Muster festlegt, und die auswahlmäßige Entfernung des nichtmaskierten Materials durch
Ätzung, um das gewünschte leitende Muster 16 gemäß Pig. 3 zu
hinterlassen» Die zusammengesetzten Schichten in der Nähe der
Überkreuzung an dem zentralen oberen Teil von Pig. 3 sind im wesentlichen planar, um das Auftreten der vorangehend erwähnten
Kantendefekte zu vermindern.
Es ist unnötig, daß die leitende Schicht in ein Oxid umgewandelt wird und daß in einigen Pällen, wenn beispielsweise
die leitende Schicht Silizium ist, diese in ein Nitrid umge-' wandelt wird, beispielsweise durch Behandlung in einem Stickstoffplasma,
oder in bekannter Weise in ein Karbid. Auch kann es in einigen Fällen möglich sein, den gewünschten Teil der
leitenden Schicht durch Bestrahlung mittels eines Lasers, eines Ionen- oder Elektronenstrahls gemäß dem gewünschten Muster
umzuwandeln.
109882/1705
Claims (1)
- - 3-Anspruch·Verfahren sur Herstellung einer Zwischenverbindungsschicht auf einer Unterlage alt sumindest zwei Niveaus leitender Muster einschließlich einer Überkreuzung des unteren leitenden Musters durch das obere leitende Muster, dadurch gekennzeichnet, daß das untere leitende Muster (13) durch Absetzen einer stetigen Schicht eines leitenden Materials gebildet wird, welches an Ort und Stelle in einen Isolator umzuwandeln ist, und daß nach Maskierung einer solchen Schicht sur Festlegung des gewünschten ersten leitenden Musters der freiliegende Teil in einen Isolator umgewandelt wird.2· Verfahren nach Anspruch 1, dadurch gekennseichnet, daß das untere leitende Muster an gewählten Bereichen sur Herstellung einer elektrischen Verbindung Hit der Unterlage ausgebildet wird und daS das obere leitende Muster an gewühlten, hiervon verschiedenen Bereichen lur Herstellung einer elektrischen Verbindung Bit der Unterlage ausgebildet wird·3· Verfahren nach Anspruch 1, dadurch gekennseichnot, dai die stetige leitende Schicht aus einem polykristallinen leitenden Silisium besteht·4« Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die stetige leitende Schicht aus eines filnbildenden Metall besteht· !! j5· Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Maskeaus Siliciumnitrid besteht.r 2 -INSPECTED6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Siliziumnitridmaske als Isolation zv/ischen dem ersten und zweiten leitenden Muster vorgesehen wird.7. Verfahren nach Anspruch 1, gekennzeichnet durch Behandlung der maskierten Schicht mit einer oxidierenden Atmosphäre zur Umwandlung des ungeschützten Bereiches der Schicht zu einem Oxid sowie zur Bildung des in ein solches Oxid eingebetteten unteren leitenden Musters, Absetzung einer leitenden Schicht über das noch maskierte und eingebettete leitende Muster und Bildung des oberen leitenden Musters aus der letzterwähnten Schicht in elektrischer Isolation gegenüber dem ersten leitenden Muster.8. Verfahren nach Anspruch 7, gekennzeichnet durch Herstellung einer stetigen Isolierschicht über dem eingebetteten leitenden Muster vor der Herstellung des oberen leitenden Musters.109882/1705
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US050779A US3865624A (en) | 1970-06-29 | 1970-06-29 | Interconnection of electrical devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2132034A1 true DE2132034A1 (de) | 1972-01-05 |
Family
ID=21967376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19712132034 Pending DE2132034A1 (de) | 1970-06-29 | 1971-06-28 | Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US3865624A (de) |
| BE (1) | BE769050A (de) |
| CA (1) | CA922426A (de) |
| DE (1) | DE2132034A1 (de) |
| FR (1) | FR2096565B1 (de) |
| GB (1) | GB1347410A (de) |
| NL (1) | NL7108657A (de) |
| SE (1) | SE364396B (de) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL166156C (nl) * | 1971-05-22 | 1981-06-15 | Philips Nv | Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan. |
| JPS59220952A (ja) * | 1983-05-31 | 1984-12-12 | Toshiba Corp | 半導体装置の製造方法 |
| US4400867A (en) * | 1982-04-26 | 1983-08-30 | Bell Telephone Laboratories, Incorporated | High conductivity metallization for semiconductor integrated circuits |
| JPH06314687A (ja) * | 1993-04-30 | 1994-11-08 | Sony Corp | 多層配線構造の半導体装置およびその製造方法 |
| US5736457A (en) | 1994-12-09 | 1998-04-07 | Sematech | Method of making a damascene metallization |
| US8361856B2 (en) | 2010-11-01 | 2013-01-29 | Micron Technology, Inc. | Memory cells, arrays of memory cells, and methods of forming memory cells |
| US8329567B2 (en) | 2010-11-03 | 2012-12-11 | Micron Technology, Inc. | Methods of forming doped regions in semiconductor substrates |
| US8431458B2 (en) | 2010-12-27 | 2013-04-30 | Micron Technology, Inc. | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells |
| US8450175B2 (en) | 2011-02-22 | 2013-05-28 | Micron Technology, Inc. | Methods of forming a vertical transistor and at least a conductive line electrically coupled therewith |
| US8569831B2 (en) | 2011-05-27 | 2013-10-29 | Micron Technology, Inc. | Integrated circuit arrays and semiconductor constructions |
| US9036391B2 (en) | 2012-03-06 | 2015-05-19 | Micron Technology, Inc. | Arrays of vertically-oriented transistors, memory arrays including vertically-oriented transistors, and memory cells |
| US9129896B2 (en) | 2012-08-21 | 2015-09-08 | Micron Technology, Inc. | Arrays comprising vertically-oriented transistors, integrated circuitry comprising a conductive line buried in silicon-comprising semiconductor material, methods of forming a plurality of conductive lines buried in silicon-comprising semiconductor material, and methods of forming an array comprising vertically-oriented transistors |
| US9006060B2 (en) | 2012-08-21 | 2015-04-14 | Micron Technology, Inc. | N-type field effect transistors, arrays comprising N-type vertically-oriented transistors, methods of forming an N-type field effect transistor, and methods of forming an array comprising vertically-oriented N-type transistors |
| US9478550B2 (en) | 2012-08-27 | 2016-10-25 | Micron Technology, Inc. | Arrays of vertically-oriented transistors, and memory arrays including vertically-oriented transistors |
| US9111853B2 (en) | 2013-03-15 | 2015-08-18 | Micron Technology, Inc. | Methods of forming doped elements of semiconductor device structures |
| US11259402B1 (en) | 2020-09-08 | 2022-02-22 | United States Of America As Represented By The Secretary Of The Air Force | Fabrication of electrical and/or optical crossover signal lines through direct write deposition techniques |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3386894A (en) * | 1964-09-28 | 1968-06-04 | Northern Electric Co | Formation of metallic contacts |
| US3436611A (en) * | 1965-01-25 | 1969-04-01 | Texas Instruments Inc | Insulation structure for crossover leads in integrated circuitry |
| US3442701A (en) * | 1965-05-19 | 1969-05-06 | Bell Telephone Labor Inc | Method of fabricating semiconductor contacts |
| DE1564705A1 (de) * | 1966-09-12 | 1970-05-14 | Siemens Ag | Halbleiteranordnung mit mindestens einem in Emitterschaltung betriebenen Transistor |
| US3988214A (en) * | 1968-06-17 | 1976-10-26 | Nippon Electric Company, Ltd. | Method of fabricating a semiconductor device |
-
1970
- 1970-06-29 US US050779A patent/US3865624A/en not_active Expired - Lifetime
-
1971
- 1971-01-26 CA CA103684A patent/CA922426A/en not_active Expired
- 1971-06-18 SE SE07961/71A patent/SE364396B/xx unknown
- 1971-06-23 NL NL7108657A patent/NL7108657A/xx unknown
- 1971-06-24 GB GB2961171A patent/GB1347410A/en not_active Expired
- 1971-06-25 BE BE769050A patent/BE769050A/xx unknown
- 1971-06-28 FR FR7123521A patent/FR2096565B1/fr not_active Expired
- 1971-06-28 DE DE19712132034 patent/DE2132034A1/de active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| NL7108657A (de) | 1971-12-31 |
| FR2096565A1 (de) | 1972-02-18 |
| CA922426A (en) | 1973-03-06 |
| US3865624A (en) | 1975-02-11 |
| SE364396B (de) | 1974-02-18 |
| BE769050A (fr) | 1971-11-03 |
| FR2096565B1 (de) | 1974-05-31 |
| GB1347410A (en) | 1974-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1903961C3 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
| DE3340563C2 (de) | Schichtkondensator und Verfahren zur Herstellung desselben | |
| DE1930669C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
| DE2132034A1 (de) | Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern | |
| DE2036139A1 (de) | Dunnfümmetallisierungsverfahren fur Mikroschaltungen | |
| DE2951734A1 (de) | Halbleiterbauelement, insbesondere integrierte halbleiterschaltung, sowie herstellungsverfahren hierfuer | |
| DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
| DE3311635A1 (de) | Halbleiterbauelement und verfahren zu dessen herstellung | |
| DE1789106A1 (de) | Halbleiteranordnung | |
| DE69222390T2 (de) | Herstellungsverfahren eines selbstjustierenden Kontakts | |
| DE3247197A1 (de) | Elektrisch programmierbare und loeschbare speicherzelle | |
| DE3314879A1 (de) | Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen | |
| DE3024084A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
| DE2748103A1 (de) | Mittels elektronenlithographie hergestellter hochleistungs-galliumarsenid- schottky-sperrschichtfeldeffekttransistor und verfahren zu dessen herstellung | |
| DE1614928A1 (de) | Verfahren zur Kontaktierung von Halbleiter-Bauelementen | |
| DE2922015A1 (de) | Verfahren zur herstellung einer vlsi-schaltung | |
| DE2713532A1 (de) | Verfahren zur herstellung von ober- und unterhalb einer erdungsebene, die sich auf einer seite eines substrats befindet, verlaufenden verdrahtungen | |
| DE2615438A1 (de) | Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat | |
| DE2621165A1 (de) | Verfahren zum herstellen eines metallkontaktes | |
| DE2230171A1 (de) | Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile | |
| DE3544539A1 (de) | Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung | |
| DE3888511T2 (de) | Verfahren zum Herstellen von elektrischen Kontakten in integrierten Schaltungen. | |
| DE3000121A1 (de) | Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen | |
| DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE2134291A1 (de) | Halbleitervorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHN | Withdrawal |