DE3019826C2

DE3019826C2 -

Info

Publication number: DE3019826C2
Application number: DE3019826A
Authority: DE
Inventors: Shigeru Yokohama Jp Komatsu; Hiroshi Tokio/Tokyo Jp Inoue; Michio Kawasaki Jp Nakamura
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1979-05-24
Filing date: 1980-05-23
Publication date: 1987-10-29
Also published as: DE3019826A1; JPS55156366A; GB2054262B; US4577397A; GB2054262A

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer einen vertikalen Transistor aufweisenden inte grierten Halbleitervorrichtung nach dem Oberbegriff des Patentanspruches.

Ein derartiges, den LOCOS-Prozeß verwendendes Ver fahren ist aus der Zeitschrift "Philips Research Reports" 26, 1971, Seiten 166 bis 180, bekannt.

Weiterhin ist in der US-PS 39 69 748 ein Verfahren beschrieben, bei dem ein vertikaler und ein lateraler Transistor in einem Halbleiterkörper gebildet werden, wobei die Kollektorzone des lateralen Transistors direkt durch Diffusion in der diffundierten Basis zone des vertikalen Transistors erzeugt wird. Eine lokale Siliziumoxidation zur Herstellung einer Dick oxidschicht wird bei diesem Verfahren nicht vorge nommen.

In der DE-OS 20 47 313 ist ein Verfahren zur Her stellung einer monolithisch integrierten Schaltung beschrieben, bei dem ein Halbleiterkörper zunächst mit einer maskierenden Oxidschicht belegt wird. In dieser maskierenden Oxidschicht werden nach üblichen photographischen Verfahren Öffnungen für verschie dene Zonen eines Feldeffekttransistors und eines lateralen Bipolartransistors, also beispielsweise auch für Kollektor und Emitter, gebildet. Vor der für die Erzeugung dieser Zonen notwendigen Diffusion wird der Halbleiterkörper zunächst einer Boratmosphäre ausgesetzt, wodurch am Boden der Öffnungen in der Oxidschicht ein dünnes Oberflächengebiet aus stark dotiertem Material entsteht. Durch Erhitzen werden sodann die Dotierstoffe bis in die gewünschte Tiefe eindiffundiert. Während dieses Eindiffundierens oxidiert die Oberfläche des Halbleiterkörpers er neut, so daß sich in den Öffnungen Oxidbeläge bil den, die dünner als die Oxidschicht sind.

Aus der US-PS 39 61 999 ist ein Verfahren zum Her stellen einer dielektrischen Isolationsschicht un ter weitgehender Ausschaltung des sogenannten "Bird's beak" bekannt, wobei auch darauf hingewiesen wird, daß der LOCOS-Prozeß zu Problemen bei der lateralen Dimensionierung von Halbleiterzonen führen kann. Bei diesem Verfahren wird in Aussparungen einer Halbleiter anordnung aus der Dampfphase eine Siliziumschicht abgeschieden, die Unterätzungen ausfüllen vermag und oberhalb einer Siliziumnitridschicht poly kristallin und sonst monokristallin ausgebildet ist.

Beim LOCOS-Prozeß wird bekanntlich eine selektiv auf der Oberfläche eines Siliziumkörpers ausgebildete Oxidschicht zumindest teilweise in den Siliziumkörper eingelassen. Dieser Prozeß bietet u. a. den Vorteil einer erhöhten Integrationsdichte. Bei der Ausbildung eines vertikalen Transistors und eines lateralen Transistors in einem einzigen Silizium körper im gleichen Arbeitsgang werden jedoch häufig Eigenschaften und Zuverlässigkeit des lateralen Transistors ungünstig beeinflußt. Die Fig. 1A bis 1D veran schaulichen ein Beispiel, bei dem ein vertikales und ein lateraler Transistor in einem einzigen gemeinsamen Siliziumkörper ausgebildet werden. Fig. 1E veranschaulicht schematisch den lateralen Transistor im Schnitt. In den Fig. 1A bis 1D ist die Herstellung des vertikalen Transistors auf der linken Seite und des lateralen Transistors auf der rechten Seite darge stellt.

Bei diesem Beispiel wird ein Siliziumkörper hergestellt, der ein p-Typ-Siliziumsubstrat 1, eine auf diesem ausgebildete n-Typ-Epitaxieschicht 3, eine versenkte bzw. "vergrabene" n⁺-Schicht 2, einen tiefen n⁺-Bereich 4 und eine Isolierzone 5 aufweist. Eine untere Oxidschicht 6 und eine obere Siliziumnitridschicht 7 werden in dieser Reihenfolge auf der Oberfläche des Siliziumkörpers geformt, worauf diese Schichten 6, 7 zur Bildung von Öffnungen 8 (Fig. 1A) selektiv weggeätzt werden. Der freigelegte Teil der Oberfläche des Si liziumkörpers wird unter Heranziehung der Schichten 6 und 7 als Maske thermisch oxydiert, um dabei selektiv eingelassene Oxidschichten 9 mit einer Dicke von etwa 600-1000 nm zu formen. Anschließend werden die Schichten 6, 7 abgetragen (Fig. 1B). Die eingelassene Oxidschicht 9 ist etwa zur Hälfte in den Siliziumkörper eingebettet.

Auf dieser Anordnung wird eine weitere Oxidschicht 11 mit einer Dicke von 100-300 nm ausgebildet, und durch die Oxid schicht 11 hindurch wird nach dem Ionenimplantationsverfahren ein p-Typ-Fremdstoff in die Epitaxieschicht 3 implantiert. Auf diese Weise werden ein Basisbereich 12 des vertikalen Transistors bzw. ein Emitterbereich 14 und Kollektorbereiche 13, 13′ des lateralen Transistors ausgebildet (Fig. 1C).

Zuletzt wird ein Emitterbereich 15 des vertikalen Transistors ausgebildet, worauf Öffnungen zur Herstellung eines ohmschen Kontakts vorgesehen und Metallelektroden 16 angebracht werden (Fig. 1D).

Fig. 1E veranschaulicht in vergrößertem Teilschnitt den lateralen Transistor der auf die vorstehend beschriebene Weise her gestellten Halbleitervorrichtung, welche die eingelassenen Oxidschichten 9, die Metallelektroden 16, den Emitterbereich 14 und den Kollektorbereich 13 aufweist und bei welcher die Basis breite mit L 1 bezeichnet ist. Da die Eigenschaften des lateralen Transistors von der Basisbreite abhängen, ist die Form des von den gestrichelten Kreisen umschlossenen Bereichs 19, d. h. des mit den Emitterbereichen 13 oder mit dem Kollektorbereich 14 in Berührung stehenden Endabschnitts der eingelassenen Oxid schicht 9, kritisch und ausschlaggebend, und zwar speziell dann, wenn eine Basis mit einer Breite von weniger als 10 µm ausgebildet wird. Es ist jedoch bekannt, daß die Form des Be reichs 19 weitgehend von den Oxydationsbedingungen abhängt, insbesondere von der unteren Oxidschicht 6 und der Oxydations atmosphäre.

Aufgabe der Erfindung ist es ein Verfahren gemäß dem Oberbegriff des Patent anspruches anzugeben, bei dem gleichzeitig mit dem vertikalen Transistor ein lateraler Transistor, dessen Basisweite relativ genau gesteuert werden kann, herstellbar ist.

Diese Aufgabe wird bei einem Verfahren nach dem Oberbegriff des Patentanspruches erfindungsgemäß durch die in dessen kennzeichnenden Teil enthal tenen Merkmale gelöst.

Im folgenden ist ein bevorzugtes Ausführungsbeispiel der Erfindung im Vergleich zum Stand der Technik anhand der Zeichnung näher erläutert. Es zeigen

Fig. 1A bis 1D Schnittansichten zur Verdeutlichung der Ar beitsgänge bei der Herstellung einer bisheri gen Halbleitervorrichtung, die jedoch druck schriftlich nicht vorbekannt ist,

Fig. 1E eine in vergrößertem Maßstab gehaltene Schnittan sicht eines Teils der Halbleitervorrichtung nach Fig. 1D,

Fig. 2A bis 2E Schnittansichten zur Veranschaulichung der Schritte bei dem Verfahren gemäß der Erfindung und

Fig. 2F einen in vergrößertem Maßstab gehaltenen Teilschnitt der Vorrichtung nach Fig. 2E.

Die Fig. 1A bis 1E sind eingangs bereits erläutert worden.

Es werden zunächst ein Trennbereich 25 und ein tiefer n⁺-Bereich 24 in einem Silizium körper geformt, der durch Ausbildung einer vergrabenen n⁺-Schicht 22 und einer n-Typ-Epitaxieschicht 23 auf einem p-Typ-Siliziumsubstrat 21 hergestellt worden ist. Auf dieser Anordnung werden eine untere Oxidschicht 26 und eine Nitrid schicht 27 als Antioxidations-Maskierungsschicht geformt, worauf die Schich ten 26 und 27 zur Bildung von Öffnungen 28 selektiv weggeätzt werden (Fig. 2A).

Auf der freigelegten Oberfläche des Siliziumkörpers wird in den Öffnungen 28 nach einem geeigneten Ver fahren, etwa einem Dampfoxidationsverfahren, bei einer zweck mäßigen Temperatur im Bereich von 1000-1100°C eine einge lassene Oxidschicht 29 mit einer Dicke von vorzugsweise 500-700 nm ausgebildet. Zur Ausbildung der Schicht 29 kann auch zur leichteren Steuerung ein mit niedriger Temperatur und hoher Geschwindigkeit arbeitendes, bei 900-1000°C durchge führtes Druckoxydations-Verfahren angewandt werden. Die Ni tridschicht 27 und die Oxidschicht 26, die bei dieser selek tiven Oxidation als Maskenmaterial benutzt wurden, werden so dann abgetragen (Fig. 2B); dies kann unter Verwendung heißer Phosphorsäure oder durch Plasmaätzen erfolgen. Hierauf wird eine Resist- bzw. Abdeckschicht 31 aufgetragen, die danach beispielsweise durch Photoätzen in einem vorbestimmten Muster mit Öffnungen 32 versehen wird (Fig. 2C). Durch gewöhnliches Ätzen wird die eingelassene Oxidschicht 29 durch die Öffnungen 32 hindurch zur Formung von Öffnungen 33 teil weise abgetragen, worauf die Resist- bzw. Abdeckschicht 31 entfernt wird. In einer oxidierenden Atmosphäre wird dann eine Oxidschicht 41 mit einer bestimmten Dicke ausgebildet (Fig. 2D). Durch diese Oxidschicht 41 hindurch werden nach dem Ionenimplantations verfahren Fremdatombereiche 42, 43, 43′ und 44 ausgebildet (Fig. 2D). Ein Emitterbereich 45 des vertikalen Transistors wird nach dem allgemeinen bzw. üblichen Fremd stoff-Dotierungsverfahren geformt. Nach der Ausbildung von Öffnungen für die Einführung von Elektroden in jedem Bereich werden in diesen Öffnungen Elektroden 46 angebracht (Fig. 2E).

Der Aufbau des nach dem erfindungsgemäßen Verfahren herge stellten lateralen Transistors ist in Fig. 2F dargestellt, welche den Emitterbereich 44, den Kollektorbereich 43 und die Basis breite L 2 veranschaulicht. Da die Steuerung bei der Ausbildung der Öffnungen 33 (Fig. 2D) für Kollektor- und Emitterbereich 43 bzw. 44 einfach ist, kann die Basisbreite L 2 mit hoher Genauigkeit bestimmt werden, so daß sich auch die Eigenschaften des lateralen Transistors genau bestimmen lassen. Da weiterhin auf dem Basisbereich eine eingelassene Schicht 29 aus reichender Dicke ausgebildet ist, kann die Vorrichtung für äußere Einflüsse unempfindlich bzw. widerstandsfähig gemacht werden.

Claims

Verfahren zur Herstellung einer einen vertikalen Transistor aufweisenden integrierten Halbleitervor richtung in einem Siliziumkörper (21) des einen Lei tungstyps, bei dem
- (a) selektiv eine Antioxidations-Maskierungsschicht (26, 27) auf der Oberfläche des Siliziumkörpers (21) mindestens an der Stelle ausgebildet wird, an der die Basiszone (42) des vertikalen Tran sistors erzeugt werden soll,
- (b) durch Oxidation unter Wärmeeinwirkung eine erste, eingelassene, dicke Oxidschicht (29) auf der Ober fläche des Siliziumkörpers (21) an den von der Maskierungsschicht (26, 27) freien Stellen er zeugt wird,
- (c) die Antioxidations-Maskierungsschicht (26, 27) entfernt wird, und
- 2(d) die Basiszone (42) des vertikalen Transistors erzeugt wird,
dadurch gekennzeichnet, daß zur Herstellung eines neben dem vertikalen Transistor angeordneten lateralen Tran sistors
- (e) in die erste eingelassene, dicke Oxidschicht (29) Öffnungen für die Erzeugung des Kollektors und des Emitters des lateralen Transistors geätzt werden,
- (f) in den so erzeugten Öffnungen (33) und an der Stelle, an der die Basiszone (42) des vertikalen Transistors erzeugt werden soll, eine zweite Oxid schicht (41) gebildet wird, die dünner als die erste, eingelassene, dicke Oxidschicht (29) ist, und
- (g) in den Siliziumkörper (21) durch die zweite Oxid schicht (41) ein Fremdstoff des zweiten Leitungs typs implantiert wird, um Kollektor- und Emitter zonen (43, 44) des lateralen Transistors und die Basiszone (42) des vertikalen Transistors zu er zeugen.