[go: up one dir, main page]

DE2312413A1 - Verfahren zur herstellung von matrixkreisen mit in serie geschalteten gattern - Google Patents

Verfahren zur herstellung von matrixkreisen mit in serie geschalteten gattern

Info

Publication number
DE2312413A1
DE2312413A1 DE2312413A DE2312413A DE2312413A1 DE 2312413 A1 DE2312413 A1 DE 2312413A1 DE 2312413 A DE2312413 A DE 2312413A DE 2312413 A DE2312413 A DE 2312413A DE 2312413 A1 DE2312413 A1 DE 2312413A1
Authority
DE
Germany
Prior art keywords
gate electrode
diffusion
areas
area
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2312413A
Other languages
English (en)
Other versions
DE2312413B2 (de
Inventor
Shigeru Arita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP47024912A external-priority patent/JPS5128515B2/ja
Priority claimed from JP47026256A external-priority patent/JPS5232557B2/ja
Priority claimed from JP47026255A external-priority patent/JPS4894376A/ja
Priority claimed from JP47027785A external-priority patent/JPS5143950B2/ja
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE2312413A1 publication Critical patent/DE2312413A1/de
Publication of DE2312413B2 publication Critical patent/DE2312413B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H10W20/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H10D84/813—Combinations of field-effect devices and capacitor only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

PATENTANWALTSBÜRO TlEDTKE - BüHLING - KlNNE
TEL. (0611) 539653-56 TELEX: 524845 tip«t CABLE ADDRESS: Germaniapetent München *·) O -1 ο / λ *\
8000 München 2
Bavariaring4 13. März 1973 Postfach 202403
Matsushita Electronics Corporation Osaka (Japan)
Verfahren zur Herstellung von Matrixkreisen mit in Serie geschalteten Gattern
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Matrixkreisen mit in Serie geschalteten Gattern in integrierten Schaltkreisen von großen Ausmaßen mit Hilfe einer Selbsteinstellmethode.
Die Erfindung wird im folgenden anhand der Abbildungen erläutert.
Fig. 1 zeigt im Schnitt einen MOS-Feldeffekttransistor in einem üblichen integrierten Schaltkreis von großen Ausmaßen, der mit Hilfe der Selbsteinstellmethode hergestellt worden ist.
Fig. 2a und 2b zeigen einen vergrößerten Teil eines integrierten Schaltkreises großen Ausmaßes, der mit Hilfe eines üblichen Verfahrens hergestellt wurde, in Aufsicht beziehungsweise im Schnitt.
Fig, 2c zeigt den Schaltkreisaufbau der Fig. 2b in Form eines Schaltplans.
Fig. 3 stellt die Verbindung von zwei Bereichen eines MOS-Feldeffekttransistors nach der vorliegenden Erfindung dar.
309839/1116
■- 2 -
Fig. 4a und ifb zeigen in Aufsicht und im Schnitt aussGhnittweise einen Matrixkreis mit in Serie geschalteten Gattern.
Die Grundeinheit in einem integrierten Schaltkreis großen Ausmaßes in Form eines Feldeffekttransistors vom MOS-Tyρ weist, wie Fig. 1 zeigt, eine Gatteroxidschicht 2 auf, die auf einer Siliziumplatte 1 gebildet ist, die einen bestimmten Leitfähigkeitstyp aufweist. Auf·der Gatteroxidschicht 2 befindet sich eine Gatterelektrodenschicht 3· Zu beiden Seiten dieses Gatterbereichs|befinden sich ein Abzugselektrodenbereich 4 und ein Quellelektrodenbereich 5, die beide einen Leitfähigkeitstyp aufweisen, der zu demjenigen der Siliziumplatte 1 entgegengesetzt ist. Über den Abzugs- und Quellelektrodenbereichen ist eine Siliziumdioxidschicht 6, die während des Eindiffundiereris eines Dotierungsmaterials zur Bildung der Abzugs- und Quellelektrodenbereiche gebildet worden ist.
Im Rahmen dieser Selbsteinstellmethode werden zur Herstellung' der Gatterelektroden polykristallines Silizium oder Molybdän verwendet, da ein Material mit einem niedrigen Schmelzpunkt wie Aluminium hierfür nicht verwendet werden kann.
Bei der Herstellung dient die Gatterelektrode als Maske gegen Verunreinigungen während der Bildung eines Abzugs- oder Quellelektrodenbereichs durch Diffusion, wobei diese Maskenwirkung gleichzeitig zur Bildung der in Fig. 1 gezeigten Abzugsund Quellelektrodenbereiche führt.
Fig. 2a und 2b zeigen einen vergrößerten Teil einer üblichen Ausführung eines integrierten Schaltkreises von großem Ausmaß, der mit Hilfe der oben beschriebenen Selbsteinstellmethode hergestellt wurde, wobei eine Aufsicht dieses Teils in Fig. 2a gezeigt ist, während in Fig. 2b ein Schnitt längs der
0 9 8 Ί 9 / 1 1 1 6
Linie A-A von Fig. 2a dargestellt ist, der den Aufbau des Schaltkreises veranschaulicht.
Gemäß Fig. 2a werden Gatterelektroden 7,8, 9 und 1o beispielsweise aus Molybdän als Masken zur Bildung einer Vielzahl von Diffusionsbereichen 11 bis 15 benutzt, die einen Leitfähigkeitstyp aufweisen, der zu demjenigen der Siliziumplatte 1 entgegengesetzt ist. An jedem Gatterelektrodenschichtteil, zu dessen beiden Seiten sich die Diffusionsbereiche erstrecken, wird ein MOS-Feldeffekttransistor gebildet, wie in Fig. 2a bei 16 angedeutet ist.
Um den Aufbau des Feldeffekttransistors vom MOS-Typ, der auf diese Weise hergestellt wird, noch deutlicher zu zeigen, stellt Fig. 2b einen Schnitt längs der Linie A-A von Fig. 2a dar, woraus hervorgeht, daß der einzelne Diffusionsbereich für verschiedene MOS-Feldeffekttransistoren sowohl einen Abzugs- wie auch einen Quellelektrodenbereich liefert. Während der Bildung der Diffusionsbereiche bildet sich eine Siliziumdioxidschicht 6 auf der gesamten Oberfläche der Siliziumplatte 1 aus.
Die in dieser Weise erfolgende Bildung der Diffusionsbereiche führt an den in Fig. 2b gezeigten Stellen zur Ausbildung von MOS-FeIdeffekttransistoren 21 bis 2if, deren Abzugs- und Quellelektrodenbereiche, wie in Fig. 2c gezeigt ist, miteinander verbunden sind.
Bei den auf diese Weise hergestellten MOS-Feldeffekttransistoren, deren Schaltung in Fig. 2c dargestellt ist, sind die Abzugelektroden-Quellelektroden-Kreise notwendigerweise in Kaskade geschaltet, so daß es unmöglich ist, bei dieser Anordnung einen gewünschten Matrixschaltkreis herzustellen.
Wenn es beispielsweise erforderlich ist, die Abzugselektrode
9/1116
mit der Quellelektrode des MOS-Feldeffekttransistors 22 kurzzuschließen, wie in Fig. 2c durch die gestrichelte Linie- dargestellt ist, damit der MOS-Feldeffekttransistor Z2. seine .Funktion nicht mehr ausüben kann, muß ein Metallstreiejfn, dessen eines Ende mit dem Quellelektrodenbereich und dessen anderes Ende mit dem-Abzugselektrodenbereich in οhmschem Kontakt steht, auf der Siliziumplatte 1 so angebracht werden, daß er die Gatterelektrode kreuzt.
Das Verbindungsmittel in Form des Metallstreifens zur Herstellung epa.es bestimmten Matrixkreises bedeckt notwendigerweise einen Teil der Oberfläche der Siliziumplatte 1. Dies führt jedoch zu dem Nachteil, daß der Vergrößerung des Integrationsgrades von integrierten1 Schaltungen von großen Ausmaßen entgegengewirkt wird.
Es ist daher Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zur Herstellung von Matrixschaltkreisen unter voller Ausnutzung der Selbsteinstellmethode zu finden, durch das die genannten Nachteile vermieden werden.
Dies geschieht erfindungsgemäß dadurch, daß die erforderliche Verbindung zwischen zwei Bereichen des entsprechenden MOS-Feldeffekttransistors eines Matrixschaltkreises durch einen Diffusionsbereich gebildet wird, der auf der Siliziumplatte vor der Anbringung der Gatterelektrodenbereiche infolge Diffusion gebildet wird.
Hierdurch wird bewirkt, daß .die Nachteile hinsichtlcih des Integrationsgrades.aufgrund des Verbindungsmittels auf der Siliziumplatte vermieden- werden kann, da die Verbindung zwischen zwei Bereichen eines bestimmten MÖS-Feldeffekttransistörs in der Siliziumplatte vorgenommen .wird*
Das erfindungsgemäße Verfahren wird im folgenden anhand der Fig., 3,; fyä und 4ΐ> erläutert.
309839/1116
Fig. 3 zeigt die Verbindung von zwei Bereichen eines MOS-FeIdeffekttransistors, nämlich dem Abzugselektrodenbereich 4 und dem Quellelektrodenbereich 5 durch einen Diffusionsbereich 26, der sich unmittelbar unter dem Gatterelektrodenbereich befindet. Dieser Diffusionsbereich 26 entsteht.durch Eindiffundieren in bestimmten Bereichen vor der Bildung einer Gatteroxidschicht 2 und einer Gatterelektrodenschicht 3· Während des Ktzvorgangs, der dazu dient, nur die Gatterelektrodenschicht auf der Siliziumplatte 1 zu belassen, ist die Breite der Gatterelektrodenschicht so zu bemessen, daß dann, wenn der nachfolgende Diffusionsvorgang zur Bildung der Abzugsund Quellelektrodenbereiche 4 bzw. 5 beendet ist, die auf diese Weise eindiffundierteη Abzugs- und Quellelektrodenbereiche i)- und 5 in der Siliziumplatte 1 mit Hilfe des Diffusionsbereichs 26 verbunden und somit kurzgeschlossen werden können.
Fig. l±a zeigt schematisch das Verfahren zur Herstellung von Matrixkreisen nach der Erfindung. Hierbei werden zunächst Diffusionsbereiche 27, 28 und 29 durch Diffusion erzeugt, wonach in einem Diffusionsvorgang die Abzugs- und Quellelektrodenbereiche sowie die Gatterelektrodenschichten gebildet
bei
werden, was wie dem üblichen Diffusionsvorgang vor sich geht. Danach wird durch jede der Gatterelektrodenschichten und die Diffusionsbereiche, die auf beiden Seiten der Gatterelektrodenschicht erzeugt wurden, ein MOS-Feldeffekttransistor gebildet. Jedoch sind an den Stellen 27, 28 und 29, wo die vorbereitenden Diffusionsbereiche gebildet worden waren, die Diffusionsbereiche, die auf beiden Seiten der Gatterelektrodenschicht erzeugt wurden, durch den vorbereitenden Diffusionsbereich verbunden, so daß an diesen Stellen kein MOS-Feldeffekttransistor entsteht.
Fig. /fb zeigt einen Schnitt längs der Linie B-B von Fig. ifa, um.den Aufbau dieses Kreises noch weiter zu verdeutlichen.
309839/1116
Die unter einer Gatterelektrode 9 gebildeten Diffusionsbereiche 13 und 1if werden durch den vorbereitenden Diffusionsbereich 28 miteinander verbunden, so daß hier kein Transistor gebildet wird.
Durch die Bildung der erforderlichen.Anzahl von Diffusionsbereichen 27, 28 und 29 an vorbestimmten Stellen auf einer Siliziumplatte in Bezug auf einen herzustellenden Schaltkreis kann daher mit dem erfindungsgemaßen Verfahren jeder gewünschte Matrixschaltkrexs mit in Serie geschalteten Gattern im Rahmen der Selbsteinstellmethode hergestellt werden.
30 98 39/1116

Claims (3)

  1. Patentansprüche
    j 1.)Verfahren zur Herstellung von Matrixkreisen mit in Serie geschalteten Gattern, dadurch gekennzeichnet, daß wenigstens ein vorbereitender Diffusionsbereich in.einer Siliziumplatte mit einem bestimmten Leitfähigkeitstyp erzeugt wird, wobei dieser Diffusionsbereich einen Leitfähigkeitstyp aufweist, der zu demjenigen der Siliziumplatte entgegengesetzt ist, eine Gatteroxidschicht und eine Gatterelektrodenschicht auf der Siliziumplatte gebildet und zur Erzeugung einer Vielzahl von Gatterelektrodenbereichstreifen geätzt wird, wobei jeder dieser Gattereiektrodenbereichstreifen mit einem Teil auf dem vorbereitenden Diffusionsbereich angeordnet ist, und auf beiden Seiten jedes der Gatterelektrodenbereichstreifen eine Vielzahl von Diffusionsbereichen gebildet werden, die als Abzugs- und Quellelektrodenbereich eines MOS-FeIdeffekttransistors wirken, wobei die Abzugs- und Quellelektrodenbereiche von bestimmten ausgewählten MOS-Feldeffekttransistoren durch den vorbereitenden Diffusionsbereich kurzgeschlossen werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Gatterelektrodenschichten aus Molybdän hergestellt werden.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Gatterelektrodenschichten aus Polysilizium oder polykristallinem Silizium hergestellt werden.
    309839/1116
    Leerseite
DE19732312413 1972-03-10 1973-03-13 Verfahren zur herstellung eines matrixschaltkreises Ceased DE2312413B2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP47024912A JPS5128515B2 (de) 1972-03-10 1972-03-10
JP47026256A JPS5232557B2 (de) 1972-03-14 1972-03-14
JP47026255A JPS4894376A (de) 1972-03-14 1972-03-14
JP47027785A JPS5143950B2 (de) 1972-03-17 1972-03-17

Publications (2)

Publication Number Publication Date
DE2312413A1 true DE2312413A1 (de) 1973-09-27
DE2312413B2 DE2312413B2 (de) 1976-03-18

Family

ID=27458216

Family Applications (4)

Application Number Title Priority Date Filing Date
DE19732311915 Ceased DE2311915B2 (de) 1972-03-10 1973-03-09 Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisen
DE2311913A Pending DE2311913A1 (de) 1972-03-10 1973-03-09 Verfahren zur herstellung von matrixkreisen mit parallelgattern
DE2312414A Expired DE2312414C2 (de) 1972-03-10 1973-03-13 Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen
DE19732312413 Ceased DE2312413B2 (de) 1972-03-10 1973-03-13 Verfahren zur herstellung eines matrixschaltkreises

Family Applications Before (3)

Application Number Title Priority Date Filing Date
DE19732311915 Ceased DE2311915B2 (de) 1972-03-10 1973-03-09 Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisen
DE2311913A Pending DE2311913A1 (de) 1972-03-10 1973-03-09 Verfahren zur herstellung von matrixkreisen mit parallelgattern
DE2312414A Expired DE2312414C2 (de) 1972-03-10 1973-03-13 Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen

Country Status (5)

Country Link
US (3) US3865651A (de)
CA (2) CA1009379A (de)
DE (4) DE2311915B2 (de)
FR (4) FR2175819B1 (de)
GB (4) GB1357515A (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2605184A1 (de) * 1975-02-10 1976-12-23 Hitachi Ltd Halbleiterfestspeicher
DE2731873A1 (de) * 1976-09-27 1978-03-30 Mostek Corp Serien-festspeicher-struktur
DE2835087A1 (de) * 1977-08-16 1979-03-01 Kruschanov Halbleitermatrix eines integrierten konstantspeichers
DE3115694A1 (de) * 1980-04-24 1982-02-18 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleiter-festspeicher
DE3224287A1 (de) * 1981-06-30 1983-01-13 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Herstellungsverfahren fuer eine halbleitervorrichtung

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145701A (en) * 1974-09-11 1979-03-20 Hitachi, Ltd. Semiconductor device
US4028694A (en) * 1975-06-10 1977-06-07 International Business Machines Corporation A/D and D/A converter using C-2C ladder network
JPS5851427B2 (ja) * 1975-09-04 1983-11-16 株式会社日立製作所 絶縁ゲ−ト型リ−ド・オンリ−・メモリの製造方法
US4183093A (en) * 1975-09-04 1980-01-08 Hitachi, Ltd. Semiconductor integrated circuit device composed of insulated gate field-effect transistor
US4059826A (en) * 1975-12-29 1977-11-22 Texas Instruments Incorporated Semiconductor memory array with field effect transistors programmable by alteration of threshold voltage
US4240092A (en) * 1976-09-13 1980-12-16 Texas Instruments Incorporated Random access memory cell with different capacitor and transistor oxide thickness
JPS598065B2 (ja) * 1976-01-30 1984-02-22 松下電子工業株式会社 Ｍｏｓ集積回路の製造方法
JPS5333076A (en) * 1976-09-09 1978-03-28 Toshiba Corp Production of mos type integrated circuit
US5168075A (en) * 1976-09-13 1992-12-01 Texas Instruments Incorporated Random access memory cell with implanted capacitor region
US5434438A (en) * 1976-09-13 1995-07-18 Texas Instruments Inc. Random access memory cell with a capacitor
NL185376C (nl) * 1976-10-25 1990-03-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4600933A (en) * 1976-12-14 1986-07-15 Standard Microsystems Corporation Semiconductor integrated circuit structure with selectively modified insulation layer
US4081896A (en) * 1977-04-11 1978-04-04 Rca Corporation Method of making a substrate contact for an integrated circuit
DE2726014A1 (de) * 1977-06-08 1978-12-21 Siemens Ag Dynamisches speicherelement
US4142199A (en) * 1977-06-24 1979-02-27 International Business Machines Corporation Bucket brigade device and process
US4171229A (en) * 1977-06-24 1979-10-16 International Business Machines Corporation Improved process to form bucket brigade device
US4317275A (en) * 1977-10-11 1982-03-02 Mostek Corporation Method for making a depletion controlled switch
US4230504B1 (en) * 1978-04-27 1997-03-04 Texas Instruments Inc Method of making implant programmable N-channel rom
US4290184A (en) * 1978-03-20 1981-09-22 Texas Instruments Incorporated Method of making post-metal programmable MOS read only memory
US4591891A (en) * 1978-06-05 1986-05-27 Texas Instruments Incorporated Post-metal electron beam programmable MOS read only memory
US4268950A (en) * 1978-06-05 1981-05-26 Texas Instruments Incorporated Post-metal ion implant programmable MOS read only memory
US4208727A (en) * 1978-06-15 1980-06-17 Texas Instruments Incorporated Semiconductor read only memory using MOS diodes
US4342100A (en) * 1979-01-08 1982-07-27 Texas Instruments Incorporated Implant programmable metal gate MOS read only memory
CH631048B (fr) * 1979-07-13 Ebauches Electroniques Sa Convertisseur de tension alternative en tension continue.
US4280271A (en) * 1979-10-11 1981-07-28 Texas Instruments Incorporated Three level interconnect process for manufacture of integrated circuit devices
US4319396A (en) * 1979-12-28 1982-03-16 Bell Telephone Laboratories, Incorporated Method for fabricating IGFET integrated circuits
US4423432A (en) * 1980-01-28 1983-12-27 Rca Corporation Apparatus for decoding multiple input lines
US4608751A (en) * 1980-04-07 1986-09-02 Texas Instruments Incorporated Method of making dynamic memory array
US4410904A (en) * 1980-10-20 1983-10-18 American Microsystems, Inc. Notched cell ROM
JPS57109190A (en) * 1980-12-26 1982-07-07 Fujitsu Ltd Semiconductor storage device and its manufacture
US4387503A (en) * 1981-08-13 1983-06-14 Mostek Corporation Method for programming circuit elements in integrated circuits
JPS58188155A (ja) * 1982-04-27 1983-11-02 Seiko Epson Corp ２層構造ｒｏｍ集積回路
JPS60179998A (ja) * 1984-02-28 1985-09-13 Fujitsu Ltd 電圧検出回路
IT1227821B (it) * 1988-12-29 1991-05-07 Sgs Thomson Microelectronics Struttura di catena di contatti per il controllo della difettosita' di circuiti di memorie eprom
WO2004061812A1 (ja) * 2002-12-27 2004-07-22 Semiconductor Energy Laboratory Co., Ltd. 半導体装置およびそれを用いた表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3408543A (en) * 1964-06-01 1968-10-29 Hitachi Ltd Combination capacitor and fieldeffect transistor
US3443176A (en) * 1966-03-31 1969-05-06 Ibm Low resistivity semiconductor underpass connector and fabrication method therefor
US3541543A (en) * 1966-07-25 1970-11-17 Texas Instruments Inc Binary decoder
US3519504A (en) * 1967-01-13 1970-07-07 Ibm Method for etching silicon nitride films with sharp edge definition
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory
FR2014382B1 (de) * 1968-06-28 1974-03-15 Motorola Inc
DE1811136A1 (de) * 1968-11-27 1970-11-05 Telefunken Patent Verfahren zum Herstellen eines Planartransistors
US3591836A (en) * 1969-03-04 1971-07-06 North American Rockwell Field effect conditionally switched capacitor
US3604107A (en) * 1969-04-17 1971-09-14 Collins Radio Co Doped oxide field effect transistors
NL161924C (nl) * 1969-07-03 1980-03-17 Philips Nv Veldeffecttransistor met ten minste twee geisoleerde stuurelektroden.
US3739238A (en) * 1969-09-24 1973-06-12 Tokyo Shibaura Electric Co Semiconductor device with a field effect transistor
US3608189A (en) * 1970-01-07 1971-09-28 Gen Electric Method of making complementary field-effect transistors by single step diffusion
DE2007627B2 (de) * 1970-02-19 1973-03-22 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer integrierten halbleiterschaltung
NL165869C (nl) * 1970-09-25 1981-05-15 Philips Nv Analoog schuifregister.
US3740732A (en) * 1971-08-12 1973-06-19 Texas Instruments Inc Dynamic data storage cell
US3747200A (en) * 1972-03-31 1973-07-24 Motorola Inc Integrated circuit fabrication method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2605184A1 (de) * 1975-02-10 1976-12-23 Hitachi Ltd Halbleiterfestspeicher
DE2731873A1 (de) * 1976-09-27 1978-03-30 Mostek Corp Serien-festspeicher-struktur
DE2835087A1 (de) * 1977-08-16 1979-03-01 Kruschanov Halbleitermatrix eines integrierten konstantspeichers
DE3115694A1 (de) * 1980-04-24 1982-02-18 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleiter-festspeicher
DE3224287A1 (de) * 1981-06-30 1983-01-13 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Herstellungsverfahren fuer eine halbleitervorrichtung
DE3224287C2 (de) * 1981-06-30 1988-04-28 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa, Jp

Also Published As

Publication number Publication date
DE2312413B2 (de) 1976-03-18
FR2176825A1 (de) 1973-11-02
DE2311915B2 (de) 1976-10-21
GB1430301A (en) 1976-03-31
US3865651A (en) 1975-02-11
US3865650A (en) 1975-02-11
FR2175960A1 (de) 1973-10-26
FR2175961B1 (de) 1977-08-12
DE2311915A1 (de) 1973-09-13
CA1009379A (en) 1977-04-26
FR2175819A1 (de) 1973-10-26
FR2175819B1 (de) 1977-08-19
GB1357515A (en) 1974-06-26
US3874955A (en) 1975-04-01
GB1375355A (de) 1974-11-27
DE2311913A1 (de) 1973-09-20
GB1357516A (en) 1974-06-26
FR2176825B1 (de) 1976-09-10
DE2312414C2 (de) 1981-11-12
CA978661A (en) 1975-11-25
FR2175960B1 (de) 1977-08-12
FR2175961A1 (de) 1973-10-26
DE2312414A1 (de) 1973-09-27

Similar Documents

Publication Publication Date Title
DE2312413A1 (de) Verfahren zur herstellung von matrixkreisen mit in serie geschalteten gattern
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE2028146A1 (de) Transistoren und Verfahren zu deren Herstellung
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE3020609A1 (de) Integrierte schaltung
DE69033647T2 (de) Methode zur Herstellung einer Halbleiterstruktur für integrierte Hochleistungsschaltungen
DE19501558B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2747180C2 (de) Verbindungsstruktur für integrierte Halbleiterschaltung
DE3039009C2 (de) Sperrschicht-Feldeffekttransistor
DE1918054A1 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE2752335B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2930780C2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE2453528C2 (de) Maskierungsverfahren
DE2543138C3 (de)
DE1614827C2 (de) Verfahren zum Herstellen eines Transistors
DE2111089A1 (de) Verfahren zur Herstellung eines Halbleiterschaltelementes
DE4442106B4 (de) Verfahren zur Herstellung eines Transistors
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE3444741A1 (de) Schutzschaltungsanordnung fuer eine halbleitervorrichtung
DE3885587T2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit MOS-Transistoren mittlerer Spannung.
DE2131993C2 (de) Verfahren zum Herstellen eines niederohmigen Anschlusses
DE2835087C2 (de) Halbleitermatrix eines integrierten Festwertspeichers

Legal Events

Date Code Title Description
8235 Patent refused