[go: up one dir, main page]

DE2028146A1 - Transistoren und Verfahren zu deren Herstellung - Google Patents

Transistoren und Verfahren zu deren Herstellung

Info

Publication number
DE2028146A1
DE2028146A1 DE19702028146 DE2028146A DE2028146A1 DE 2028146 A1 DE2028146 A1 DE 2028146A1 DE 19702028146 DE19702028146 DE 19702028146 DE 2028146 A DE2028146 A DE 2028146A DE 2028146 A1 DE2028146 A1 DE 2028146A1
Authority
DE
Germany
Prior art keywords
zone
base
transistor
diffusion
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702028146
Other languages
English (en)
Inventor
Yasuo Kitatama Hayashi Yutaka Hoya Tokio Sekigawa Toshihiro Yokohama Kanagawa Tarui, (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP44073848A external-priority patent/JPS4831514B1/ja
Priority claimed from JP44073847A external-priority patent/JPS5125712B1/ja
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Publication of DE2028146A1 publication Critical patent/DE2028146A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/60Lateral BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • H10P95/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/05Etch and refill
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/053Field effect transistors fets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/151Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

OTPTU-HfQ. KtAtTS ΠΚΠΝ DIPIi-PHYS. HOBERT MUNZJUUBKB
PATMNTANWiMB
g MÜNCHEN a*
WHIBNXATXBSXK. »
A 116 70 8. Juni I97O
Firma K06Y0 GIJUTSUIN
3-1, 1-Chome, Kasumigaseki, Chiyoda-Ku Tokyo-To / Japan
Transistoren und Verfahren zu deren Herstellung
Die Erfindung betrifft allgemein Halbleitervorrichtungen und insbesondere ein neues Verfahren zur Herstellung von Feldeffekttransistoren (nachfolgend als FET bezeichnet) und Laterialtransistoran für superhohe Frequenz.
Es sind gewisse Schwierigkeiten, die nachfolgend näher beschrieben werden, bei dem herkömmlichen Verfahren zur Herstellung von Metallisolatorhalbleiter-Feldeffekttraneistoren (nachfolgend als MISFET) bezeichnet), Metalloxydhalbleiter-Feldeffekttransietoren (nachfolgend als MOSFET bezeichnet) und Lateraltransistoren aufgetreten*
Der Ausdruck "Lateraltransistor" wird hier zur Bezeichnung einet Transistors verwendet, bei welchem der Hauptetromfluß parallel zur Hauptfläch· des Schichtträgers ist*
Aufgabe der Erfindung ist die Oberwindung der nachfolgend
109816/1248
erwähnten Schwierigkeiten, die bei dem herkömmlichen Verfahren auftreten.
Im besonderen soll durch die Erfindung ein Verfahren zur Herstellung von FET von der Art geschaffen werden, bei welcher die Länge einer Zone, in welcher ein Kanal bzw. Strompfad geformt wird, durch eine Differenz zwischen Diffusionslängen der Storstoffdiffusion bestimmt wird, durch welches Verfahren der Basiswiderstand niedrig gemacht werden kann, selbst wenn die Kanallänge kurz gemacht ist.
Desgleichen soll durch die Erfindung ein MISFET und MOSFET zur Verwendung bei superhoher Frequenz geschaffen werden, die durch eine kleine Zahl von Verfahrensstufen hergestellt werden können und deren Basiswiderstand niedrig ist.
Ferner sollen durch die Erfindung Lateraltransistoren geschaffen werden, bei welchen die Schwierigkeiten, die bisher bei den bekannten Lateraltransistoren auftreten, wesentlich herabgesetzt oder überwunden sind und die ein ausgezeichnetes Verhalten bei superhohen Frequenzen zeigen.
Weiter soll durch die Erfindung ein Lateraltransistor von hoher Genauigkeit geschaffen werden, bei dessen Herstellung die Basisweite durch die Verwendung einer Differenz zwischen Diffusionslängen von Störstoffen gesteuert wird.
Weiter soll durch die Erfindung ein Verfahren zur Herstellung von Lateraltransistoren geschaffen werden, bei welchen der sogenannte "Early-Effekt" verringert ist, der begleitende "Durchgriff" dadurch verhindert wird und die Basisweite sowie der Basiswiderstand verringert find.
Die vorstehenden Ziele werden erfindungsgemäß durch ein 109816/1246
BAD ORIGINAL
Verfahren zur Herstellung von FET erreicht, bei welchen ein St&rstoff für die Basiszone, in welcher ein Kanal gebildet werden soll, in den Halbleiter durch Ionenimplantation eingebracht wird.
Ein weiteres Merkmal der Erfindung besteht in einem Verfahren zur Herstellung von Lateraltransistoren, bei welchen ein Hauptbetriebs-Basisbereich der Transistorbasiszone durch die Verwendung einer Differenz zwischen Diffusionslängen und Störstoff gebildet wird.
Nachfolgend wird die Erfindung in Verbindung mit den beiliegenden Zeichnungen näher beschrieben und zwar zeigen:
Fig. 1 ein Ersatzschaltbild eines parasitären Elements eines HISFETi
Fig. 2 in vergrössertem Mafistab eine Teilansicht im Schnitt eines AusfUhrungsbeispiels eines MISFET;
Fig. 3 Ca), S Cb), 3 Cc) und 3 Cd) ähnliche Schnittansichten, welche die aufeinanderfolgenden Stufen bei einest Durehführungsbeispiel des erfindungsgemässen Verfahrens zur Herstellung von FET zeigt;
Fig. H Ca) und H Cb) ähnliche Schnittansichten, welche ein weiteres Durchfuhrungsbeispiel der Erfindung zeigen^
Fig. S eine graphische Darstellung der Verteilung der Konzentration von Fremdatomen, die eine wünschenswerte Wirkung der Erfindung zeigt;
Fig» 6 in vergrössertea Maßstab eine Teilansicht Im Schnitt, welche einen Lateraltransistor bekannter Art zeigt;
109815/1246
2028U6
Fig. 7 (a) bis 7 Ce) ähnliche Schnittansichten, welche die aufeinanderfolgenden Stufen eines Durchführungen beiepiels des erfindungsgemässen Verfahrens zur Herstellung von Laterältransistoren zeigen und
Fig. 8 (a) bis 8 (e) ähnliche Schnittansichten, welche die aufeinanderfolgenden Stufen eines weiteren Durchführungsbeispiels des erfindungsgemässen Verfahrens zur Herstellung von Lateraltransistoren zeigen.
Zum besseren Verständnis der Erfindung werden nachfolgend die Hauptmerkmale und Schwierigkeiten bekannter Verfahren zur Herstellung von FET und Lateraltransistoren näher beschrieben.
Die Organisation und Leistung eines FET, insbesondere eines HISFET, kann in Verbindung mit einer Ersatzschaltung, wie sie in Fig. 1 dargestellt ist, beschrieben werden. Diese Schaltung ist mit einem Toranschluß G, einem Senkeanschluß D, einem Quelleanschluß S und einem Basisanschluß B versehen. Eine Halbleiterzone, in der ein Kanal gebildet wird, wird hier durch den allgemeinen Ausdruck "Basiszone11 bezeichnet .
Der Kanalwiderstand ist durch den Widerstand rch dargestellt, die Basiswiderstände sind durch die Widerstände rBl und rB2 dargestellt, der Quellewiderstand durch den Widerstand rs und der Senkewiderstand durch den Widerstand rd. Die Kondensatoren CGC, CGD und CG3 stellen Kapazitäten zwischen dem Tor und dem Kanal, zwischen dem Tor und der Senk« und zwischen dem Tor und der Quelle dar, während
CCCC
die Kondensatoren CB, DB, SB und GB Kondensatoren zwischen der Basis und dem Kanal, zwischen der Basis und der Senke, zwischen der Basis und der Quelle und zwischen
109815/1246
. 5 . 2Ö28U6
der Basis und den.Tor darstellen. Ferner stellt der Konden-
C
sator DS die Kapazität zwischen der Senke und der Quelle
C C dar, während die Kondensatoren DBl und GBl die Kapazitäten zwischen der Basiselektrode und der Senke und zwischen der Torelektrode und der Basis darstellen.
CC Die Wirkungen der Kondensatoren DB und CB, wenn dieser MISFET als quellegeerdete Schaltung verwendet wird, werden nachfolgend beschrieben. Wie Fig. 1 zeigt, wird eine Gegenkopplungsschaltung von der Senke zum Kanal durch die Konden-
C C
satoren DB und CB gebildet, so daß der Verstärkungsfaktor bei hohen Frequenzen abnimmt. Aus diesem Grunde besteht das übliche Hilfsmittel bei dieser quellegeerdeten Schaltung darin, den Basisanschluß B in Wechselstromweise zu erden,
C C
damit die Kondensatoren DB und CB in einer Wechselstromweise geerdet werden und dadurch die Bildung eines Rückkopplungsweges verhindert wird.
CC Da jedoch die Kondensatoren DB und CB in diesem Falle über die Widerstände rBl und rB2 geerdet sind, wird immer noch ein Gegenkopplungsweg bei Frequenzen oberhalb einer Grenzfrequenz gebildet, die zumindest durch die Kapazitäten CDB und CCB und die Widerstände rBl und rB2 bestimmt werden und eine Verringerung des Verstärkungsfaktors in diesem Frequenzband verursachen. Da diese Verringerung des Verstärkungsfaktors innerhalb des Elements auftritt, ist es nicht möglich, dieses nachteilige Merkmal durch eine Schaltkreistechnik, beispielsweise durch Neutralisation, auszuschalten. Die Widerstände rBl und rB2 müssen daher so niedrig wie möglich gemacht werden.
Ein Beispiel eines MISFET, bei dem eine Kanallänge von weniger als 1 Mikron erzielt werden kann, was bisher unmöglich war, ist im Schnitt in Fig. 2 dargestellt. Die Hauptteile dieses Transistors sind eine Vorelektrode 1, eine Quelle 2, eine
BADOHONAL
Halbleiterzone 3 von geringer Störstellenkonzentration zur Bildung einer Senkezone, einen Halbleiter H von hoher Störstellenkonzentration zur Bildung einer Sänkezone, eine Halbleiterzone 5, (Basisschicht), in welcher ein Kanal gebildet wird, und ein Isolierfilm 6 zwischen der Torelektrode 1 und dem übrigen Element.
Wenn in diesem Transistor die Quelle 2 ein η -Typ Halbleiter ist, die Zone 3 ein n-Typ-Halbleiter und die Zone U ein η -Typ-Halbleiter, wird die Zone 5 ein Halbleiter vom p-Typ. Obwohl eine Thermodiffusion eines die Basiszone bildenden Stöcstoffes vom p-Typ und eines die Quellezone bildenden Störstoffes vom η-Typ bei der Herstellung dieses Transistors in diesem Falle durchgeführt wird, wird die Kanallänge im Teil 5 durch die Differenz zwischen der Diffusionslänge der beiden Störstoffe bestimmt.
In diesem Falle wird, da die Diffusionslängen in der seitlichen und in der tiefen Richtung nahezu gleich sind, die Dicke des Teils 5b dünn, wenn die Kanallänge kurzgemacht wird, und der Widerstandswert dieses Teils wird hoch. Die Werte der Basiswiderstände rBl und rB2 werden daher hoch.
Wie erwähnt, besteht eine Aufgabe der Erfindung darin, einen FET-Transistor wie durch ei» Beispiel in Fig.2 dargestellt, von der Art herzustellen^ bei welcher die Länge dar Zone, in welcher «in Kanal gebildet wird, durch die Störstoffdiffusionslängen bestimmt wird, und die Basiswiderstände rBl und rB2 klein werden, selbst wenn die Kanallänge kurzgemacht wird. Um die Basiswiderstände kloin zu machen und ausserdem die Kanallänge in einem FET der vorerwähnten Art und wie durch ein Beispiel in Fig· 2 dargestellt, kurzzumachin, muß ein Herstellungsverfahren anV gewendet" werden, bei welchem die Strecke in d«c Tiefen· riohtung der Basisschicht unabhängig von der Strecke in
109116/1248 BADOHQ1NAL
der seitlichen Richtung bestimmt wird.
Um diesem Erfordernis Rechnung zu tragen, wird durch die Erfindung ein Verfahren vorgesehen, bei welchem die Atome des Störstoffes zur Bildung der Basisschicht vorher selektiv und tief in einen Halbleiter durch eine Maske hindurch eingebracht werden. In diesem Falle wird insbesondere das Ionenimplantationsverfahren angewendet.
Bei einem Beispiel eines MOSFET mit einem η-Kanal, wie in Fig. 3 dargestallt, wird zuerst ein Halbleitergebilde hergestellt, umfassend, wie in Fig. 3 (a) gezeigt, eine Halbleiterzone 11 vom η -Typ, eine Halbleiterzone 12 vom n-Typ, die der Zone 11 laminar Überlagert ist Cwie in der erwähnten Figur gezeigt), einen Isolierfilm 13, weicher auf der Zone 12 angeordnet ist, eine Halbleiterzone 15 vom p-Typ als Basiszone, in welcher ein Kanal geformt werden soll, und eine Maske 11 beispielsweise aus einem dünnen Metallfilm, um eine Implantation von Ionen in andere Teile als der Teil zu verhindern, welcher die Zone IS werden soll.
Sodann wird die Zone 15 durch Thermodiffusion in der seitlichen Richtung erweitert, wie in Fig. 3 (b) angegeben, worauf durch Einbringen eines Störstoffes vom η-Typ durch Ionenimplantation oder durch Thermodiffusion eine Zone 16 zur Bildung einer Quelle erhalten wird, wie in Fig. 3 (c) angegeben. Auseerdem wird eine Verfahrensstufe zur Einstellung der Länge des Kanalteils 15 (a) durch Thermodiffusion durchgeführt, falls erforderlich. Anschliessend folgen die Verfahrenestufen der Bildung eines Tor-Oxydfilms und einer Torelektrode, wodurch ein MOSFET erhalten wird.
Der Kanalteil wird durch die Differenz zwischen denDiffusions längen der Störstoffe der Zone 15 und der Zone 16 gebildet und die Kanallänge kann in der gewünschten Weise durch
' Ί0981B/1248
die Thermodiffusions-Verfahrensstufe gesteuert werden.
Ein Verfahrent welches am wenigsten Verfahrensstufen erfordert, umfaßt die folgenden Stufen. Die Storstoffe zur Bildung der Zone 15, welche die Quelle werden soll, werden vorher durch Ionenimplantation in das Halbleitergebilde durch die gleiche Einbringöffnung eingebracht, die in dem dünnen Metallfilm IU zur Maskierung und in dem Oxydfilm 13 geformt worden ist, wie in Fig. H (a) gezeigt. Hierauf wird in der thermischen Stufe zur Bildung eines Tor-Oxydfilms 17 ein Störstoff von einer höheren Diffusionskonstante als der Störstoff zur Bildung der Quelle gewählt und vorher in die Zone 15 eingebracht, so daß diese die Basis wird, wodurch der Kanalteil 15a selbsttätig durch die Differenz zwischen den Diffusionslängen gebildet wird. Die Kanallänge kann nach Belieben durch eine entsprechende Wahl der Temperatur und der Zeit der Verfahrensstufe zur Bildung des Tor-Oxydfilms 17 gesteuert werden. Sodann wird eine Torelektrode geformt, wodurch ein vollständiger MOSFET wie in Fig. U (b) erhalten wird.
Die Störstoffverteilungen in der Richtung der Tiefe von der Aussenflache in dem Falle, in welchem die Zone 15 durch Störstoffdiffusion gebildet wird, und in dem Falle, in welchem sie durch Ionenimplantation gebildet wird, sind vergleichsweise in Fig. 5 angegeben, in welcher die Ordinate die Störstoffkonzentration N und die Abszisse die Tiefe d von der Aussenflache des Halbleiters darstellt. Die Kurv« I zeigt diese Verteilung für den Fall einer Ionenimplantation an, während die Kurve II sie im Falle einer Störstoffdiffusion angibt.
Wie sich aus diesen Verteilungekurven ergibt, wird ein ausserordentlioh hoher Wert bsw. Spitzenwert der.Störstoffkonientration in einer bestimmten Tief« d^ im Falle einer
109815/1246
Ionenimplantation erzeugt, die von dem Fall einer Störstoff diffusion abweicht. Da diese Tiefe d^ durch die Energie der Ionen gesteuert werden kann, ist es möglich, wenn die Zone 15 mit reichlicher Dicke und eine Zone 16 von dünner Gestaltung geformt wird, den Teil 15b mit grosser Dicke unabhängig von der Kanaldicke zu formen und überdies eine hohe Konzentration zu erhalten. Es ist daher möglich, niedrige Werte für die Widerstände rBl und rB2 zu erzielen.
Ferner wird die Konzentration im Teil ISa, in welchem der Kanal gebildet wird, nicht bemerkenswert hoch, wie im Falle einer Thermodiffusion, selbst wenn die Konzentration des Teils 15b erhöht wird. Im Gegenteil, es ist sogar möglich, eine geringere Konzentration im Teil 15a als im Teil 15b herbeizuführen. Es besteht daher keine Möglichkeit einer bemerkenswerten Herabsetzung in der Beweglichkeit u des Trägers und ein gewöhnlicher Wert, d.h. von der Grossen-Ordnung, d.h. von 200 cm /VS, erzielt werden.
Ausserdem ist es, wenn der Teil 15b mit grosser Dicke gebildet wird, möglich, die Wahrscheinlichkeit eines Durchgriffs infolge der Kristallunregelmässigkeit zum Zeitpunkt der Bildung der Zone 16 zu verringern· Die Produktausbeute kann daher erhöht werden.
Daher können bei der Anwendung des erfindungsgealssen Verfahrens auf Feldeffekttransistoren vom Metall-Isolator-Halbleitertyp (MISFET), in jedem von welchen die Länge der Zone, in der ein Kanal gebildet wird, durch die Störstoffdiffusion bestimmt wird, wie vorangehend beschrieben, diese Transistoren für superhohe Frequenzen mit niedrigen Basiswiderständen bei hohen Ausbeuten mit einer kleinen Anzahl von Verfahrensstufen hergestellt werden.
Die Erfindung ist gemäß einem weiteren Merkmal derselben
109815/1246 bad original
auf die Herstellung verbesserter Latera!transistoran gerichtet. Wie in Fig· & durch ein Beispiel angegeben» besitzt ein bekannter Lateraltransistor eine Emitterzone 21, eine Kollektorsone 22, eine Basiszone 23 und eine Betriebszone (Hauptbasitzone) 3-1. Die Breite Wb (die als die Basisweit· der Betrieb»zone 3-1 bezeichnet wird) wird durch den Abstand zwischen der Emitterzone 21 und der Kollektorzone 22 bestimmt. Diese Zonen 21 und 22 werden durch Storetoffdiffusion gebildet. Die Basisweite Wb hängt
^ daher von der Photo&tsungsgenauigkeit ab und ihr Mindestwert ist begrenzt» welche Grenze gegenwärtig mit 1 Mikron angenommen wird·
In der tatsächlichen Praxis werden jedoch die Eigenschaften eines Transistors hauptsächlich durch seine Basisweite Wb bestimmt und eine Weite Wb von einem Mikron entspricht einer Frequenz ft von der Grössenordnung von 100 MHz.
Ein Lateraltransistor der bisher benutzten Art mit einer solohen Beschränkung kann daher nicht für superhohe Frequenzen verwendet werden·
* Ferner würden,.selbst w«m es abglich wäre» die Basisweite Wb, wie in Fig· 6 angegeben, weniger als ein Mikron zu machen, die Hochfrequenzeigensehaften des Transistors auch durch Modulation CErIy-EffektwJ amr Basisweit® Wb beschränkt warden, was hauptsächlich feadlngt ist durch di# Erweiterung der Sperrschicht von der Seit® amp- Kollektor» sone in die Hauptbatiason* 3-1» da die Stdrütoffkopzentptiott dieser Hauptboiszon· 3*1 niedriger al» diajmig» d$r Emitterzone 21 und der KoXlektorzon« Zt iste "$& #g|t$itetit; daher die Gefahr einet "Bürohgriffts® {άΛο eia« der Emitter- und Kol2.ektorao?£©n 21 ml 32 Sperrschicht) so daß die Vorrichtung nicht arbeiten kann. BAD
109818/1248
Wie vorangehend kurz erwähnt, besteht eine Aufgabe der Erfindung darin, die Schwierigkeiten wesentlich herabzusetzen, die bei den bekannten Lateraltransietoren bestehen, und ein Verfahren zur Herstellung von Lateraltransistoren für superhohe Frequenzen zu schaffen. Im Rahmen der Erfindung wurde'festgestellt, daß dieses Ziel dadurch erreicht werden kann, d£ eine Basis eines Lateraltransistors mit einer Weite von weniger als 1 Mikron gebildet wird.
Die Erfindung ist ferner auf die Schaffung eines Verfahrens zur Herstellung von Lateraltransistoren gerichtet, bei welchen die Steuerung der BAsisweite unabhängig von der Fotoätzungsgenauigkeit ermöglicht wird.Dies ist durch die Ausnutzung der Differenz zwischen den Längen der Stör -stoffdiffusion erreicht worden.
Weiter sollen durch die Erfindung Laxeraltransistoren geschaffen werden, von denen jeder eine Zone von geringer Störstoffkonzentration auf der Kollektorseite aufweist, um dadurch eine Verschlechterung der Gleichstromeigenschaften des Transistors zu verhindern, selbst wenn die Basisweite kleiner als ein Mikron gemacht wird.
Bei einer Ausführungsform der Erfindung, wie sie in Fig. dargestellt ist, wird ein npn-Transistor hergestellt. Zuerst wird eine Doppelschicht aus einem Isolierfilm und aus einem dünnen Metallfilm Cin manchen Fällen wird nur ein dünner Metallfilm oder ein Isolierfilm verwendet) auf einem Halbleiterschichtträger 32 vom η-Typ geformt, welcher durch ein Verfahren wie Fotoätzung teilweise weggenoaaen wird und damit ein Fenster zum Einbringen eines Störstoffes geöffnet wird. Hierauf wird durch Störstoff diffusion oder Ionenimplantation ein ßtörstoff vom p-Typ, z.i. Bor, zur Bildung einer Basiszone 33 eingebracht, wie in Fig. 7 (a)
109· HAI 24· badoriginal
if- 20*8146 Jl
für den Fall einer Ionenimplantation und in Fig. 7 (b) für den Fall einer Diffusion angegeben. Die anderen Teile der Vorrichtung sind nun der Schichtträger, der eine Kollektorzone 32 bildet, die Basiszone 33, der vorerwähnte dünne Metallfilm 35 und die Isolierschicht 36. Als nächstes wird, um einen guten Ohmschen Kontakt mit dem Kollektor zu erhalten, ein Fenster zur Bildung einer Zone 2-1 geöffnet, deren Störstoffkonzentration höher als diejenige der Zone 32 ist, und eine Emitterzone 31 vom η -Typ wird durch Ionenimplantation oder durch Störstoffdiffusion ge-™ bildet, um einen Störstoff, wie Arsen, z.B. wie in Fig. 7 (c) für den Fall einer Ionenimplantation und in Fig. 7 (d) für den Fall einer Diffusion angegeben, eingebracht.
Hierauf wird durch Thermodiffusion die Hauptbasiszone 33-1 gebildet,(welche Zone im Falle der Störstoffeinbringung durch Diffusion bereits gebildet worden ist). Der Grund hierfür besteht darin, daß, da die Diffusionsgeschwindigkeit von Bor höher als die von Arsen ist, Bor zuerst in die Halbleiterzone 32 vom η-Typ diffundiert, wodurch die Zone vom p-Typ erweitert und die Zone 33-1 geformt wird.
Jk Zu dieser Zeit kann die Basisweite Wb nach Belieben mit einer Feinheit von weniger als 0,1 Mikron durch eine entsprechende Wahl von Temperatur und Zeit gesteuert werden. Hierauf werden Elektroden geformt, wie in Fig. 7 (e) angegeben, in welcher ein Isolierfilm 37, eine Kollektorelektrode 38 und eine Emitterelektrode 39 gezeigt sind. Bei diesem Beispiel erstreckt sich die Sperrschicht hauptsächlich zur Kollektorzone, da die Störstoffkonzentration der Basiszone höher als diejenige der Kollektorzone wird. Dies hat zur Folge, daß der vorerwähnte "EarIy-Effekt" verringert wird und ein "Durchgriff" schwierig auftreten kann.
Die Basisweite Wb kann kleiner als 0,5 Mikron gemacht wer-
109815/1246
-■13 -
2028 H6
den und ausserdem kann die Hauptbasiszone flach gemacht . werden, während die Tiefe und die Störstoffkonzentration der Basiszone ausser des Hauptbasisbereichs durch die Energie (Beschleunigungsspannung) der implantierten Ionen erhöht werden kann. Der Basiswiderstand kann daher leicht herabgesetzt werden, so daß es ohne weiteres möglich ist, "einen Lateraltransistor herzustellen, der für den Betrieb mit einer Frequenz f^. oberhalb 1 GHz geeignet ist.
Bei einer weiteren Ausführungsform der Erfindung, wie sie in Fig. 8 dargestellt ist, wird das erfindungsgemässe Verfahren auf einen npn-Transistor ähnlich wie im vorangehenden Beispiel angewandt.
Zuerst wird eine Halbleiterzone 41 vom η-Typ in einem Halblieterschiehtträger 43 vom p-Typ geformt, wie in Fig. 8 (a) dargestellt. Der bei dieser Verfahrensstufe verwendete Störstoff vom η-Typ ist einer mit einer Diffusionsgeschwindigkeit, die niedriger als diejenige des Störstoffes vom p-Typ im Schichtträger 43 ist. Als nächstes wird durch Photoätzung ein Teil der Zone 41 selektiv weggeätzt, bis der Schichtträger 43 freiliegt, wie in Fig. 8 (b) angegeben« Sodann wird durch selektives Aufwachsen eine Halbleiterzone 42 vom n"-Typ gebildet, wie in Fig. 8 (c) angegeben. Während dieser Verfahrensstufe wird die Störstoffkonzentration der Zone 42 geringer als diejenige der Zone 41 gemacht. Anschliessend wird durch selektive Diffusion eine Halbleiterzone 42-1 vom η -Typ geformt, wie in Fig. 8 Xd) angegeben.
Gegebenenfalls ist es, wenn die Konzentration des gasförmigen Störstoffes an einem Zwischenpunkt der Verfahrensstufe der» Bildung der Halbleiterzone 42 vom n~-Typ erhöht wird, auch möglich, kontinuierlich eine Halbleiterzone vom η -Typ zu bilden und gleichzeitig oder in der nachfolgenden Stufe durch Thermodiffusion des Störstoffes, der
109815/1246
2028H6
absichtlich in die Emitterzone Ul dotiert wird und vom entgegengesetzten Leitfähigkeitstyp wie die Emitterzone ist, um eine Hauptbasiszone H3-1 zu bilden, wie in Fig. 8 Ce) angegeben. Schließlich werden eine Kollektorelektrode 48 und eine Emitterelektrode 49 geformt. Der auf diese Weise hergestellte Lateraltransistor besitzt eine Emitterzone 41, eine Kollektorzone 42, eine. Basiszone 43 und einen Isolierfilm 47. Die Bezugszeichen 6-1 und46 in Fig. 8 Cd) und 8 (c) bezeichnen Masken zur selektiven Diffusion und zur Bildung der Zone vom n"-Typ durch selektives Aufwachsen.
Aus dem Vorangehenden Beispiel ergibt sich, daß die Verwendung einer Torelektrode oberhalb der Hauptbasiszone 43-1 über dem Isolierfilm und einer Anordnung zur Steuerung des Oberflächenpotentials innerhalb des Rahmens der Erfindung liegt.
Aus der vorangehenden Beschreibungergibt sich, daß durch die Erfindung ein Verfahren geschaffen wurde, durch das sich" mehrere Vorteile erzielen lassen, welche durch die bekannten Verfahren zur Herstellung von Laterialtransistoren, wie die Herabsetzung des sogenannten "EarIy-Effekts", die Verfc hinderung des begleitenden"Durchgriffs" und eine Wirksamkeit hinsichtlich der Hochfrequenzeigenschaften, d.h» Verringerung der Basisweite und des Basiswiderstandee, nicht erreicht werden konnten.
Patentansprüches
109815/1246

Claims (3)

  1. Patentansprüche
    Ii Verfahren zur Herstellung eines Feldeffekttransistors, dadurch gekennzeichnet, daß durch Ionenimplantation ein Störstoff zur Bildung einer Transistorzone eingebaut wird, in welcher ein Kanal gebildet werden soll.
  2. 2. Verfahren zur Herstellung eines Lateraltransistors, dadurch gekennzeichnet, daß ein Hauptarbeitsbereich der Transistorbasiszone durch die Verwendung der Differenz zwischen Diffusionslängen infolge von Störstoffen gebildet wird, welche die Störstoffe in die Transistorzone durch Ionenimplantation oder durch Niederschlagen aus der flüssigen oder gasförmigen Phase eingebaut werden»
  3. 3. Verfahren zur Herstellung eines Laterältransistors, dadurch gekennzeichnet, daß ein Hauptarbeitsbereich der Transistorbasiszone gebildet wird, in dem ein Unterschied in den Diffusionsstrecken infolge von Störstoffen verwendet wird und die Energie der eingebrachten Ionen eingestellt wird, wodurch die Tiefe und die Störstoffkonzentration der Basiszone ausser dem Hauptarbeitsbereich gesteuert wird.
    109815/1246
DE19702028146 1969-09-18 1970-06-08 Transistoren und Verfahren zu deren Herstellung Pending DE2028146A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP44073848A JPS4831514B1 (de) 1969-09-18 1969-09-18
JP44073847A JPS5125712B1 (de) 1969-09-18 1969-09-18

Publications (1)

Publication Number Publication Date
DE2028146A1 true DE2028146A1 (de) 1971-04-08

Family

ID=26414996

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702028146 Pending DE2028146A1 (de) 1969-09-18 1970-06-08 Transistoren und Verfahren zu deren Herstellung

Country Status (4)

Country Link
US (1) US3764396A (de)
DE (1) DE2028146A1 (de)
GB (2) GB1316559A (de)
NL (1) NL140659B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3975221A (en) * 1973-08-29 1976-08-17 American Micro-Systems, Inc. Low capacitance V groove MOS NOR gate and method of manufacture
US3924265A (en) * 1973-08-29 1975-12-02 American Micro Syst Low capacitance V groove MOS NOR gate and method of manufacture
US3909304A (en) * 1974-05-03 1975-09-30 Western Electric Co Method of doping a semiconductor body
US3945857A (en) * 1974-07-01 1976-03-23 Fairchild Camera And Instrument Corporation Method for fabricating double-diffused, lateral transistors
JPS5431872B2 (de) * 1974-09-06 1979-10-09
US4033787A (en) * 1975-10-06 1977-07-05 Honeywell Inc. Fabrication of semiconductor devices utilizing ion implantation
US4038107B1 (en) * 1975-12-03 1995-04-18 Samsung Semiconductor Tele Method for making transistor structures
US4078947A (en) * 1976-08-05 1978-03-14 International Business Machines Corporation Method for forming a narrow channel length MOS field effect transistor
US5191396B1 (en) * 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
WO1984003997A1 (en) * 1983-04-04 1984-10-11 Motorola Inc Self-aligned ldmos and method
IT1250233B (it) * 1991-11-29 1995-04-03 St Microelectronics Srl Procedimento per la fabbricazione di circuiti integrati in tecnologia mos.
US5817546A (en) * 1994-06-23 1998-10-06 Stmicroelectronics S.R.L. Process of making a MOS-technology power device
EP0689238B1 (de) * 1994-06-23 2002-02-20 STMicroelectronics S.r.l. Verfahren zur Herstellung eines Leistungsbauteils in MOS-Technik
US5869371A (en) * 1995-06-07 1999-02-09 Stmicroelectronics, Inc. Structure and process for reducing the on-resistance of mos-gated power devices
US5867425A (en) * 1997-04-11 1999-02-02 Wong; Ting-Wah Nonvolatile memory capable of using substrate hot electron injection
US5896315A (en) * 1997-04-11 1999-04-20 Programmable Silicon Solutions Nonvolatile memory
US5841694A (en) * 1997-07-30 1998-11-24 Programmable Silicon Solutions High performance programmable interconnect
US6426673B2 (en) 1997-07-30 2002-07-30 Programmable Silicon Solutions High performance integrated radio frequency circuit devices
US6535034B1 (en) 1997-07-30 2003-03-18 Programmable Silicon Solutions High performance integrated circuit devices adaptable to use lower supply voltages with smaller device geometries
US6077746A (en) * 1999-08-26 2000-06-20 Taiwan Semiconductor Manufacturing Company Using p-type halo implant as ROM cell isolation in flat-cell mask ROM process
JP2010114179A (ja) * 2008-11-05 2010-05-20 Hitachi Displays Ltd 表示装置および表示装置の製造方法
CN111785784B (zh) * 2020-07-20 2025-10-28 杭州奥罗拉半导体有限公司 功率半导体器件及其形成方法

Also Published As

Publication number Publication date
GB1313829A (en) 1973-04-18
GB1316559A (en) 1973-05-09
US3764396A (en) 1973-10-09
NL140659B (nl) 1973-12-17
NL7007988A (de) 1971-03-22

Similar Documents

Publication Publication Date Title
DE2028146A1 (de) Transistoren und Verfahren zu deren Herstellung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
EP0080523B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von komplementären Feldeffekttransistoren und mindestens einem Bipolartransistor
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE3852444T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit isoliertem Gatter.
DE69029942T2 (de) Verfahren zur Herstellung von MOS-Leistungstransistoren mit vertikalem Strom
DE2652253C2 (de) Verfahren zur Steuerung der seitlichen Breite eines Dotierungsprofils in einem Halbleiterkörper eines Halbleiterbauelementes
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE2347424A1 (de) Verfahren zur herstellung von halbleitereinrichtungen
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
EP0024311A2 (de) Verfahren zum Herstellen eines hochintegrierten Festwertspeichers
DE2419019C3 (de) Verfahren zum Herstellen eines Sperrschichtfeldeffekttransistors
DE2040154A1 (de) Transistor und Verfahren zu dessen Herstellung
DE2833068C2 (de)
DE3015782A1 (de) Feldeffekttransistor mit isolierter steuerelektrode und verfahren zur herstellung desselben
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE3688318T2 (de) Feldeffekttransistor.
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1762435B2 (de) Hochverstaerkende integrierte verstarkerschaltung mit einem mos feldeffekttransistor
DE2236897B2 (de)
DE2752335B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2930780C2 (de) Verfahren zur Herstellung eines VMOS-Transistors
EP0270703B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE3789003T2 (de) Statische Induktionstransistoren mit isoliertem Gatter in einer eingeschnittenen Stufe und Verfahren zu deren Herstellung.

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee