DE3020609A1 - Integrierte schaltung - Google Patents
Integrierte schaltungInfo
- Publication number
- DE3020609A1 DE3020609A1 DE19803020609 DE3020609A DE3020609A1 DE 3020609 A1 DE3020609 A1 DE 3020609A1 DE 19803020609 DE19803020609 DE 19803020609 DE 3020609 A DE3020609 A DE 3020609A DE 3020609 A1 DE3020609 A1 DE 3020609A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- base
- transistor
- conductivity type
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012535 impurity Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 6
- -1 boron ions Chemical class 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/65—Integrated injection logic
- H10D84/658—Integrated injection logic integrated in combination with analog structures
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine integrierte Schaltung, insbesondere auf eine integrierte Schaltung, in
der ein integriertes Injektionslogikelement (I L-Element)
und ein linearer oder lateraler Transistor gemeinsam ausgebildet sind.
Zum Herstellen einer logischen Verknüpfungsschaltung ist
es üblich, auf einem gemeinsamen Chip ein I L-Element und einen linearen Transistor (auch: lateraler Transistor) ge-
meinsam auszubilden. Um auf einem gemeinsamen Chip das I L-Element
und den linearen Transistor auszubilden, wurde bisher auf einem P-Typ-Halbleitersubstrat eine epitaxale Schicht
vom N-Typ gebildet. Die epitaxale Schicht wird durch Trennzonen vom P -Typ in mehrere Inselzonen vom N-Typ unterteilt.
Zwischen jeder Inselzone und dem Halbleitersubstrat wird eine vergrabene oder innere N -Zone gebildet. In der das
I L-Element bildenden Inselzone sowie der den linearen Transistor bildenden Inselzone werden eine Injektorzone, eine Basiszone
030049/0945
des Vertikaltransistors des I L-Elements sowie eine Basiszone
des linearen Transistors durch denselben Diffusionsprozeß
gebildet.
Gleichermaßen werden die Kollektorzone des Vertikaltransistors und die Emitter- und Kollektorζonen des linearen Transistors
durch denselben Diffusionsvorgang gebildet. In dem so ausge-
2
bildeten I L-Element und linearen Transistor haben der vertikale
bildeten I L-Element und linearen Transistor haben der vertikale
2
Transistor des I L-Elements und die Basiszone des linearen Transistors im wesentlichen dieselbe Diffusionstiefe. Hierdurch ergibt sich jedoch folgendes Problem: wenn in der N-Inselzone zwischen der vergrabenen N -Zone und der Basis-
Transistor des I L-Elements und die Basiszone des linearen Transistors im wesentlichen dieselbe Diffusionstiefe. Hierdurch ergibt sich jedoch folgendes Problem: wenn in der N-Inselzone zwischen der vergrabenen N -Zone und der Basis-
2 zone des Vertikaltransistors in dem I L-Element Minoritätsträger
gespeichert werden, erhöht sich die Verzögerungszeit des Vertikaltransistors, und die Operationsgeschwindigkeit
des I L-Elements nimmt ab. Vorzugsweise wird der Abstand zwischen der Basiszone und der vergrabenen Zone so klein wie
möglich gemacht. Es ist jedoch notwendig, daß in dem linearen Transistor der Abstand zwischen der Basiszone und der vergrabenen
Zone größer gemacht wird, um die Emitter-Kollektor-SDerr-
bzw. Stehspannung größer zu machen. Dies bedeutet, daß das
I -Element und der lineare Transistor entgegengesetzten Forderungen
entsprechen müssen. Im Stand der Technik ist den Anforderungen aus den genannten Gründen nicht genügt, und daher
besteht die Notwendigkeit, daß die Eigenschaften entweder des
I L-Elements oder des linearen Transistors verschlechtert wer-
030049/0945
den, oder daß zwischen den beiden Eigenschaften ein Kompromiß erzielt wird.
Es ist demnach das Ziel der vorliegenden Erfindung, eine
2 integrierte Schaltung zu schaffen, bei der ein I L-Element
und ein linearer Transistor gemeinsam vorhanden sind, ohne daß deren Eigenschaften beeinträchtigt sind.
Erfindungsgemäß wird eine integrierte Schaltung geschaffen,
bei der mittels Ionenimplantation die Basiszone eines Vertikal-
transistors eines I L-Elements in einem Inselbereich tief
ausgebildet und die Basiszone eines linearen Transistors in der Inselzone flach ausgebildet ist.
Erfindungsgemäß wird eine integrierte Schaltung geschaffen,
bei der der Kollektor eines Vertikaltransistors in einem
I L-Element derart ausgebildet wird, daß er eine geringere Störstellenkonzentration aufweist als die Emitterzone eines
linearen Transistors.
Gemäß einem bevorzugten Gedanken der Erfindung wird eine integrierte Schaltung geschaffen, bei der auf einem einzelnen
Chip ein I L-Element und ein linearer Transistor gemeinsam ausgebildet sind. Bei der erfindungsgemäßen Schaltung sind
die Basis- und Kollektorzone eines Vertikaltransistors des
I L-Elements derart ausgebildet, daß sie eine größere Tiefe
030049/09*5
aufweisen als die Basis- und Emitterzone des linearen
Transistors.
Transistors.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 einen Querschnitt des Aufbaus eines Aus
führungsbeispiels einer erfindungsgemäßen integrierten Schaltung;
Fig. 2A Querschnittansichten einer integrierten bis 2H
Schaltung gemäß Fig. 1 entsprechend den
Herstellungsschritten;
Fig. 3 einen Querschnitt eines weiteren Aus
führungsbeispiels einer erfindungsgemäßen Schaltung;
Fig. 4 einen Querschnitt eines weiteren Ausführungs
beispiels einer erfindungsgemäßen integrierten Schaltung; und
Fig. 5 einen Querschnitt eines weiteren Ausführungs-
beispiels einer erfindungsgemäßen integrierten Schaltung.
0300 4 9/0945
In einer in Fig. 1 dargestellten integrierten Schaltung ist eine auf einem P-Typ-Halbleitersubstrat 11 befindliche epitaxale
Schicht 12 vom N -Typ durch P -Typ-Trennzonen 13 in mehrere
Inselzonen 12.., 12„ ... unterteilt. Zwischen dem Halbleitersubstrat
11 und entsprechenden Inselzonen 12.., 12„ ... sind
innere oder vergrabene N -Typ-Zonen 14.., 14- ... ausgebildet. In der Inselzone 12.. ist eine N -Typ-Zone 15 ausgebildet, die
sich bis zu der vergrabenen N -Typ-Zone 14.. erstreckt. In
den Inselzonen 12. sind voneinander getrennt P -Typ-Zonen
16 und 17 ausgebildet; die P -Typ-Zone 16 dient als Injektor für das I L-Element 10, die P -Typ-Zone 17 dient als Basis
eines Vertikaltransistors. In der P -Zone 17 ist eine N-Typ-Zone 18 ausgebildet, die als Kollektor des Vertikaltransistors
dient. Ohmsche Kontaktzonen vom P-Typ, 16a und 17a, sind in den P -Zonen 16 bzw. 17 ausgebildet. In der N-Zone 18 ist
eine Ohmsche Kontaktzone 18a vom N -Typ ausgebildet. In der Inselzone 12„ vom N -Typ ist eine P-Zone 21 flach ausgebildet,
die als Basis eines linearen oder lateralen Transistors 20 dient. In der P-Zone 21 und der Inselzone 12 sind N -Zonen
22 bzw. 23 ausgebildet, die als Emitter bzw. Kollektor des linearen Transistors dienen. Auf der Oberfläche der oben erläuterten
integrierten Schaltung (IC-Schaltung) ist eine Kontaktlöcher aufweisende Isolierschicht 25 ausgebildet. Durch die
Kontaktlöcher sind Al-Elektroden 25, 26, 27, 28, 29 und 30 geführt.
Da das I L-Element die tief ausgebildete Basiszone 17 des
030049/0945
Vertikaltransistors aufweist und die Basiszone des linearen Transistors flach ausgebildet ist, ist die maximale Operations-
geschwindigkeit des I L-Elements doppelt so hoch wie bei
einer herkömmlichen IC-Schaltung, bei der ein herkömmliches
I L-Element und ein linearer Transistor gemeinsam vorhanden
sind. Darüberhinaus wurde festgestellt, daß die Kollektor-Emitter-Durchbruch-
oder Stehspannung des linearen Transistors einen Wert von 20V oder mehr erreicht.
Wenn man ein Verfahren verwendet, bei dem eine normal dotierte Schicht gebraucht wird, so läßt sich die erfindungsgemäße
IC-Schaltung schwierig herstellen, und es besteht nicht die Möglichkeit, die Schaltung industriell zu fertigen. Erfindungsgemäß
wird die integrierte Schaltung mittels Ionenimplantationstechnik hergestellt.
Die Hersteilung der in Fig. 1 gezeigten IC-Schaltung soll
im folgenden erläutert werden.
im folgenden erläutert werden.
Wie man in Fig. 2A sieht, wird auf einem P-Typ-Siliciumsubstrat
II eine epitaxale Schicht 12 vom N -Typ ausgebildet, die einen
spezifischen Widerstand von 1,5 ilcm sowie eine Stärke von
3,5 um aufweist. Zwischen dem Siliciumsubstrat 11 und der
epitaxalen Schicht 12 werden vergrabene N -Zonen 14.., 14» ausgebildet. Auf der epitaxalen Schicht 12 wird eine Oxidschicht 30 gebildet. Durch selektives Fotoätzen der Oxidschicht
3,5 um aufweist. Zwischen dem Siliciumsubstrat 11 und der
epitaxalen Schicht 12 werden vergrabene N -Zonen 14.., 14» ausgebildet. Auf der epitaxalen Schicht 12 wird eine Oxidschicht 30 gebildet. Durch selektives Fotoätzen der Oxidschicht
030049/094 5
30 wird die epitaxale Schicht 12 teilweise freigelegt. Dann
wird auf der freigelegten Oberfläche der epitaxalen Schicht 12 und der Oxidschicht 30 eine dotierte P -Schicht 31 gebildet,
wie man in Fig. 2B sieht. Durch Wärmebehandlung werden Störstellen inder dotierten Schicht 31 in die epitaxale
Schicht 12 diffundiert, um Trennzonen 13 vom P -Typ zu bilden.
Polglich wird die epitaxale Schicht 12 in mehrere Inselzonen
12.., 12 ... vom N -Typ unterteilt. Nachdem die Oxidschicht
und die dotierte Schicht 31 entfernt sind, wird in dem in Fig. 2C veranschaulichten Prozeß mittels chemischen Aufdampfens
auf der gesamten Oberfläche der epitaxalen Schicht 12 eine Oxidschicht 32 gebildet, und dann werden durch Fotoätzen
selektiv öffnungen erzeugt, um die Inselzone 12.. teilweise
freizulegen. Auf der Oxidschicht 32 und freigelegten Teilen der«Inselzone 12.. wird eine dotierte Schicht 33 vom N -Typ
gebildet. Die in der dotierten Schicht 33 enthaltenen Störstoffe werden in die Inselzone 12. eindiffundiert, um eine
N -Zone 15 zu bilden. Nachdem die dotierte Schicht 33 und die Oxidschicht 32 entfernt sind, wird auf der gesamten Oberfläche
der epitaxalen Schicht 12 eine 100 nm starke Oxidschicht 34 gebildet, wie man in Fig. 2D erkennt. Auf der Oxidschicht
34 befindet sich eine Fotolackmaske 35, durch die
13 2 Borionen mit einer Konzentration von 2 χ 10 /cm in die
Inselzonen 12. injiziert werden, und nach Wärmebehandlung
werden eine P -Injektorzone 16 und eine Basiszone 17 in der Zone 12 ausgebildet. Die P~-Basiszone 17 wird mit einer Stärke
von 1,5 μπι und einem spezifischen Widerstand von 2 Κ-Ω/Π aus-
5/6 030049/0945
gebildet. Die Maske 35 wird entfernt. In einem in Fig. 2E angedeuteten Vorgang wird eine Maske 36 für den Kollektor
durch Fotoätzen in der Oxidschicht 34 ausgebildet, und unter Verwendung der Kollektormaske werden Phosphorionen mit einer
14 2
Konzentration von 2 χ 10 /cm injiziert, woran sich eine Wärmebehandlung anschließt. Hierdurch wird eine Kollektorzone 18 mit einer Tiefe von 1,0 μπι in der Basiszone 17 ausgebildet. Nach Entfernen der Kollektormaske 36 wird auf der Oxidschicht 34 eine Fotolackmaske 37 für die Basis des linearen Transistors und den Ohmschen Kontakt gebildet.
Konzentration von 2 χ 10 /cm injiziert, woran sich eine Wärmebehandlung anschließt. Hierdurch wird eine Kollektorzone 18 mit einer Tiefe von 1,0 μπι in der Basiszone 17 ausgebildet. Nach Entfernen der Kollektormaske 36 wird auf der Oxidschicht 34 eine Fotolackmaske 37 für die Basis des linearen Transistors und den Ohmschen Kontakt gebildet.
Durch die Fotolackmaske 37 werden Borionen mit einer Kon-
14 2
zentration von 1 χ 10 /cm in die Injektorzone 16, die Basiszone 17 und die Inselzone 12„ vom N~-Typ injiziert, woran sich eine Wärmebehandlung anschließt. Hierdurch wird, wie man in Fig. 2F erkennt, eine Basiszone 21 eines linearen Transistors in der Inselzone 12„ vom N -Typ gebildet, so daß die Basiszone eine Tiefe von 0,5 μπι und einen spezifischen Widerstand von 500 -^-/D . Ohmsche Kontaktzonen 16a und 17a werden in der Injektor- und Basiszone 16 bzw. 17 ausgebildet. In einem in Fig. 2G angedeuteten Vorgang wird mittels Fotoätzens eine Fotomasker38 gebildet, und unter Verwendung der Maske 38 werden Arsenionen in die Basiszone 21 des linearen Transistors, die Inselzone 12_ und die Kollektorzone 18 des Vertikaltransistors injiziert, woran sich eine Wärmebehandlung anschließt. Durch diesen Vorgang werden in der Basiszone 21 bzw. der Inselzone 12_ eine N -Emitterzone 22 und eine
zentration von 1 χ 10 /cm in die Injektorzone 16, die Basiszone 17 und die Inselzone 12„ vom N~-Typ injiziert, woran sich eine Wärmebehandlung anschließt. Hierdurch wird, wie man in Fig. 2F erkennt, eine Basiszone 21 eines linearen Transistors in der Inselzone 12„ vom N -Typ gebildet, so daß die Basiszone eine Tiefe von 0,5 μπι und einen spezifischen Widerstand von 500 -^-/D . Ohmsche Kontaktzonen 16a und 17a werden in der Injektor- und Basiszone 16 bzw. 17 ausgebildet. In einem in Fig. 2G angedeuteten Vorgang wird mittels Fotoätzens eine Fotomasker38 gebildet, und unter Verwendung der Maske 38 werden Arsenionen in die Basiszone 21 des linearen Transistors, die Inselzone 12_ und die Kollektorzone 18 des Vertikaltransistors injiziert, woran sich eine Wärmebehandlung anschließt. Durch diesen Vorgang werden in der Basiszone 21 bzw. der Inselzone 12_ eine N -Emitterzone 22 und eine
6/7 030049/0945
N -Kollektorzone 23 ausgebildet, wobei die Emitterzone 22 eine Tiefe von 0,2 μ hat. In der Kollektorzone 18 wird eine
Ohmsche Kontaktzone 18a ausgebildet. Dann wird auf der sich
ergebenden Struktur eine Oxidschicht gebildet, und es werden Kontaktlöcher geformt. Anschließend wird auf der Oberfläche
der sich ergebenden Struktur Aluminium-Silicium für die Bildung der Elektroden aufgedampft, wobei die Struktur einer
Musterbildung ausgesetzt wird, so daß sich die Elektroden 35 bis 30 bilden, wie in Fig. 2H gezeigt ist. Durch Anwendung
des oben erläuterten Ionenimplantationsverfahrens kann die
2 Basiszone des Vertikaltransistors des I L-Elements tief
ausgebildet und die Basiszone des linearen Transistors flach ausgebildet werden. Beide Elemente können auf einem gemeinsamen
2 Chip ausgebildet werden, ohne daß die Eigenschaften des I L-Elements
und des linearen Transistors beeinträchtigt sind.
Bei dem oben erläuterten Verfahren wird das I L-Element
früher gebildet. Dies geschieht, damit die Wärmebehandlung oder das Eintreiben beim Bilden der aktiven Zone eines normalen
2
linearen Transistors das I L-Element weniger beeinflußt. Dort,
linearen Transistors das I L-Element weniger beeinflußt. Dort,
wo das I L-Element praktisch keinem Einfluß ausgesetzt ist, kann der lineare Transistor später ausgebildet werden.
Da bei dem oben erläuterten Ausführungsbeispiel die Störstellenkonzentration
der Kollektorzone des Vertikaltransistors derart gewählt wird, daß die Störstellenkonzentration niedriger
ist als diejenige der Emitterzone des linearen Transistors,
030049/0945
wobei die Basiszone des Vertikaltransistors tief ausgebildet und die Zone (beispielsweise die Basiszone) des linearen
Transistors flach ausgebildet ist, werden die Eigenschaften
des I L-Elements und des linearen Transistors weiter verbessert.
Eine wünschenswerte Eigenschaft wird ferner dadurch erreicht, indem lediglich eine Entscheidung bezüglich der
erwähnten Störstellenkonzentration getroffen wird. Gemäß Fig. 3 sind die Basiszone 43 und die Kollektorzone 44 des
Vertikaltransistors und die Basiszone 45 sowie die Emitterzone 46 des linearen Transistors so ausgebildet, daß sie dieselbe
Tiefe haben, jedoch ist die Störstellenkonzentration der Basiszone 43 des Vertikaltransistors niedriger angesetzt
als diejenige der Emitterzone 46 des linearen Transistors. Bei einer solchen integrierten Schaltung ist die Basis-Kollektor-Widerstandsspannung
des Vertikaltransistors des I L-Elements verbessert. Um den Stromverstärkungsfaktor ^max
des Vertikaltransistors des I L-Elements gemäß Fig. 3 zu verbessern,
kann die Basiszone 43 des Vertikaltransistors so ausgebildet werden, daß die in Fig. 4 gezeigte Doppelbasisstruktur
erhalten wird. D. h., die Basiszone 43 besteht aus einem inneren Basisabschnitt 43a, der unmittelbar unterhalb
der Kollektorzone 44 liegt, und einem äußeren Basisabschnitt
4 3b, der den inneren Basisabschnitt 43a umgibt. Die Störstellenkonzentration des inneren Basisabschnitts 43a ist geringer
als diejenige des äußeren Basisabschnitts 43b. Wenn die Basiszone mit der Doppelbasisstruktur verwendet wird, wird die
030049/0945
Gummel-Zahl kleiner, und die Basisbreite des I L-Elements
2 wird breiter, was einen größeren Faktor ß^^es I L-Elements
ergibt.
Bei dem in Fig. 5 gezeigten Ausführungsbeispiel ist die Basiszone 43 nicht nur als Doppelstruktur ausgebildet,
sondern auch tiefer ausgebildet als die Basiszone 45 des linearen Transistors 42. Bei diesem Ausführungsbeispiel
hat die Basiszone 43 eine Tiefe von 2 μπι oder mehr, und die
Basiszone 45 hat eine Tiefe von 0,5 μΐη oder weniger. Die
StörStellenkonzentration der Kollektorzone 44 des Vertikaltransistors
ist niedriger eingestellt als diejenige der Emitterzone des linearen Transistors. Bei der in Fig. 5 dargestellten
IC-Schaltung betragen die Kollektor-Emitter-Durchbruchspannung
V und die Kollektor-Basis-Durchbruch-
2 Spannung ν_,_.Λ des Vertikaltransistors des I L-Elements 7 bis
8 V bzw. 9 bis 10 V, unddie maximale Operationsgeschwindigkeit beträgt 6 ns. Dadurch, daß die Basiszone des Vertikaltransistors
des I L-Elements tiefer ausgebildet wird als die Basiszone des linearen Transistors und/oder die Störstellenkonzentration
der Kollektorzone des Vertikaltransistors des I L-Elements niedriger ist als diejenige der Emitterzone des linearen
Transistors, können das I L-Element und der lineare Transistor
auf demselben Chip ausgebildet werden, so daß sie sich mit verbesserten Eigenschaften gemeinsam in der Schaltung befinden.
030049/0948
Claims (7)
1. Integrierte Schaltung mit einem Halbleitersubstrat
und mehreren auf diesem ausgebildeten Inselzonen eines zweiten Leitfähigkeitstyps, sowie mindestens
einem darin ausgebildeten I L-Element und einem linearen Transistor,
dadurch gekennzeichnet, daß das I L-Element (10, 41) eine in einer der Inselzonen (12..) des zweiten Leitfähigkeitstyps
ausgebildete Injektorzone (16) eines ersten Leitfähigkeitstyps, eine entfernt von der Injektorzone
(16) des ersten Leitfähigkeitstyps ausgebildete Basiszone
(17; 43) des ersten Leitfähigkeitstyps eines Vertikaltransistors
und eine in der Basiszone (17; 43) des
München: R. Kramer Dipl.-Ing. · V/. Weser Dipl.-Phys. Dr. rer. nat. · E. Hoffmann Dipl.-Ing.
ι juen: P. G. Blumbach Dipl.-Ing. . P. Bergen Prof. Dr. jur. Dipl.-Ing., Pat.-Ass., Pa!.-Anw. bis 1979 · G. Zwirner Dipl.-Ing. Dipl.-W.-Ir.g.
030049/094B
ORIGINAL INSPECTED
ersten Leitfähigkeitstyps ausgebildete Kollektorzone (18; 44) vom zweiten Leitfähigkeitstyp aufweist, und
daß der lineare Transistor (20; 42) eine in einer anderen Inselzone (12„) des zweiten Leitfähigkeitstyps
ausgebildete Basiszone (21; 45) vom ersten Leitfähigkeitstyp, welche flacher ausgebildet ist als die Basiszone
(17; 43) des Vertikaltransistors des I„L-Elements
(10, 41), eine in der Basiszone (21; 45) ausgebildete Emitterzone (22; 46) vom zweiten Leitfähigkeitstyp und
eine auf der anderen Inselzone (122) ausgebildete Kollektorzone
(23) vom zweiten Leitfähigkeitstyp aufweist.
2. Integrierte Schaltung nach Anspruch 1,
dadurch gekennzeichnet, daß die Kollektorzone (18; 44)
des Vertikaltransistors des I L-Elements (10; 41) eine
geringere Störstellenkonzentration aufweist als die Emitterzone (22; 46) des linearen Transistors (20; 42).
3. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Basiszone (43) des Vertikal-
transistors des I L-Elements (41) einen inneren Basisabschnitt (43a), der unmittelbar unterhalb der Kollektorzone
(44) ausgebildet ist, sowie einen äußeren Basisabschnitt (43b), der den internen Basisabschnitt (43a) und
die Kollektorzone (44) umgibt, aufweist, und daß der äußere
030049/0945
Basisabschnitt eine Störstoffkonzentration aufweist, die
größer ist als diejenige des inneren Basisabschnitts (43a)
4. Integrierte Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Basiszone (17; 43) des
Vertikaltransistors des I L-Elements (10; 41) eine Tiefe
von 1,5 μΐη oder mehr aufweist, und daß die Basiszone (21; 4r>)
des linearen Transistors (20, 42) eine Tiefe von 0,5 \im oder
weniger aufweist.
5. Integrierte Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Kollektorzone (18, 44)
des Vertikaltransistors des I L-Elcments (10, 41) eine
14 2
Störstellenkonzentration von 2 χ 10 /cm und die Emitterzone
(22; 46) des linearen Transitors (20; 42) eine Stör-Stellenkonzentration von 1 χ 10 /cm aufweist.
6. Integrierte Schaltung nach Anspruch 1,
dadurch gekennzeichnet, daß der lineare Transistor (20; 42)
nach dem Ausbilden des I L-Elements (10; 41) gebildet ist.
7. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Basis- und Kollektorzone
03 0 049/09/4 B
(17 bzw. 18; 4 3 bzw. 44) des Vertikaltransistors des
I L-Elements (10; 41) mittels Ionenimplantation tief
ausgebildet sind, und daß die Basis- und Emitterzone (21 bzw. 22; 45 bzw. 46) des linearen Transistors mittels
Ionenimplantation flach ausgebildet sind.
030049/0945
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6675979A JPS55160459A (en) | 1979-05-31 | 1979-05-31 | Semiconductor integrated circuit |
| JP9258579A JPS5618460A (en) | 1979-07-23 | 1979-07-23 | Semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3020609A1 true DE3020609A1 (de) | 1980-12-04 |
| DE3020609C2 DE3020609C2 (de) | 1985-11-07 |
Family
ID=26407959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3020609A Expired DE3020609C2 (de) | 1979-05-31 | 1980-05-30 | Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4404738A (de) |
| DE (1) | DE3020609C2 (de) |
| GB (1) | GB2054263B (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3026779A1 (de) * | 1979-07-16 | 1981-02-12 | Matsushita Electric Ind Co Ltd | Integrierte halbleiterschaltung |
| DE19614876C1 (de) * | 1996-04-16 | 1997-11-13 | Telefunken Microelectron | Verfahren zur Herstellung einer integrierten Halbleiteranordnung mit I·2·L-Logikinvertern in Kombination mit hochsperrenden NPN-Transistoren |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5792858A (en) * | 1980-12-01 | 1982-06-09 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture thereof |
| EP0054303B1 (de) * | 1980-12-17 | 1986-06-11 | Matsushita Electric Industrial Co., Ltd. | Integrierte Halbleiterschaltung |
| EP0093304B1 (de) * | 1982-04-19 | 1986-01-15 | Matsushita Electric Industrial Co., Ltd. | Integrierte Halbleiterschaltung und Verfahren zur Herstellung derselben |
| US4546539A (en) * | 1982-12-08 | 1985-10-15 | Harris Corporation | I2 L Structure and fabrication process compatible with high voltage bipolar transistors |
| KR900001267B1 (ko) * | 1983-11-30 | 1990-03-05 | 후지쓰 가부시끼가이샤 | Soi형 반도체 장치의 제조방법 |
| US5070381A (en) * | 1990-03-20 | 1991-12-03 | Texas Instruments Incorporated | High voltage lateral transistor |
| US5190884A (en) * | 1991-01-18 | 1993-03-02 | Exar Corporation | Method of making vertical PNP transistor |
| KR950011017B1 (ko) * | 1991-07-01 | 1995-09-27 | 미쯔시다덴기산교 가부시기가이샤 | 반도체장치 및 그 제조방법 |
| JPH05102175A (ja) * | 1991-10-07 | 1993-04-23 | Sharp Corp | 半導体装置の製造方法 |
| US5455189A (en) * | 1994-02-28 | 1995-10-03 | National Semiconductor Corporation | Method of forming BICMOS structures |
| US5932922A (en) * | 1994-08-08 | 1999-08-03 | Semicoa Semiconductors | Uniform current density and high current gain bipolar transistor |
| US5702959A (en) * | 1995-05-31 | 1997-12-30 | Texas Instruments Incorporated | Method for making an isolated vertical transistor |
| EP0809286B1 (de) * | 1996-05-14 | 2003-10-01 | STMicroelectronics S.r.l. | Verfahren zur Herstellung von Halbleiterbauteilen mit verschiedenartigen vergrabenen Dotierungsgebieten |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2557911A1 (de) * | 1975-12-22 | 1977-06-30 | Itt Ind Gmbh Deutsche | Verfahren zum herstellen einer monolithisch integrierten schaltung |
| DE2835330A1 (de) * | 1978-08-11 | 1980-02-14 | Siemens Ag | Integrierter bipolarer halbleiterschaltkreis sowie verfahren zu seiner herstellung |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3566218A (en) * | 1968-10-02 | 1971-02-23 | Nat Semiconductor Corp The | Multiple base width integrated circuit |
| US3817794A (en) * | 1971-08-02 | 1974-06-18 | Bell Telephone Labor Inc | Method for making high-gain transistors |
| US3962717A (en) * | 1974-10-29 | 1976-06-08 | Fairchild Camera And Instrument Corporation | Oxide isolated integrated injection logic with selective guard ring |
| DE2453134C3 (de) * | 1974-11-08 | 1983-02-10 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Planardiffusionsverfahren |
| GB1558281A (en) * | 1975-07-31 | 1979-12-19 | Tokyo Shibaura Electric Co | Semiconductor device and logic circuit constituted by the semiconductor device |
| JPS5247383A (en) * | 1975-10-13 | 1977-04-15 | Toshiba Corp | Semiconductor device |
| JPS5338276A (en) * | 1976-09-20 | 1978-04-08 | Toshiba Corp | Semiconductor device |
| US4115797A (en) * | 1976-10-04 | 1978-09-19 | Fairchild Camera And Instrument Corporation | Integrated injection logic with heavily doped injector base self-aligned with injector emitter and collector |
| US4087900A (en) * | 1976-10-18 | 1978-05-09 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor integrated circuit structure including injection logic configuration compatible with complementary bipolar transistors utilizing simultaneous formation of device regions |
| DE2715158A1 (de) * | 1977-04-05 | 1978-10-19 | Licentia Gmbh | Verfahren zur herstellung mindestens einer mit mindestens einer i hoch 2 l-schaltung integrierten analogschaltung |
| US4228448A (en) * | 1977-10-07 | 1980-10-14 | Burr Brown Research Corp. | Bipolar integrated semiconductor structure including I2 L and linear type devices and fabrication methods therefor |
| US4272307A (en) * | 1979-03-12 | 1981-06-09 | Sprague Electric Company | Integrated circuit with I2 L and power transistors and method for making |
-
1980
- 1980-05-30 DE DE3020609A patent/DE3020609C2/de not_active Expired
- 1980-06-02 GB GB8017929A patent/GB2054263B/en not_active Expired
-
1981
- 1981-09-25 US US06/305,721 patent/US4404738A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2557911A1 (de) * | 1975-12-22 | 1977-06-30 | Itt Ind Gmbh Deutsche | Verfahren zum herstellen einer monolithisch integrierten schaltung |
| DE2835330A1 (de) * | 1978-08-11 | 1980-02-14 | Siemens Ag | Integrierter bipolarer halbleiterschaltkreis sowie verfahren zu seiner herstellung |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3026779A1 (de) * | 1979-07-16 | 1981-02-12 | Matsushita Electric Ind Co Ltd | Integrierte halbleiterschaltung |
| DE19614876C1 (de) * | 1996-04-16 | 1997-11-13 | Telefunken Microelectron | Verfahren zur Herstellung einer integrierten Halbleiteranordnung mit I·2·L-Logikinvertern in Kombination mit hochsperrenden NPN-Transistoren |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2054263B (en) | 1983-07-20 |
| US4404738A (en) | 1983-09-20 |
| GB2054263A (en) | 1981-02-11 |
| DE3020609C2 (de) | 1985-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
| DE3587231T2 (de) | Verfahren zum herstellen einer dmos-halbleiteranordnung. | |
| DE3509899C2 (de) | MOS-Transistoranordnung mit veränderlicher Leitfähigkeit | |
| DE4011276C2 (de) | Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung | |
| DE2745857C2 (de) | ||
| DE3650248T2 (de) | Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode. | |
| DE69029942T2 (de) | Verfahren zur Herstellung von MOS-Leistungstransistoren mit vertikalem Strom | |
| DE2718779A1 (de) | Mis-halbleiter-bauelement und verfahren zu dessen herstellung | |
| DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
| DE2655400A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE2153103A1 (de) | Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben | |
| DE2928923C2 (de) | ||
| DE2247975C3 (de) | Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren | |
| CH661150A5 (de) | Verfahren zum erzeugen einer schmalen nut in einem substratgebiet, insbesondere einem halbleitersubstratgebiet. | |
| DE2441432A1 (de) | Feldeffekt-transistor, damit aufgebaute logikschaltung und verfahren zur herstellung derselben | |
| DE3020609A1 (de) | Integrierte schaltung | |
| DE3709708A1 (de) | Feldeffekttransistor mit gering dotierter drainanordnung und verfahren zur herstellung desselben | |
| DE3686490T2 (de) | Halbleiterstruktur. | |
| DE69016840T2 (de) | Verfahren zur Herstellung eines lateralen Bipolartransistors. | |
| DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
| DE3208259A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
| DE3329224C2 (de) | Verfahren zur Herstellung einer Bi-CMOS-Halbleiterschaltung | |
| DE2510593C3 (de) | Integrierte Halbleiter-Schaltungsanordnung | |
| DE3148323A1 (de) | Halbleiterschaltung | |
| DE3030862A1 (de) | Halbleitervorrichtung mit einer mehrschichtigen isolationsstruktur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
| 8339 | Ceased/non-payment of the annual fee |