DE2141915B2 - Transistor-Treiberschaltkreis - Google Patents

Description

Die Erfindung betrifft einen Transistor-Treiberschaltkreis nach dem Oberbegriff des Patentanspruchs 1.

Bei herkömmlichen Vierphasen-Schaltungen der Mikroelektronik ist ein Treiberschaltkreis für einen Empfänger vorgesehen. Der Treiberschaltkreis und die Empfänger sind normalerweise in verschiedenen HaIbleiterplättchen vorgesehen. Es sind daher ein Satz Eingangs-/Ausgangsstifte und Zwischenleitungen für jede Kombination aus einem Treiberschaltkreis und einem Empfänger erforderlich. Da jedoch die meisten Eingänge dieses Treiberschaltkreises lediglich zu bestimmten Zeitabschnitten verfügbar sind, wäre es

vorzuziehen, wenn eine Anzahl von Treiberschaltkreisen, die von nachfolgenden Phasen eines Mehrphasentaktzyklus gesteuert werden, zusammengeschaltet oder an einem gemeinsamen Ausgangspunkt in Multiplexschaltung betrieben werden könnten. In diesem Fall 5 würde es notwendig sein, Abtastschaltungen an den Empfängereingängen zusätzlich vorzusehen, um eine Einblendung irrtümlicher Informationen in einen Empfänger vor dem erforderlichen Phasenintervall oder Zeitabschnitt zu verhindern. ι ο

Ein Viet jjhasen-Taktschema kann größere, d. h. doppelt breite Taktsignale, und/oder kleinere Neben-Taktsignale einfacher Breite umfassen. Beispielsweise sind Φι+2, Φ2+3- und Φ.ί-,.ι-Taktsignale Beispiele für größere Taktsignale. Φι-, Φ₂-, Φι-, und Φ4-Taktsignale sind Beispiele für kleinere Neben-Taktsignale.

In der DE-OS 19 61 495 ist ein Ausgangspufferkreis beschrieben, in dem ein einziger Kanal vorgesehen ist, der einen »O«-Kanal und einen »1«-Kanal aufweist. Ein Multiplexbetrieb ist daher bei einer Schaltung dieser Art nicht durchführbar.

Die Aufgabe der vorliegenden Erfindung besteht darin, einen Transistor-Treiberschaltkreis anzugeben, bei dem die Notwendigkeit von separaten Eingangs-/ Ausgangsstiften und Leitungen zwischen jeden Treiber- η schaltkreis und Empfänger auf dem gleichen oder an separaten Halbleiterchips beseitigt ist.

Diese Aufgabe wird durch einen Transistor- ^reiberschaltkreis der eingangs genannten Art gelöst, der durch die in dem kennzeichnenden Teil des Patentanspruchs 1 ji> aufgeführten Merkmale gekennzeichnet ist.

Vorteilhafterweise sind bei der Erfindung eine Vielzahl von Feldeffekttransistor-Treiberschaltkreisen auf einem Halbleiterplättchen mit einem (in Multiplexschaltung betriebenen) gemeinsamen Ausgang angeord- r> net und eine entsprechende Anzahl von Feldeffekttransistor-Empfängerschaltungen ist normalerweise auf einem weiteren Halbleiterchip angeordnet. Dabei ist ein gemeinsamer Eingang der Empfängerschaltungen mit dem gemeinsamen Ausgang der Treiberschaltkreise -to verbunden.

Im Folgenden wird die Erfindung im Zusammenhang mit den Figuren näher erläutert. Es zeigt

Fig. 1 eine schematische Darstellung einer Ausführungsform einer Kombination aus Treiberschaltkreisen 4-, und Empfängern, wobei größere Taktsignale zum Durchschalten der Eingänge von zwei Feldeffekttransistor-Treiberschaltkreiser zu einem in Multiplexschaltung betriebenen Ausgang verwendet werden und wobei der Ausgang synchron von Feldeffekttransistor- ^r>n Abtastschaltungen stichprobenartig überprüft wird, die Eingangssignale für eine entsprechende Anzahl von Treiberschaltkreisen liefern,

F i g. 2 ein Schaltbild von zwei Feldeffekttransistor-Treiberschaltkreisen, die an einem gemeinsamen Punkt in Mdltiplexschaltung betrieben werden, einschließlich einer entsprechenden Anzahl von Feldeffekttransistor-Empfänger-Abtastschaltungen, die ebenfalls mit dem in Multiplexschaltung betriebenen Ausgang verbunden sind, wobei die Treiberschaltkreise und die Abtastschal- ω tungen von größeren und kleineren Nebentaktsignalen gesteuert werden, und

F i g. 3 ein Schaltbild von vier Feldeffekttransistor-Treiberschaltkrciscn, die an einem gemeinsamen Ausgang in Multiplexschaltung betrirben werden und einen <>^r> gemeinsamen Eingang zu vier Feldeffekttransistor-Abtastschaltungen für vier Empfängerschaltungen liefern, in denen die Treibersehaltkreise und die Abtastschaltungen synchron von größeren und kleineren Taktsignalen gesteuert werden.

In F i g. 1 ist schematisch eine Ausführungsform eines Vierphasen-Treiberschaltkreises gezeigt, der Treiberschaltkreise 1 und 2 umfaßt, die an einem gemeinsamen Punkt 3 in Multiplexschaltung betrieben werden. Die Treiberschaltkreise 1 und 2 schließen Inverter-Eingangsstufen 4 bzw. 5 ein, wenn ein nichtinvertierter Ausgang erforderlich ist. Die Treiberschaltkreise sind auf einem Halbleiterplättchen vorgesehen, das durch die gestrichelte Linie 6 dargestellt ist Der Empfänger (nicht dargestellt), die jeder der Treiberschaltkreise 1 und 2 entsprechen, befinden sich an einem separaten Plättchen, das durch die gestrichelte Linie 7 dargestellt ist

Abtastkreise 8 und 9 verbinden den Multiplex-Ausgang von einem Treiberschaltkreis mit dem geeigneten Empfänger.

Die Treiberschaltkreise enthalten einen Kanal zum Durchschalten eines Eingangssignals, das eine logische »1« oder einen »wahren Zustand« darstellt zu dem gemeinsamen Ausgang 3 und einen getrennten Kanal zum Durchschalten einer logischen »0« oder eine »falschen Zustandes« von dem Eingang zu dem gemeinsamen Ausgang 3. Der »O«-Kanal für den Treiberschaltkreis 1 ist mit der Bezugsziffer 10, und dev »1«-Kanal mit der Bezugsziffer 11 bezeichnet. Der »0«- Kanal für den Treiberschaltkreis 2 ist mit 12 und der »!«-Kanal für den Treiberschaltkreis 2 mi! 13 bezeichnet. Die Ausgangsstufe beider Treiberschaltkreise ist mit 14 bezeichnet.

Die Inverter-Eingangsstufe 4 umfaßt einen Feldeffekttransistor 15 und einen Feldeffekttransistor 16, die in Reihe zwischen der Speisespannung V an der Klemme 17 und Massepotential an der Klemme 18 geschaltet sind. Der Feldeffekttransistor 15 wird von dem größeren Taktsignal Φι+2 gesteuert. Der Feldeffekttransistor 16 wird von einem Eingangssignal an der Klemme 19 gesteuert, die mit der Gate-Elektrode des Feldeffekttransistors 16 verbunden ist. Der gemeinsame Punkt 20 zwischen den Feldeffekttransistoren 15 und 16 der Inverterstufe 4 ist als ein Eingang des Treiberschaltkreises 1 am gemeinsamen Punkt 21 zwischen den beiden Kanälen 10 und 11 geschaltet Der ^-Eingang ist direkt mit dem Punkt 21 verbunden, wenn ein nichtinvertierter Ausgang erforderlich ist

Der Kanal 10 umfaßt Feldeffekttransistoren 22 und 23 in Reihenschaltung zwischen den Klemmen 24 für die Speisespannung Vund der Klemme 25 für Massepotential. Der Feldeffekttransistor 22 wird von dem größeren Taktsignal Φι+α gesteuert. Der Feldeffekttransistor 23 wird von dem Eingangssignal gesteuert, das am gemeinsamen Punkt 21 erscheint. Der Feldeffekttransistor 26 ist einerseits an den Verbindungspunkt 27 zwischen den Feldeffekttransistoren 27 und 23 und andererseits an die Elektrode 28 des Feldeffekttransistors 29 angeschaltet, der einen Teil der Ausgangsstufe 14 bildet. Der Feldeffekttransistor 26 wird von dem größeren Taktsignal Φ3₊₄ gesteuert. Der Feldeffekttransistor 26 trennt die Gate-Elektrode 28 und den Punkt 30 von dem Steuerungseingang während gewisser Phasen des Betriebes, wie dies nachfolgend näher beschrieben wird.

Der Kanal 11 umfaßt einen Feldeffekttransistor 31, der zwischen dem gemeinsamen Punkt 21 und der Gaie-E!ektrode 32 des Feldeffekttransistors 33 geschaltet ist. Der Feldeffekttransistor 31 wird von dem größeren Taktsignal Φι+2 gesteuert. Ein Kondensator 34 ist zwischen der Source-Elektrode 35 des Feldeffekt-

transistors 33 und dessen Gate-Elektrode 32 geschaltet, um die Spannung von der Source-Elektrode zu der Gate-Elektrode während der Betriebsphasen zurückzuführen. Diese Rückkopplungsspannung verstärkt die Spannung an der Gate-Elektrode, um die Leitfähigkeit des Feldeffekttransistors 33 wesentlich zu erhöhen. Die erhöhte Leitfähigkeit des Transistors reduziert wesentlich den Schwellenverlust am Transistor, um eine relativ hohe Spannung an der Source-Elektrode 35 zu schaffen. Die Drain-Elektrode 36 ist mit der Klemme 37 für das größere Taktsignal Φι+* verbunden. Die Source-Elektrode 35 ist mit der Gate-Elektrode 65 des Feldeffekttransistors 37 verbunden, der einen Teil der Ausgangsstufe 14 bildet. Der Feldeffekttransistor 37 ist zwischen den gemeinsamen Ausgang 3 und die Klemme 38 für die Speisespannung V geschaltet. Der Feldeffekttransistor 39 ist parallel zu dem Feldeffekttransistor 37 zwischen den Ausgang und die Speisespannung geschaltet. Die Gate-Elektrode 40 des Feldeffekttransistors 39 ist mit dem Kanal 13 des Treiberschaltkreises 2 verbunden.

Der multiplexbetriebene Ausgang 3 ist als ein Eingang zu den Empfängerschaltungen auf einem getrennten Chip geschaltet. Der Eingang zu den Empfängerschaltungen ist mit 41 bezeichnet und liegt zwischen den Feldeffekttransistoren der Abtastphase 8 und 9. Der Feldeffekttransistor 8 entspricht dem Treiberschaltkreis 1. Mit anderen Worten, prüft der Feldeffekttransistor 8 stichprobenartig den multiplexen Ausgang des Treiberschaltkreises 1, um ein Eingangssignal einer Empfängerschaltung (nicht gezeigt) zu liefern. Der Feldeffekttransistor 8 wird von dem größeren Taktsignal Φ₃₊4 gesteuert. Ähnlich prüft der Feldeffekttransistor 9, der von dem größeren Taktsignal Φ\ +2 gesteuert wird, den multiplexen Ausgang 3, um ein Eingangssignal zu einer Empfängerschaltung (nicht gezeigt) von dem Treiberschaltkreis 3 zu liefern.

Die Inverterstufe 5 umfaßt Feldeffekttransistoren 42 und 43, die zwischen der Klemme 44 für die Speisespannung V und der Klemme 64 für Massepotential in Reihe geschaltet sind. Der Transistor 42 wird von dem größeren Taktsigna! Φ₃₊₄ und der Transistor 43 von dem Eingangssignal an der Klemme 46 gesteuert.

Der Eingang 48 zu dem Treiberschaltkreis 2 ist mit dem Verbindungspunkt 47 zwischen den Feldeffekttransistoren 42 und 43 verbunden. Der Kanal 12 des Treiberschaltkreises 2 wird von den Feldeffekttransistoren 49 und 50 gebildet, die in Reihe zwischen die Klemme 51 für die Speisespannung 5 und die Klemme 52 für Massepotential geschaltet sind. Der Feldeffekttransistor 49 wird von dem größeren Taktsignal Φι+ 2 und der Feldeffekttransistor 50 von dem Eingangssignal gesteuert, das an der Klemme 48 erscheint. Der Feldeffekttransistor 53 ist in Reihe zwischen den Verbindungspunkt 54 der Feldeffekttransistoren 49 und 50 und den Punkt 30 geschaltet, der ein Eingangssignal an den Feldeffekttransistor 29 der Ausgangsstufe 14 liefert. Der Feldeffekttransistor 53 wird von dem größeren Taktsignal Φι +2 gesteuert

Der Kanal 13 des Treiberschaltkreises 2 umfaßt einen Feldeffekttransistor 55, der zwischen den Eingangspunkt 48 und die Gate-Elektrode 56 des Feldeffekttransistors 57 geschaltet ist Der Feldeffekttransistor 55 wird von dem größeren Taktsignal Φ3-Μ gesteuert- Die Drain-Elektrode 58 des Feldeffekttransistors 57 ist mit der Klemme 59 für das größere Taktsignal Φι ^₂ verbunden. Die Source-Elektrode 60 ist mit der Gate-Elektrode 40 des Feldeffekttransistors 39 verbunden, der einen Teil der Ausgangsstufe 14 bildet

Ein Kondensator 61 ist zwischen die Source-Elektrode 60 und die Gate-Elektrode 56 geschaltet, um Spannung von der Source-Elektrode zu der Gate-Elektrode zurückzuführen und um dadurch die Leitfähigkeit des Feldeffekttransistors 57 zu erhöhen, wie dies in Verbindung mit dem Feldeffekttransistor 33 bereits beschrieben wurde. Der Rückkopplungskondensator stellt einen Bootstrap-Transistor dar.

Wie in Fig. 1 gezeigt ist, wird die Ausgangsstufe 14 von den Treiberschaltkreisen 1 und 2 zeitlich gesehen geteilt. Der gemeinsame Ausgang 3 wird ebenfalls zeitlich gesehen geteilt. Als Ergebnis dieser zeitlichen Teilung der Ausgänge und der Ausgangsstufe ist die auf einem Halbleiterchip erforderliche Fläche vermindert. Die Eingangssignale für die Eingänge 19 bzw. 46 sind mit 7"2 bzw. 7*4 bezeichnet. T2 und 7"4 zeigen an, daß die Eingänge zu verschiedenen Phasenzeiten des Mehrphasen-Tastzyklus verwendbar sind, die die Phase 1 bis 4 umfaßt.

Zur Beschreibung der Arbeitsweise wird angenommen, daß die Eingänge direkt mit den Punkten 21 und 48 für die Treiberschaltkreise 1 und 2 verbunden sind. Als erstes Beispiel wird angenommen, daß der Eingang eine logische »1« ist. Demzufolge ist während Φι der Punkt 21 und deshalb die Gate-Elektrode 32 unabhängig auf ein Spannungsniveau vorgeladen, das eine logische »1« darstellt. Bei dem gezeigten Ausführungsbeispiel wird ein negatives Spannungsniveau angenommen, um einen logischen »1 «-Zustand darzustellen. Während Φ₂ wird der Eingang ausgewertet, und da angenommen wurde, daß der Eingang eine logische »1« ist bleiben der Punkt 21 und die Gate-Elektrode 32 auf dem negativen Spannungsniveau. Der Feldeffekttransistor 31 wird während Φι und Φ2 von dem Taktsignal Φ\ _{+ 2} eingeschaltet gehalten.

Während Φ₃₊4 ist der Feldeffekttransistor 33 eingeschaltet, während der Rückkopplungskondensator 34 die Gate-Elektrode 32 übersteuert, so daß die Source-Elektrode 35 auf das Spannungsniveau des Taktsignals Φ₃₊₄ getrieben wird. Als Ergebnis wird der Feldeffekttransistor 37 relativ hart eingeschaltet, um den gemeinsamen Punkt 3 auf ungefähr Speisespannungsniveau V zu treiben, daß das Eingangssignal »1« darstellt. Deshalb ist erkennbar, daß die logische»!« am Eingang zum multiplexbetriebenen Ausgang ohne Invertierung durchgeschaltet wird. Gleichzeitig wird der Feldeffekttransistor 8 von dem Φ₃₊₄ Taktsignal eingeschaltet, um den Eingangsknotenpunkt 62 auf ungefähr die Speisespannung V zu laden. Der Feldeffekttransistor 9 ist während der Zeit des Taktes Φ₃₊₄ zu Φι +2 ausgeschaltet, um den anderen Empfänger (nicht gezeigt) zu isolieren.

Außerdem sind während der Zeit des Taktes Φ₃₊₄ der Punkt 27 und der Punkt 30 mit der Klemme 35 über die Feldeffekttransistoren 26 und 23 verbunden. Da die Klemme 35 an Masse liegt, wird die Gate-Elektrode 28, die in Reihe mit den Punkten 30 und 27 geschaltet ist, auf Massepotential entladen. Mit anderen Worten wird, da der Eingang am Punkt 2t eine logische »1« ist, der Feldeffekttransistor 23 eingeschaltet. Während Φ3+4 ist der Feldeffekttransistor 26 ebenfalls eingeschaltet, um den elektrischen Reihenweg zur Masse zum Entladen der Ladung der Gate-Elektrode 28 zu vervollständigen.

Der Eingangspunkt 48 und die Gate-Elektrode 56 des Feldeffekttransistors 57, der den Kanal 13 und den Treiberschaltkreis 2 umfaßt, sind unabhängig auf ein negatives Spannungsniveau während Φ3 gesetzt Während Φ₄ des Φι+4-Tzkles wird der Eingang zum

Treiberschaltkreis 2 ausgewertet, so daß die Ladung am Punkt 48 und demzufolge die Gate-Elektrode 56 bedingt entladen weiden.

Unter der Annahme, daß der T₄-Eingang eine logische »0« während Φ₄ ist, wenn der Eingang ^r> ausgewertet wird, wird die Gate-Elektrode 56 auf Massepotential entladen. Als Ergebnis ist der Feldeffekttransistor 57 während der Φι-Zeit nicht eingeschaltet, so daß der Feldeffekttransistor 39 während der Φι+2-Zeit ausgeschaltet gehalten wird. Jede negative Ladung an der Gate-Elektrode 40 des Feldeffekttransistors 39 wird während Φζ entladen, wenn die Gate-Elektrode 56 unabhängig auf ein negatives Spannungsniveau gesetzt ist. Zu dieser Zeit ist der Feldeffekttransistor 57 eingeschaltet, um das Spannungsniveau des Zustandes »0« von Φι+2 mit der Gate-Elektrode 40 des Feldeffekttransistors 39 zu verbinden. Eine ähnliche Verbindung trat beim Feldeffekttransistor 33 während Φ\ ein. Die Drain-Elektrode 36 ist mit Masse des Φ3₊₄-Τβ^ε5 verbunden, was während Φι+2 den logischen Zustand »0« einnimmt. Da angenommen wird, daß am T4-Eingang der Zustand »0« anliegt, ist der Punkt 54 auf Speisespannungsniveau V weniger einem Schwellenwert währendΦι+2geladen. Der Feldeffekttransistor 50 wird während Φ\ +2 von dem »0«-Zustand des Einganges ausgeschaltet gehalten. Deshalb wird das Speisespannungsniveau, das einen logischen »!«-Zustand darstellt, während Φι+ 2 an die Klemme 30 geliefert, um den Feldeffekttransistor 29 einzuschalten. Als Ergebnis liegt der gemeinsame Punkt jo 3 an Massepotential oder »0« Spannungsniveau. Das »O«-Spannungsniveau an der Klemme 3 wird durch den Feldeffekttransistor 9 zur Eingangsklemme 63 für den Empfänger, der den Treiberschaltkreis 2 entspricht, während Φι+2 durchgeschaltet. ss

Während Φ₃₊₄ bleibt der Feldeffekttransistor 57 ausgeschaltet, um den Feldeffekttransistor 37 ausgeschaltet zu halten. Obwohl das Betriebsbeispiel lediglich Fälle ansprach, bei denen T2- und 74-Eingangssignale logische »1«- bzw. logische »0«-Zustände könnten auch 4n drei andere mögliche Eingangszustände existieren. Da jeder Treiberschaltkreis von verschiedenen größeren Taktsignalen gesteuert wird, ist der Betrieb synchronisiert. Demzufolge wird ohne Rücksicht auf die Eingangszustände die korrekte Information durch jeden Treiberschaltkreis während geeigneter Durchschaltphasen der größeren Taktsignale durchgeschaltet. Auf ähnliche Weise wird die Information, wenn sie an dem Ausgang 3 erscheint, durch einen geeigneten Abtast-Transistor zum entsprechenden Empfänger durchgeschaltet.

Es sei hervorgerufen, daß logische »0«-Eingangssignale zum Ausgang 3 über den Feldeffekttransistor 29 der Ausgangsstufe 14 durchgeschaltet werden. Die logischen »1«- Eingangszustände werden zum Eingang 3 über die Feldeffekttransistoren 37 oder 39 für den Treiberschaltkreis 1 bzw. 2 durchgeschaltet.

Die in Fig.2 gezeigte Ausführungsform ist im wesentlichen die gleiche wie die in F i g. 1 gezeigte. Der Unterschied zwischen den beiden Schaltungen liegt in der Art des verwendeten Taktsignals, um einen Eingang zu dem in Multiplexschaltung betriebenen Ausgang 3 durchzuschalten. In Fig.2 werden sowohl kleinere Nebentaktsignale als auch größere Taktsignale verwendet b5

Sich entsprechende Teile der F i g. 1 und 2 sind mit den selben Bezugszeichen bezeichnet Da der Betrieb der beiden Schaltungen im wesentlichen gleich ist, wird hier lediglich eine kurze Beschreibung der Arbeitsweise gegeben. Die Inverterstufen 4 und 5 sind zur Vereinfachung fortgelassen.

Es sei hervorgehoben, daß zwei Eingänge vom Typ T2, die in F i g. 1 gezeigt sind, von beiden Treiberschaltkreisen I und 2 der Ausführungsform nach Fig. 2 stichprobenartig geprüft werden. Die TrEingänge sind verfügbar, um während der Phase 2 zu steuern. Die Eingänge sind in F i g. 2 als T₂(A) und T₂^) dargestellt. Demzufolge werden, anstatt einen T₂-Eingang während Φί _{+ 4} zu prüfen, wie dies in Verbindung mit dem Treiberschaltkreis 1 beschrieben wurde, wenn der Feldeffekttransistor 33 eingeschaltet ist, zwei T2- Eingänge, die den Phasen 3 und 4 entsprechen, in verschiedenen Phasen von den verschiedenen Treiberschaltkreisen 1 und 2 stichprobenartig geprüft. Ti-Eingänge, die als T₄(A) und Γ_4(Β) bezeichnet sind, werden auf ähnliche Weise bei Φι und Φ2 geprüft.

Das kleinere Nebentaktsignal Φ ersetzt das größere Taktsignal Φ3.Μ in dem Treiberschaltkreis 1. Da der Treiberschaltkreis 2 verwendet wird, um einem ^-Eingang während Φ₄ zu prüfen, werden in ähnlicher Weise die Φι ₊₂-Signale des Treiberschaltkreises 2 durch Φ4-Signale ersetzt. Das Φ3₊4-Signai an der Gate-Elektrode des Feldeffekttransistors 55 wird durch ein Φι₊ 2-Signal ersetzt.

Im Betrieb werden die Klemmen 21 und 48 und auch die Gate-Elektroden 32 und 56 unabhängig auf eine negative Spannung während Φι gesetzt. Während Φ2 wird ein Eingang zu einer vorhergehenden Stufe (nicht gezeigt) für jede der Treiberschaltkreise ausgewertet, so daß sich das Spannungsniveau an den Klemmen 21 und

48 als Funktion der Eingänge zu den vorhergehenden Stufen bedingt ändert. Zum Zweck der Beschreibung einer Ausführungsform wird angenommen, daß der Eingang zur vorhergehenden Stufe »0« war, so daß die Klemmen 21 und 48 am Ende einer Φ2-Ρ1ΐ35ε geladen bleiben. Die Gate-Elektroden 32 und 56 sind während Φι isoliert, der Feldeffekttransistor 37 ist von dem Φ3-Taktsignal durch den Feldeffekttransistor 33 eingeschaltet, um eine negative Spannung zum Ausgang 3 zu liefern. Der Feldeffekttransistor 8 ist ebenfalls eingeschaltet, um eine negative Spannung an den Ausgang zur Klemme 32 für den Treiberschalterkreis einzulegen, die dem Empfänger 1 entspricht.

Auf ähnliche Weise wird der Feldeffekttransistor 39 von dem Φ4-Taktsignal während Φ₄ eingeschaltet, um wiederum den Ausgang mit einem negativen Spannungsniveau zu verbinden. Das negative Spannungsniveau wird durch den Feldeffekttransistor 9 zu der Klemme 63 für den entsprechenden Empfänger durchgeschaltet.

Wenn der Eingang am Ende von Φ2 »0« wäre, würden die Feldeffekttransistoren 33 und 57 ausgeschaltet bleiben, und die Feldeffekttransistoren 37 und 39 wurden während Φ₃ bzw. Φ4 nichtleitend sein. Während Φ3 würden die Feldeffekttransistoren 22 und 26 eingeschaltet bleiben, um den Feldeffekttransistor 29 einzuschalten. Als Ergebnis würde während Φ3 ein »O«-Spannungsniveau am Ausgang 3 erscheinen. Das »O«-Spannungsniveau, d. h. Massepotential wird durch den Feldeffekttransistor 8 zur Eingangsklemme 32 während Φ3 übertragen. Während Φα würden die Feldeffekttransistoren 22 und 26 ausgeschaltet bleiben.

Auch werden während Φ4 die Feldeffekttransistoren

49 und 53 von den Taktsignalen Φ4 eingeschaltet, um ein negatives Spannungsniveau mit der Gate-Elektrode 28 des Feldeffekttransistors 29 zu verbinden. Der Feldef-

fekttransistor 29 ist eingeschaltet, um den Ausgang 3 mit Massepotential zu verbinden. Massepotential, d. h. das »O«-Spannungsniveau wird durch den Feldeffekttransistor 9 zur Empfängereingangsklemme 63 durchgeschaltet.

In Fig.3 ist ein von Fig. 1 unterschiedliches Ausführungsbeispiel dargestellt, wobei die Schaltung zusätzliche Trägerschaltkreise 64 und 65 und zusätzliche Abtastfeldeffekttransistoren 66 und 67 aufweist, um die Ausgänge von den Treiberschaltkreisen 64 und 65 an die Eingangsklemmen 68 und 69 der entsprechenden Empfänger (nicht gezeigt) zu liefern. Tatsächlich zeigt F i g. 3 eine Schaltung gemäß F i g. 2 zum stichprobenartigen Prüfen der Eingänge T₂(A) und T₂(B) mit zusätzlichen Empfängern 66 und 67 zum Prüfen von Ta[A) und T₄(B). Der Trcibcrschaltkreis nach Fig.! ist in F i g. 3 so abgeändert, daß die Treiberschaltkreise 64 und 65 die T₄-Eingänge während Φ\ und Φ₂ prüfen. Die Φι+2-Signale des Treiberschaltkreises 2 werden durch eine Φι-Einphasensignal ersetzt, um Ta₁(K) zu prüfen und werden von dem Φ^-Einphasensignal zum Prüfen von T₄(B) ersetzt. Kurz gesagt wird der T^AJ-Eingang während Φ3 stichprobenartig überprüft und zu einem Empfänger durch den Feldeffekttransistor 8 durchgeschaltet. Der r2(B)-Eingang wird während Φ4 überprüft und durch den Feldeffekttransistor 9 zu einem Empfänger während Φ₄ durchgeschaltet. Der T₄(A)-Emgang wird während Φ\ geprüft und durch den Prüffeldeffekttransistor 66 während Φι zu einem - Empfänger durchgeschaltet. Der T₄(B)-Eingang wird während Φ₂ überprüft und zu dem Feldeffekttransistor 67 zu einem Empfänger während Φ2 durchgeschaltet.

Die Arbeitsweise eines jeden Kanals eines jeden Treiberschaltkreises ist mit der Arbeitsweise identisch, die in Verbindung mit Fig. 1 beschrieben wurde und wird aus diesem Grunde nicht wiederholt. Auf ähnliche Weise können verschiedene Kombinationen von Eingängen vorgesehen sein und sind, wenn ein Eingang geprüft wird, die anderen Eingänge von dem multiplexbetriebenen Ausgang 3 isoliert.

Vorzugsweise werden P-MOS-Feldeffekttransistoren des Anreicherungstyps verwendet, die in einem Siliziumplättchen bzw. Chip angeordnet sind. Es können jedoch auch Transistoren vom N-Typ, Transistoren vom Verarmungstyp, komplementäre Feldeffekttransistoren, MNOS-Transistoren, Silizium-Gate-Transistoren und andere bekannte Arten von Feldeffekttransistoren verwendet werden. Die Art und Kombination der Feldeffekttransistoren wird von den jeweiligen Erfordernissen bestimmt.

Hierzu 3 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Transistor-Treiberschaltkreis, bei dem ein erster Kanal zur Bearbeitung eines einen ersten logischen Zustand darstellenden ersten Eingangssignals und ein zweiter Kanal zur Bearbeitung eines einen zweiten logischen Zustand darstellenden zweiten Eingangssignals vorgesehen sind, bei dem in einer Ausgangsstufe jeweils ein erster bzw. zweiter i<> Feldeffekttransistor der Ausgangsstufe durch den ersten bzw. zweiten Kanal ansteuerbar ist, wobei dieser erste bzw. zweite Feldeffekttransistor der Ausgangsstufe bei seiner Ansteuerung jeweils ein dem logischen Zustand des ihm zugeordneten ersten ι > bzw. zweiten Kanals entsprechendes Potential an einen gemeinsamen Ausgang der Ausgangsstufe anlegt, und wobei der Treib^rschaltkreis durch Taktsignale bestimmter Phasenlage steuerbar ist, dadurch gekennzeichnet, daß eine Mehr- 2« zahl von Treiberschaltkreisen (1, 2) vorgesehen ist, daß in jedem ersten Kanal (10, 12) ein erster Feldeffekttransistor (26, 53) zur Verarbeitung des Signals des ersten logischen Zustandes vorgesehen ist und die ersten Feldeffekttransistoren (26, 53) in 2^r> einem gemeinsamen Punkt (30) miteinander verbunden sind,

daß die Steuerelektrode (28) des ersten Feldeffekttransistors (29) der Ausgangsstufe (14) mit dem gemeinsamen Punkt (30) verbunden ist, w

daß in der Ausgangsstufe (14) eine der Mehrzahl der Treiberschaltkreise (1,2) entsprechende Anzahl von zweiten Feldeffekttransistoren (37, 39) der Ausgangsstufe (14) vorgesehen ist,

daß die Anzahl der zweiten Feldeffekttransistoren ^jr' (37, 39) der Ausgangsstufe zueinander parallel geschaltet sind,

daß jeweils eine Steuerelektrode (65; 40) eines zweiten Feldeffekttransistors (37,39) der Ausgangsstufe (14) mit dem Ausgang eines zweiten Kanals ^w (11; 13) zur Verarbeitung des den zweiten logischen Zustand darstellenden Signals verbunden ist,
daß zur Durchführung eines Multiplexbetriebes die Treiberschaltkreise (1, 2) durch wiederkehrende Taktsignale (Φι +2, Φ3+4) einer bestimmten Phasenlage zum Anlegen von die logischen Zustände darstellenden Signalen an dem gemeinsamen Ausgang (3) der Ausgangsstufe (14) durch den ersten Feldeffekttransistor (29) der Ausgangsstufe (14) oder durch die parallel miteinander verbundenen zweiten ^Γ)() Feldeffekttransistoren (37,39) der Ausgangsstufe als Funktion des logischen Zustands eines Eingangssignals angesteuert sind,

daß die wiederkehrenden Taktsignale (Φι+2, Φι+*) der bestimmten Phasenlage an die Steuerelektroden ^Γ)5 der ersten Feldeffekttransistoren (26,53) der ersten Kanäle (10, 12) der Treiberschaltkreise angelegt sind,

daß der gemeinsame Ausgang (3) der Ausgangsstufe (14) multiplexartig allen Treiberschaltkreisen (1, 2) ^b0 gemeinsam ist,

daß eine Mehrzahl der Treiberschaltkreise (1, 2) entsprechende Mehrzahl von Abtastkreisen (8, 9) vorgesehen ist, daß diese Abtastkreise (8, 9) mit dem gemeinsamen Ausgang (3) der Ausgangsstufe (14) ⁶^ verbunden sind, um den gemeinsamen Ausgang (3) abzutasten, daß die Abtastkreise (8, 9) durch die wiederkehrenden Taktsignale (Φι+2, Φ3+4) der bestimmten Phasenlage gesteuert sind, und
daß die Eingangssignale für die Treiberschaltkreise (1,2) zeitsynchron an den gemeinsamen Ausgang (3) der Ausgangsschaltung (14) anlagbar sind.

2. Treiberschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß das Eingangssignal zu jedem Treiberschaltkreis (1) während bestimmter erster Phasenzeiten (Φι+2) der wiederkehrenden Taktsignale zum Durchschalten an den gemeinsamen Ausgang (3) verfügbar ist, daß das Eingangssignal für jeden Treiber nach der Phase eines Neben-Taktsignals (Φ₃) an den gemeinsamen Ausgang (3) durchschaltbar ist, während der das Eingangssignal verfügbar ist, und daß der Treiberschaltkreis zwei verschiedene Eingänge (T2(A), TA(A)) und zwei Foldeffekttransistor-Treiberschaltkreise (1, 64) aufweist, die durch jeweils eines der wiederkehrenden Taktsignale (Φι +2, Φ3+4) der bestimmten Phasenlage taktbar sind.

3. Treiberschaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß an seinen Eingängen zwei Eingangssignale (T2(A), Γ2(Β)) anliegen, die sich in ein einziges Phasenintervall (Φι+2), zwei aufeinanderfolgende Phasenabschnitte, teilen, und daß jeder Treiberschaltkreis durch zwei aufeinanderfolgende wiederkehrende Neben-Taktsignale (Φ₃, Φ4) taktbar sind.

4. Treiberschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß an seinen Eingängen vier verschiedene Eingangssignale (Γ2(Α, B), TA(A, B)) liegen, die sich zwei Intervalle der wiederkehrenden Taktsignale (Φι+2, Φ3+4) der bestimmten Phasenlage, die mit wiederkehrenden NebenTaktsignalen in Beziehung stehen, teilen, daß der Schaltkreis vier Treiberschaltkreise (1, 2, 64, 65) aufweist, daß zwei Treiberschaltkreise (1, 2) aufeinanderfolgende Phasenabschnitte des einen Eingangssignals (Γ2) während aufeinanderfolgender Intervalle der Neben-Taktsignale (Φ3, Φ4) unabhängig auf den gemeinsamen Ausgang (41) durchschalten und daß die zwei anderen Treiberschaltkreise (64, 65) das andere Eingangssignal (7"4) während aufeinanderfolgender Intervalle auf die Intervalle der Neben-Taktsignale (Φ3, Φ4) folgen, den weiteren Neben-Taktsignalen (Φι, Φ2) unabhängig voneinander auf den gemeinsamen Ausgang durchschalten, daß jeder der Treiberschaltkreise durch ein bestimmtes Neben-Taktsignal (Φι bis Φ₄) taktbar ist und daß Feldeffekttransistor-Abtastkreise (8, 9, 66, 67) durch die Neben-Taktsignale (Φι bis Φ₄) taktbar sind, die den Neben-Taktsignalen für die zugeordneten Treiberschaltkreise entsprechen.