DE2001538B2 - Dynamisches Schieberegister - Google Patents

Description

Die Erfindung betrifft ein Schieberegister mit einer ersten und einer zweiten Zeitgeberimpulsquelle unterschiedlicher Phase, mehreren in Kaskade geschalteten Stufen, welche je mit den Ausgängen der beiden Zeitgeberimpulsquellen verbunden sind und eine Eingangs- und eine Ausgangsklemme sowie erste Schaltmittel zur Speicherung einer Ladung bei jedem von der ersten Impulsquelle zugeführten Impuls und zweite Schaltmittel zur Speicherung einer Ladung bei jedem von der zweiten Impulsquelle zugeführten Impuls und vierte Schaltmittel zur Entladung der in den ersten Schaltmitteln gespeicherten Ladung aufweisen.

Insbesondere betrifft die Erfindung ein dynamisches Schieberegister, d.h. eine mit Takt- oder Zeitgeberimpulsen gesteuerte Verzögerungsleitung.

Für ein dynamisches Schieberegister ist bekanntlich charakteristisch, daß es kontinuierlich durch Taktgeber bzw. Zeitgeberimpulse gesteuert wird, derart, daß am Eingang des Registers zugeführte Information kontinuierlich durch das Register hindurch verschoben wird. Ein derartiges dynamisches Schieberegister, das auch als takt- bzw. zeitgeberimpulsgesteuerte Verzögerungsleitung bezeichnet werden kann, eignet sich zur Erzielung einer genauen Zeitverzögerung von Digitaldaten.

Aus der USA.-Patentschrift 3 395 292 ist bereits ein Schieberegister der eingangs genannten Art mit Oberflächen-Feldeffekttransistoren bekannt. Ein Nachteil dieses bekannten dynamischen Schieberegisters besteht darin, daß bei diesem in jeder Stufe zusammen mit den Verschiebungs- oder Zeitgeberimpulsen ein konstanter Vorspannungsgleichstrom zugeführt werden muß. Ein weiterer Nachteil ist die verhältnismäßig hohe Leistungsaufnahme, die zu einer unerwünschten Wärmeerzeugung in den Schaltbauteilen des Registers führt. Weitere Nachteile derartiger Schieberegister sind das Erfordernis von Impulsquellen für Zeitgeberimpulse verhältnismäßig hoher Spannung, begrenzte Arbeitsgeschwindigkeit, das Erfordernis einer Verzögerung zwischen benachbarten Impulsen der verschiedenen Zeitgeberimpulsquellen sowie der Umstand, daß Transistoren mit unterschiedlichen Steilheiten in jeder Stufe benötigt werden.

Aus der USA.-Patentschrift 3 383 570 ist ferner ein integrierter elektronischer Schaltkreis mit Oberflächen-Feldeffekttransistoren und Kondensatoren bekannt, der im Falle eines einstufigen Aufbaus keine Gleichstrom-Vorspannungsquelle benötigt. Bei einer mehrstufigen Anordnung, wie sie in Fig. 14 dargestellt wird, ist jedoch auch hier eine Gleichstrom-Vorspannungsquelle erforderlich.

Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde, ein Schieberegister zu schaffen, das keine Gleichstrom-Vorspannungsquelle benötigt, nur einen verhältnismäßig geringen Leistungsverbrauch besitzt, mit Takt- bzw. Zeitgeberimpulsen von verhältnismäßig niedriger Spannung arbeitet, eine relativ hohe Arbeitsgeschwindigkeit besitzt, keine Verzögerung zwischen benachbarten Impulsen der verschiedenen Zeigeberimpulsquellen erfordert und im wesentlichen nur einen Typ von Schaltungsbauteilen benötigt.

Zur Lösung dieser Aufgabe schlägt die Erfindung ein Schieberegister der eingangs genannten Art vor, das gekennzeichnet ist durch dritte Schaltmittel, denen bei Zufuhr eines Impulses aus der ersten Impulsquelle ein Teil der in den zweiten Schaltmitteln gespeicherten Ladung zur Speicherung zugeführt wird, wobei die in den zweiten Schaltmitteln und dritten Schaltmitteln gespeicherte Ladung bei Zufuhr eines Impulses aus der ersten Impulsquelle und gleichzeitiger Erregung der Eingangsklemme der betreffenden Stufe entladen wird, und fünfte Schaltmittel, die auf einen Impuls aus der zweiten Impulsquelle ansprechen und einen Leitungspfad für die in den ersten Schaltmitteln gespeicherte Ladung zur Ausgangsklemme herstellen, sowie dadurch, daß die vierten Schaltmittel bei Zufuhr eines Impulses aus der zweiten Impulsquelle und gleichzeitigem Vorhandensein einer Ladung in den dritten Schaltmitteln die ersten Schaltmittel entladen.

Ein solches erfindungsgemäßes Schieberegister benötigt darüber hinaus nur eine Zweiphasen-Zeitgebersteuerung und läßt sich in einfacher Weise in IC-Technik ausführen.

Im betriebsbereiten Zustand des Registers bewirken die Transistoren, daß ein erster Kondensator jeweils bei jedem Impuls aus der ersten Impulsquelle eine Ladung speichert und entsprechend ein zweiter Kondensator jeweils für jeden Impuls der anderen Impulsquelle eine Ladung speichert. Im aktiven Betriebszustand wird die Eingangsinformation dem Eingang der ersten Stufe zusammen mit einem Impuls der ersten Zeitgeberimpulsquelle zugeführt. Falls die Eingangsinformation eine Binär-NULL ist, so bewirken die Transistoren, daß ein dritter Kondensator einen Teil der Aufladung des zweiten Kondensators zugeführt erhält und speichert. Falls die Eingangsinformation eine Binär-EINS ist, so bewirken die Transistoren die Entladung des zweiten Kondensators sowie des dritten Kondensators, falls dieser eine Aufladung besitzt. Sodann bewirken beim nächsten Impuls aus der zweiten Impulsquelle die Transistoren den Abfluß der von dem ersten Kondensator gespeicherten Aufladung, falls in dem dritten Kondensator eine Ladung gespeichert ist (infolge einer vorherigen Eingangsgröße NULL), derart, daß die Stufe keine Ausgangsspannung abgibt (was der Verschiebung der NULL in den Ausgang der Stufe entspricht). Falls in dem dritten Kondensator keine Ladung gespeichert war (infolge der vorherigen Zufuhr der Eingangsgröße EINS), bewirkt der nächste Impuls aus der zweiten Impulsquelle, daß die Transistoren die Ladung des ersten Kondensators auf den vierten Kondensator der nächsten Stufe übertragen.

Im folgenden werden Ausführungsbeispiele der Erfindung an Hand der Zeichnung beschrieben; in dieser zeigt:

Fig. 1 das Schaltbild eines dynamischen Schieberegisters gemäß einer Ausführungsform der Erfindung,

Fig. 2 eine graphische Darstellung der Spannungen an verschiedenen Punkten in der Schaltung nach Fig. 1,

Fig. 3 eine Tabelle zur Veranschaulichung der jeweiligen Zustände der verschiedenen Schaltbauteile der Schaltung nach Fig. 1 in verschiedenen Zeitpunkten,

Fig. 4 eine Teildarstellung zur Veranschaulichung eines wahlweise verwendbaren zusätzlichen Merkmals gemäß der Erfindung.

Die Schaltung besteht aus mehreren in Kaskade geschalteten identischen Stufen, von welchen in Fig. 1 zwei Stufen gezeigt sind. Es können beliebig viele derartige Stufen in Kaskade geschaltet werden, wobei jeweils jede Stufe die dem Eingang der ersten Stufe des Registers zugeführte Binärinformation um eine feste vorgegebene Zeitdauer verzögert. Mit jeder Stufe sind eine Erde- bzw. Masse-Sammelleitung 7 und zwei Sammelschienen 8 bzw. 9 verbunden, über welche Takt- bzw. Zeitgeber-Impulsfolgen P1 bzw. P2 zugeführt werden; typische Spannungswellenformen dieser Takt- bzw. Zeitgeberimpulsfolgen sind in Fig. 2 bei P1 und P2 veranschaulicht. In dem gezeigten Beispielsfall ist die Impulsfolge P2 die Invers- oder NEIN-Funktion der Impulsfolge P1; jedoch können die negativen Impulse jeder der beiden Impulsfolgen schmaler als bei den im gezeigten Beispielsfall zugrunde gelegten Impulsfolgen mit einem Tastverhältnis von 50 % sein, derart, daß die P2-Impulsfolge dann als eine verzögerte Version der P1-Impulsfolge erscheinen würde. Die P1- und P2-Impulsfolgen brauchen zwar nicht gleiche Wellenform zu besitzen, jedoch sollen die Impulse beider Impulsfolgen von der gleichen Polarität, etwa negativ wie in Fig. 2 gezeigt, sein, und außerdem sollen die Impulse der einen Folge sich nicht mit den Impulsen der anderen Folge überlappen.

Jede Stufe des Registers hat eine Eingangsklemme und eine Ausgangsklemme. Die Ausgangsklemme (mit Ausnahme der letzten) ist jeweils direkt mit der Eingangsklemme der nächstfolgenden Stufe verbunden. Der mit "IN" bezeichnete Anschluß ist der Eingangsanschluß der Stufe 1 und entsprechend der Anschluß S1 die Ausgangsklemme der Stufe 1. Diese Klemme S1 ist dabei direkt mit der Eingangsklemme der Stufe 2 verbunden. Der Ausgangsanschluß der letzten Stufe (nicht dargestellt) ist mit einer Ausgangsklemme des Gesamtregisters über eine entsprechende Pufferstufe verbunden.

Jede Stufe besteht jeweils aus zwei identischen Stufenhälften, deren jede vier Oberflächen-Feldeffekttransistoren aufweist. Jede Stufe enthält somit insgesamt acht derartige Transistoren. Ein Oberflächen-Feldeffekttransistor besteht bekanntlich aus einem Block bzw. Plättchen aus Halbleitermaterial eines Leitfähigkeitstyps, in den bzw. das zwei getrennte Oberflächenbereiche des entgegengesetzten Leitfähigkeitstyps eindiffundiert sind. Eine leitende Torelektrode überdeckt den Kanal zwischen diesen beiden Bereichen; die Torelektrode ist dabei von dem Halbleiterplättchen isoliert. Nach den herkömmlichen Verfahren zur Herstellung von integrierten Schaltungen (IC-Techniken) lassen sich viele derartige Halbleiterblöcke bzw. -plättchen innerhalb eines gemeinsamen Halbleiterstücks herstellen. Da die Torelektrode von dem Halbleiterplättchen, einschließlich der in diesem vorgesehenen Quelle- und Senkebereich, isoliert ist, wird die Impedanz zwischen der Torelektrode und dem Halbleiterplättchen extrem hoch. Die Torelektrode bildet mit dem darunter befindlichen Substrat, bestehend aus den Quelle- und Senkebereichen und dem die Strombahn bzw. den Stromkanal zwischen ihnen bildenden Teil des Halbleiterplättchens, einen Kondensator. Infolge der extrem hohen Eingangsimpedanz der Torelektrode vermag dieser Kondensator eine Ladung über eine Ladung über eine lange Zeitdauer zu speichern.

Die Schaltbauteile in der ersten Stufe sind jeweils mit Bezugsziffern im Bereich von 10 bis 20 (genau: 11 bis 18) bezeichnet, Schaltbauteile der zweiten Stufe mit den entsprechenden Bezugsziffern im Bereich von 20 bis 30 (genau: 21 bis 28).

Die erste Hälfte der Stufe 1 weist drei Transistoren Q11, Q12 und Q13 auf, deren Quelle-Senke-Strecken in Reihe zwischen der P2-Sammelleitung und Erde liegen. Die zweite Hälfte der Stufe 1 weist drei Transistoren Q15, Q16 und Q17 auf, deren Quelle-Senke-Strecken in Reihe zwischen der P1-Sammelleitung und Erde liegen. Die erste Hälfte der Stufe 1 weist ferner einen vierten Transistor Q14 auf, dessen Quelle-Senke-Strecke zwischen der Verbindung der Quelleelektrode des Transistors Q13 und der Senkeelektrode von Q12 einerseits und der Torelektrode von Q15 in der zweiten Hälfte der Stufe 1 andererseits liegt. Entsprechend weist die zweite Hälfte der Stufe 1 einen vierten Transistor Q18 auf, dessen Quelle-Senke-Strecke die Verbindungsstelle der Senkeelektrode von Q16 und der Quelleelektrode von Q17 mit der Torelektrode von Q21 der Stufe 2 verbindet. Diese Torelektrode von Q21 bildet einerseits den Ausgangsanschluß der Stufe 1 und gleichzeitig den Eingangsanschluß der Stufe 2. Die Torelektroden von Q13, Q16 und Q18 sind sämtlich mit der P2-Sammelleitung verbunden, während die Torelektroden von Q12, Q14 und Q17 sämtlich mit der P1-Sammelleitung verbunden sind. Die Eingangsklemme "IN" des Schieberegisters und der Stufe 1 ist die Torelektrode von Q11.

Bestimmte inhärente Leitungs- und Toreigenkapazitäten der Transistoren der Schaltung spielen eine wichtige Rolle als vorübergehende Speicheranordnungen im Zusammenhang mit der Wirkungsweise des Schieberegisters gemäß der Erfindung. Diese in Fig. 1 der Zeichnung gestrichelt dargestellten Eigenkapazitäten sind in der Stufe 1 mit C11, C12, C13 und C14 bezeichnet. Die Kondensatoren C11 und C13 stellen die Tor-Plättchen-Eigenkapazitäten von Q11 und Q15 dar. Der Kondensator C12 stellt die Kapazität zwischen der Quelle- oder Senkelektrode und der Torelektrode von Q12 und Q14, in Verbindung mit dem metallischen Verbindungsfilm, welcher diese Torelektroden miteinander und mit der P1-Sammelleitung verbindet, dar. Dieser Kondensator erhält vorteilhafterweise einen erheblichen Wert durch Verwendung eines metallischen Verbindungsfilms von verhältnismäßig großer Fläche. Der Kondensator C14 stellt die Kapazität zwischen der Quelle- oder Senkelektrode und den Torelektroden von Q16 und Q18, in Verbindung mit dem metallischen Verbindungsfilm, welcher diese Torelektroden miteinander und mit der P2-Sammelleitung verbindet, dar. Auch C14 wird durch Verwendung eines Verbindungsfilms von verhältnismäßig großer Fläche ein größerer Wert erteilt. Die Kondensatoren C11, C12, C13 und C14 werden nachfolgend häufig auch als erster, zweiter, dritter bzw. vierter Kondensator von Stufe 1 bezeichnet.

Die einzelnen Oberflächen-Feldeffekttransistoren der Schaltung sind vorzugsweise so ausgebildet, daß das Verhältnis von Breite zu Länge ihrer Stromkanäle bzw. Strombahnen, d.h. des Bereichs des Transistors zwischen seinen Quelle- und Senkebereichen, etwa 1 beträgt.

Im folgenden wird die Wirkungsweise der Schaltung beschrieben. Diese nachfolgende Erläuterung der Wirkungsweise des Schieberegisters erfolgt unter Bezugnahme auf die Wellenformdarstellung nach Fig. 2 (in welcher im übrigen die Wellenformen idealisiert dargestellt sind), sowie unter Bezugnahme auf die Tabelle der jeweiligen Zustände der einzelnen Schaltbauteile in Fig. 3. Dabei werden die einzelnen aufeinanderfolgenden Zeitintervalle in den Fig. 2 und 3 durch die Zahlen bzw. Ziffern der "Zeit"-Legende dieser Figuren bezeichnet. Jedes derartige Zeitintervall hat jeweils eine Länge gleich einer Halbperiode der beiden Taktgeber- bzw. Zeitgeberimpulsfolgen. Zur Vereinfachung der Erläuterung richtet sich die nachfolgende Diskussion nacheinander auf drei aufeinanderfolgende Perioden: (1) Löschen und Vorbereiten, (2) Fertig und (3) Aktiv.

Während der Periode "Löschen und Vorbereiten" wird jeweils jede der beiden Zeitgeberimpulsfolgen P1 und P2 dem Register über mehrere Perioden entsprechend der Anzahl von Stufen in dem Register zugeführt. Hierdurch werden jegliche zufällig in dem Register gespeicherte Ladungen entfernt und gleichzeitig der zweite und der dritte Kondensator jeder Stufe aufgeladen. In dem nachfolgend erläuterten Ausführungsbeispiel der Wirkungsweise ist die "Löschen und Vorbereiten"-Periode zwei Perioden lang (von T1 bis T4), da das in Fig. 1 gezeigte Register nur zwei Stufen umfaßt. Da jedoch ein Schieberegister gewöhnlich mehr als zwei Stufen aufweisen wird, dauert die "Löschen und Vorbereiten"-Periode gewöhnlich länger als zwei Perioden. Dies ist in den Fig. 2 und 3 durch die unregelmäßigen Schnittlinien angedeutet, welche das vierte Zeitintervall von den nachfolgenden Zeitintervallen, deren Zählung mit T[tief]105 beginnt, trennen.

Nachdem das Register gelöscht und vorbereitet ist, werden häufig zusätzliche Takt- bzw. Zeitgeberimpulse dem Register zugeführt, ohne daß gleichzeitig Datenimpulse ebenfalls zugeführt werden. Unter diesen Umständen herrscht ein "Fertig"- oder Wartezustand, in welchem jeweils der vierte Kondensator jeder Stufe periodisch auf- und entladen wird, jedoch ohne daß an einem der Ausgangsanschlüsse S1, S2 usw. Ausgangsgrößen auftreten. Da die "Fertig"- bzw. Warteperiode sich unverändert lediglich wiederholt, wird nur eine Periode (T[tief]105-T[tief]106) dieser Kategorie erläutert und veranschaulicht.

Es sei für Erläuterungszwecke angenommen, daß es zu einem "Fertig"- bzw. Wartezyklus kommt und sodann dem Eingang des Registers, beispielsweise während des Zeitintervalls T[tief]107 ein Informationsbit-Impuls, welcher eine Binär-Eins wiedergibt, zugeführt wird. Dieses Informationsbit wird während der "Aktiv"-Periode in noch zu beschreibender synchroner Weise durch das Register verschoben.

Bezüglich der Wirkungsweise des Registers bestehen zwei Bedingungen bzw. Zustände: (1) die Eingangsinformation muß gleichzeitig mit einem P1-Impuls, d.h. während einer in den Fig. 2 und 3 ungeradzahlig bezifferten Zeitperiode zugeführt werden, und (2) die Ausgangsgrößen des Registers sind nur während eines P1-Impulses gültig, d.h. während ungeradzahlig bezifferten Zeitperioden.

In der nachfolgenden Beschreibung der bevorzugten Betriebs- und Arbeitsweise des Schieberegisters gemäß der Erfindung ist jeweils zu Beginn jedes Absatzes das betreffende Zeitintervall mit Bezifferung angegeben.

Betriebsperiode "Löschen und Vorbereiten" (T[tief]1 bis T[tief]4)

T[tief]0 - (Anfangsbedingungen) - Auf keiner der Takt- bzw. Zeitgebersammelleitungen 8 bzw. 9 wird eine Spannung zugeführt, und an dem "IN"-Anschluß des Registers liegt keine Eingangsspannung an. Falls das Register während einer langen Zeitdauer (beispielsweise in der Größenordnung von mehreren Stunden) unbenutzt war, so sind seine sämtlichen Kondensatoren entladen, und an keinem Punkt in dem Register liegt eine Spannung vor. Falls jedoch das Register kurz zuvor in Betrieb war, können sich die Kondensatoren des Registers in zufälligem Aufladungs- bzw. Entladungszustand befinden. Diese Ladungen werden während des Abschnitts "Löschen und Vorbereiten" gelöscht bzw. aufgefüllt.

T[tief]1 - Auf der Sammelleitung 8 wird ein negativer Impuls zugeführt; dieser macht die Torelektroden von Q12, Q14 und Q17 negativ, wodurch diese Transistoren leitend werden. Im Quelle-Senke-Kreis von Q17 fließt Strom, wodurch C14 negativ in dem in Fig. 1 angedeuteten Sinne aufgeladen wird.

T[tief]2 - Als nächstes wird ein negativer Impuls auf der Sammelleitung 9 zugeführt; hierdurch werden die Torelektroden von Q13, Q16 und Q18 negativ gemacht. Im Quelle-Senke-Kreis von Q13 fließt Strom, wodurch C12 negativ in der in Fig. 1 angedeuteten Richtung aufgeladen wird. Gleichzeitig fließt währenddessen die Ladung des Kondensators C14 über die Quelle-Senke-Strecke von Q18, wodurch ein Teil der Aufladung von C14 auf C21 übertragen und im Ausgang S1 eine negative Spannung erzeugt wird. Diese Ladungsübertragung wird noch dadurch unterstützt, daß der linke Anschluß von C14 infolge der kapazitiven Kopplung über C14 von dem negativen Puls an der Sammelleitung 9 her negativer wird. Zwar ist der Ausgang von S1 nun negativ, was an sich eine Binär-Eins anzeigen würde, jedoch hat diese Ausgangsgröße als ungültig unbeachtet zu bleiben, da sich das Register in seiner "Löschen und Vorbereiten"-Periode befindet.

T[tief]3 - Nunmehr wird wiederum ein negativer Impuls auf der Sammelleitung 8 zugeführt, wodurch die Torelektroden von Q12, Q14 und Q17 negativ gesteuert werden. Die in C12 gespeicherte Ladung wird über die Quelle-Senke-Strecke von Q14 auf C13 übertragen. Durch diese Ladungsübertragung wird die obere Elektrode von C13, wie in Fig. 1 angedeutet, gegenüber der unteren Elektrode von C13 negativ vorgespannt. Da die negative obere Elektrode von C13 mit der Steuerelektrode von Q15 verbunden ist, wird Q15 leitend. Außerdem fließt von der Sammelleitung 8 über die Quelle-Senke-Strecke von Q17 Strom zur Auffüllung desjenigen Teils der Aufladung von C14, der während des Zeitintervalls T[tief]2 von C14 auf C21 übertragen wurde. Die Ausgangsklemme S1 bleibt negativ.

T[tief]4 - Nunmehr wird wiederum ein negativer Impuls auf der Sammelleitung 9 zugeführt, wodurch die Torelektroden von Q13, Q16 und Q18 negativ werden. Dies hat einen Stromfluß von der Sammelleitung 9 durch Q13 zur Auffüllung der während des Zeitintervalls T[tief]3 von C12 auf C13 übertragenen Ladung zur Folge. Außerdem wird die Aufladung von C14 über die in Reihe geschalteten Quelle-Senke-Strecken von Q16 und Q15 an Erde abgeleitet. Auch die Aufladung von C21 wird über die in Reihe liegenden Quelle-Senke-Strecken von Q18, Q16 und Q15 an Erde abgeleitet, derart, daß das Potential an der Ausgangsklemme S1 wieder auf Erdpotential, d.h. in seinen normalen Null-Zustand zurückkehrt.

Wie oben bereits erwähnt, umfaßt die Betriebsperiode "Löschen und Vorbereiten" doppelt so viele Zeitintervalle (oder die gleiche Anzahl von Impulsperioden) als Stufen in dem Register vorhanden sind. Falls das Register beispielsweise 100 Stufen umfaßt, würde die Betriebsperiode "Löschen und Vorbereiten" 200 Zeitintervalle andauern. Am Ende der Betriebsperiode "Löschen und Vorbereiten" sind jeweils der zweite und dritte Kondensator jeder Stufe (d.h. C12, C13, C22 und C23) aufgeladen, während jeweils der erste und der vierte Kondensator jeder Stufe (d.h. C11, C14, C21 und C24) entladen sind; das Register ist für den eigentlichen aktiven Betrieb vorbereitet.

Betriebsperiode "Fertig" (T[tief]105-T[tief]106)

T[tief]105 - Auf der Sammelleitung 8 wird ein negativer Impuls zugeführt, wodurch die Torelektroden von Q12, Q14 und Q17 negativ gesteuert werden. Der Kondensator C14 lädt sich während dieses Intervalls über die Quelle-Senke-Strecke von Q17 auf. Der Kondensator C21 bleibt ungeladen.

T[tief]106 - Auf der Sammelleitung 9 wird ein negativer Impuls zugeführt, wodurch die Torelektroden von Q13, Q16 und Q18 negativ gesteuert werden. Da an den Torelektroden von Q15 und Q16 durch die Aufladung des Kondensators C13 und durch den negativen Impuls auf der Sammelleitung 9 negative Spannungen anliegen, sind diese Transistoren leitend, derart, daß C14 sich über Q16 und Q15 entlädt. Während des Zeitintervalls T[tief]106 tritt an S1 infolge der Ableitung der Ladung von C14 über den leitenden Q18 eine vorübergehende negative Sprungspannung auf, die jedoch vor dem Ende des Zeitintervalls T[tief]106 abgeklungen ist und keine Auswirkung auf die Stufe 2 hat.

Man erkennt, daß während der Betriebsperiode "Fertig" der Kondensator C14 sowie der entsprechende Kondensator in allen übrigen Stufen, wie beispielsweise C24, jeweils während jedem ungeradzahligen Zeitintervall (d.h., wenn also ein Impuls der Impulsfolge P1 zugeführt wird) aufgeladen und während jedes geradzahligen Zeitintervalls (d.h., wenn also die Impulsfolge P2 einen Impuls zuführt) entladen wird.

Betriebsperiode "Aktiv" (T[tief]107 und folgende)

T[tief]107 - Der Torelektrode von Q11 wird die Eingangsgröße "EINS" zugeführt, in Fig. 2 an der Wellenform "IN" durch einen negativen Impuls wiedergegeben; hierdurch wird C11 geladen und Q11 in den leitenden Zustand gebracht. Gleichzeitig wird auf der Sammelleitung 8 ein negativer Impuls zugeführt, wodurch Q12, Q14 und Q17 leitend gesteuert werden. Da Q11 und Q12 beide leiten, fließt die Ladung des Kondensators C12 über die in Reihe liegenden Quelle-Senke-Strecken von Q11 und Q12 an Masse ab, während die Ladung von C13 über die in Reihe liegenden Quelle-Senke-Strecken von Q11, Q12 und Q14 an Masse abfließt. Nach dem Abfluß der Aufladung des Kondensators C13 wird Q15 gesperrt. Der Kondensator C14 wird über Q17 mit der in Fig. 1 gezeigten Polarität aufgeladen.

T[tief]108 - Die Eingangsklemme "IN" (Fig. 1) nimmt wieder Massepotential an, wodurch Q11 gesperrt wird. Auf der Sammelleitung 9 wird ein negativer Impuls zugeführt, wodurch Q13, Q16 und Q18 leitend gesteuert werden. Der Kondensator C12 lädt sich dann über Q13 mit der in Fig. 1 gezeigten Polarität auf. Gleichzeitig wird ein Teil der Aufladung von C14 über Q18 auf C21 übertragen, derart, daß an der Klemme S1 eine negative Ausgangsspannung auftritt. Diese

Ausgangsspannung stellt nicht die wahre verzögerte Version der Eingangsgröße "EINS" dar, da, wie oben erwähnt, die an der Ausgangsklemme auftretenden Spannungen die Eingangsspannungen nur dann wiedergeben, wenn auf der Sammelleitung 8 gleichzeitig ein negativer Impuls des Impulszugs P1 zugeführt wird, d.h. während der ungeradzahligen Zeitintervalle.

T[tief]109 - Auf der Sammelleitung 8 wird ein negativer Impuls zugeführt, wodurch Q12, Q14 und Q17 leitend werden. Als Folge wird ein Teil der Aufladung von C12 über Q14 auf C13 übertragen und C14 wird über Q17 wieder aufgeladen. Die nunmehr gültige Ausgangsgröße S1 bleibt negativ; sie gibt den an der Eingangsklemme "IN" während T[tief]107 zugeführten Binär-Eins-Eingangsimpuls mit einer Zeitverzögerung von einem Bit wieder.

T[tief]110 - Auf der Sammelleitung 9 wird ein negativer Impuls zugeführt, wodurch Q13, Q16 und Q18 leitend gesteuert werden. Die Aufladung von C12, die teilweise auf C13 übertragen worden war, wird über Q13 wieder aufgefüllt, derart, daß C12 wieder voll aufgeladen ist. Die Aufladungen von C14 und C21 werden über Q15, Q16 und Q18 an Masse abgeleitet und hierdurch das Ausgangssignal bei S1 beendet. Jedoch tritt während dieser Periode infolge der Wirkungsweise von Stufe 2 ein Ausgangssignal bei S2 auf. Die Wirkungsweise der Stufe 2 ist genau die gleiche wie die von Stufe 1, mit dem Unterschied, daß sie um zwei Zeitintervalle versetzt ist. Das Ausgangssignal bei S2 wird jedoch erst während T[tief]111, d.h. dem nächsten ungeradzahligen Zeitintervall, gültig.

Aus der vorstehenden Beschreibung ergibt sich, daß das Schieberegister gemäß der Erfindung keinerlei Gleichstrom-Vorspannungsquelle benötigt. Statt dessen werden nur zwei Quellen für phasenverschobene Antriebs-Zeitgeberimpulse benötigt. Zwischen den benachbarten Takt- bzw. Zeitgeberimpulsen in den beiden getrennten Impulsfolgen braucht keinerlei Verzögerung vorgesehen zu sein. Das Register kann mit einer Geschwindigkeit von bis zu 20 MHz arbeiten, wenngleich seine Arbeitsgeschwindigkeit derzeit wegen Beschränkungen der derzeit verfügbaren Ausgangsstufen auf 10 MHz begrenzt ist. Das erfindungsgemäße Schieberegister benötigt nur verhältnismäßig kleine Amplituden für die Zeitgeberimpulse, beispielsweise von etwa -15 bis etwa -20 V. Das Register läßt sich in einfacher Weise in tegrierter Schaltungstechnik (IC-Form) bauen, da es im wesentlichen nur Oberflächen-Feldeffekttransistoren und Leitungsverbindungen zwischen diesen benötigt. Als Kondensatoren können die Eigen-Torkapazitäten der Transistoren und die Leitungskapazitäten der Schaltung dienen. Die Anordnung hat einen sehr niedrigen Leistungsverbrauch; der Leistungsverbrauch liegt in der Größenordnung von 55 Mikrowatt pro MHz-Impulsfolgefrequenz.

Es sei betont, daß der Ausdruck "Kondensator" sowohl einen äußeren Kondensator als auch einen durch die Eigenkapazitäten der Torelektroden und der Leitungen der Schaltung gebildeten Kondensator oder schließlich eine Kombination von äußeren Kondensatoren und Eigenkapazitäten der Schaltung umfaßt.

Wahlweise läßt sich die Arbeitsgeschwindigkeit des Registers noch weiter erhöhen, indem man jeweils mit jeder Stufe noch zwei zusätzliche Oberflächen-Feldeffekttransistoren verbindet. Fig. 4 zeigt die Anordnung eines derartigen zusätzlichen Transistors Q15A in der Verbindung von der ersten zur zweiten Hälfte der Stufe 1. Die Quelleelektrode des zusätzlichen Transistors Q15A ist mit der Torelektrode von Q15 verbunden, während die Senkeelektrode von Q15A mit der Senkeelektrode von Q11 verbunden ist; die Torelektrode von Q15A ist mit der Sammelleitung 8 und mit der Torelektrode von Q14 verbunden. Infolge dieser Leitungsanschlüsse wird der zusätzliche Transistor Q15A während der ungeradzahligen Zeitintervalle an seiner Quelle-Senke-Strecke leitend, wenn die Impulse der P1-Impulsfolge negativ sind. Bei dieser Schaltung kann sich C13 über die in Reihe liegenden Quelle-Senke-Strecken von Q15A und Q11 an Masse entladen, ohne zunächst die Entladung von C12 über die Quelle-Senke-Strecken von Q12 und Q11 abwarten zu müssen. Tatsächlich braucht bei Einbeziehung eines derartigen zusätzlichen Transistors Q15A, C12 überhaupt nicht mehr entladen zu werden.

Die Zuschaltung eines dem Transistor Q15A entsprechenden zweiten zusätzlichen Transistors in der Verbindung von der zweiten Hälfte jeder Stufe zur ersten Hälfte jeder nachfolgenden Stufe kann - unter Heranziehung der Verbindung der Stufen 1 und 2 als Erläuterungsbeispiel - in der Weise erfolgen, daß man die Torelektrode des zweiten zusätzlichen Transistors mit der Torelektrode von Q18 und der P2-Sammelleitung verbindet, die Quelleelektrode des zweiten zusätzlichen Transistors mit der Torelektrode von Q21 und die Senkeelektrode des zweiten zusätzlichen Transistors mit der Senkeelektrode von Q15.

Diese Verwendung von zwei zusätzlichen Transistoren nach Art des Transistors Q15A in jeder Stufe stellt eine weitere Verbesserung dar, die für den Grundgedanken der vorliegenden Erfindung nicht wesentlich ist.

Claims (5)

1. Dynamisches Schieberegister mit einer ersten und einer zweiten Zeitgeberimpulsquelle unterschiedlicher Phase, mehreren in Kaskade geschalteten Stufen, welche je mit den Ausgängen der beiden Zeitgeberimpulsquellen verbunden sind und eine Eingangs- und eine Ausgangsklemme sowie erste Schaltmittel zur Speicherung einer Ladung bei jedem von der ersten Impulsquelle zugeführten Impuls und zweite Schaltmittel zur Speicherung einer Ladung bei jedem von der zweiten Impulsquelle zugeführten Impuls und vierte Schaltmittel zur Entladung der in den ersten Schaltmitteln gespeicherten Ladung aufweisen, gekennzeichnet durch dritte Schaltmittel (Q14, Q12, Q11, Q13), denen bei Zufuhr eines Impulses aus der ersten Impulsquelle (8) ein Teil der in den zweiten Schaltmitteln (C12) gespeicherten Ladung zur Speicherung zugeführt wird, wobei die in den zweiten Schaltmitteln (Q13, C12) und dritten Schaltmitteln (Q14, Q12, Q11, C13) gespeicherte Ladung bei Zufuhr eines Impulses aus der ersten Impulsquelle (8) und gleichzeitiger Erregung der Eingangsklemme (IN) der betreffenden Stufe entladen wird, und fünfte Schaltmittel (Q18), die auf einen Impuls aus der zweiten Impulsquelle (9) ansprechen und einen Leitungspfad für die in den ersten Schaltmitteln (C14) gespeicherte Ladung zur Ausgangsklemme (S1) herstellen, sowie dadurch, daß die vierten Schaltmittel (Q15, Q16) bei Zufuhr eines Impulses aus der zweiten Impulsquelle (9) und gleichzeitigem Vorhandensein einer Ladung in den dritten Schaltmitteln (C13) die ersten Schaltmittel (C14) entladen.

2. Schieberegister nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und die zweiten Schaltmittel jeweils einen Kondensator (C14 bzw. C12) und einen Oberflächen-Feldeffekttransistor (Q17 bzw. Q13) aufweisen, dessen Quelle-Senke-Strecke zwischen jeweils einer der beiden Impulsquellen (8 bzw. 9) und dem zugeordneten Kondensator (C14 bzw. C12) liegen.

3. Schieberegister nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dritten Schaltmittel drei Oberflächen-Feldeffekttransistoren (Q14, Q12, Q11) und einen Kondensator (C13) aufweisen, wobei die Quelle-Senke-Strecke des ersten (Q14) dieser Transistoren zwischen den zweiten Speicherschaltmitteln (C12) und einem Anschluß des Kondensators (C13) liegt und die Quelle-Senke-Strecken des zweiten (Q12) und dritten (Q11) Transistors dieser dritten Schaltmittel in Reihe zwischen den zweiten Speicherschaltmitteln (C12) und einem den beiden Zeitgeberimpulsquellen (8, 9) gemeinsamen Anschluß (7, Masse) liegen und wobei die Torelektrode des zweiten (Q12) Transistors mit den zweiten Schaltmitteln (C12) verbunden ist.

4. Schieberegister nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die fünften Schaltmittel einen Oberflächen-Feldeffekttransistor (Q18) aufweisen, dessen Quelle-Senke-Strecke zwischen den ersten Schaltmitteln (C14) und der Ausgangsklemme (S1) liegt und dessen Torelektrode mit der zweiten Zeitgeberimpulsquelle (9) verbunden ist.

5. Schieberegister nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die vierten Schaltmittel einen sechsten und einen siebenten Oberflächen-Feldeffekttransistor (Q16, Q15) und einen vierten Kondensator (C11) aufweisen, wobei die Quelle-Senke-Strecken des sechsten und siebenten Transistors (Q16, Q15) in Reihe zwischen dem einen Anschluß des ersten Kondensators (C14) und dem den beiden Zeitgeberimpulsquellen (8, 9) gemeinsamen Anschluß (7, Masse) liegen.