[go: up one dir, main page]

DE1258235B - Verfahren zur Herstellung einer, die Sperrspannungsfestigkeit erhoehenden Randzonenprofilierung von Siliziumscheiben - Google Patents

Verfahren zur Herstellung einer, die Sperrspannungsfestigkeit erhoehenden Randzonenprofilierung von Siliziumscheiben

Info

Publication number
DE1258235B
DE1258235B DEL49647A DEL0049647A DE1258235B DE 1258235 B DE1258235 B DE 1258235B DE L49647 A DEL49647 A DE L49647A DE L0049647 A DEL0049647 A DE L0049647A DE 1258235 B DE1258235 B DE 1258235B
Authority
DE
Germany
Prior art keywords
production
solution
silicon wafers
increases
edge zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEL49647A
Other languages
English (en)
Inventor
Richard Magner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DEL49647A priority Critical patent/DE1258235B/de
Publication of DE1258235B publication Critical patent/DE1258235B/de
Pending legal-status Critical Current

Links

Classifications

    • H10P50/00
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • H10P95/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
C23f
Deutsche Kl.: 48 dl -1/00
Nummer: 1 258 235
Aktenzeichen: L 49647 VI b/48 dl
Anmeldetag: 4. Januar 1965
Auslegetag: 4. Januar 1968
Die Erfindung betrifft ein Verfahren zur Herstellung einer, die Sperrspannungsfestigkeit erhöhenden Randzonenprofilierung an den schrägen Schnitt- und Schliffflächen von dotierten und mit Au-Ni-Schichten versehenen, vorzugsweise quadratischen Siliziumscheiben für die Herstellung von Halbleiteranordnungen durch Ätzbehandlung.
Bei diffundierten Gleichrichtern beträgt der Abstand zwischen den beiden Flächen, zwischen denen sich die Sperrspannung aufbaut, nur etwa 0,1 bis 0,2 mm. Da die auftretenden Sperrspannungen 2000 V erreichen können, treten an den Randzonen eines solchen Gleichrichters hohe Feldstärken auf, die durch Überschlag leicht zur Zerstörung führen. Es ist bekannt, zur Verkleinerung der Randfeldstärke die Randzone der Halbleiterscheibe derart schräg anzuschleifen, daß ein Winkel mit einer Neigung von der einen Fläche zur anderen von etwa 6 bis 60° entsteht. Dabei muß, wenn das Grundmaterial aus η-Silizium besteht, die p-dotierte Fläche die größere sein.
Gleichrichter mit schrägen Randflächen zeigen ein stabileres Verhalten in bezug auf die Spannungsfestigkeit als Gleichrichter mit senkrechtem Schnitt oder Gleichrichter mit einem Schrägschliff, bei dem die Neigung des Winkels von der η-Zone zur p-Zone verläuft, also die Fläche der p-dotierten Zone kleiner ist. Halbleiterscheiben von dem dargestellten Aufbau lassen sich bei einer gewissen Mindestgröße mit Schleifmaschinen, wie sie in der optischen Industrie Verwendung finden, mit gutem Erfolg herstellen. Mit abnehmender Größe der Halbleiterscheiben wird jedoch das Größenverhältnis der n+-Fläche zur ρ+-Fläche immer ungünstiger. Bei einem Halbleiterelement von 2 mm Kantenlänge wird beispielsweise bei einer Anphasung im Winkel von 45° die n+- Fläche nur noch halb so groß sein wie die ρ+-Fläche. Bei einem Anphasungswinkel von etwa 60° ist das Flächenverhältnis schon wesentlich günstiger. Der Erfindung liegt nun die Aufgabe zugrunde, trotz der größeren Randfeldstärke bei einem relativ großen Anphasungswinkel von etwa 60° eine hohe Sperrspannungsfestigkeit zu erzielen und die Ätzung in entsprechender Weise durchzuführen.
Nach bekannten Verfahren können dünne Schichten eines Halbleiterkörpers an der Oberfläche dadurch abgetragen werden, daß eine chemische Ätzung vorgenommen wird. Als Ätzmittel dienen üblicherweise Säuren, wie Salpetersäure, Flußsäure, Essigsäure, Phosphorsäure oder deren Gemische, gegebenenfalls unter Zusatz von Brom. Die Anwendung derartiger Ätzlösungen bringt jedoch den Nachteil Verfahren zur Herstellung einer, die
Sperrspannungsfestigkeit erhöhenden
Randzonenprofilierung von Siliziumscheiben
Anmelder:
Licentia Patent-Verwaltungs-G. m. b. H.,
6000 Frankfurt, Theodor-Stem-Kai 1
Als Erfinder benannt:
Richard Magner, 4785 Belecke
mit sich, daß die p-Zone stärker angegriffen wird als die η-Zone, was nicht erwünscht ist.
Diese Nachteile können aber behoben werden, wenn gemäß der Erfindung diese Flächen zunächst in einer alkalischen Lösung aus Kalilauge und Kaliumcarbonat und dann in einer sauren Lösung aus einem Salpetersäure-Flußsäure-Gemisch geätzt und schließlich kurzzeitig in Ammoniaklösung erwärmt werden.
Die alkalische Lösung trägt von der η-Zone eine dickere Schicht ab, greift dagegen die p-Zone nur wenig an. Durch die nachfolgende Ätzung mit Säure mit stärkerem Angriff der p-Zone kann insgesamt die Ätzung so gesteuert werden, daß die gewünschte Form der Halbleiterscheibe erhalten wird.
Das Verfahren wird an Hand einer im Querschnitt dargestellten Halbleiterscheibe aus Silizium näher erläutert. Die einzelnen Zonen in dem Halbleiterkörper sind durch verschiedenartige Schraffur kenntlich gemacht.
Voraussetzung für die Anwendung des erfindungsgemäßen Verfahrens ist eine gute, homogen haftende Metallisierung an den diffundierten Siliziumscheiben. Hierfür wird ein bereits vorgeschlagenes stromloses Vernickelungsverfahren angewendet, das auf der Reduktion von Nickelchlorid durch Natriumhypophosphit in Puffersalzlösung beruht. Man kann durch geeignete Maßnahmen eine sehr gute Abscheidung von Nickel erhalten, das nach einem bei 750 bis 800° C stattfindenden Sinterprozeß mit dem Silizium eine feste Bindung eingeht. Auf dieser ersten Nickelschicht wird galvanisch eine etwa 2 μ starke Goldschicht abgeschieden, die im Wasserstoffstrom bei etwa 500° C aufgeschmolzen wird. Es folgt dann eine zweite, ebenfalls stromlos abgeschiedene Nickelschicht und eine zweite, etwas stärkere Goldschicht von etwa 3 bis 4 μ, die der Metallauflage dann die
709 717/599
erforderliche Stabilität beim späteren Anlöten der Elektroden gibt.
Die in dieser Weise vorbereiteten diffundierten Siliziumscheiben werden entweder mit einem Gatter mit Schleifpaste oder mit Diamantsägen so in kleine Quadrate von beispielsweise 2 mm Kantenlänge, zerteilt, daß die Schnittflächen einen Winkel von 60c zur Grundfläche einnehmen. Die Zeichnung zeigt eine zerteilte Siliziumscheibe, deren seitliche Begrenzung vor dem Ätzen durch die unterbrochenen Linien angedeutet wird. Es ist wichtig, daß der Schliff mit einem sehr feinkörnigen Material erfolgt, vorzugsweise mit einer Schleifpaste mit der Körnung 1000, damit bei dem entscheidenden Ätzvorgang nicht mehr viel Silizium abgetragen werden muß. Bei dem ersten Ätzschritt in einer alkalischen Lösung aus Kalilauge und Kaliumkarbonat, die vorzugsweise aus 3 Teilen 2- bis 10%iger wäßriger Kalilauge und 10 Teilen Kaliumkarbonat besteht, wird der p-dotierte Teil der Randzone nur wenig angegriffen, während ao von der η-Zone eine dickere Schicht abgetragen wird. Die seitliche Begrenzung ist jetzt durch die ausgezogenen -Linien gegeben. Der erste Ätzschritt dauert etwa 2 Minuten. Der zweite Ätzschritt mit einem Salpetersäure-Flußsäure-Gemisch hat einmal den Zweck, die Schnittfläche nach dem alkalischen Ätzen zu glätten. Ferner wird durch das Säuregemisch der Rand der p-Zone stärker angegriffen, wodurch sich eine den strichpunktierten Linien entsprechende konkave Oberfläche ergibt. Darüber hinaus sollen durch die Säure die Rückstände der alkalischen Ätzung beseitigt werden. Durch den dritten Abschnitt des Ätzverfahrens, der in einer Erwärmung der Halbleiterscheibchen in Ammoniak bis zu etwa 40° C besteht, wird die Sperrkennlinie erheblich stabilisiert.
Im Anschluß an die Erwärmung in Ammoniak werden die Halbleiterscheibchen bei etwa 180 bis 250° C bis zu mehreren Stunden lang in Luft oder reinem Stickstoff getrocknet.

Claims (3)

Patentansprüche:
1. Verfahren zur Herstellung einer die Sperrspannungsfestigkeit erhöhenden Randzonenprofilierung an den schrägen Schnitt- und Schliffflächen von dotierten und mit Au-Ni-Schichten versehenen, vorzugsweise quadratischen Siliziumscheiben für die Herstellung von Halbleiteranordnungen durch Ätzbehandlung, dadurch gekennzeichnet, daß diese Flächen zunächst in einer alkalischen Lösung aus Kalilauge und Kaliumcarbonat und dann in einer sauren Lösung aus einem Salpetersäure-Flußsäure-Gemisch geätzt und schließlich kurzzeitig in Ammoniaklösung erwärmt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine alkalische Lösung aus 3 Teilen 2- bis 10%iger wäßriger Kalilauge und 10 Teilen Kaliumkarbonat verwendet wird.
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Halbleiterscheibchen nach der Erwärmung in Ammoniak bei 180 bis 250° C bis zu mehreren Stunden lang in Luft oder Stickstoff getrocknet werden.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1 040 135.
Hierzu 1 Blatt Zeichnungen
709 717/599 12.67 © Bundesdruckerei Berlin
DEL49647A 1965-01-04 1965-01-04 Verfahren zur Herstellung einer, die Sperrspannungsfestigkeit erhoehenden Randzonenprofilierung von Siliziumscheiben Pending DE1258235B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DEL49647A DE1258235B (de) 1965-01-04 1965-01-04 Verfahren zur Herstellung einer, die Sperrspannungsfestigkeit erhoehenden Randzonenprofilierung von Siliziumscheiben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEL49647A DE1258235B (de) 1965-01-04 1965-01-04 Verfahren zur Herstellung einer, die Sperrspannungsfestigkeit erhoehenden Randzonenprofilierung von Siliziumscheiben

Publications (1)

Publication Number Publication Date
DE1258235B true DE1258235B (de) 1968-01-04

Family

ID=7273086

Family Applications (1)

Application Number Title Priority Date Filing Date
DEL49647A Pending DE1258235B (de) 1965-01-04 1965-01-04 Verfahren zur Herstellung einer, die Sperrspannungsfestigkeit erhoehenden Randzonenprofilierung von Siliziumscheiben

Country Status (1)

Country Link
DE (1) DE1258235B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2185859A1 (de) * 1972-05-19 1974-01-04 Matsushita Electronics Corp
DE3344462A1 (de) * 1982-12-08 1984-06-20 International Rectifier Corp., Los Angeles, Calif. Verfahren zur herstellung von halbleiterbauteilen
US4965173A (en) * 1982-12-08 1990-10-23 International Rectifier Corporation Metallizing process and structure for semiconductor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1040135B (de) * 1956-10-27 1958-10-02 Siemens Ag Verfahren zur Herstellung von Halbleiteranordnungen aus Silicium od. dgl. durch Anwendung eines chemischen AEtzvorganges an der Stelle des p-n-UEberganges

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1040135B (de) * 1956-10-27 1958-10-02 Siemens Ag Verfahren zur Herstellung von Halbleiteranordnungen aus Silicium od. dgl. durch Anwendung eines chemischen AEtzvorganges an der Stelle des p-n-UEberganges

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2185859A1 (de) * 1972-05-19 1974-01-04 Matsushita Electronics Corp
DE3344462A1 (de) * 1982-12-08 1984-06-20 International Rectifier Corp., Los Angeles, Calif. Verfahren zur herstellung von halbleiterbauteilen
US4965173A (en) * 1982-12-08 1990-10-23 International Rectifier Corporation Metallizing process and structure for semiconductor devices

Similar Documents

Publication Publication Date Title
DE68927531T2 (de) Verfahren zum Herstellen einer Leiterplatte
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE1521625A1 (de) Verfahren zur Herstellung von Halbleiterstueckchen kleiner raeumlicher Abmessungen
DE2730566A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1258235B (de) Verfahren zur Herstellung einer, die Sperrspannungsfestigkeit erhoehenden Randzonenprofilierung von Siliziumscheiben
DE1170555B (de) Verfahren zum Herstellen eines Halbleiter-bauelements mit drei Zonen abwechselnd entgegengesetzten Leitungstyps
DE2117583C3 (de) Verfahren zur Herstellung gesinterter Ultraschall-Schweißspitzen
DE1464525A1 (de) Mikrohalbleiterelement mit Feldeffekt und Verfahren zu seiner Herstellung
DE2506102B2 (de) Halbleitergleichrichter
DE1514742A1 (de) Halbleiteranordnung
DE1236081B (de) Verfahren zur Herstellung von ohmschen Kontakten an Halbleiterbauelementen
DE2340128A1 (de) Halbleiterbauelement
DE2235749C3 (de) Verfahren zum Herstellen eines Leitbahnenmusters
DE966905C (de) Verfahren zur Herstellung elektrisch unsymmetrisch leitender Systeme
DE1044286B (de) Verfahren zum Herstellen einer Halbleiteranordnung, beispielsweise Richtleiter oder Transistor
DE2325351B2 (de) Verfahren zur Herstellung von Siliziumgleichrichtersäulen mit hoher Durchbruchsspannung
DE1143374B (de) Verfahren zur Abtragung der Oberflaeche eines Halbleiterkristalls und anschliessenden Kontaktierung
DE1071846B (de)
DE2438894B2 (de) Thyristor mit Kurzschlußemitter
DE1123406B (de) Verfahren zur Herstellung von legierten Halbleiteranordnungen
DE2855972A1 (de) Halbleiteranordnung
DE1913616B2 (de) Verfahren zum aetzen einer an einem halter angebrachten halbleiterscheibe
DE1071844B (de)
DE1931336C3 (de) Verfahren zum Herstellen von kleinflächigen Halbleiterbauelementen
DE2128360A1 (de) Verfahren zur Bildung von ohmschen Kontakten an Metall Isolator Halbleiter bauteilen