[go: up one dir, main page]

DE1170555B - Verfahren zum Herstellen eines Halbleiter-bauelements mit drei Zonen abwechselnd entgegengesetzten Leitungstyps - Google Patents

Verfahren zum Herstellen eines Halbleiter-bauelements mit drei Zonen abwechselnd entgegengesetzten Leitungstyps

Info

Publication number
DE1170555B
DE1170555B DES49673A DES0049673A DE1170555B DE 1170555 B DE1170555 B DE 1170555B DE S49673 A DES49673 A DE S49673A DE S0049673 A DES0049673 A DE S0049673A DE 1170555 B DE1170555 B DE 1170555B
Authority
DE
Germany
Prior art keywords
zone
zones
semiconductor
protective layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES49673A
Other languages
English (en)
Inventor
Dipl-Phys Dr Heinz Dorendorf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DES49673A priority Critical patent/DE1170555B/de
Priority to US671062A priority patent/US2945286A/en
Priority to CH349705D priority patent/CH349705A/de
Priority to GB23011/57A priority patent/GB836066A/en
Priority to FR1180762D priority patent/FR1180762A/fr
Publication of DE1170555B publication Critical patent/DE1170555B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • H10P10/00
    • H10P14/69433
    • H10P50/00
    • H10P95/00
    • H10P95/50

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Internat. Kl.: HOIl
Deutsche Kl.: 21 g -11/02
Nummer: 1170 555
Aktenzeichen: S 49673 VIII c / 21 g
Anmeldetag: 23. Juli 1956
Auslegetag: 21. Mai 1964
Eine bekannte Transistoranordnung mit drei Zonen von abwechselnd entgegengesetztem Leitungstyp besitzt die Eigenschaft, daß die mittlere Basiszone gegenüber den benachbarten Emitter- und Kollektorzonen des Transistors vorspringt und an der hierdurch zusätzlich gewonnenen Oberfläche die Kontaktierung der Basiszone angebracht ist. Eine solche Kontaktierung an einer durch teilweise Abtragung einer Zone eines Halbleiterkörpers zusätzlich gewonnenen Oberfläche erscheint insbesondere dann von erheblicher Bedeutung, wenn es sich um Kontaktierung einer ebenfalls an sich bekannten Halbleiteranordnung handelt, die aus einem Halbleiterkristall von einem Leitungstyp besteht, an dessen Oberfläche durch Diffusion zwei unmittelbar übereinander angeordnete, insbesondere durch gleichzeitige Diffusion entstandene Zonen, nämlich eine p- und n-Zone, derart angeordnet sind, daß der gesamte Halbleiterkörper eine p-n-p- oder n-p-n-Struktur besitzt. Es erscheint also auch in diesem Falle als zweckmäßige Maßnahme, einen Teil der durch Diffusion entstandenen Halbleiterzonen zu entfernen, um die hierdurch frei werdende Oberfläche der darunterliegenden Zonen an der freigelegten Stelle kontaktieren zu können.
Im Interesse hoher Betriebsfrequenzen und auch aus anderen Gründen erscheint ein Halbleiterbauelement mit drei Zonen abwechselnd entgegengesetzten Leitungstyps, bei dem zwei äußere benachbarte eindiffundierte Zonen im Vergleich zur dritten Zone sehr dünn ausgebildet sind, bei der ferner die Flächengröße der Zonen in Richtung auf die dicke Zone stufenartig zunimmt und bei dem das freie Oberflächenstück der zweiten Zone mit einer ohmschen Kontaktelektrode versehen ist, als besonders günstig. Die beiden dünnen Zonen können als Emitter und Basis eines Transistors geschaltet werden und führen dann zu dem Vorteil einer sehr hohen Betriebsfrequenz und zu günstigen Verstärkungsverhältnissen.
Bei der Herstellung eines solchen Halbleiterbauelements ergibt sich die Aufgabe, die dünnen, durch Diffusion erzeugten Oberflächenzonen stufenartig abzutragen, um eine Möglichkeit einer günstigen Kontaktierung für die mittlere Zone zu erhalten. Dies geschieht zweckmäßig durch entsprechende Ätzbehandlung, die jedoch der Tatsache, daß zwei übereinanderliegende sehr dünne Zonen von entgegengesetztem Leitungstyp abzutragen sind, Rechnung tragen muß. So kann z. B. ein bekanntes Verfahren für elektrolytische Abtragung von Halbleiterkörpern mit einer dicken Zone des einen Leitungstyps und Verfahren zum Herstellen eines Halbleiterbauelements mit drei Zonen abwechselnd
entgegengesetzten Leitungstyps
Anmelder:
Siemens & Halske Aktiengesellschaft,
Berlin und München,
München 2, Witteisbacherplatz 2
Als Erfinder benannt:
Dipl.-Phys. Dr. Heinz Dorendorf, München 5
einer angrenzenden dünnen Zone von entgegengesetztem Leitungstyp, bei dem eine sehr dünne und eine dickere Zone aneinandergrenzen und beide Zonen verschiedene Leitfähigkeit besitzen und bei dem die dicke Zone unter Verwendung einer üblichen Maskierung der Halbleiteroberfläche abgetragen wird, indem sie auf einem höheren Potential als die dünne Zone gehalten wird, nicht ohne zusätzliche Maßnahmen angewendet werden.
Die Erfindung bezieht sich daher auf ein Verfahren zum Herstellen eines Halbleiterbauelements mit drei Zonen abwechselnd entgegengesetzten Leitungstyps, bei dem zwei äußere benachbarte, eindiffundierte Zonen im Vergleich zur dritten Zone sehr dünn ausgebildet sind, bei dem die Flächengröße der Zonen in Richtung auf die dicke Zone stufenartig zunimmt und bei dem das freie Oberflächenstück der zweiten Zone mit einer ohmschen Kontaktelektrode versehen ist. Erfindungsgemäß wird das Verfahren so durchgeführt, daß ein Teil der Oberfläche der ersten Zone mit der kleinsten Fläche, insbesondere die Mitte, mit einem Lötfleck versehen und dann der Halbleiterbereich um den Lötfleck mit einer Schutzschicht gegen Ätzmittel überzogen wird, daß dann so lange geätzt wird, bis der nicht bedeckte Teil der ersten Zone entfernt und die zweite Zone freigelegt ist, daß nachfolgend die Schutzschicht auch über einen Teil der zweiten Zone ausgedehnt wird, der zur Kontaktierung ausreicht, daß dann der nicht geschützte Teil der zweiten Zone und ein Teil der dritten Zone so abgeätzt wird, daß die erste und zweite Zone eine Erhöhung bilden, und daß schließlich die Schutzschicht entfernt wird und die zweite und dritte Zone kontaktiert werden.
409 590/336
Einzelheiten der Erfindung gehen aus dem folgenden Ausführungsbeispiel hervor, wobei der anzustrebende Aufbau in der Figur dargestellt ist. Hier ist im unteren Bildteil eine dicke Schicht 3 eines n-Germaniumhalbleiterkristalls gezeigt, die als Kollektor wirkt, darüber ist eine p-Schicht 4 angeordnet, die als Basis wirkt, und darauf wiederum eine kleinere n-Schicht 5, die als Emitter vorgesehen ist. In die Basis 4 ist ein Draht 6 einlegiert, der vorteilhaft aus Gold mit etwa l°/o Gallium bestehen kann. Die Emitterschicht 5 wird mit einem Lötmittel 1, z. B. Lötzinn, kontaktiert, die mit einem geeigneten Draht 7, beispielsweise einem Kupferdraht, verbunden ist. In ähnlicherWeise kann die dicke n-Schicht 3, Es ist zwar bekannt, daß man die dünne mittlere Zone des Halbleiterkristalls kontaktieren kann, indem man eine mit den beiden äußeren Zonen beim Einlegieren einen sperrenden pn-übergang bildende Metallelektrode verwendet und diese Elektrode durch eine der beiden äußeren Zonen bis zur mittleren oder noch weiter hindurchlegiert. Dies hat jedoch den Nachteil, -daß trotz des sperrenden pn-Überganges Stromfluß aus den äußeren Zonen, z. B. der Emitterzone, ohne den Weg über den Emitter-Basispn-Übergang zu nehmen, in die Basiselektrode stattfinden kann. Dadurch werden die Stromverstärkungen eines solchen Transistors und auch die übrigen elektrischen Eigenschaften mitunter stark beein-
beispielsweise über eine Lötstelle 2, durch einen 15 trächtigt, so daß der Vorteil der einfachen Kontaktie-Kupferdraht 8 angeschlossen sein.
Das erfindungsgemäße Verfahren zur Herstellung eines solchen Transistors wird beispielsweise in der folgenden Weise durchgeführt:
In einem η-leitenden Kristall aus Germanium wird beispielsweise durch Diffusion aus der Gasphase im Oberflächenbereich eine p- und darauf eine weitere n-Oberflächendiffusionsschicht erzeugt. Die obere n-Schicht erhält einen Lötfleck von beispielsweise 0,3 mm Durchmesser. Dieser und ein kleiner Randbezirk werden durch ein geeignetes Mittel abgedeckt und der übrigbleibende Kristall geätzt. Die Dauer einer Ätzung kann beispielsweise jeweils 5 Sekunden betragen und je nach den Verhältnissen entsprechend wiederholt werden. Die Ätzung wird so lange fortgesetzt, bis die nicht abgedeckte Oberflächenn-Schicht vollkommen entfernt ist. Dieser Zeitpunkt kann durch Prüfung der Thermospannung festgelegt werden, die zwischen einer heißen Spitze, die auf die Oberfläche des Halbleiterkristalls aufgesetzt wird, und einer Unterlage, auf der die untere n-Schicht aufliegt, auftritt. Ist die Oberflächen-n-Schicht bis auf den beschriebenen Bereich abgeätzt, so wird nunmehr ein größerer Umgebungsbereich mit einer säurebeständigen Maske versehen und das Ätzen wie vorher wiederholt. Auf diese Weise läßt sich der unerwünschte Rest der als Basis wirkenden p-Schicht entfernen. Wie schon im vorhergehenden beschrieben, wird dann der mit Gallium legierte Golddraht mit der freigelegten p-Schicht in Kontakt gebracht, Vorzugsweise in diese einlegiert, und auf die vorhandenen Lötflecke, die auf den äußeren beiden n-Schichten angebracht sind, können Elektroden aufgesetzt werden.
Entsprechend der Lehre der Erfindung hergestellte Transistoren vermeiden nicht nur die bei bekannten Transistoren mit dünnen Basis- und Emitterzonen leicht auftretenden Schwierigkeiten bei der Kontaktierung der Basis und eignen sich besonders gut für den Betrieb bei hohen Frequenzen. Der Sperrstrom zwischen Basis und Emitter ist sehr gering, so daß sich eine vorteilhafte Sperrkennlinie ergibt, die — insbesondere wenn der Transistor für Schaltzwecke verwendet wird — von Bedeutung ist. Bei rung durch Hindurchlegieren der Basiselektrode durch die Emitterschicht durch erhebliche Verschlechterung der elektrischen Eigenschaften des Transistors erkauft wird.

Claims (2)

Patentansprüche:
1. Verfahren zum Herstellen eines Halbleiterbauelements mit drei Zonen abwechselnd entgegengesetzten Leitungstyps, bei dem zwei äußere benachbarte, eindiffundierte Zonen im Vergleich zur dritten Zone sehr dünn ausgebildet sind, bei dem die Flächengröße der Zonen in Richtung auf die dicke Zone stufenartig zunimmt und bei dem das freie Oberflächenstück der zweiten Zone mit einer ohmschen Kontaktelektrode versehen ist, dadurch gekennzeichnet, daß ein Teil der Oberfläche der ersten Zone mit der kleinsten Fläche, insbesondere die Mitte, mit einem Lötfleck versehen und dann der Halbleiterbereich um den Lötfleck mit einer Schutzschicht gegen Ätzmittel überzogen wird, daß dann so lange geätzt wird, bis der nicht bedeckte Teil der ersten Zone entfernt und die zweite Zone freigelegt ist, daß nachfolgend die Schutzschicht auch über einen Teil der zweiten Zone ausgedehnt wird, der zur Kontaktierung ausreicht, daß dann der nicht geschützte Teil der zweiten Zone und ein Teil der dritten Zone so abgeätzt wird, daß die erste und zweite Zone eine Erhöhung bilden, und daß schließlich die Schutzschicht entfernt wird und die zweite und dritte Zone kontaktiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke der abgetragenen Schichten und die Zonen verschiedener Leitfähigkeit durch Prüfung der am Halbleiterkörper liegenden Thermospannung mittels heißer Spitzensonden ermittelt und dadurch die Abtragung gesteuert wird.
In Betracht gezogene Druckschriften: Deutsche Patentschrift Nr. 814487; deutsche Patentanmeldung W 12161 VIIIc/21g
entsprechend geringer Stärke der Basiszone können 60 (bekanntgemacht am 16. 6. 1954);
die Transistoren, die entsprechend der erfindungs- österreichische Patentschrift Nr. 183 111;
gemäßen Lehre hergestellt sind, bis zu Grenzfrequen- belgische Patentschrift Nr. 546 222;
zen von 20 MHz und mehr verwendet werden. britische Patentschrift Nr. 753 133.
Hierzu 1 Blatt Zeichnungen
409 590/336 5. 64 © Bundesdruckerei Berlin
DES49673A 1956-07-23 1956-07-23 Verfahren zum Herstellen eines Halbleiter-bauelements mit drei Zonen abwechselnd entgegengesetzten Leitungstyps Pending DE1170555B (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DES49673A DE1170555B (de) 1956-07-23 1956-07-23 Verfahren zum Herstellen eines Halbleiter-bauelements mit drei Zonen abwechselnd entgegengesetzten Leitungstyps
US671062A US2945286A (en) 1956-07-23 1957-07-10 Diffusion transistor and method of making it
CH349705D CH349705A (de) 1956-07-23 1957-07-17 Halbleiteranordnung und Verfahren zu ihrer Herstellung
GB23011/57A GB836066A (en) 1956-07-23 1957-07-19 Improvements in or relating to semi-conductor devices and methods of producing such devices
FR1180762D FR1180762A (fr) 1956-07-23 1957-07-23 Transistor à diffusion et son procédé de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES49673A DE1170555B (de) 1956-07-23 1956-07-23 Verfahren zum Herstellen eines Halbleiter-bauelements mit drei Zonen abwechselnd entgegengesetzten Leitungstyps

Publications (1)

Publication Number Publication Date
DE1170555B true DE1170555B (de) 1964-05-21

Family

ID=7487407

Family Applications (1)

Application Number Title Priority Date Filing Date
DES49673A Pending DE1170555B (de) 1956-07-23 1956-07-23 Verfahren zum Herstellen eines Halbleiter-bauelements mit drei Zonen abwechselnd entgegengesetzten Leitungstyps

Country Status (5)

Country Link
US (1) US2945286A (de)
CH (1) CH349705A (de)
DE (1) DE1170555B (de)
FR (1) FR1180762A (de)
GB (1) GB836066A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2978617A (en) * 1957-07-10 1961-04-04 Siemens Ag Diffusion transistor
US3037155A (en) * 1957-10-12 1962-05-29 Bosch Gmbh Robert Semi-conductor device
US3108209A (en) * 1959-05-21 1963-10-22 Motorola Inc Transistor device and method of manufacture
DE1208413B (de) * 1959-11-21 1966-01-05 Siemens Ag Verfahren zum Herstellen von flaechenhaften pn-UEbergaengen an Halbleiterbauelementen
US3101523A (en) * 1960-03-08 1963-08-27 Texas Instruments Inc Method for attaching leads to small semiconductor surfaces
US3254389A (en) * 1961-12-05 1966-06-07 Hughes Aircraft Co Method of making a ceramic supported semiconductor device
US3296040A (en) * 1962-08-17 1967-01-03 Fairchild Camera Instr Co Epitaxially growing layers of semiconductor through openings in oxide mask
US3242551A (en) * 1963-06-04 1966-03-29 Gen Electric Semiconductor switch
GB1158585A (en) * 1965-12-06 1969-07-16 Lucas Industries Ltd Gate Controlled Switches
GB8705699D0 (en) * 1987-03-11 1987-04-15 Shell Int Research Carbonylation of olefinically unsaturated compounds
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE546222A (de) * 1955-03-23
DE814487C (de) * 1948-06-26 1951-09-24 Western Electric Co Feste, leitende elektrische Vorrichtung unter Verwendung von Halbleiterschichten zur Steuerung elektrischer Energie
AT183111B (de) * 1953-05-07 1955-09-10 Philips Nv Elektrodensystem, insbesondere Transistor und Verfahren zur Herstellung dieses Systems
GB753133A (en) * 1953-07-22 1956-07-18 Standard Telephones Cables Ltd Improvements in or relating to electric semi-conducting devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2666814A (en) * 1949-04-27 1954-01-19 Bell Telephone Labor Inc Semiconductor translating device
US2848665A (en) * 1953-12-30 1958-08-19 Ibm Point contact transistor and method of making same
US2821493A (en) * 1954-03-18 1958-01-28 Hughes Aircraft Co Fused junction transistors with regrown base regions
BE537841A (de) * 1954-05-03 1900-01-01
US2813233A (en) * 1954-07-01 1957-11-12 Bell Telephone Labor Inc Semiconductive device
US2829075A (en) * 1954-09-09 1958-04-01 Rca Corp Field controlled semiconductor devices and methods of making them

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE814487C (de) * 1948-06-26 1951-09-24 Western Electric Co Feste, leitende elektrische Vorrichtung unter Verwendung von Halbleiterschichten zur Steuerung elektrischer Energie
AT183111B (de) * 1953-05-07 1955-09-10 Philips Nv Elektrodensystem, insbesondere Transistor und Verfahren zur Herstellung dieses Systems
GB753133A (en) * 1953-07-22 1956-07-18 Standard Telephones Cables Ltd Improvements in or relating to electric semi-conducting devices
BE546222A (de) * 1955-03-23

Also Published As

Publication number Publication date
US2945286A (en) 1960-07-19
GB836066A (en) 1960-06-01
FR1180762A (fr) 1959-06-09
CH349705A (de) 1960-10-31

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1197548C2 (de) Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE2324780C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2215357A1 (de) Verfahren zum Herstellen eines intermetallischen Kontakts an einem Halbleiterbauteil
DE102011085331A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE1439570A1 (de) Flaechentransistor
DE1170555B (de) Verfahren zum Herstellen eines Halbleiter-bauelements mit drei Zonen abwechselnd entgegengesetzten Leitungstyps
DE2149766A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2033532A1 (de) Kontaktsystem fur Halbleiteranordnungen
DE1018555B (de) Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere einer Kristalldiode oder eines Transistors, deren halbleitender Koerper mit wenigstens einer aufgeschmolzenen Elektrode versehen ist
DE2162445B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1194500B (de) Halbleiterbauelement mit einer Mehrzahl von eingesetzten streifenfoermigen Zonen eines Leitfaehigkeitstyps und Verfahren zum Herstellen
DE3626598A1 (de) Verfahren zum herstellen eines mos-feldeffekttransistors in einer integrierten schaltung
DE1188209B (de) Halbleiterbauelement
DE1089892B (de) Verfahren zur Herstellung flaechenhafter ohmscher Elektroden auf einem Siliziumhalbleiterkoerper einer Halbleiteranordnung
AT201114B (de) Verfahren zur Herstellung von halbleitenden Vorrichtungen
DE1292761B (de) Planar-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2851375A1 (de) Verfahren zum kerben und passivieren von halbleiter-plaettchen sowie derartig gekerbte und passivierte halbleiter-plaettchen
DE19600780B4 (de) Verfahren zum Kontaktieren von Bereichen mit verschiedener Dotierung in einem Halbleiterbauelement und Halbleiterbauelement
DE1123406B (de) Verfahren zur Herstellung von legierten Halbleiteranordnungen
DE1071846B (de)
DE2235749A1 (de) Verfahren zum herstellen eines leitbahnenmusters
DE2038283C3 (de) Halbleiterbauelement
AT247918B (de) Halbleiteranordnung mit einem durch Einlegieren einer Metallpille erzeugten pn-Übergang