[go: up one dir, main page]

DE112011102837T5 - Speichereinrichtung und Halbleitereinrichtung - Google Patents

Speichereinrichtung und Halbleitereinrichtung Download PDF

Info

Publication number
DE112011102837T5
DE112011102837T5 DE112011102837T DE112011102837T DE112011102837T5 DE 112011102837 T5 DE112011102837 T5 DE 112011102837T5 DE 112011102837 T DE112011102837 T DE 112011102837T DE 112011102837 T DE112011102837 T DE 112011102837T DE 112011102837 T5 DE112011102837 T5 DE 112011102837T5
Authority
DE
Germany
Prior art keywords
transistor
gate electrode
potential
film
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112011102837T
Other languages
English (en)
Other versions
DE112011102837B4 (de
Inventor
Shunpei Yamazaki
Jun Koyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112011102837T5 publication Critical patent/DE112011102837T5/de
Application granted granted Critical
Publication of DE112011102837B4 publication Critical patent/DE112011102837B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Es wird eine Speichereinrichtung angegeben, in der Daten für eine lange Zeitdauer gehalten werden können. Die Speichereinrichtung enthält ein Speicherelement und einen Transistor, der als ein Schaltelement zum Steuern des Zuführens, des Speicherns und des Freigebens von elektrischer Ladung in dem Speicherelement dient. Der Transistor enthält eine zweite Gate-Elektrode zum Steuern der Schwellwertspannung zusätzlich zu einer normalen Gate-Elektrode. Weiterhin ist der Auszustandsstrom des Transistors extrem niedrig, weil eine aktive Schicht einen Oxidhalbleiter enthält. In der Speichereinrichtung werden Daten nicht durch das Einführen von elektrischer Ladung mit einer hohen Spannung in ein durch einen Isolationsfilm umgebenes Floating-Gate gespeichert, sondern durch die Steuerung der Menge der elektrischen Ladung des Speicherelements über einen Transistor, dessen Auszustandsstrom extrem klein ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft nicht-flüchtige Halbleiterspeichereinrichtungen. Insbesondere betrifft die vorliegende Erfindung Aufbauten von Speicherzellen zum Halten von Daten.
  • Stand der Technik
  • Beispiele für eine Halbleiterspeichereinrichtung (nachfolgend einfach als Speichereinrichtung bezeichnet) sind ein DRAM und ein SRAM, die beide als flüchtige Speicher kategorisiert sind, sowie ein Masken-ROM, ein EPROM, ein EEPROM, ein Flash-Speicher und ein ferroelektrischer Speicher, die alle als nicht-flüchtige Speicher kategorisiert sind, usw. Die meisten dieser aus Einkristall-Halbleitersubstraten ausgebildeten Speicher wurden bereits in der Praxis eingesetzt. Unter den Halbleiterspeichern sind Flash-Speicher auf dem Markt erhältlich, die hauptsächlich als tragbare Speichermedien etwa in der Form von USB-Speichern und Speicherkarten verwendet werden. Der Grund hierfür ist, dass Flash-Speicher unempfindlich gegenüber Stößen sind und bequem genutzt werden können, weil sie nicht-flüchtige Speicher sind, die wiederholt Daten schreiben und löschen können und Daten ohne Stromversorgung halten können.
  • Als Flash-Speicher gibt es einen NAND-Flash-Speicher, in dem eine Vielzahl von Speicherzellen in Reihe verbunden sind, und einen NOR-Flash-Speicher, in dem eine Vielzahl von Speicherzellen in einer Matrix angeordnet sind. Jeder Flash-Speicher weist einen Transistor auf, der als ein Speicherelement in jeder Speicherzelle funktioniert. Weiterhin weist der als ein Speicherelement funktionierende Transistor eine Elektrode zum Akkumulieren einer elektrischen Ladung, die als ein Floating-Gate bezeichnet wird, zwischen einer Gate-Elektrode und einem als aktive Schicht dienenden Halbleiterfilm auf. Die Akkumulation von elektrischer Ladung in dem Floating-Gate ermöglicht das Halten von Daten.
  • Die Referenzen 1 und 2 geben jeweils einen Dünnfilmtransistor mit einem über einem Glassubstrat ausgebildeten Floating-Gate an.
  • [Referenzen]
    • Referenz 1: veröffentlichte japanische Patentanmeldung Nr. 6-021478
    • Referenz 2: veröffentlichte japanische Patentanmeldung Nr. 2005-322899
  • Offenbarung der Erfindung
  • Allgemein liegt der absolute Wert einer an einem Speicherelement in einem nicht-flüchtigen Speicher während des Schreibens von Daten angelegten Spannung bei ungefähr 20 V und ist damit höher als der absolute Wert einer an einem Speicherelement in einem flüchtigen Speicher angelegten Spannung. Im Fall eines Flash-Speichers, der Daten wiederholt neu schreiben kann, muss eine hohe Spannung an einem als Speicherelement verwendeten Transistor während des Löschens von Daten und während des Schreibens von Daten angelegt werden. Dementsprechend ist der Stromverbrauch hoch, wenn ein Flash-Speicher zum Beispiel für das Schreiben und Löschen von Daten betrieben wird. Dies ist ein Faktor, der eine Reduktion des Stromverbrauchs eines elektronischen Geräts verhindert, das einen Flash-Speicher als Speichereinrichtung enthält. Insbesondere wenn ein Flash-Speicher für ein tragbares elektronisches Gerät wie etwa eine Kamera oder ein Mobiltelefon verwendet wird, führt der hohe Stromverbrauch zu einer nachteilig kurzen kontinuierlichen Betriebszeit.
  • Und obwohl ein Flash-Speicher ein nicht-flüchtiger Speicher ist, gehen Daten durch das Lecken einer geringfügigen Menge der elektrischen Ladung verloren. Die Datenhalteperiode beträgt bisher ungefähr 5 bis 10 Jahre, wobei zu hoffen ist, dass Flash-Speicher realisiert werden, die längere Datenhalteperioden sicherstellen können.
  • Und obwohl ein Flash-Speicher wiederholt Daten schreiben und löschen kann, wird ein Gate-Isolationsfilm einfach durch einen Tunnelstrom beeinträchtigt, wenn elektrische Ladung in einem Floating-Gate akkumuliert wird. Dementsprechend liegt die Neuschreibfrequenz von Daten in einem Speicherelement bei höchstens ungefähr einigen zehntausend bis einigen hunderttausend Wiederholungen, wobei zu hoffen ist, dass Flash-Speicher realisiert werden, die Daten mehr als einige zehntausend bis einige hunderttausend Mal neu schreiben können.
  • Angesichts der oben geschilderten Probleme ist es eine Aufgabe der vorliegenden Erfindung, eine Speichereinrichtung, deren Stromverbrauch reduziert werden kann, und eine die Speichereinrichtung enthaltende Halbleitereinrichtung anzugeben. Es ist eine Aufgabe der vorliegenden Erfindung, eine Speichereinrichtung, die Daten für eine längere Zeitdauer speichern kann, und eine die Speichereinrichtung enthaltende Halbleitereinrichtung anzugeben. Es ist eine Aufgabe der Erfindung, eine Speichereinrichtung, in der die Neuschreibfrequenz von Daten erhöht werden kann, und eine die Speichereinrichtung enthaltende Halbleitereinrichtung anzugeben.
  • Eine Speichereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung enthält ein Speicherelement und einen Transistor, der als ein Schaltelement zum Steuern des Zuführens, Speicherns und Freigebens von elektrischer Ladung in dem Speicherelement funktioniert. In der Speichereinrichtung werden Daten nicht durch das Injizieren von elektrischer Ladung mit einer hohen Spannung in ein durch einen Isolationsfilm umgebenes Floating-Gate gespeichert, sondern durch das Steuern der Menge der elektrischen Ladung in dem Speicherelement über den Transistor, dessen Aus-Zustandstrom extrem niedrig ist.
  • Insbesondere ist die Bandlücke des Transistors breiter als diejenige von Silicium, wobei ein Kanalbildungsbereich des Transistors ein Halbleitermaterial enthält, dessen intrinsische Trägerdichte niedriger als diejenige von Silicium ist. Bei einem Kanalbildungsbereich, der ein Halbleitermaterial mit den oben genannten Eigenschaften enthält, kann ein Transistor realisiert werden, dessen Auszustandsstrom extrem niedrig ist. Als ein derartiges Halbleitermaterial kann zum Beispiel ein Oxidhalbleiter, Siliciumcarbid, Galliumnitrid oder ähnliches mit einer Bandlücke, die ungefähr dreimal so breit ist wie diejenige von Silicium, verwendet werden. Ein Transistor mit diesem darin enthaltenen Halbleitermaterial kann einen viel kleineren Auszustandsstrom aufweisen als ein Transistor mit einem darin enthaltenen normalen Halbleitermaterial wie etwa Silicium oder Germanium.
  • Weiterhin enthält der als ein Schaltelement funktionierende Transistor eine zweite Gate-Elektrode zum Steuern der Schwellwertspannung zusätzlich zu einer normalen Gate-Elektrode. Der Transistor kann ein beliebiger Transistor sein, solange er ein isolierter Gate-Feldeffekt-Transistor ist. Insbesondere enthält der Transistor eine erste Gate-Elektrode, eine zweite Gate-Elektrode, einen Halbleiterfilm, der zwischen der ersten Gate-Elektrode und der zweiten Gate-Elektrode angeordnet ist, einen ersten Isolationsfilm, der zwischen der ersten Gate-Elektrode und dem Halbleiterfilm angeordnet ist, einen zweiten Isolationsfilm, der zwischen der zweiten Gate-Elektrode und dem Halbleiterfilm angeordnet ist, sowie eine Source-Elektrode und eine Drain-Elektrode, die mit dem Halbleiterfilm verbunden sind. Bei diesem Aufbau kann die Schwellwertspannung derart eingestellt werden, dass der Auszustandsstrom des Transistors durch das Steuern einer Potentialdifferenz zwischen der Source-Elektrode und der zweiten Gate-Elektrode vermindert wird.
  • Wenn der Auszustandsstrom des als ein Schaltelement funktionierenden Transistors beträchtlich vermindert wird, kann in einer Datenhalteperiode (einer Halteperiode) verhindert werden, dass die elektrische Ladung in dem Speicherelement durch den Transistor leckt.
  • Es ist zu beachten, dass ein stark gereinigter Oxidhalbleiter (ein gereinigter Oxidhalbleiter), der durch eine Reduktion von Verunreinigungen wie etwa Feuchtigkeit oder Wasserstoff, die als Elektronenspender (Donatoren) dienen, und durch eine Reduktion eines Sauerstoffmangels erhalten wird, ein intrinsicher (i-Typ) Halbleiter oder ein im Wesentlichen intrinsischer Halbleiter ist. Deshalb weist ein Transistor mit dem darin enthaltenen Oxidhalbleiter einen extrem niedrigen Auszustandsstrom auf. Insbesondere liegt die Konzentration des Wasserstoffs in dem stark gereinigten Oxidhalbleiter, die durch eine sekundäre Ionenmassenspektrometrie (SIMS) gemessen wird, bei 5 × 1019/cm3 oder weniger, vorzugsweise bei 5 × 1018/cm3 oder weniger, besser bei 5 × 1017/cm3 oder weniger und noch besser bei 1 × 1016/cm3 oder weniger. Außerdem ist die Trägerdichte des Oxidhalbleiters, die durch eine Halleffekt-Messung gemessen werden kann, geringer als 1 × 1014/cm3, vorzugsweise geringer als 1 × 1012/cm3 und besser geringer als 1 × 1011/cm3. Weiterhin beträgt die Bandlücke des Oxidhalbleiters 2 eV oder mehr, vorzugsweise 2,5 eV oder mehr und besser 3 eV oder mehr. Unter Verwendung eines Oxidhalbleiterfilms, der durch eine ausreichende Verminderung der Konzentration von Verunreinigungen wie etwa Feuchtigkeit oder Wasserstoff und durch eine Reduktion des Sauerstoffmangels stark gereinigt ist, kann der Auszustandsstrom des Transistors vermindert werden.
  • Die Analyse der Konzentration von Wasserstoff in dem Oxidhalbleiterfilm wird hier beschrieben. Die Konzentration von Wasserstoff in dem Oxidhalbleiterfilm wird durch eine SIMS gemessen. Es ist bekannt, dass es prinzipiell schwierig ist, präzise Daten in der Nachbarschaft zu einer Oberfläche einer Probe oder in Nachbarschaft zu einer Schnittfläche zwischen gestapelten Filmen aus verschiedenen Materialien unter Verwendung der SIMS zu erhalten. Wenn also die Verteilung der Konzentration von Wasserstoff in dem Film in einer Dickenrichtung unter Verwendung der SIMS analysiert wird, wird ein durchschnittlicher Wert in einem Bereich des Films, in dem sich der Wert nicht stark verändert und im Wesentlichen derselbe Wert erhalten werden kann, als die Wasserstoffkonzentration verwendet. Und wenn die Dicke des Films klein ist, kann aufgrund des Einflusses der Wasserstoffkonzentration der benachbarten Filme unter Umständen kein Bereich gefunden werden, in dem im Wesentlichen derselbe Wert erhalten werden kann. In diesem Fall wird der maximale Wert oder der minimale Wert der Wasserstoffkonzentration in dem Bereich des Films als die Wasserstoffkonzentration des Films verwendet. Und wenn keine bergförmige Spitze mit dem maximalen Wert oder keine talförmige Spitze mit dem minimalen Wert in dem Bereich des Films vorhanden sind, wird der Wert an einem Wendepunkt als die Wasserstoffkonzentration verwendet.
  • Insbesondere können verschiedene Experimente einen niedrigen Auszustandsstrom eines Transistors, der einen stark gereinigten Oxidhalbleiterfilm als aktive Schicht enthält, belegen. Wenn zum Beispiel ein Element eine Kanalbreite von 1 × 106 μm und eine Kanallänge von 10 μm aufweist, kann der Auszustandsstrom kleiner oder gleich dem Messgrenzwert eines Halbleiterparameteranalysierers sein, d. h. kleiner oder gleich 1 × 10–13 A bei einer Spannung (Drain-Spannung) zwischen einer Source-Elektrode und einer Drain-Elektrode von 1 bis 10 V. In diesem Fall ist die Auszustandsstromdichte in Entsprechung zu einem durch die Division des Auszustandsstroms durch die Kanalbreite des Transistors erhaltenen Wert kleiner oder gleich 100 zA/μm. Außerdem waren ein Kondensator und ein Transistor miteinander verbunden und wurde die Auszustandsstromdichte unter Verwendung einer Schaltung gemessen, in der eine zu oder von dem Kondensator fließende elektrische Ladung durch den Transistor gesteuert wurde. In der Messung wird ein stark gereinigter Oxidhalbleiter für eine aktive Schicht des Transistors verwendet und wurde die Auszustandsstromdichte des Transistors aus einer Änderung in der Menge der elektrischen Ladung des Kondensators pro Einheitsstunde gemessen. Wenn also die Spannung zwischen der Source-Elektrode und der Drain-Elektrode des Transistors bei 3 V lag, wurde eine kleinere Auszustandsstromdichte von mehreren zehn Yoktoampere pro Mikrometer (yA/μm) erhalten. In einer Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung kann also die Auszustandsstromdichte des Transistors, der den stark gereinigten Oxidhalbleiterfilm als eine aktive Schicht enthält, gleich 100 yA/μm oder weniger, vorzugweise gleich 10 yA/μm oder weniger und besser gleich 1 yA/μm oder weniger sein, was von der Spannung zwischen der Source-Elektrode und der Drain-Elektrode abhängt. Dementsprechend weist der Transistor, der den stark gereinigten Oxidhalbleiterfilm als eine aktive Schicht enthält, einen viel kleineren Auszustandsstrom auf als ein Transistor, der kristallines Silicium enthält.
  • Es ist zu beachten, dass als der Oxidhalbleiter vorzugsweise ein. In oder Zn enthaltender Oxidhalbleiter und noch besser ein In und Ga enthaltender Oxidhalbleiter oder ein In und Zn enthaltender Oxidhalbleiter verwendet wird. Um einen instrinsischen (i-Typ) Oxidhalbleiterfilm zu erhalten, ist eine Dehydrierung oder Dehydrogenierung effektiv, die beide weiter unten beschrieben werden. Als ein Stabilisierer zum Reduzieren von Variationen in den elektrischen Eigenschaften eines den Oxidhalbleiter enthaltenden Transistors ist vorzugsweise zusätzlich Gallium (Ga) enthalten. Zinn (Sn) ist vorzugsweise als ein Stabilisierer enthalten. Hafnium (Hf) ist vorzugsweise als ein Stabilisierer enthalten. Aluminium (Al) ist vorzugsweise als ein Stabilisierer enthalten.
  • Als ein weiterer Stabilisierer können eine oder mehrere Arten von Lanthanoid wie etwa Lanthan (La), Cerium (Ce), Praseodymium (Pr), Neodymium (Nd), Samarium (Sm), Europium (Eu), Gadolinium (Gd), Terbium (Tb), Dysprosium (Dy), Holmium (Ho), Erbium (Er), Thulium (Tm), Ytterbium (Yb) oder Lutetium (Lu) enthalten sein.
  • Als der Oxidhalbleiter kann zum Beispiel verwendet werden: Indiumoxid; Zinnoxid; Zinkoxid; ein Metalloxid mit zwei Komponenten wie etwa ein In-Zn-basiertes Oxid, ein Sn-Zn-basiertes Oxid, ein Al-Zn-basiertes Oxid, ein Zn-Mg-basiertes Oxid, ein Sn-Mg-basiertes Oxid, ein In-Mg-basiertes Oxid oder ein In-Ga-basiertes Oxid; ein Metalloxid mit drei Komponenten wie etwa ein In-Ga-Zn-basiertes Oxid (auch als IGZO bezeichnet), ein In-Al-Zn-basiertes Oxid, ein In-Sn-Zn-basiertes Oxid, ein Sn-Ga-Zn-basiertes Oxid, ein Al-Ga-Zn-basiertes Oxid, ein Sn-Al-Zn-basiertes Oxid, ein In-Hf-Zn-basiertes Oxid, ein In-La-Zn-basiertes Oxid, ein In-Ce-Zn-basiertes Oxid, ein In-Pr-Zn-basiertes Oxid, ein In-Nd-Zn-basiertes Oxid, ein In-Sm-Zn-basiertes Oxid, ein In-Eu-Zn-basiertes Oxid, ein In-Gd-Zn-basiertes Oxid, ein In-Tb-Zn-basiertes Oxid, ein In-Dy-Zn-basiertes Oxid, ein In-Ho-Zn-basiertes Oxid, ein In-Er-Zn-basiertes Oxid, ein In-Tm-Zn-basiertes Oxid, ein In-Yb-Zn-basiertes Oxid oder ein In-Lu-Zn-basiertes Oxid; oder ein Metalloxid mit vier Komponenten wie etwa ein In-Sn-Ga-Zn-basiertes Oxid, ein In-Hf-Ga-Zn-basiertes Oxid, ein In-Al-Ga-Zn-basiertes Oxid, ein In-Sn-Al-Zn-basiertes Oxid, ein In-Sn-Hf-Zn-basiertes Oxid oder ein In-Hf-Al-Zn-basiertes Oxid. Der Oxidhalbleiter kann Silicium enthalten.
  • Es ist zum Beispiel zu beachten, dass ein In-Ga-Zn-basiertes Oxid ein Oxid ist, das In, Ga und Zn enthält, wobei hier keine Beschränkungen hinsichtlich des Verhältnisses zwischen In, Ga und Zn vorgegeben werden. Außerdem kann das In-Ga-Zn-O-basierte Oxid auch ein anderes Metallelement als In, Ga und Zn enthalten. Das In-Ga-Zn-O-basierte Oxid weist einen ausreichend hohen Widerstand auf, wenn kein elektrisches Feld vorhanden ist und der Auszustandsstrom ausreichend reduziert werden kann. Weiterhin ist dank der hohen Feldeffektmobilität das In-Ga-Zn-O-basierte Oxid für ein Halbleitermaterial geeignet, das in einer Speichereinrichtung oder einer Halbleitereinrichtung verwendet wird.
  • Alternativ hierzu kann ein durch die chemische Formel InMO3(ZnO)m (m > 0) wiedergegebenes Material als ein Oxidhalbleiter verwendet werden. Dabei gibt M ein oder mehrere Metallelemente an, die aus Ga, Al, Mn oder Co gewählt werden. M kann zum Beispiel Ga, Ga und Al, Ga und Fe, Ga und Ni, Ga und Mn, Ga und Co oder ähnliches sein. Als der Oxidhalbleiter kann ein durch In3SnO5(ZnO)n (n > 0, wobei n eine Ganzzahl ist) wiedergegebenes Material verwendet werden. Es ist zu beachten, dass die oben genannten Zusammensetzungen von den Kristallstrukturen abgeleitet werden und lediglich beispielhaft sind.
  • Zum Beispiel kann ein In-Ga-Zn-basiertes Oxid mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 (= 1/3:1/3:1/3) oder In:Ga:Zn = 2:2:1 (= 2/5:2/5:1/5) oder ein Oxid mit einem Atomverhältnis nahe den oben genannten Atomverhältnissen verwendet werden. Alternativ hierzu kann vorzugsweise ein In-Sn-Zn-basiertes Oxid mit einem Atomverhältnis von In:Sn:Zn = 1:1:1 (= 1/3:1/3:1/3), In:Sn:Zn = 2:1:3 (= 1/3:1/6:1/2) oder In:Sn:Zn = 2:1:5 (= 1/4:1/8:5/8) oder ein Oxid mit einem Atomverhältnis nahe den oben genannten Atomverhältnissen verwendet werden.
  • Ohne die oben angegebenen Materialien einzuschränken, kann ein Material mit einer entsprechenden Zusammensetzung in Übereinstimmung mit benötigten Halbleitereigenschaften (z. B. Mobilität, Schwellwertspannung und Variation) verwendet werden. Um die benötigten Halbleitereigenschaften zu erhalten werden vorzugsweise die Trägerdichte, die Verunreinigungskonzentration, die Defektdichte, das Atomverhältnis zwischen einem Metallelement und Sauerstoff, der Zwischenatomabstand, die Dichte usw. auf entsprechende Werte gesetzt.
  • Der Transistor, dessen Auszustandsstrom klein ist, wird als ein Schaltelement zum Speichern von in einem Speicherelement akkumulierter elektrischer Ladung verwendet, wodurch ein Lecken der elektrischen Ladung aus dem Speicherelement verhindert werden kann. Deshalb können eine Speichereinrichtung, die Daten für eine lange Zeitdauer halten kann, und eine die Speichereinrichtung enthaltende Halbleitereinrichtung vorgesehen werden.
  • Weiterhin wird die zum Schreiben und Lesen von Daten zu und von einem Speicherelement benötigte Spannung nahezu durch die Betriebsspannung des als Schaltelement funktionierenden Transistors bestimmt. Deshalb können eine Speichereinrichtung, in der die Betriebsspannung und der Stromverbrauch im Vergleich zu denjenigen eines herkömmlichen Flash-Speichers beträchtlich reduziert werden können, und eine die Speichereinrichtung enthaltende Halbleitereinrichtung vorgesehen werden.
  • Weiterhin können eine Speichereinrichtung, in der die Frequenz zum Neuschreiben von Daten erhöht werden kann, und eine die Speichereinrichtung enthaltende Halbleitervorrichtung vorgesehen werden, weil eine Beeinträchtigung des Gate-Isolationsfilms durch einen Tunnelstrom im Vergleich zu einem herkömmlichen Flash-Speicher unterdrückt werden kann.
  • Kurzbeschreibung der Zeichnungen
  • In den beigefügten Zeichnungen:
  • 1A und 1B sind Schaltdiagramme einer Speicherzelle, und 1C ist eine Querschnittansicht eines Transistors.
  • 2A ist ein Schaltdiagramm eines Transistors, und 2B ist ein Kurvendiagramm, das einen Wert des Drain-Stroms Id in Bezug auf die Gate-Spannung Vgs zeigt.
  • 3 ist ein Schaltdiagramm einer Zellenanordnung.
  • 4 ist ein Zeitdiagramm der Zellenanordnung.
  • 5 ist ein Zeitdiagramm der Zellenanordnung.
  • 6 ist ein Schaltdiagram einer Zellenanordnung.
  • 7 zeigt den Aufbau einer zweiten Wortzeilen-Treiberschaltung.
  • 8A und 8B sind Schaltdiagramme einer Speicherzelle.
  • 9A bis 9D zeigen ein Verfahren zum Herstellen einer Speichereinrichtung.
  • 10A bis 10D zeigen das Verfahren zum Herstellen einer Speichereinrichtung.
  • 11A bis 11C zeigen das Verfahren zum Herstellen einer Speichereinrichtung.
  • 12A bis 12C zeigen das Verfahren zum Herstellen einer Speichereinrichtung.
  • 13 ist eine Querschnittansicht einer Speicherzelle.
  • 14 ist ein Blockdiagramm einer Speichereinrichtung.
  • 15 ist ein Schaltdiagramm einer Leseschaltung.
  • 16 ist ein Blockdiagramm eines HF-Tags.
  • 17A und 17B zeigen Aufbauten eines Speichermediums.
  • 18A bis 18C zeigen elektronische Geräte.
  • Bevorzugte Ausführungsform der Erfindung
  • Im Folgenden werden Ausführungsformen der Erfindung im Detail mit Bezug auf die Zeichnungen beschrieben. Es ist zu beachten, dass die Erfindung nicht auf die folgende Beschreibung beschränkt ist. Dem Fachmann sollte deutlich sein, dass die Modi und Details der Erfindung auf verschiedene Weise modifiziert werden können, ohne dass deshalb der Erfindungsumfang verlassen wird. Die Erfindung ist also keineswegs auf die im Folgenden beschriebenen Ausführungsformen beschränkt.
  • Es ist zu beachten, dass die vorliegende Erfindung in ihrer Kategorie alle Halbleitereinrichtungen umfasst, in denen Speichereinrichtungen verwendet werden können: dazu gehören zum Beispiel integrierte Schaltungen wie etwa Mikroprozessoren und Bildverarbeitungsschaltungen, HF-Tags, Speichermedien und Halbleiteranzeigeeinrichtungen. Weiterhin umfassen die Halbleiteranzeigeeinrichtungen in ihrer Kategorie Halbleiteranzeigeeinrichtungen, in denen Schaltelemente unter Verwendung von Halbleiterfilmen in Bildpunktteilen oder Treiberschaltungen enthalten sind, wobei es sich um Flüssigkristallanzeigeeinrichtungen, um Licht emittierende Einrichtungen, in denen ein Licht emittierendes Element wie etwa eine organische LED (OLED) für jeden Bildpunkt vorgesehen ist, um ein elektronisches Papier, um digitale Mikrospiegeleinrichtungen (DMDs), um Plasmaanzeigepaneele (PDPs) und Feldemissionsanzeigen (FEDs) handeln kann.
  • (Ausführungsform 1)
  • 1A zeigt ein Strukturbeispiel einer Speicherzelle in einer Speichereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung in der Form eines Schaltdiagramms. In dem Schaltdiagramm von 1A enthält eine Speicherzelle 100 einen Transistor 101, der als ein Schaltelement funktioniert, sowie einen Transistor 103 und einen Kondensator 102, die als Speicherelemente funktionieren. In dem als Speicherelement funktionierenden Transistor 103 wird elektrische Ladung in einer Gate-Kapazität akkumuliert, die zwischen einer Gate-Elektrode und einer aktiven Schicht gebildet wird, sodass Daten gespeichert werden.
  • Der Transistor 101, der als ein Schaltelement funktioniert, enthält eine zweite Gate-Elektrode zum Steuern der Schwellwertspannung zusätzlich zu einer ersten Gate-Elektrode. Insbesondere enthält der Transistor 101 die erste Gate-Elektrode, die zweite Gate-Elektrode, einen Halbleiterfilm, der zwischen der ersten Gate-Elektrode und der zweiten Gate-Elektrode angeordnet ist, einen ersten Isolationsfilm, der zwischen der ersten Gate-Elektrode und dem Halbleiterfilm angeordnet ist, einen zweiten Isolationsfilm, der zwischen der zweiten Gate-Elektrode und dem Halbleiterfilm angeordnet ist, und eine Source-Elektrode und eine Drain-Elektrode, die beide mit dem Halbleiterfilm verbunden sind. Wenn Potentiale an der ersten Gate-Elektrode, der zweiten Gate-Elektrode, der Source-Elektrode und der Drain-Elektrode des Transistors 101 angelegt werden, können verschiedene Operationen der Speichereinrichtung gesteuert werden.
  • Es ist zu beachten, dass die Speicherzelle 100 bei Bedarf weiterhin ein weiteres Schaltelement wie etwa einen Transistor, eine Diode, einen Widerstand, einen Kondensator oder einen Induktor enthalten kann.
  • Die Begriffe „Source-Elektrode” und „Drain-Elektrode” eines Transistors sind je nach der Polarität des Transistors oder einer Differenz zwischen den Pegeln der an den Elektroden angelegten Potentiale austauschbar. Allgemein wird in einem n-Kanal-Transistor eine Elektrode, an der ein niedriges Potential angelegt wird, als Source-Elektrode bezeichnet und wird eine Elektrode, an der ein hohes Potential angelegt wird, als Drain-Elektrode bezeichnet. Weiterhin wird in einem p-Kanal-Transistor eine Elektrode, an der ein niedriges Potential angelegt wird, als Drain-Elektrode bezeichnet und wird eine Elektrode, an der ein hohes Potential angelegt wird, als Source-Elektrode bezeichnet. Im Folgenden wird eine Source-Elektrode oder eine Drain-Elektrode als ein erster Anschluss bezeichnet und wird die jeweils andere Elektrode als ein zweiter Anschluss bezeichnet und wird eine Verbindungsbeziehung des Transistors 101, des Kondensators 102 und des Transistors 103 in der Speicherzelle 100 beschrieben.
  • In der Speicherzelle 100 von 1A wird zu einem mit einem ersten Anschluss des Transistors 101 verbundenen Knoten ein Potential eines Daten enthaltenden Signals zugeführt. Weiterhin ist ein zweiter Anschluss des Transistors 101 mit einer Gate-Elektrode des Transistors 103 verbunden. Eine aus einem Paar von Elektroden des Kondensators 102 ist mit der Gate-Elektrode des Transistors 103 verbunden, und die andere ist mit einem Knoten verbunden, an dem ein vorbestimmtes Potential angelegt wird.
  • Der Transistor 103 kann ein n-Kanal-Transistor oder ein p-Kanal-Transistor sein.
  • Es ist zu beachten, dass die in 1A gezeigte Speicherzelle 100 nicht notwendigerweise den Kondensator 102 als eine Komponente enthält. Wenn die Speicherzelle 100 den Kondensator 102 enthält, kann die Haltezeit verlängert werden. Wenn dagegen die Speicherzelle 100 den Kondensator 102 nicht enthält, kann die Speicherkapazität pro Einheitsfläche vergrößert werden.
  • 1B zeigt einen beispielhaften Aufbau für eine Speicherzelle, der sich von dem Aufbau von 1A unterscheidet, in einem Schaltdiagramm. In dem Schaltdiagramm von 1B enthält die Speicherzelle 100 den Transistor 101, der als ein Schaltelement funktioniert, und den Kondensator 102, der als ein Speicherelement funktioniert. Elektrische Ladung wird in dem Kondensator 102, der als ein Speicherelement funktioniert, akkumuliert, sodass Daten gespeichert werden.
  • Der in 1B gezeigte Transistor 101 weist einen Aufbau auf, der dem Aufbau des Transistors 101 von 1A ähnlich ist, und enthält eine zweite Gate-Elektrode zum Steuern der Schwellwertspannung zusätzlich zu einer ersten Gate-Elektrode.
  • In der Speicherzelle 100 von 1B wird zu einem mit dem ersten Anschluss des Transistors 101 verbundenen Knoten ein Potential eines Daten enthaltenden Signals zugeführt. Weiterhin ist eine aus dem Paar von Elektroden des Kondensators 102 mit dem zweiten Anschluss des Transistors 101 verbunden, und ist die andere mit einem Knoten verbunden, an dem ein vorbestimmtes Potential angelegt wird.
  • Es ist zu beachten, dass in der vorliegenden Beschreibung unter einer „Verbindung” eine elektrische Verbindung zu verstehen ist, wobei es sich um einen Zustand handelt, in dem ein Strom, eine Spannung oder ein Potential zugeführt oder gesendet werden können. Dementsprechend muss ein Verbindungszustand nicht immer ein direkter Verbindungszustand sein, sondern es kann sich auch um einen indirekten Verbindungszustand über ein Element wie etwa eine Verdrahtung, einen leitenden Film, einen Widerstand, eine Diode oder einen Transistor handeln, sodass ein Strom, eine Spannung oder ein Potential zugeführt oder gesendet werden können.
  • Auch wenn unabhängige Komponenten miteinander in einem Schaldiagramm verbunden sind, kann es der Fall sein, dass ein einzelner leitender Film die Funktionen einer Vielzahl von Komponenten erfüllt, wobei zum Beispiel ein Teil einer Verdrahtung als eine Elektrode funktioniert. Unter einer „Verbindung” ist in dieser Beschreibung also auch ein Fall zu verstehen, in dem ein leitender Film die Funktionen einer Vielzahl von Komponenten erfüllt.
  • In einer Ausführungsform der vorliegenden Erfindung enthält ein Kanalbildungsbereich des Transistors 101, der als ein in 1A oder 1B gezeigtes Schaltelement funktioniert, ein Halbleitermaterial, dessen Bandlücke breiter als diejenige von Silicium ist und dessen intrinsische Trägerdichte niedriger als diejenige von Silicium ist. Mit einem Kanalbildungsbereich einschließlich eines Halbleitermaterials mit den oben beschriebenen Eigenschaften kann der Transistor 101 mit einem extrem niedrigen Auszustandsstrom realisiert werden.
  • Wenn die Größe der in einem Speicherelement akkumulierten elektrischen Ladung wie in einer Ausführungsform der vorliegenden Erfindung kontrolliert wird, werden im Fall einer Speichereinrichtung zum Speichern von Daten die Zufuhr von elektrischer Ladung zu dem Speicherelement, die Freigabe von elektrischer Ladung aus dem Speicherelement und das Speichern von elektrischer Ladung in dem Speicherelement durch den als ein Schaltelement funktionierenden Transistor 101 gesteuert. Die Länge der Datenhaltezeit hängt also von der Menge des Leckens von in dem Speicherelement akkumulierter Ladung über den Transistor 101 ab. In einer Ausführungsform der vorliegenden Erfindung kann der Auszustandsstrom des Transistors 101 wie oben beschrieben extrem niedrig sein. Es kann also ein Lecken von elektrischer Ladung verhindert werden, sodass die Datenhaltezeit verlängert werden kann.
  • Es ist zu beachten, dass in dieser Beschreibung, sofern nicht eigens anders angegeben, im Fall eines n-Kanal-Transistors der Auszustandsstrom ein Strom ist, der zwischen einer Source-Elektrode und einer Drain-Elektrode fließt, wenn das Potential der Drain-Elektrode höher ist als dasjenige der Source-Elektrode oder dasjenige einer Gate-Elektrode, während das Potential der Gate-Elektrode 0 V oder weniger beträgt, wenn ein Bezugspotential das Potential der Source-Elektrode ist. Alternativ hierzu ist in dieser Beschreibung im Fall eines p-Kanal-Transistors der Auszustandsstrom ein Strom, der zwischen einer Source-Elektrode und einer Drain-Elektrode fließt, wenn das Potential der Drain-Elektrode niedriger ist als dasjenige der Source-Elektrode oder dasjenige einer Gate-Elektrode, während das Potential der Gate-Elektrode 0 V oder höher ist, wenn ein Bezugspotential das Potential der Source-Elektrode ist.
  • In einem Beispiel eines Halbleitermaterials, dessen Bandlücke breiter als dasjenige von Silicium ist und dessen intrinsische Trägerdichte niedriger als diejenige von Silicium ist, kann ein Verbindungshalbleiter wie etwa Siliciumcarbid (SiC) oder Galliumnitrid (GaN) sowie ein Oxidhalbleiter verwendet werden. Der Oxidhalbleiter weist den Vorteil einer hohen Massenproduktivität auf, weil der Oxidhalbleiter im Gegensatz zu einem Verbindungshalbleiter wie etwa Siliciumcarbid oder Galliumnitrid durch eine Zerstäubung oder einen Nassprozess ausgebildet werden kann. Und im Gegensatz zu Siliciumcarbid oder Galliumnitrid kann der Oxidhalbleiter auch bei Raumtemperatur abgeschieden werden, sodass eine Aufdampfung über einem Glassubstrat oder eine Aufdampfung über einer integrierten Schaltung mit darin verwendetem Silicium möglich ist. Weiterhin kann ein größeres Substrat verwendet werden. Mit dem Oxidhalbleiter ist also die Massenproduktivität größer als in dem Fall von Siliciumcarbid, Galliumnitrid oder ähnlichem. Wenn ein kristalliner Oxidhalbleiter erhalten werden soll, um die Leistung (z. B. die Feldeffekt-Mobilität) eines Transistors zu verbessern, kann der kristalline Oxidhalbleiter einfach durch eine Wärmebehandlung bei 250 bis 800°C erhalten werden.
  • Die folgende Beschreibung nimmt auf ein Beispiel bezug, in dem ein Oxidhalbleiter mit den oben genannten Vorteilen als der Halbleiterfilm des Transistors 101 verwendet wird.
  • Es ist zu beachten, dass in einer Ausführungsform der vorliegenden Erfindung ein Halbleitermaterial mit einer breiten Bandlücke wie etwa ein Oxidhalbleiter wenigstens in einer aktiven Schicht des Transistors 101, der als ein Schaltelement funktioniert, enthalten sein kann. Weiterhin kann für eine aktive Schicht des Transistors 103, der als ein Speicherelement funktioniert, eine Oxidhalbleiterschicht oder einer der folgenden Halbleiter anstelle des Oxidhalbleiters verwendet werden: amorphes Silicium, mikrokristallines Silicium, polykristallines Silicium, Einkristallsilicium, amorphes Germanium, mikrokristallines Germanium, polykristallines Germanium, Einkristallgermanium usw. Wenn Oxidhalbleiterfilme für aktive Schichten aller Transistoren in der Speicherzelle 100 verwendet werden, kann der Prozess vereinfacht werden. Weiterhin wird zum Beispiel die aktive Schicht des Transistors 103, der als ein Speicherelement funktioniert, unter Verwendung eines Halbleitermaterials wie etwa eines polykristallinen Siliciums oder eines Einkristallsiliciums ausgebildet, die eine höhere Mobilität aufweisen als ein Oxidhalbleiter, sodass Daten mit einer hohen Geschwindigkeit aus der Speicherzelle 100 gelesen werden können.
  • Obwohl in 1B die Speicherzelle 100 einen Transistor 103 enthält, der als ein Schaltelement funktioniert, ist die vorliegende Erfindung nicht auf diesen Aufbau beschränkt. In einer Ausführungsform der vorliegenden Erfindung ist dies annehmbar, solange ein Transistor, der als ein Schaltelement funktioniert, in jeder Speicherzelle vorgesehen ist und mehrere derartige Transistoren vorgesehen sind. Wenn die Speicherzelle 100 eine Vielzahl von Transistoren enthält, die als Schaltelemente funktionieren, kann die Vielzahl von Transistoren parallel, in Reihe oder in einer Kombination aus einer Parallel- und einer Reihenverbindung verbunden werden.
  • In dieser Beschreibung ist unter einem Zustand, in dem Transistoren in Reihe verbunden sind, zum Beispiel ein Zustand zu verstehen, in dem nur ein erster Anschluss oder ein zweiter Anschluss eines ersten Transistors mit nur einem ersten Anschluss oder einem zweiten Anschluss eines zweiten Transistors verbunden ist. Weiterhin ist unter einem Zustand, in dem Transistoren parallel verbunden sind, ein Zustand zu verstehen, in dem ein erster Anschluss eines ersten Transistors mit einem ersten Anschluss eines zweiten Transistors verbunden ist und ein zweiter Anschluss des ersten Transistors mit einem zweiten Anschluss des zweiten Transistors verbunden ist.
  • Im Gegensatz zu dem Transistor 101, der als ein Schaltelement funktioniert, kann der Transistor 103, der als ein Speicherelement funktioniert, eine Gate-Elektrode enthalten, die nur auf einer Seite der aktiven Schicht vorgesehen ist. Die vorliegende Erfindung ist jedoch nicht auf diesen Aufbau beschränkt, wobei der Transistor 103, der als ein Speicherelement funktioniert, auch ein Paar von Gate-Elektroden und eine zwischen denselben vorgesehene aktive Schicht ähnlich wie der als ein Schaltelement funktionierende Transistor 101 enthalten kann.
  • Eine Querschnittansicht des Transistors 101 von 1A und 1B ist in 1C gezeigt.
  • In 1C enthält der Transistor 101: eine erste Gate-Elektrode 111 über einem Substrat 110 mit einer isolierenden Fläche; einen Isolationsfilm 112 über der ersten Gate-Elektrode 111; einen Oxidhalbleiterfilm 113, der als eine aktive Schicht funktioniert und mit der ersten Gate-Elektrode 111 überlappt, wobei dazwischen der Isolationsfilm 112 vorgesehen ist; eine Source-Elektrode 114 und eine Drain-Elektrode 115 über dem Oxidhalbleiterfilm 113; einen Isolationsfilm 116 über dem Oxidhalbleiterfilm 113, der Source-Elektrode 114 und der Drain-Elektrode 115; und eine zweite Gate-Elektrode 117, die mit dem Oxidhalbleiterfilm 113 über dem Isolationsfilm 116 überlappt. Weiterhin ist in 1C ein Isolationsfilm 118 über der zweiten Gate-Elektrode 117 ausgebildet und kann als eine Komponente des Transistors 101 enthalten sein.
  • Obwohl 1C einen Fall zeigt, in dem der Transistor 101 einen Aufbau mit nur einem Gate aufweist, kann der Transistor 101 auch einen Aufbau mit mehreren Gates aufweisen, in dem eine Vielzahl von elektrisch verbundenen Gate-Elektroden enthalten sind, sodass eine Vielzahl von Kanalbildungsbereichen enthalten sind.
  • Im Folgenden wird eine Änderung der Schwellwertspannung des Transistors 101 aufgrund einer Änderung im Potential der zweiten Gate-Elektrode beschrieben. 2A ist ein Schaltdiagramm des Transistors 101. In 2A werden die Potentiale der Elektroden des Transistors 101 wie folgt wiedergegeben: das Potential der ersten Gate-Elektrode wird als Vcg wiedergegeben; das Potential der zweiten Gate-Elektrode wird als Vbg wiedergegeben; das Potential der Source-Elektrode wird als Vs wiedergegeben; und das Potential der Drain-Elektrode wird als Vd wiedergegeben.
  • 2B zeigt den Wert des Drain-Stroms Id in Bezug auf die Gate-Spannung Vgs. Die Gate-Spannung Vgs entspricht einer Differenz zwischen dem Potential Vcg der ersten Gate-Elektrode und dem Potential Vs der Source-Elektrode, wenn das Potential Vs der Source-Elektrode die Bezugsspannung ist.
  • Die durchgezogene Linie 120 gibt den Wert des Drain-Stroms Id in Bezug auf die Gate-Spannung Vgs wieder, wenn das Potential Vbg der zweiten Gate-Elektrode den gleichen Pegel aufweist wie das Potential Vs der Source-Elektrode. Außerdem gibt die Strichlinie 121 den Wert des Drain-Stroms Id in Bezug auf die Gate-Spannung Vgs an, wenn das Potential Vbg der zweiten Gate-Elektrode einen niedrigeren Pegel aufweist als das Potential Vs der Source-Elektrode. Es ist zu beachten, dass die Linie 120 und die Linie 121 jeweils dasselbe Potential Vs der Source-Elektrode und dasselbe Potential Vd der Drain-Elektrode aufweisen.
  • Wie in 2B gezeigt, wird die Schwellwertspannung des Transistors 101 positiv verschoben, wenn das Potential Vbg der zweiten Gate-Elektrode niedriger wird, sodass der Auszustandsstrom verkleinert wird. Im Gegensatz dazu wird die Schwellwertspannung des Transistors 101 negativ verschoben, wenn das Potential Vbg der zweiten Gate-Elektrode höher wird, sodass der Auszustandsstrom erhöht und damit der Einwiderstand vermindert wird.
  • In einer Ausführungsform der vorliegenden Erfindung hängt die Länge der Datenhaltezeit von der Menge des Leckens der in dem Speicherelement akkumulierten elektrischen Ladung durch den Transistor 101 wie oben beschrieben ab. In einer Ausführungsform der vorliegenden Erfindung kann der Auszustandsstrom des Transistors 101 beträchtlich vermindert werden, indem das Potential Vbg der zweiten Gate-Elektrode gesteuert wird. Dadurch kann verhindert werden, dass elektrische Ladung leckt, sodass die Datenhaltezeit verlängert werden kann.
  • Im Folgenden werden Beispiele für den Aufbau einer Speichereinrichtung einschließlich einer Vielzahl von Speicherzellen und für ein Verfahren zum Treiben der Speichereinrichtung beschrieben.
  • 3 ist ein Schaltdiagramm einer beispielhaften Zellenanordnung 200, die eine Vielzahl von Speicherzellen 100 enthält, von denen eine in 1A gezeigt ist. Für den Aufbau der Speicherzelle 100 wird hier auf die Beschreibung der Ausführungsform 1 verwiesen.
  • In der Zellenanordnung 200 von 3 sind verschiedene Verdrahtungen wie etwa eine Vielzahl von ersten Wortleitungen WLCG, eine Vielzahl von zweiten Wortleitungen WLBG, eine Vielzahl von Bitleitungen BL, eine Vielzahl von Kondensatorleitungen CL und eine Vielzahl von Sourceleitungen SL vorgesehen, wobei ein Signal oder ein Potential von einer Treiberschaltung zu jeder Speicherzelle 100 über die Verdrahtungen zugeführt wird.
  • Die erste Wortleitung WLCG ist mit der ersten Gate-Elektrode des Transistors 101 verbunden. Die zweite Wortleitung WLBG ist mit der zweiten Gate-Elektrode des Transistors 101 verbunden. Die Bitleitung BL ist mit dem ersten Anschluss des Transistors 101 und einem ersten Anschluss des Transistors 103 verbunden. Die Source-Leitung SL ist mit einem zweiten Anschluss des Transistors 103 verbunden. Die Kondensatorleitung CL ist mit einer aus dem Paar von Elektroden des Kondensators 102 verbunden, die nicht mit dem zweiten Anschluss des Transistors 101 verbunden ist.
  • Es ist zu beachten, dass die Anzahl von Verdrahtungen durch die Anzahl von Speicherzellen 100 und die Anordnung der Speicherzellen 100 bestimmt werden kann. Insbesondere sind in der Zellenanordnung 200 von 3 Speicherzellen in einer Matrix von y Reihen und x Spalten angeordnet, wobei erste Wortleitungen WLCG1 bis WLCGy zweite Wortleitungen WLBG1 bis WLBGy, Kondensatorleitungen CL1 bis CLy, Source-Leitungen SL1 bis SLy und Bitleitungen BL1 bis BLx in der Zellenanordnung 200 vorgesehen sind.
  • Im Folgenden wird der Betrieb der Zellenanordnung 200 von 3 mit Bezug auf das Zeitdiagramm von 4 beschrieben. Es ist zu beachten, dass 4 einen Fall zeigt, in dem das Schreiben von Daten, das Halten von Daten und das Lesen von Daten auf der Speicherzelle in einer ersten Reihe und einer ersten Spalte, auf der Speicherzelle in der ersten Reihe und einer x-ten Spalte, auf der Speicherzelle in einer y-ten Reihe und der ersten Spalte und auf der Speicherzelle in der y-ten Reihe und der x-ten Spalte durchgeführt werden. 4 zeigt einen Fall, in dem der Transistor 103 ein p-Kanal-Transistor ist.
  • Es ist zu beachten, dass die dunkler dargestellten Bereiche in dem Zeitdiagramm von 4 den Perioden entsprechen, während denen ein Potential ein hohes Potential oder ein niedriges Potential sein kann.
  • Zuerst wird im Folgenden der Betrieb der Zellenanordnung 200 in einer Datenschreibperiode Ta beschrieben.
  • Daten werden Reihe für Reihe geschrieben. In 4 werden Daten in die Speicherzelle in der ersten Reihe und der ersten Spalte und in die Speicherzelle in der ersten Reihe und der x-ten Spalte geschrieben, wobei dann Daten in die Speicherzelle in der y-ten Reihe und der ersten Spalte und in die Speicherzelle in der y-ten Reihe und der x-ten Spalte geschrieben werden.
  • Zuerst werden die erste Wortleitung WLCG1 und die Kondensatorleitung CL1 in den Speicherzellen in der ersten Reihe, in die Daten geschrieben werden, ausgewählt. Insbesondere wird in 4 ein Potential VH mit einem hohen Pegel an der ersten Wortleitung WLCG1 angelegt und wird ein Erdungspotential GND an den ersten Wortleitungen WLCG2 bis WLCGd angelegt. Es werden also nur die Transistoren 101, deren erste Gate-Elektroden mit der ersten Wortleitung WLCG1 verbunden sind, wahlweise eingeschaltet. Das Erdungspotential GND wird an der Kondensatorleitung CL1 angelegt, und ein Potential VDD mit einem hohen Pegel wird an den Kondensatorleitungen CL2 bis CLy angelegt.
  • In einer Periode, während der die erste Wortleitung WLCG1 und die Kondensatorleitung CL1 ausgewählt sind, werden Potentiale von Daten enthaltenden Signalen an den Bitleitungen BL1 und BLx angelegt. Die Pegel der an den Bitleitungen BL1 und BLx angelegten Potentiale sind natürlich in Abhängigkeit von dem Inhalt der Daten verschieden. 4 zeigt einen Fall, in dem das Potential VDD mit einem hohen Pegel an der Bitleitung BL1 angelegt wird und das Erdungspotential GND an der Bitleitung BLx angelegt wird. Die an den Bitleitungen BL1 und BLx angelegten Potentiale werden an einer Elektrode des Kondensators 102 und an der Gate-Elektrode des Transistors 103 über die eingeschalteten Transistoren 101 angelegt. Wenn ein Knoten, in dem eine Elektrode des Kondensators 102 und die Gate-Elektrode des Transistors 103 miteinander verbunden sind, als ein Knoten FG bezeichnet wird, wird die Menge der in dem Knoten FG akkumulierten elektrischen Ladung in Übereinstimmung mit den Potentialen der Signale gesteuert, sodass Daten in die Speicherzelle in der ersten Reihe und der ersten Spalte und in die Speicherzelle in der ersten Reihe und der x-ten Spalte geschrieben werden.
  • Dann wird das Erdungspotential GND an der ersten Wortleitung WLCG1 angelegt und werden die Transistoren 101, deren erste Gate-Elektroden mit der ersten Wortleitung WLCG1 verbunden sind, ausgeschaltet.
  • Dann werden die erste Wortleitung WLCGy und die Kondensatorleitung CLy in den Speicherzellen in der y-ten Reihe, in die Daten geschrieben werden, ausgewählt. Insbesondere wird in 4 das Potential VH mit dem hohen Pegel an der ersten Wortleitung WLCGy angelegt und wird das Erdungspotential GND an den ersten Wortleitungen WLCG1 bis WLCG(y – 1) angelegt. Es werden also nur die Transistoren 101, deren erste Gate-Elektroden mit der ersten Wortleitung WLCGy verbunden sind, wahlweise eingeschaltet. Das Erdungspotential GND wird an der Kondensatorleitung CLy angelegt, und das Potential VDD mit einem hohen Pegel wird an den Kondensatorleitungen CL1 bis C(y – 1) angelegt.
  • In einer Periode, während welcher die erste Wortleitung WLCGy und die Kondensatorleitung CLy ausgewählt sind, werden Potentiale von Daten enthaltenden Signalen an den Bitleitungen BL1 und BLx angelegt. 4 zeigt einen Fall, in dem das Erdungspotential GND an der Bitleitung BL1 angelegt wird und das Potential VDD mit einem hohen Pegel an der Bitleitung BLx angelegt wird. Die an den Bitleitungen BL1 und BLx angelegten Potentiale werden an einer Elektrode des Kondensators 102 und an der Gate-Elektrode des Transistors 103 über die eingeschalteten Transistoren 101 angelegt. Die Menge der in dem Knoten FG akkumulierten elektrischen Ladung wird in Übereinstimmung mit den Potentialen der Signale gesteuert, sodass Daten in die Speicherzelle in der y-ten Reihe und der ersten Spalte und in die Speicherzelle in der yten Reihe und der x-ten Spalte geschrieben werden.
  • Es ist zu beachten, dass in der Schreibperiode Ta das Erdungspotential GND an allen Source-Leitungen SL angelegt wird. Wenn bei dem oben beschriebenen Aufbau das Erdungspotential GND an dem Knoten FG angelegt wird, kann eine Stromerzeugung in der Bitleitung BL und der Source-Leitung SL unterdrückt werden.
  • Um das Schreiben von fehlerhaften Daten in die Speicherzelle zu verhindern, wird vorzugsweise eine Periode, während welcher das Potential des Daten enthaltenden Signals in die Bitleitung BL eingegeben wird, beendet, nachdem eine Auswahlperiode der ersten Wortleitung WLCG und der Kondensatorleitung CL beendet ist.
  • Im Folgenden wird der Betrieb der Zellenanordnung 200 in der Datenhalteperiode Ts beschrieben.
  • In der Halteperiode Ts wird ein Potential, bei dem der Transistor 101 ausgeschaltet ist, und insbesondere das Erdungspotential GND an allen ersten Wortleitungen WLCG angelegt. In einer Ausführungsform der vorliegenden Erfindung wird in der Halteperiode Ts ein Potential VSS mit einem niedrigen Pegel, das niedriger als das Erdungspotential GND ist, an allen zweiten Wortleitungen WLBG angelegt. Auf diese Weise wird die Schwellwertspannung des Transistors 101 positiv verschoben, sodass der Auszustandsstrom des Transistors 101 reduziert wird. Wenn der Auszustandsstrom des Transistors 101 niedrig ist, ist ein Lecken der in dem Knoten FG akkumulierten elektrischen Ladung weniger wahrscheinlich, sodass Daten für eine lange Zeitdauer gehalten werden können.
  • Im Folgenden wird der Betrieb der Zellenanordnung 200 in einer Datenleseperiode Tr beschrieben.
  • Zuerst wird die Kondensatorleitung CL1 in den Speicherzellen in der ersten Reihe, von denen Daten gelesen werden, ausgewählt. Insbesondere wird in 4 das Erdungspotential GND an der Kondensatorleitung CL1 angelegt und wird das Potential VDD mit einem hohen Pegel an den Kondensatorleitungen CL2 bis CLy angelegt. In der Halteperiode Tr werden nicht alle ersten Wortleitungen WLCG durch das Anlegen des Erdungspotentials GND ausgewählt. In einer Periode, während welcher die Kondensatorleitung CL1 ausgewählt ist, wird ein Potential VR mit einem hohen Pegel an allen Source-Leitungen SL angelegt. Es ist zu beachten, dass das Potential VR gleich dem Potential VDD oder aber niedriger als das Potential VDD und höher als das Erdungspotential GND ist.
  • Der Widerstand zwischen der Source-Elektrode und der Drain-Elektrode des Transistors 103 hängt von der Menge der in dem Knoten FG akkumulierten elektrischen Ladung ab. Es wird also ein auf der Menge der in dem Knoten FG akkumulierten elektrischen Ladung basierendes Potential an den Bitleitungen BL1 und BLx angelegt. Indem dann eine Differenz in der Größe der elektrischen Ladung von dem Potential gelesen wird, können Daten aus der Speicherzelle in der ersten Reihe und der ersten Spalte und aus der Speicherzelle in der ersten Reihe und der x-ten Spalte gelesen werden.
  • Dann wird die Kondensatorleitung CLy in den Speicherzellen in der y-ten Reihe, aus denen Daten gelesen werden, ausgewählt. Insbesondere wird in 4 das Erdungspotential GND an der Kondensatorleitung CLy angelegt und wird das Potential VDD mit dem hohen Pegel an den Kondensatorleitungen CL2 bis CL(y – 1) angelegt. Wie oben beschrieben werden in der Leseperiode Tr nicht alle ersten Wortleitungen WLCG durch das Anlegen des Erdungspotentials GND angelegt. In einer Periode, während welcher die Kondensatorleitung CLy ausgewählt ist, wird das Potential VR mit dem hohen Pegel an allen Source-Leitungen SL angelegt.
  • Der Widerstand zwischen der Source-Elektrode und der Drain-Elektrode des Transistors 103 hängt von der Menge der in dem Knoten FG akkumulierten elektrischen Ladung ab. Es wird also ein Potential auf der Basis der Menge der in dem Knoten FG akkumulierten elektrischen Ladung an den Bitleitungen BL1 und BLx angelegt. Indem dann eine Differenz in der Größe der elektrischen Ladung aus dem Potential gelesen wird, können Daten aus der Speicherzelle in der y-ten Reihe und der ersten Spalte und aus der Speicherzelle in der y-ten Reihe und der x-ten Spalte gelesen werden.
  • Es ist zu beachten, dass eine Leseschaltung mit einem Ende jeder Bitleitung BL verbunden ist und dass ein aus der Leseschaltung ausgegebenes Signal tatsächlich aus der Zellenanordnung gelesene Daten enthält.
  • In 4 wird über die Schreibperiode Ta, die Halteperiode Ts und die Leseperiode Tr das Potential VSS mit einem niedrigen Pegel an allen zweiten Wortleitungen WLBG angelegt. In einer Ausführungsform der vorliegenden Erfindung kann jedoch wenigstens in der Halteperiode Ts das Potential VSS mit einem niedrigen Pegel an der zweiten Wortleitung WLBG angelegt werden. Um zum Beispiel Daten mit einer höheren Geschwindigkeit in die Speicherzelle zu schreiben, kann in der Reihe, in die Daten geschrieben werden, das Potential der zweiten Wortleitung WLBG höher sein als das Potential VSS und kann die Schwellwertspannung des Transistors 101 vermindert werden.
  • In dem Zeitdiagramm von 5 ist das Potential der zweiten Wortleitung WLBG in der Schreibperiode Ta verschieden von demjenigen in dem Zeitdiagramm von 4. Insbesondere wird in 5 in der Schreibperiode Ta, d. h. in einer Periode, während welcher die erste Wortleitung WLCG1 ausgewählt ist, das Erdungspotential GND an der zweiten Wortleitung WLBG1 in der Speicherzelle in der Reihe, in die Daten geschrieben werden, angelegt. Außerdem wird in einer Periode, während welcher die erste Wortleitung WLCGy ausgewählt ist, das Erdungspotential GND an der zweiten Wortleitung WLBGy in der Speicherzelle in der y-ten Reihe, in die Daten geschrieben werden, angelegt. Mit dem oben beschriebenen Aufbau kann in einer Periode, während welcher Daten geschrieben werden, die Schwellwertspannung des Transistors 101 vermindert werden, können Daten in die Speicherzelle mit einer höheren Geschwindigkeit in der Schreibperiode Ta geschrieben werden, während ein Lecken von elektrischer Ladung in der Halteperiode Ts unterdrückt wird.
  • Im Folgenden werden verschiedene Beispiele des Aufbaus einer Speichereinrichtung mit einer Vielzahl von Speicherzellen und ein Verfahren zum Treiben der Speichereinrichtung beschrieben.
  • 6 ist ein Schaltdiagramm einer beispielhaften Zellenanordnung 300 mit einer Vielzahl von Speicherzellen 100, von denen eine in 1B gezeigt ist. Für den Aufbau der Speicherzelle 100 wird hier auf die Beschreibung der Ausführungsform 1 verwiesen.
  • In der Zellenanordnung 300 von 6 sind verschiedene Verdrahtungen wie etwa die Vielzahl von ersten Wortleitungen WLCG, die Vielzahl von zweiten Wortleitungen WLBG, die Vielzahl von Bitleitungen BL und die Vielzahl von Kondensatorleitungen CL vorgesehen, wobei ein Signal oder ein Potential von einer Treiberschaltung zu jeder Speicherzelle 100 über die Verdrahtungen zugeführt wird.
  • Die erste Wortleitung WLCG ist mit der ersten Gate-Elektrode des Transistors 101 verbunden. Die zweite Wortleitung WLBG ist mit der zweiten Gate-Elektrode des Transistors 101 verbunden. Die Bitleitung BL ist mit dem ersten Anschluss des Transistors 101 verbunden. Die Kondensatorleitung CL ist mit einer aus dem Paar von Elektroden des Kondensators 102 verbunden, die nicht mit dem zweiten Anschluss des Transistors 101 verbunden ist.
  • Es ist zu beachten, dass die Anzahl von Verdrahtungen durch die Anzahl von Speicherzellen 100 und die Anordnung der Speicherzellen 100 bestimmt werden kann. Insbesondere sind in der Zellenanordnung 300 von 6 Speicherzellen in einer Matrix von y Reihen und x Spalten angeordnet, wobei die ersten Wortleitungen WLCG1 bis WLCGy, die zweiten Wortleitungen WLBG1 bis WLBGy, die Kondensatorleitungen CL1 bis CLy, und die Bitleitungen BL1 bis BLx in der Zellenanordnung 300 vorgesehen sind.
  • Im Folgenden wird der Betrieb der Zellenanordnung 300 von 6 beschrieben.
  • Zuerst wird der Betrieb der Zellenanordnung 300 in einer Datenschreibperiode beschrieben. Wenn in der Datenschreibperiode ein Signal mit einem Impuls in die erste Wortleitung WLCG1 eingegeben wird, wird das Potential des Impulses und insbesondere ein Potential mit einem hohen Pegel an den ersten Gate-Elektroden der Transistoren 101, die mit der ersten Wortleitung WLCG1 verbunden sind, angelegt. Auf diese Weise werden die Transistoren 101, deren erste Gate-Elektroden mit der ersten Wortleitung WLCG1 verbunden sind, eingeschaltet.
  • Dann werden Daten enthaltende Signale in die Bitleitungen BL1 bis BLx eingegeben. Die Pegel der Potentiale der in die Bitleitungen BL1 und BLx eingegebenen Signale sind natürlich in Abhängigkeit von dem Inhalt der Daten verschieden. In die Bitleitungen BL1 bis BLx eingegebene Potentiale werden an einer Elektrode des Kondensators 102 über die eingeschalteten Transistoren 101 angelegt. Ein fixes Potential wird an allen Kondensatorleitungen CL angelegt. Die Größe der in dem Kondensator 102 akkumulierten elektrischen Ladung wird in Übereinstimmung mit den Potentialen der Signale gesteuert, sodass Daten in den Kondensator 102 geschrieben werden.
  • Wenn die Eingabe eines Signals mit einem Impuls in die erste Wortleitung WLCG1 beendet wird, werden die Transistoren 101, deren erste Gate-Elektroden mit der ersten Wortleitung WLCG1 verbunden sind, ausgeschaltet. Dann werden Signale mit Impulsen sequentiell in die ersten Wortleitungen WLCG2 bis WLCGy eingegeben und wird die oben beschriebene Operation ähnlich in den Speicherzellen 100 mit den ersten Wortleitungen WLCG2 bis WLCGy wiederholt.
  • Im Folgenden wird der Betrieb der Zellenanordnung 300 in einer Datenhalteperiode beschrieben. In der Halteperiode wird ein Potential, bei dem der Transistor 101 ausgeschaltet ist, und insbesondere ein Potential mit einem niedrigen Pegel an allen ersten Wortleitungen WLCG1 bis WLCGy angelegt. In einer Ausführungsform der vorliegenden Erfindung wird in der Halteperiode das Potential VSS mit einem niedrigen Pegel an allen zweiten Wortleitungen WLBG angelegt. Dann wird der Schwellwert des Transistors 101 positiv verschoben, sodass der Auszustandsstrom des Transistors 101 reduziert wird. Wenn der Auszustandsstrom des Transistors 101 niedrig ist, leckt die in dem Kondensator 102 akkumulierte elektrische Ladung weniger, sodass Daten für eine Lange Zeitdauer gehalten werden können.
  • Im Folgenden wird der Betrieb der Zellenanordnung 300 in einer Datenleseperiode beschrieben. In der Datenleseperiode werden Signale mit Impulsen sequentiell in die ersten Wortleitungen WLCG1 bis WLCGy ähnlich wie in der Datenschreibperiode eingegeben. Wenn das Potential des Impulses und insbesondere ein Potential mit einem hohen Pegel an den ersten Gate-Elektroden der Transistoren 101, die mit der ersten Wortleitung WLCG1 verbunden sind, angelegt wird, werden die Transistoren 101 eingeschaltet.
  • Wenn jeder Transistor 101 eingeschaltet wird, wird die in dem Kondensator 102 akkumulierte elektrische Ladung über die Bitleitung BL ausgeführt. Indem eine Differenz in der Größe der elektrischen Ladung aus dem Potential der Bitleitung BL gelesen wird, können Daten gelesen werden.
  • Es ist zu beachten, dass die Leseschaltung mit dem Ende jeder Bitleitung BL verbunden ist und ein aus der Leseschaltung ausgegebenes Signal tatsächlich aus einem Speicherteil gelesene Daten enthält.
  • In dieser Ausführungsform wird ein Treiberverfahren beschrieben, in dem ein Schreiben von Daten, ein Halten von Daten und ein Lesen von Daten sequentiell in der Vielzahl von Speicherzellen 100 durchgeführt werden, wobei die vorliegende Erfindung jedoch nicht darauf beschränkt ist. Nur die Speicherzelle 100 mit einer spezifizierten Adresse kann die oben beschriebene Operation durchführen.
  • Um ähnlich wie in dem Zeitdiagramm von 5 Daten in die Speicherzelle mit einer höheren Geschwindigkeit zu schreiben, kann in der Reihe, in die Daten geschrieben werden, das Potential der zweiten Wortleitung WLBG höher sein als das Potential VSS und kann die Schwellwertspannung des Transistors 101 vermindert werden.
  • Es ist zu beachten, dass die Speichereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung nicht auf die Aufbauten der Speicherzelle 100 von 3 und von 6 beschränkt ist.
  • 8A zeigt einen anderen Aufbau der Speicherzelle 100. Die Speicherzelle 100 von 8A enthält den Transistor 101, den Kondensator 102 und den Transistor 103. Die erste Gate-Elektrode des Transistors 101 ist mit der ersten Wortleitung WLCG verbunden. Die zweite Gate-Elektrode des Transistors 101 ist mit der zweiten Wortleitung WLBG verbunden.
  • Der erste Anschluss des Transistors 101 ist mit der Bitleitung BL verbunden. Der zweite Anschluss des Transistors 101 ist mit der Gate-Elektrode des Transistors 103 verbunden. Der erste Anschluss des Transistors 103 ist mit der Datenleitung DL verbunden. Der zweite Anschluss des Transistors 103 ist mit der Source-Leitung SL verbunden. Eine aus dem Paar von Elektroden des Kondensators 102 ist mit der Gate-Elektrode des Transistors 103 verbunden, und die andere ist mit der Kondensatorleitung CL verbunden.
  • In dem Fall der Speicherzelle 100 von 8A können die Größe der in dem Kondensator 102 und dem Transistor 103, die als Speicherelemente funktionieren, akkumulierten elektrischen Ladung aus dem Potential der Datenleitung DL gelesen werden.
  • 8B zeigt einen anderen Aufbau der Speicherzelle 100. Die Speicherzelle 100 von 8B enthält einen Transistor 104, der als ein Schaltelement zum Steuern des Lesens von Daten funktioniert, zusätzlich zu dem Transistor 101, dem Kondensator 102 und dem Transistor 103. Die erste Gate-Elektrode des Transistors 101 ist mit der ersten Wortleitung WLCG verbunden. Die zweite Gate-Elektrode des Transistors 101 ist mit der zweiten Wortleitung WLBG verbundne. Der erste Anschluss des Transistors 101 ist mit der Bitleitung BL verbunden. Der zweite Anschluss des Transistors 101 ist mit der Gate-Elektrode des Transistors 103 verbunden. Der erste Anschluss des Transistors 103 ist mit einem zweiten Anschluss des Transistors 104 verbunden. Der zweite Anschluss des Transistors 103 ist mit der Source-Leitung SL verbunden. Ein erster Anschluss des Transistors 104 ist mit der Datenleitung DL verbunden. Eine Gate-Elektrode des Transistors 104 ist mit einer dritten Wortleitung WLSW verbunden. Eine aus dem Paar von Elektroden des Kondensators 102 ist mit der Gate-Elektrode des Transistors 103 verbunden, und die andere ist mit der Kondensatorleitung CL verbunden.
  • In dem Fall der Speicherzelle 100 von 8B wird der Transistor 104 durch eine Änderung in dem Potential der dritten Wortleitung WLSW zum Zeitpunkt des Lesens von Daten eingeschaltet. Dann kann die Größe der in dem Kondensator 102 und dem Transistor 103, die als Speicherelemente funktionieren, akkumulierten elektrischen Ladung aus dem Potential der Datenleitung DL gelesen werden.
  • In der Speichereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung können verschiedene Daten geschrieben werden, sodass zuvor geschriebene Daten überschrieben werden. Im Gegensatz zu einem herkömmlichen Flash-Speicher weist die Speichereinrichtung den Vorteil auf, dass ein Löschen von bereits geschriebenen Daten beim Neuschreiben von Daten nicht erforderlich ist.
  • Im Fall eines allgemeinen Flash-Speichers ist ein Floating-Gate, in dem elektrische Ladung akkumuliert wird, durch einen Isolationsfilm bedeckt und befindet sich in einem isolierenden Zustand. Dementsprechend muss eine hohe Spannung von ungefähr 20 V an einem Speicherelement angelegt werden, damit elektrische Ladung in dem Floating-Gate unter Nutzung eines Tunneleffekts akkumuliert wird. In einer Ausführungsform der vorliegenden Erfindung können jedoch Daten durch einen Transistor, der einen stark gereinigten Oxidhalbleiterfilm als eine aktive Schicht enthält, geschrieben und gelesen werden. Es ist also eine Spannung von einigen wenigen Volt für den Betrieb der Speichereinrichtung erforderlich, sodass der Stromverbrauch beträchtlich reduziert werden kann.
  • Es ist zu beachten, dass bei einer Halbleitereinrichtung, die einen allgemeinen Flash-Speicher enthält, deshalb, weil die für den Betrieb des Flash-Speichers erforderliche Spannung (Betriebsspannung) hoch ist, die an dem Flash-Speicher angelegte Spannung gewöhnlich durch eine Hochstufungsschaltung (einen Hochstufungs-DC-DC-Wandler) oder ähnliches erhöht wird. Weil jedoch gemäß einer Ausführungsform der vorliegenden Erfindung die Betriebsspannung der Speichereinrichtung in der Speichereinrichtung vermindert werden kann, kann der Stromverbrauch reduziert werden. Dementsprechend kann die Last einer für den Betrieb der Speichereinrichtung verwendeten externen Schaltung wie etwa eine Hochstufungsschaltung in einer Halbleitereinrichtung vermindert werden, sodass die Funktion der externen Schaltung erweitert wird und eine höhere Leistung der Halbleitereinrichtung realisiert werden kann.
  • In dieser Ausführungsform wird ein Treiberverfahren für die Verwendung von binären Digitaldaten beschrieben, wobei die Speichereinrichtung der vorliegenden Erfindung auch mehrwertige Daten mit drei oder mehr Werten verwenden kann. Es ist zu beachten, dass bei mehrwertigen Daten mit drei oder mehr Werten eine Differenz zwischen den Größen der elektrischen Ladung kleiner wird, wenn die Anzahl der Werte auf zum Beispiel vier, fünf und sechs erhöht wird. Wenn also ein geringer Auszustandsstrom vorhanden ist, kann die Genauigkeit der Daten schwer aufrechterhalten werden und neigt die Halteperiode dazu kürzer zu sein. Weil jedoch in einer Ausführungsform der vorliegenden Erfindung der Transistor mit einem beträchtlich reduzierten Auszustandsstrom als ein Schaltelement verwendet wird, kann eine Verkürzung der Halteperiode aufgrund eines Wertmultiplexens unterdrückt werden.
  • Im Folgenden wird ein Beispiel für den Aufbau einer zweiten Wortleitungs-Treiberschaltung zum Steuern des Potentials der zweiten Wortleitung WLBG beschrieben. 7 ist ein Schaltdiagramm einer beispielhaften zweiten Wortleitungs-Treiberschaltung 150.
  • Die zweite Wortleitungs-Treiberschaltung 150 von 7 enthält einen Transistor 151, der als eine Diode funktioniert (einen Treiberschalttransistor), und einen Kondensator 152 (einen Treiberschaltkondensator). Das Potential VSS wird zu einem ersten Anschluss des Transistors 151 über einen Anschluss A zugeführt. Eine erste Gate-Elektrode und eine zweite Gate-Elektrode des Transistors 151 sind mit einem zweiten Anschluss des Transistors 151 verbunden. Der Kondensator 152 enthält ein Paar von Elektroden. Eine aus dem Paar von Elektroden des Kondensators 152 ist mit dem zweiten Anschluss des Transistors 151 verbunden. Ein vorbestimmtes Potential wird an dem anderen Paar von Elektroden des Kondensators 152 angelegt. Der zweite Anschluss des Transistors 151 ist mit der zweiten Wortleitung WLBG verbunden.
  • Insbesondere enthält in 7 die zweite Wortleitungs-Treiberschaltung 150 m Sätze (wobei m eine natürliche Zahl von 2 oder mehr ist) des Transistors 151 und des Kondensators 152. Außerdem sind n (n ist eine natürliche Zahl von 1 oder mehr) zweite Wortleitungen WLBG mit dem zweiten Anschluss des Transistors 151 verbunden.
  • Wenn das Potential der zweiten Wortleitung WLBG höher als das Potential VSS ist, fließt ein Strom von der zweiten Wortleitung WLBG zu dem Anschluss A über den Transistor 151. Deshalb ist das Potential der zweiten Wortleitung WLBG auf ein Potential gesetzt, das um die Schwellwertspannung des Transistors 151 höher als das Potential VSS ist. Wenn das Potential derart gesetzt werden kann, dass es viel niedriger als das Potential der Source-Elektrode des Transistors 101 in der Speicherzelle 100 ist, wird die Schwellwertspannung des Transistors 101 positiv verschoben, sodass der Auszustandsstrom des Transistors 101 reduziert ist. Dementsprechend können die Halteeigenschaften der Speichereinrichtung verbessert werden.
  • Wenn die Zufuhr des Potentials VSS zu der zweiten Wortleitungs-Treiberschaltung 150 gestoppt wird und das Potential des Anschlusses A höher ist als das Potential der zweiten Wortleitung WLBG, wird eine umgekehrte Vorspannung an dem Transistor 151 angelegt, sodass nur ein Auszustandsstrom durch den Transistor 151 fließt. Elektrizität wird durch diesen Auszustandsstrom in dem Kondensator 152 gespeichert, und das Potential der zweiten Wortleitung WLBG wird über die Zeit erhöht. Schließlich wird eine Potentialdifferenz zwischen der Source-Elektrode und der zweiten Gate-Elektrode des Transistors 101 klein vorgesehen, sodass es unmöglich ist, die Schwellwertspannung des Transistors 101 zu verschieben, und deshalb der Auszustandsstrom ausreichend reduziert werden kann. Weil jedoch der Kondensator 152 außerhalb der Zellenanordnung vorgesehen werden kann, kann eine größere Kapazität als bei dem Kondensator 102 in der Speicherzelle vorgesehen werden. Wenn also die Kapazität des Kondensators 152 zum Beispiel 100 mal so groß ist wie die Kapazität des Kondensators 102 in der Speicherzelle, kann die Zeitdauer, bis das Potential der zweiten Wortleitung WLBG die obere Grenze erreicht, um das 100-fache verlängert werden. Wenn dementsprechend eine Periode, während welcher die Zufuhr des Potentials VSS gestoppt ist, kurz ist, kann ein Verlust von in der Speichereinrichtung gespeicherten Daten verhindert werden.
  • Es ist zu beachten, dass der Transistor 151 nicht notwendigerweise die zweite Gate-Elektrode enthält. Vorzugsweise enthält der Transistor 151 jedoch die zweite Gate-Elektrode und ist die zweite Gate-Elektrode mit dem zweiten Anschluss des Transistors 151 wie in 7 gezeigt aus dem folgenden Grund verbunden. Wenn bei dem oben genannten Aufbau die Vorwärtsvorspannung an dem als eine Diode funktionierenden Transistor 151 angelegt wird, wird der Auszustandsstrom erhöht, weil die Schwellwertspannung des Transistors 151 vermindert wird. Dadurch kann die Fähigkeit zum Zuführen von Strom zu der zweiten Wortleitung WLBG verbessert werden. Und wenn bei dem oben beschriebenen Aufbau eine umgekehrte Vorspannung an dem Transistor 151 angelegt wird, wird der Auszustandsstrom vermindert, weil die Schwellwertspannung des Transistors 151 erhöht wird. Dadurch kann die Zeitdauer, bis das Potential der zweiten Wortleitung WLBG die obere Grenze erreicht, verlängert werden.
  • 7 zeigt auch den Aufbau der zweiten Wortleitungs-Treiberschaltung 150 zu dem Zeitpunkt, zu dem das fixe Potential VSS zu der zweiten Wortleitung WLBG wie in dem Zeitdiagramm von 4 gezeigt zugeführt wird. Wenn das Potential VSS und das Erdungspotential GND zu der zweiten Wortleitung WLBG in einer Schreibperiode wie in dem Zeitdiagramm von 5 gezeigt zugeführt werden, ist der Anschluss A in 7 nicht mit einer DC-Stromquelle, sondern mit einer Signalquelle verbunden.
  • (Ausführungsform 2)
  • In dieser Ausführungsform wird ein Verfahren zum Herstellen der Speichereinrichtung beschrieben, die den einen Oxidhalbleiter enthaltenden Transistor 101 und den Silicium enthaltenden Transistor 103 umfasst.
  • Anstelle von Silicium kann auch ein Halbleitermaterial wie etwa Germanium, Siliciumgermanium oder ein Einkristall-Siliciumcarbid für den Transistor 103 verwendet werden. Zum Beispiel kann der Silicium enthaltende Transistor 103 unter Verwendung eines Einkristall-Halbleitersubstrats wie etwa eines Siliciumwafers, eines durch ein SOI-Verfahren ausgebildeten Siliciumdünnfilms, eines durch eine Aufdampfung ausgebildeten Siliciumdünnfilms oder ähnlichem ausgebildet werden. Alternativ hierzu können in einer Ausführungsform der vorliegenden Erfindung alle in den Speicherzellen enthaltenden Transistoren einen Oxidhalbleiter enthalten.
  • In dieser Ausführungsform werden zuerst wie in 9A gezeigt ein Isolationsfilm 701 und ein inselförmiger Halbleiterfilm 702, der von einem Einkristall-Halbleitersubstrat getrennt ist, über einem Substrat 700 ausgebildet.
  • Es werden hier keine speziellen Beschränkungen hinsichtlich des Materials für das Substrat 700 vorgegeben, wobei das Material wenigstens eine Wärmebeständigkeit aufweisen muss, die ausreichend hoch ist, um einer später durchgeführten Wärmebehandlung standzuhalten. Zum Beispiel kann ein durch einen Schmelzprozess oder einen Flottierungsprozess ausgebildetes Glassubstrat, ein Quarzsubstrat, ein Halbleitersubstrat, ein Keramiksubstrat oder ähnliches als das Substrat 700 verwendet werden. Wenn die Temperatur der später durchzuführenden Wärmebehandlung hoch ist, wird vorzugsweise ein Glassubstrat mit einer unteren Kühltemperatur von 730°C oder höher verwendet.
  • In dieser Ausführungsform wird ein Verfahren zum Ausbilden des Transistors 103 beschrieben, bei dem der Halbleiterfilm 702 unter Verwendung eines Einkristallsiliciums ausgebildet wird. Es wird hier kurz ein spezifisches Beispiel für ein Verfahren zum Ausbilden des Einkristallhalbleiterfilms 702 beschrieben. Zuerst tritt ein Ionenstrahl mit durch ein elektrisches Feld beschleunigten Ionen in ein Bondsubstrat ein, das ein Einkristall-Halbleitersubstrat ist, wobei eine fragile Schicht, die aufgrund einer lokalen Unordnung der Kristallstruktur fragil ist, in einem Bereich mit einer bestimmten Tiefe von einer Fläche des Bondsubstrats ausgebildet wird. Die Tiefe, mit der die fragile Schicht ausgebildet wird, kann durch die Beschleunigungsenergie des Ionenstrahls und den Eintrittswinkel des Ionenstrahls eingestellt werden. Dann werden das Bondsubstrat und das mit dem Isolationsfilm 701 versehene Substrat 700 derart miteinander verbunden, dass der Isolationsfilm 701 zwischen denselben eingeschlossen ist. Nachdem das Bondsubstrat und das Substrat 700 einander überlappend angeordnet wurden, wird ein Druck von ungefähr 1 bis 500 N/cm2 und vorzugsweise 11 bis 20 N/cm2 auf einen Teil des Bondsubstrats und einen Teil des Substrats 700 ausgeübt, sodass die Substrate miteinander verbunden werden. Wenn der Druck auf einen Teil des Bondsubstrats und einen Teil des Substrats 700 ausgeübt wird, beginnt ein Bonding zwischen dem Bondsubstrat und dem Isolationsfilm 701 von den Teilen, das ein Bonding der gesamten Fläche, wo das Bondsubstrat und der Isolationsfilm 701 in einem engen Kontakt sind, zur Folge hat. Danach wird eine Wärmebehandlung durchgeführt, sodass in der fragilen Schicht vorhandene Mikroporen expandieren und die Mikroporen miteinander kombiniert werden. Dementsprechend wird ein Einkristallhalbleiterfilm, der Teil des Bondsubstrats ist, entlang der fragilen Schicht von dem Bondsubstrat getrennt. Die Temperatur der Wärmebehandlung wird derart gewählt, dass sie die untere Kühltemperatur des Substrats 700 nicht überschreitet. Dann wird der Einkristall-Halbleiterfilm durch Ätzen oder ähnliches zu einer gewünschten Form verarbeitet, sodass der inselförmige Halbleiterfilm 702 ausgebildet werden kann.
  • Um die Schwellwertspannung zu steuern, kann ein eine p-Typ-Leitfähigkeit vorsehendes Verunreinigungselement wie etwa Bor, Aluminium oder Gallium oder ein eine n-Typ-Leitfähigkeit vorsehendes Verunreinigungselement wie etwa Phosphor oder Arsen zu dem Halbleiterfilm 702 hinzugefügt werden. Ein Verunreinigungselement zum Steuern der Schwellwertspannung kann zu dem gemusterten oder nicht gemusterten Halbleiterfilm 702 hinzugefügt werden. Alternativ hierzu kann das Verunreinigungselement zum Steuern der Schwellwertspannung zu dem Bondsubstrat hinzugefügt werden. Alternativ hierzu kann das Verunreinigungselement zu dem Bondsubstrat hinzugefügt werden, um die Schwellwertspannung grob zu steuern, wobei das Verunreinigungselement weiterhin zu dem gemusterten oder nicht gemusterten Halbleiterfilm 702 hinzugefügt werden kann, um die Schwellwertspannung fein zu steuern.
  • In dieser Ausführungsform wird ein Beispiel beschrieben, in dem ein Einkristall-Halbleiterfilm verwendet wird, wobei die vorliegende Erfindung jedoch nicht auf diesen Aufbau beschränkt ist. Zum Beispiel kann ein polykristalliner, mikrokristalliner oder amorpher Halbleiterfilm verwendet werden, der über dem Isolationsfilm 701 durch eine Gasphasenabscheidung ausgebildet wird. Alternativ hierzu kann der Halbleiterfilm durch eine bekannte Technik kristallisiert werden. Als eine bekannte Kristallisationstechnik kann eine Laserkristallisation unter Verwendung eines Laserstrahls oder eine Kristallisation unter Verwendung eines katalytischen Elements verwendet werden. Alternativ hierzu können auch eine Kristallisation unter Verwendung eines katalytischen Elements und eine Laserkristallisation in Kombination verwendet werden. Wenn ein wärmebeständiges Substrat wie etwa ein Quarzsubstrat verwendet wird, können eine Kristallisation in Kombination mit einer thermischen Kristallisation unter Verwendung eines elektrisch geheizten Ofens, eine Lampenglühkristallisation unter Verwendung von Infrarotlicht, eine Kristallisation unter Verwendung eines katalytischen Elements oder ein Hochtemperaturglühen bei ungefähr 950°C verwendet werden.
  • Anschließend wird wie in 9B gezeigt ein Gate-Isolationsfilm 703 über dem Halbleiterfilm 702 ausgebildet. Dann wird eine Maske 705 über dem Gate-Isolationsfilm 703 ausgebildet und wird ein Verunreinigungselement zum Vorsehen einer bestimmten Leitfähigkeit zu einem Teil des Halbleiterfilms 702 hinzugefügt, sodass ein Verunreinigungsbereich 704 ausgebildet wird.
  • Der Gate-Isolationsfilm 703 kann durch eine Oxidation oder Nitrierung einer Oberfläche des Halbleiterfilms 702 durch eine Hochdichte-Plasmabehandlung, eine Wärmebehandlung oder ähnliches ausgebildet werden. Die Hochdichte-Plasmabehandlung wird zum Beispiel unter Verwendung eines gemischten Gases durchgeführt, das aus einem Edelgas wie etwa He, Ar, Kr oder Xe und aus Sauerstoff, Stickstoffoxid, Ammoniak, Stickstoff, Wasserstoff oder ähnlichem besteht. Wenn in diesem Fall ein Plasma durch die Einführung von Mikrowellen erregt wird, kann ein Plasma mit einer niedrigen Elektronentemperatur und einer hohen Dichte erzeugt werden. Durch die Oxidation oder Nitrierung der Oberfläche des Halbleiterfilms mit Sauerstoffradikalen (wobei es sich in einigen Fällen auch um OH-Radikale handeln kann) oder Stickstoffradikalen (wobei es sich in einigen Fällen auch um NH-Radikale handeln kann), die durch ein derartiges Hochdichteplasma erzeugt werden, kann ein Isolationsfilm mit einer Dicke von 1 bis 20 nm und vorzugsweise 5 bis 10 nm derart ausgebildet werden, dass er in Kontakt mit dem Halbleiterfilm ist. Zum Beispiel wird Stickstoffoxid (N2O) mit Ar um das 1- bis 3-fache (Flussrate) verdünnt und wird eine elektrische Mikrowellenleistung (2,45 GHz) von 3 bis 5 kW mit einem Druck von 10 bis 30 Pa angelegt, sodass eine Oxidation oder Nitrierung der Oberfläche des Halbleiterfilms 702 durchgeführt wird. Durch diese Behandlung wird ein Isolationsfilm mit einer Dicke von 1 bis 10 nm (vorzugsweise 2 bis 6 nm) ausgebildet. Weiterhin werden Stickstoffoxid (N2O) und Silan (SiH4) eingeführt und wird eine elektrische Mikrowellenleistung (2,45 GHz) von 3 bis 5 kW mit einem Druck von 10 bis 30 Pa angelegt, sodass ein Siliciumoxynitridfilm durch eine Aufdampfung ausgebildet wird, wodurch ein Gate-Isolationsfilm ausgebildet wird. Durch eine Kombination aus einer Solidphasenreaktion und einer Gasphasenabscheidung kann ein Gate-Isolationsfilm mit einer niedrigen Grenzflächenzustandsdichte und einer hohen Spannungsfestigkeit ausgebildet werden.
  • Die Oxidation oder Nitrierung des Halbleiterfilms durch die Hochdichte-Plasmabehandlung geht einer Solidphasenreaktion voran. Deshalb kann die Grenzflächenzustandsdichte zwischen dem Gate-Isolationsfilm 703 und dem Halbleiterfilm 702 extrem niedrig sein. Weiterhin kann durch eine direkte Oxidation oder Nitrierung des Halbleiterfilms 702 durch eine Hochdichte-Plasmabehandlung eine Variation in der Dicke des auszubildenden Isolationsfilms unterdrückt werden. Und wenn der Halbleiterfilm eine Kristallinität aufweist, kann durch eine Oxidation der Oberfläche des Halbleiterfilms durch eine Solidphasenreaktion der Hochdichte-Plasmabehandlung eine lokale und mit schneller Geschwindigkeit fortschreitende Oxidation der Kristallkorngrenzen verhindert werden. Es kann also ein gleichförmiger Gate-Isolationsfilm mit einer niedrigen Grenzflächen-Zustandsdichte ausgebildet werden. Es können Variationen in den Eigenschaften eines Transistors unterdrückt werden, dessen Gate-Isolationsfilm teilweise oder vollständig einen durch eine Hochdichte-Plasmabehandlung ausgebildeten Isolationsfilm enthält.
  • Der Gate-Isolationsfilm 703 kann unter Verwendung einer einzelnen Schicht oder eines Schichtstapels eines Films, die bzw. der Siliciumoxid, Siliciumnitridoxid, Siliciumoxynitrid, Siliciumnitrid, Hafniumoxid, Aluminiumoxid, Tantaloxid, Yttriumoxid, Hafniumsilikat (HfSixOy, (x > 0, y > 0)), Hafniumsilikat (HfSixOy, (x > 0, y > 0)), zu dem Stickstoff zugesetzt ist, Hafniumaluminat (HfAlxOy, (x > 0, y > 0), zu dem Stickstoff zugesetzt ist, oder ähnliches enthält, durch eine plasmaunterstützte CVD, eine Zerstäubung oder ähnliches ausgebildet werden.
  • Es ist zu beachten, dass in dieser Beschreibung ein Oxynitrid eine Substanz ist, die mehr Sauerstoff als Stickstoff enthält, und dass ein Nitridoxid eine Substanz ist, die mehr Stickstoff als Sauerstoff enthält.
  • Die Dicke des Gate-Isolationsfilms 703 kann zum Beispiel 1 bis 100 nm und vorzugsweise 10 bis 50 nm betragen. In dieser Ausführungsform wird ein einschichtiger Isolationsfilm mit einem darin enthaltenen Siliciumoxid als der Gate-Isolationsfilm 703 durch eine plasmaunterstützte CVD ausgebildet.
  • Nachdem dann die Maske 705 entfernt wurde, wird ein Teil des Gate-Isolationsfilms 703 wie in 9C gezeigt entfernt und wird eine Öffnung 706 in einem mit dem Verunreinigungsbereich 704 überlappenden Bereich durch Ätzen oder ähnliches ausgebildet. Danach werden eine Gate-Elektrode 707 und ein leitender Film 708 ausgebildet.
  • Ein leitender Film wird derart ausgebildet, dass er die Öffnung 706 bedeckt, und dann zu einer vorbestimmten Form verarbeitet (gemustert), sodass die Gate-Elektrode 707 und der leitende Film 708 ausgebildet werden können. Der leitende Film 708 ist in Kontakt mit dem Verunreinigungsbereich 704 in der Öffnung 706. Der leitende Film kann durch CVD, Zerstäubung, Gasphasenabscheidung, Aufschleudern oder ähnliches ausgebildet werden. Für den leitenden Film kann Tantal (Ta), Wolfram (W), Titan (Ti), Molybdän (Mo), Aluminium (Al), Kupfer (Cu), Chrom (Cr), Niob (Nb) oder ähnliches verwendet werden. Es kann eine Legierung, die ein derartiges Metall als Hauptkomponente enthält, oder eine Verbindung, die ein derartiges Metall enthält, verwendet werden. Alternativ hierzu kann der leitende Film unter Verwendung eines Halbleiters ausgebildet werden, wobei es sich um ein polykristallines Silicium handeln kann, das mit einem Verunreinigungselement wie etwa Phosphor dotiert ist, das eine Leitfähigkeit für den Halbleiterfilm vorsieht.
  • Es ist zu beachten, dass die Gate-Elektrode 707 und der leitende Film 708 in dieser Ausführungsform unter Verwendung eines einschichtigen leitenden Films ausgebildet werden, wobei die Ausführungsform jedoch nicht auf diesen Aufbau beschränkt ist. Die Gate-Elektrode 707 und der leitende Film 708 können auch aus einer Vielzahl von gestapelten leitenden Filmen ausgebildet werden.
  • Als eine Kombination aus zwei leitenden Filmen können Tantalnitrid oder Tantal für einen ersten leitenden Film verwendet werden und kann Wolfram für einen zweiten leitenden Film verwendet werden. Neben diesem Beispiel können beliebige der folgenden Kombinationen verwendet werden: Wolframnitrid und Wolfram, Molybdännitrid und Molybdän, Aluminium und Tantal, Aluminium und Titan usw. Weil Wolfram und Tantalnitrid eine hohe Wärmebeständigkeit aufweisen, kann eine Wärmebehandlung für eine thermische Aktivierung in einem Schritt durchgeführt werden, der nach der Ausbildung der zwei leitenden Filme ausgeführt wird. Alternativ hierzu können als Kombination aus den zwei leitenden Filmen zum Beispiel ein Nickelsilicid und ein mit einem Verunreinigungselement, das eine n-Typ-Leitfähigkeit vorsieht, dotiertes Silicium, ein Wolframsilicid und ein mit einem Verunreinigungselement, das eine n-Typ-Leitfähigkeit vorsieht, dotiertes Silicium oder ähnliches verwendet werden.
  • Bei einem dreischichtigen Aufbau, in dem drei oder mehr leitende Filme übereinander gestapelt sind, wird vorzugsweise ein geschichteter Aufbau aus einem Molybdänfilm, einem Aluminiumfilm und einem Molybdänfilm verwendet.
  • Ein lichtdurchlässiger Oxidhalbleitefilm aus Indiumoxid, einer Mischung aus Indiumoxid und Zinnoxid, einer Mischung aus Indiumoxid und Zinkoxid, Zinkoxid, Zinkaluminiumoxid, Zinkaluminiumoxynitrid, Zinkgalliumoxid oder ähnlichem kann für die Gate-Elektrode 707 und den leitenden Film 708 verwendet werden.
  • Alternativ hierzu können die Gate-Elektrode 707 und der leitende Film 708 wahlweise durch ein Tröpfchenausgabeverfahren ohne Verwendung einer Maske ausgebildet werden. Ein Tröpfchenausgabeverfahren ist ein Verfahren zum Ausbilden eines vorbestimmten Musters durch das Ausgeben oder Ausstoßen eines Tröpfchens mit einer darin enthaltenden vorbestimmten Zusammensetzung aus einer Öffnung wie etwa ein Tintenstrahlverfahren.
  • Außerdem können die Gate-Elektrode 707 und der leitende Film 708 durch das Ausbilden eines leitenden Films ausgebildet werden, wobei der leitende Film durch ein induktiv gekoppeltes Plasmaätzen (ICP) unter entsprechend kontrollierten Bedingungen (z. B. der Größe der an einer spulenförmigen Elektrodenschicht angelegten elektrischen Leistung, der Größe der an einer Elektrodenschicht auf der Substratseite angelegten elektrischen Leistung und der Elektrodentemperatur auf der Substratseite) mit einer gewünschten, sich verjüngenden Form ausgebildet werden kann. Weiterhin können der Winkel usw. der sich verjüngenden Form durch die Form einer Maske kontrolliert werden. Es ist zu beachten, dass als Ätzgas ein chlorhaltiges Gas wie etwa Chlor, Borchlorid, Siliciumchlorid oder Kohlenstofftetrachlorid, ein fluorhaltiges Gas wie etwa Kohlenstofftetrafluorid, Schwefelfluorid oder Stickstofffluorid oder aber Sauerstoff verwendet werden können.
  • Wenn dann wie in 9D gezeigt ein Verunreinigungselement, das eine Leitfähigkeit vorsieht, zu dem Halbleiterfilm 702 hinzugefügt wird, wobei die Gate-Elektrode 707 und der leitende Film als Masken verwendet werden, werden ein Kanalbildungsbereich 710, der mit der Gate-Elektrode 707 überlappt, ein Paar von Verunreinigungsbereichen 709, die den Kanalbildungsbereich 710 einschließen, und ein Verunreinigungsbereich 711, der durch das weitere Hinzufügen eines Verunreinigungselements zu einem Teil des Verunreinigungsbereichs 704 erhalten wird, in dem Halbleiterfilm 702 ausgebildet.
  • In dieser Ausführungsform wird ein Fall beschrieben, in dem ein Verunreinigungselement, das eine p-Typ-Leitfähigkeit vorsieht (z. B. Bor), zu dem Halbleiterfilm 702 hinzugefügt wird.
  • 12A ist eine Draufsicht auf die Speicherzelle zu einem Zeitpunkt, zu dem die oben beschriebenen Schritte abgeschlossen sind. Die Querschnittansicht entlang der Strichlinie A1–A2 in 12A entspricht 9D.
  • Dann werden wie in 10A gezeigt Isolationsfilme 712 und 713 derart ausgebildet, dass sie den Gate-Isolationsfilm 703, die Gate-Elektrode 707 und den leitenden Film 708 bedecken. Insbesondere kann ein anorganischer Isolationsfilm aus Siliciumoxid, Siliciumnitrid, Siliciumnitridoxid, Siliciumoxynitrid, Aluminiumnitrid, Aluminiumnitridoxid oder ähnlichem für die Isolationsfilme 712 und 713 verwendet werden. Insbesondere werden die Isolationsfilme 712 und 713 vorzugsweise unter Verwendung eines Materials mit einer niedrigen dielektrischen Konstante ausgebildet, weil dadurch eine Kapazität aufgrund einer Überlappung von Elektroden oder Verdrahtungen ausreichend reduziert werden kann. Es ist zu beachten, dass ein poröser Isolationsfilm, der ein derartiges material enthält, für die Isolationsfilme 712 und 713 verwendet werden kann. Weil der poröse Isolationsfilm eine niedrigere dielektrische Konstante aufweist als eine dichte Isolationsschicht kann eine parasitäre Kapazität aufgrund von Elektroden oder Verdrahtungen weiter reduziert werden.
  • In dieser Ausführungsform wird ein Beispiel beschrieben, in dem Siliciumoxynitrid für den Isolationsfilm 712 und Siliciumnitridoxid für den Isolationsfilm 713 verwendet wird. Außerdem sind in diesem Beispiel die Isolationsfilme 712 und 713 über der Gate-Elektrode 707 und dem leitenden Film 708 ausgebildet, wobei jedoch gemäß der Erfindung auch nur ein Isolationsfilm über der Gate-Elektrode 707 und dem leitenden Film 708 ausgebildet sein kann oder eine Vielzahl von Isolationsfilmen in drei oder mehr Schichten übereinander gestapelt sein können.
  • Dann werden wie in 10B gezeigt die Isolationsfilme 712 und 713 einem chemisch-mechanischen Polieren (CMP) oder Ätzen unterworfen, um die Oberflächen der Gate-Elektrode 707 und des leitenden Films 708 freizulegen. Um die Eigenschaften des später ausgebildeten Transistors 101 zu verbessern, werden die Oberflächen der Isolationsfilme 712 und 713 möglichst geglättet.
  • Durch die oben beschriebenen Schritte kann der Transistor 103 ausgebildet werden.
  • Im Folgenden wird ein Verfahren zum Ausbilden des Transistors 101 beschrieben. Zuerst wird wie in 10C gezeigt eine Gate-Elektrode 714 über dem Isolationsfilm 712 oder dem Isolationsfilm 713 ausgebildet. Die Gate-Elektrode 714 kann unter Verwendung eines Materials und eines Schichtungsaufbaus ausgebildet werden, die denjenigen der Gate-Elektrode 707 und des leitenden Films 708 ähnlich sind.
  • Die Dicke der Gate-Elektrode 714 beträgt 10 bis 400 nm und vorzugsweise 100 bis 200 nm. Nachdem in dieser Ausführungsform ein 150 nm dicker leitender Film für die Gate-Elektrode durch eine Zerstäubung unter Verwendung eines Wolframziels ausgebildet wurde, wird der leitende Film durch Ätzen zu einer gewünschten Form verarbeitet (gemustert), sodass die Gate-Elektrode 714 ausgebildet wird. Wenn sich die Endteile der ausgebildeten Gate-Elektrode verjüngen, wird die Deckung durch einen darüber gestapelten Gate-Isolationsfilm verbessert, was vorteilhaft ist. Eine Resistmaske kann durch ein Tintenstrahlverfahren ausgebildet werden. Wenn die Resistmaske durch ein Tintenstrahlverfahren ausgebildet wird, wird keine Photomaske verwendet, wodurch die Herstellungskosten reduziert werden können.
  • Dann wird wie in 10D gezeigt ein Gate-Isolationsfilm 715 über der Gate-Elektrode 714 ausgebildet und wird ein inselförmiger Oxidhalbleiterfilm 716 über dem Gate-Isolationsfilm 715 derart ausgebildet, dass er die Gate-Elektrode 714 überlappt.
  • Der Gate-Isolationsfilm 715 kann unter Verwendung eines Materials und eines Schichtungsaufbaus ausgebildet werden, die denjenigen des Gate-Isolationsfilms 703 ähnlich sind. Es ist zu beachten, dass der Gate-Isolationsfilm 715 möglichst wenig Verunreinigungen wie etwa Feuchtigkeit oder Wasserstoff enthält. Falls ein Siliciumoxidfilm durch eine Zerstäubung ausgebildet wird, wird ein Siliciumziel oder ein Quarzziel als Ziel verwendet und werden Sauerstoff oder ein gemischtes Gas aus Sauerstoff und Argon als ein Zerstäubungsgas verwendet.
  • Ein Oxidhalbleiter, der durch das Entfernen einer Verunreinigung und durch die Reduktion eines Sauerstoffmangels stark gereinigt wurde, ist sehr empfindlich in Bezug auf einen Grenzflächenzustand und eine elektrische Ladung an der Grenzfläche, sodass die Eigenschaften einer Grenzfläche zwischen dem stark gereinigten Oxidhalbleiterfilm 716 und dem Gate-Isolationsfilm 715 wichtig sind. Der Gate-Isolationsfilm 715, der in Kontakt mit dem stark gereinigten Oxidhalbleiterfilm 716 ist, muss also eine hohe Qualität aufweisen.
  • Zum Beispiel wird vorzugsweise eine hochdichte plasmaunterstützte chemische Gasphasenabscheidung (CVD) unter Verwendung von Mikrowellen (mit einer Frequenz von 2,45 GHz) verwendet, weil ein dichter, hochqualitativer Isolationsfilm mit einer hohen Spannungsbeständigkeit ausgebildet werden kann. Der Grund hierfür ist, dass dann, wenn der stark gereinigte Oxidhalbleiter in einem engen Kontakt mit dem hochqualitativen Gate-Isolationsfilm ist, der Grenzflächenzustand reduziert werden kann und vorteilhafte Grenzflächeneigenschaften erzielt werden können.
  • Natürlich kann auch ein anderes Auftragungsverfahren wie etwa eine Zerstäubung oder eine plasmaunterstützte chemische Gasphasenabscheidung (CVD) verwendet werden, solange ein hochqualitativer Isolationsfilm als der Gate-Isolationsfilm 715 ausgebildet werden kann. Weiterhin kann ein beliebiger Isolationsfilm verwendet werden, solange die Filmqualität und die Eigenschaften einer Grenzfläche mit einem Oxidhalbleiter des Isolationsfilms durch eine nach der Auftragung durchgeführte Wärmebehandlung modifiziert werden. In jedem Fall kann ein beliebiger Isolationsfilm verwendet werden, solange die Filmqualität eines Gate-Isolationsfilms hoch ist, die Grenzflächenzustandsdichte mit einem Oxidhalbleiter vermindert ist und eine vorteilhafte Schnittstelle ausgebildet werden kann.
  • Der Gate-Isolationsfilm 715 kann einen Aufbau aufweisen, in dem ein unter Verwendung eines Materials mit einer hohen Barriereeigenschaft ausgebildeter Isolationsfilm und ein Isolationsfilm mit einem geringen Anteil von Stickstoff wie etwa ein Siliciumoxidfilm oder ein Siliciumoxynitridfilm übereinander gestapelt sind. In diesem Fall wird der Isolationsfilm wie etwa ein Siliciumoxidfilm oder ein Siliciumoxynitridfilm zwischen dem Isolationsfilm mit einer hohen Barriereeigenschaft und dem Oxidhalbleiterfilm 716 ausgebildet. Als der Isolationsfilm mit einer hohen Barriereeigenschaft kann zum Beispiel ein Siliciumnitridfilm, ein Siliciumnitridoxidfilm, ein Aluminiumnitridfilm, ein Aluminiumoxidfilm, ein Aluminiumnitridoxidfilm oder ähnliches verwendet werden. Der Isolationsfilm mit einer hohen Barriereeigenschaft kann verhindern, dass Verunreinigungen in einer Atmosphäre wie etwa Feuchtigkeit oder Wasserstoff oder Verunreinigungen in dem Substrat wie etwa ein Alkalimetall oder ein Schwermetall in den Oxidhalbleiterfilm 716, den Gate-Isolationsfilm 715 oder die Grenzfläche zwischen dem Oxidhalbleiterfilm 716 und einem anderen Isolationsfilm bzw. in die Nachbarschaft dazu eindringen. Außerdem wird der Isolationsfilm mit einem geringen Anteil an Stickstoff wie etwa ein Siliciumoxidfilm oder ein Siliciumoxynitridfilm derart ausgebildet, dass er in einem Kontakt mit dem Oxidhalbleiterfilm 716 ist, sodass ein direkter Kontakt zwischen dem Isolationsfilm mit einer hohen Barriereeigenschaft und dem Oxidhalbleiterfilm 716 verhindert werden kann.
  • Zum Beispiel kann der 100 nm dicke Gate-Isolationsfilm 715 derart ausgebildet werden, dass ein Siliciumnitridfilm (SiNy (y > 0)) mit einer Dicke von 50 bis 200 nm als der erste Gate-Isolationsfilm durch eine Zerstäubung ausgebildet wird und ein Siliciumoxidfilm (SiOx (x > 0)) mit einer Dicke von 5 bis 300 nm als ein zweiter Gate-Isolationsfilm über den ersten Gate-Isolationsfilm gestapelt wird. Die Dicke des Gate-Isolationsfilms 715 kann in Abhängigkeit von den für den Transistor benötigten Eigenschaften gewählt werden und kann im Bereich zwischen ungefähr 350 und 400 nm liegen.
  • In dieser Ausführungsform wird der Gate-Isolationsfilm 715 mit einem Aufbau ausgebildet, in dem ein durch eine Zerstäubung ausgebildeter und 100 nm dicker Siliciumoxidfilm über einem durch eine Zerstäubung ausgebildeten und 50 nm dicken Siliciumnitridfilm gestapelt ist.
  • Es ist zu beachten, dass der Gate-Isolationsfilm 715 in Kontakt mit dem später ausgebildeten Oxidhalbleiterfilm 716 ist. Wenn Wasserstoff in dem Oxidhalbleiterfilm 716 enthalten ist, werden die Eigenschaften des Transistors beeinträchtigt, sodass der Gate-Isolationsfilm 715 vorzugsweise keinen Wasserstoff, keine Hydroxygruppe und keine Feuchtigkeit enthalten sollte. Damit möglichst wenig Wasserstoff, Hydroxygruppe und Feuchtigkeit in dem Gate-Isolationsfilm 715 enthalten ist, werden Verunreinigungen wie etwa Wasserstoff oder Feuchtigkeit, die an dem Substrat 700 adsorbiert wurden, durch ein Vorheizen des Substrats 700, über dem die Gate-Elektrode 714 ausgebildet wird, in einer Vorheizkammer einer Zerstäubungsvorrichtung als einer Vorbehandlung vor dem Auftragen entfernt und abgeführt. Die Temperatur des Vorheizens liegt bei 100 bis 400°C und vorzugsweise bei 150 bis 300°C. Als Abführungsvorrichtung ist vorzugsweise eine Kryopumpe in der Vorheizkammer vorgesehen. Es kann jedoch auch auf die Vorheizbehandlung verzichtet werden.
  • Der inselförmige Oxidhalbleiterfilm 716 kann ausgebildet werden, indem ein über dem Gate-Isolationsfilm 715 ausgebildeter Oxidhalbleiterfilm zu einer gewünschten Form verarbeitet wird. Die Dicke des Oxidhalbleiterfilms beträgt 2 bis 200 nm und vorzugsweise 3 bis 50 nm oder noch besser 3 bis 20 nm. Der Oxidhalbleiterfilm wird durch eine Zerstäubung unter Verwendung eines Oxidhalbleiters als eines Ziels aufgetragen. Alternativ hierzu kann der Oxidhalbleiterfilm durch eine Zerstäubung in einer Edelgasatmosphäre (z. B. Argon), einer Sauerstoffatmosphäre oder einer gemischten Atmosphäre aus einem Edelgas (z. B. Argon) und Sauerstoff ausgebildet werden.
  • Bevor der Oxidhalbleitefilm durch eine Zerstäubung aufgetragen wird, wird vorzugsweise Staub von der Oberfläche des Gate-Isolationsfilms 715 durch eine umgekehrte Zerstäubung entfernt, in der ein Argongas eingeführt wird und ein Plasma erzeugt wird. Die umgekehrte Zerstäubung ist ein Verfahren, in dem ohne das Anlegen einer Spannung an einer Zielseite eine Hochfrequenz-Stromquelle für das Anlegen einer Spannung an einer Substratseite in einer Argonatmosphäre verwendet wird und ein Plasma in der Nachbarschaft zu dem Substrat erzeugt wird, sodass eine Substratfläche modifiziert wird. Es ist zu beachten, dass auch Stickstoff, Helium oder ähnliches anstelle der Argonatmosphäre verwendet werden können. Alternativ hierzu kann eine Argonatmosphäre verwendet werden, zu der Sauerstoff, Stickstoffoxid oder ähnliches zugesetzt ist. Alternativ hierzu kann eine Argonatmosphäre verwendet werden, zu der Chlor, Kohlenstofftetrafluorid oder ähnliches zugesetzt ist.
  • Wie oben beschrieben kann für den Oxidhalbleiterfilm verwendet werden: Indiumoxid; Zinnoxid; Zinkoxid; ein Metalloxid mit zwei Komponenten wie etwa ein In-Zn-basiertes Oxid, ein Sn-Zn-basiertes Oxid, ein Al-Zn-basiertes Oxid, ein Zn-Mg-basiertes Oxid, ein Sn-Mg-basiertes Oxid, ein In-Mg-basiertes Oxid oder ein In-Ga-basiertes Oxid; ein Metalloxid mit drei Komponenten wie etwa ein In-Ga-Zn-basiertes Oxid (auch als IGZO bezeichnet), ein In-Al-Zn-basiertes Oxid, ein In-Sn-Zn-basiertes Oxid, ein Sn-Ga-Zn-basiertes Oxid, ein Al-Ga-Zn-basiertes Oxid, ein Sn-Al-Zn-basiertes Oxid, ein In-Hf-Zn-basiertes Oxid, ein In-La-Zn-basiertes Oxid, ein In-Ce-Zn-basiertes Oxid, ein In-Pr-Zn-basiertes Oxid, ein In-Nd-Zn-basiertes Oxid, ein In-Sm-Zn-basiertes Oxid, ein In-Eu-Zn-basiertes Oxid, ein In-Gd-Zn-basiertes Oxid, ein In-Tb-Zn-basiertes Oxid, ein In-Dy-Zn-basiertes Oxid, ein In-Ho-Zn-basiertes Oxid, ein In-Er-Zn-basiertes Oxid, ein In-Tm-Zn-basiertes Oxid, ein In-Yb-Zn-basiertes Oxid oder ein In-Lu-Zn-basiertes Oxid; oder ein Metalloxid mit vier Komponenten wie etwa ein In-Sn-Ga-Zn-basiertes Oxid, ein In-Hf-Ga-Zn-basiertes Oxid, ein In-Al-Ga-Zn-basiertes Oxid, ein In-Sn-Al-Zn-basiertes Oxid, ein In-Sn-Hf-Zn-basiertes Oxid oder ein In-Hf-Al-Zn-basiertes Oxid.
  • In dieser Ausführungsform wird als der Oxidhalbleiterfilm ein 30 nm dicker In-Ga-Zn-basierter Oxidhalbleiterdünnfilm verwendet, der durch eine Zerstäubung unter Verwendung eines Indium (In), Gallium (Ga) oder Zink (Zn) enthaltenden Ziels erhalten wird. Wenn ein In-Ga-Zn-basierter Oxidhalbleitefilm durch eine Zerstäubung ausgebildet wird, wird vorzugsweise ein Ziel aus einem In-Ga-Zn-basierten Oxid mit einem Atomverhältnis von In:Ga:Zn = 1:1:1, 4:2:3, 3:1:2, 1:1:2, 2:1:3 oder 3:1:4 verwendet. Wenn ein Oxidhalbleiterfilm unter Verwendung eines Ziels aus einem In-Ga-Zn-basierten Oxid mit dem oben genanten Atomverhältnis ausgebildet wird, kann ein Polykristall oder ein c-Achsenausgerichteter Kristall (CAAC) ausgebildet werden. Die Füllrate des In, Ga und Zn enthaltenden Ziels ist größer oder gleich 90% und kleiner oder gleich 100% und vorzugsweise größer oder gleich 95% und kleiner als 100%. Wenn ein Ziel mit einer hohen Füllrate verwendet wird, wird ein dichter Oxidhalbleiterfilm ausgebildet.
  • Wenn ein In-Zn-basiertes Material für den Oxidhalbleiter verwendet wird, weist ein verwendetes Ziel ein Zusammensetzungsverhältnis von In:Zn = 50:1 bis 1:2 in einem Atomverhältnis (In2O3: ZnO = 25:1 bis 1:4 in einem Molverhältnis), vorzugsweise von In:Zn = 20:1 bis 1:1 in einem Atomverhältnis (In2O3: ZnO = 10:1 bis 1:2 in einem Molverhältnis) und noch besser von In: Zn = 1,5:1 bis 15:1 in einem Atomverhältnis (In2O3: ZnO = 3:4 bis 15:2 in einem Molverhältnis) auf. Wenn zum Beispiel ein Ziel, das für das Auftragen eines unter Verwendung eines In-Zn-basierten Oxids ausgebildeten Oxidhalbleiterfilms verwendet wird, ein Zusammensetzungsverhältnis von In:Zn:O = X:Y:Z in einem Atomverhältnis aufweist, wobei Z > 1,5X + Y, kann die Mobilität verbessert werden, indem das Verhältnis von Zn innerhalb des oben genannten Bereichs gehalten wird.
  • In dieser Ausführungsform wird der Oxidhalbleiterfilm derart aufgetragen, dass das Substrat in einer Behandlungskammer in einem reduzierten Druckzustand gehalten wird, in der Behandlungskammer verbleibende Feuchtigkeit entfernt wird, ein Zerstäubungsgas, aus dem Wasserstoff und Feuchtigkeit entfernt wurden, eingeführt wird, und das Ziel verwendet wird. Die Substrattemperatur kann zwischen 100 und 600°C und vorzugsweise zwischen 200 und 400°C zum Zeitpunkt der Auftragung liegen. Indem der Oxidhalbleiterfilm aufgetragen wird, während das Substrat geheizt wird, kann die Konzentration der in dem aufgetragenen Oxidhalbleiterfilm enthaltenen Verunreinigungen vermindert werden. Außerdem kann eine durch die Zerstäubung verursachte Beschädigung reduziert werden. Um die in der Behandlungskammer verbleibende Feuchtigkeit zu entfernen, wird vorzugsweise eine Adsorptionsvakuumpumpe verwendet. Zum Beispiel kann vorzugsweise eine Kryopumpe, eine Ionenpumpe oder eine Titansublimationspumpe verwendet werden. Eine Turbopumpe, zu der eine Kaltfalle hinzugefügt ist, kann als eine Abführungsvorrichtung verwendet werden. Zum Beispiel werden Wasserstoffatome, eine Verbindung einschließlich von Wasserstoffatomen wie etwa Wasser (vorzugsweise eine Verbindung einschließlich von Kohlenstoffatomen) und ähnliches unter Verwendung der Kryopumpe aus der Behandlungskammer abgeführt. Dadurch kann die Konzentration von Verunreinigungen, die in dem in der Behandlungskammer abgelegten Oxidhalbleiterfilm enthalten sind, vermindert werden.
  • Zum Beispiel können die folgenden Auftragungsbedingungen verwendet werden: die Distanz zwischen dem Substrat und dem Ziel beträgt 100 mm, der Druck liegt bei 0,6 Pa, die Gleichstromleistung beträgt 0,5 kW und die Atmosphäre ist eine Sauerstoffatmosphäre (der Anteil der Sauerstoffflussrate liegt bei 100%). Es ist zu beachten, dass vorzugsweise eine gepulste Gleichstromleistung verwendet wird, weil dadurch der während der Auftragung erzeugte Staub reduziert wird und die Filmdicke gleichmäßig vorgesehen werden kann.
  • Damit möglichst wenig Wasserstoff, Hydroxygruppe und Feuchtigkeit in dem Oxidhalbleiterfilm enthalten sind, wird vorzugsweise eine Verunreinigung wie etwa Wasserstoff oder Feuchtigkeit, die an dem Substrat 700 adsorbiert wird, durch ein Vorheizen des Substrats 700, über dem der Gate-Isolationsfilm 715 ausgebildet ist, in einer Vorheizkammer einer Zerstäubungsvorrichtung als einer Vorbehandlung für die Auftragung entfernt und abgeführt. Die Temperatur des Vorheizens beträgt zwischen 100 und 400°C und vorzugsweise zwischen 150 und 300°C. Als eine Abführungsvorrichtung in der Vorheizkammer wird vorzugsweise eine Kryopumpe verwendet. Es ist zu beachten, dass auch auf die Vorheizbehandlung verzichtet werden kann. Das Vorheizen kann in ähnlicher Weise auch auf dem Substrat 700, in dem die leitenden Filme 719 und 720 ausgebildet sind, vor dem Ausbilden eines Gate-Isolationsfilms 721 durchgeführt werden.
  • Es ist zu beachten, dass für das Ausbilden des inselförmigen Oxidhalbleiterfilms 716 ein Trockenätzen und/oder ein Nassätzen verwendet werden können. Als Ätzgas für ein Trockenätzen wird vorzugsweise ein Chlor enthaltendes Gas (ein Chlor-basiertes Gas wie etwa Chlor (Cl2), Bortrichlorid (3Cl3), Siliciumtetrachlorid (SiCl4) oder Kohlenstofftetrachlorid (CCl4)) verwendet. Alternativ hierzu kann ein Fluor enthaltendes Gas (ein Fluor-basiertes Gas wie etwa Kohlenstofftetrafluorid (CF4), Schwefelhexafluorid (SF6), Stickstofftrifluorid (NF3) oder Trifluormethan (CHF3)), Wasserstoffbromid (HBr), Sauerstoff (O2), eines dieser Gase, dem ein Edelgas wie etwa Helium (He) oder Argon (Ar) zugesetzt ist, oder ähnliches verwendet werden.
  • Für das Trockenätzen kann ein reaktives Ionenätzen (RIE) mit einer parallelen Platte oder ein induktiv gekoppeltes Plasmaätzen (ICP) verwendet werden. Um den Film zu einer gewünschten Form zu ätzen, werden die Ätzbedingungen (z. B. die Größe der an einer spulenförmigen Elektrode angelegten elektrischen Leistung, die Größe der an einer Elektrode auf der Substratseite angelegten elektrischen Leistung und die Elektrodentemperatur auf der Substratseite) entsprechend eingestellt.
  • Als Ätzmittel für das Nassätzen kann eine gemischte Lösung aus Phosphorsäure, Ethansäure und Salpetersäure, eine organische Säure wie etwa Zitronensäure oder Oxalsäure oder ähnliches verwendet werden. In dieser Ausführungsform wird ITO-07N (hergestellt von KANTO CHEMICAL CO., INC.) verwendet.
  • Eine Resistmaske zum Ausbilden des inselförmigen Oxidhalbleiterfilms 716 kann durch ein Tintenstrahlverfahren ausgebildet werden. Wenn die Resistmaske durch ein Tintenstrahlverfahren ausgebildet wird, wird keine Photomaske verwendet, wodurch die Herstellungskosten reduziert werden können.
  • Es kann eine umgekehrte Zerstäubung durchgeführt werden, bevor ein leitender Film in einem folgenden Schritt ausgebildet wird, um restliches Resist oder ähnliches, das an Flächen des inselförmigen Oxidhalbleiterfilms 716 und des Gate-Isolationsfilms 715 haftet, zu entfernen
  • Der durch eine Zerstäubung oder ähnliches aufgetragene Oxidhalbleiterfilm kann in einigen Fällen eine große Menge an Feuchtigkeit oder Wasserstoff (einschließlich einer Hydroxygruppe) als Verunreinigung enthalten. Feuchtigkeit oder Wasserstoff kann einfach einen Spenderpegel bilden und dient somit als eine Verunreinigung in dem Oxidhalbleiter. Um in einer Ausführungsform der vorliegenden Erfindung Verunreinigungen wie etwa Feuchtigkeit oder Wasserstoff in dem Oxidhalbleiterfilm zu reduzieren (eine Dehydrierung oder Dehydrogenierung durchzuführen), wird der inselförmige Oxidhalbleiterfilm 716 einer Wärmebehandlung in einer Atmosphäre mit einem reduzierten Druck, einer Inertgasatmosphäre aus Stickstoff, einem Edelgas oder ähnlichem, einer Sauerstoffgasatmosphäre oder einer ultratrockenen Luft (mit einem Feuchtigkeitsgehalt von 20 ppm (–55°C bei einer Umwandlung zum Taupunkt) oder weniger, vorzugsweise 1 ppm oder weniger oder noch besser 10 ppb oder weniger, wenn eine Messung durch einen Taupunktmesser in einer Cavity-Ring-Down-Spektroskopie(CRDS)-Verfahren) unterworfen.
  • Indem die Wärmebehandlung auf dem inselförmigen Oxidhalbleiterfilm 716 durchgeführt wird, kann Feuchtigkeit oder Wasserstoff in dem inselförmigen Oxidhalbleiterfilm 716 entfernt werden. Insbesondere kann eine Wärmebehandlung bei einer Temperatur von größer oder gleich 250°C und kleiner oder gleich 750°C und vorzugsweise von größer oder gleich 400°C und kleiner als die untere Kühltemperatur des Substrats durchgeführt werden. Zum Beispiel kann die Wärmebehandlung bei 500°C ungefähr 3 bis 6 Minuten lang durchgeführt werden. Wenn ein RTA für die Wärmebehandlung verwendet wird, können eine Dehydrierung oder eine Dehydrogenierung innerhalb einer kurzen Zeit durchgeführt werden. Die Behandlung kann also auch bei einer Temperatur durchgeführt werden, die höher als die untere Kühltemperatur eines Glassubstrats ist.
  • In dieser Ausführungsform wird ein elektrischer Ofen als Wärmebehandlungsvorrichtung verwendet.
  • Die Wärmebehandlungsvorrichtung ist nicht auf einen elektrischen Ofen beschränkt, wobei auch eine Vorrichtung zum Heizen eines Objekts durch eine Wärmeleitung oder Wärmestrahlung von einem Heizer wie etwa einem Widerstandsheizer vorgesehen sein kann. Zum Beispiel kann eine RTA-Vorrichtung für ein schnelles thermisches Glühen wie etwa eine GRTA-Vorrichtung (Gas-RTA-Vorrichtung) oder eine LRTA-Vorrichtung (Lampen-RTA-Vorrichtung) verwendet werden. Eine LRTA-Vorrichtung ist eine Vorrichtung zum Heizen eines Objekts durch eine Lichtstrahlung (eine elektromagnetische Welle), die von einer Lampe wie etwa einer Halogenlampe, einer Metallhalidlampe, einer Xenonbogenlampe, einer Kohlebogenlampe, einer Hochdruck-Sodiumlampe oder einer Hochdruck-Quecksilberlampe emittiert wird. Eine GRTA-Vorrichtung ist eine Vorrichtung, mit der eine Wärmebehandlung unter Verwendung eines Gases mit einer hohen Temperatur durchgeführt wird. Als Gas wird ein Inertgas, das nicht mit einem Objekt während einer Wärmebehandlung reagiert, wie etwa Stickstoff oder ein Edelgas (z. B. Argon) verwendet.
  • In der Wärmebehandlung ist vorzugsweise keine Feuchtigkeit, Wasserstoff oder ähnliches in dem Stickstoff oder dem Edelgas wie etwa Helium, Neon oder Argon enthalten. Alternativ hierzu liegt die Reinheit des Stickstoffs oder Edelgases wie etwa Helium, Neon, Argon, der bzw. das in die Wärmebehandlungsvorrichtung eingeführt wird, bei 6N (99,9999%) oder mehr und vorzugsweise bei 7N (99,99999%) oder mehr oder (d. h. die Verunreinigungskonzentration liegt bei 1 ppm oder weniger und vorzugsweise bei 0,1 ppm oder weniger).
  • Es wurde behauptet, dass ein Oxidhalbleiter unempfindlich gegenüber Verunreinigungen ist, sodass es also unproblematisch ist, wenn eine beträchtliche Menge von Metallverunreinigungen in dem Film enthalten ist und ein kostengünstiges Kalknatronglas mit einer darin enthaltenen großen Menge von Alkalimetall wie etwa Sodium verwendet werden kann (Kamiya, Nomura und Hosono „Carrier Transport Properties and Electronic Structures of Amorphous Oxide Semiconductors: The present status", KOTAY BUTSURI (SOLID STATE PHYSICS), 2009: Band 44 auf den Seiten 621–633). Dieser Behauptung trifft jedoch nicht zu. Alkalimetall ist kein in einem Oxidhalbleiter enthaltenes Element und stellt somit eine Verunreinigung dar. Auch ein Alkalierdmetall ist eine Verunreinigung, wenn das Alkalierdmetall nicht in einem Oxidhalbleiter enthalten ist. Das Alkalimetall und insbesondere Na wird zu einem Na+, wenn ein Isolationsfilm, der in Kontakt mit einem Oxidhalbleiterfilm ist, ein Oxid ist und Na in den Isolationsfilm diffundiert. Außerdem schneidet oder tritt das Na in dem Oxidhalbleiterfilm in ein Boqnd zwischen einem Metall und Sauerstoff ein, die beide in einem Oxidhalbleiter enthalten sind. Daraus resultiert zum Beispiel eine Verschlechterung der Eigenschaften eines Transistors wie etwa eines normalerweise eingeschalteten Zustands des Transistors aufgrund einer Verschiebung der Schwellwertspannung in einer negativen Richtung oder einer Verminderung in der Mobilität. Es kann auch eine Variation in den Eigenschaften auftreten. Eine derartige Verschlechterung der Eigenschaften des Transistors und eine Variation in den Eigenschaften aufgrund der Verunreinigung treten vor allem dann auf, wenn die Konzentration des Wasserstoffs in dem Oxidhalbleiterfilm extrem niedrig ist. Wenn also die Konzentration von Wasserstoff in dem Oxidhalbleiterfilm bei 5 × 1019 cm–3 und insbesondere bei 5 × 1018 cm–3 oder weniger liegt, sollte die Konzentration der Verunreinigung vermindert werden. Insbesondere sollte der Messwert einer Na-Konzentration bei einer Ionenmassenspektrometrie bei 5 × 1016/cm3 oder weniger und vorzugsweise bei 1 × 1016/cm3 oder weniger und noch besser bei 1 × 1015/cm3 oder weniger liegen. Entsprechend sollte der Messwert einer Li-Konzentration bei 5 × 1015/cm3 oder weniger und vorzugsweise bei 1 × 1015/cm3 oder weniger liegen. Entsprechend sollte der Messwert einer K-Konzentration bei 5 × 1015/cm3 oder weniger und vorzugsweise bei 1 × 1015/cm3 oder weniger liegen.
  • Durch die oben genannten Schritte kann die Konzentration von Wasserstoff in dem inselförmigen Oxidhalbleiterfilm 716 vermindert werden. Außerdem ermöglicht die Wärmebehandlung bei einer Temperatur kleiner oder gleich der Glasübergangstemperatur die Ausbildung eines Oxidhalbleiterfilms mit einer breiten Bandlücke und einer niedrigen Trägerdichte aufgrund von Wasserstoff. Der Transistor kann also unter Verwendung eines großen Substrats ausgebildet werden, sodass die Massenproduktivität gesteigert werden kann. Die Wärmebehandlung kann zu einem beliebigen Zeitpunkt nach der Auftragung des Oxidhalbleiterfilms durchgeführt werden.
  • Wenn der Oxidhalbleiterfilm erhitzt wird, werden in Abhängigkeit von dem Material des Oxidhalbleiterfilms oder den Heizbedingungen unter Umständen plattenartige Kristalle an der Oberfläche des Oxidhalbleiterfilms gebildet. Der plattenartige Kristall ist vorzugsweise ein Einkristall, der in einer im Wesentlichen zu einer Fläche des Oxidhalbleiterfilms senkrechten Richtung c-Achsen-ausgerichtet ist. Auch wenn die plattenartigen Kristalle keine Einkristallkörper aufweisen, ist jeder Kristall vorzugsweise ein polykristalliner Körper, der in einer im Wesentlichen zu der Fläche des Oxidhalbleiterfilms senkrechten Richtung c-Achsen-ausgerichtet ist. Weiterhin sind vorzugsweise die polykristallinen Körper c-Achsen-ausgerichtet und entsprechen die a-b-Ebenen der Kristalle einander oder sind die a-Achsen oder die b-Achsen der Kristalle miteinander ausgerichtet. Wenn also eine Basisfläche des Oxidhalbleiterfilms uneben ist, ist der plattenartige Kristall polykristallin. Die Basisfläche ist also vorzugsweise möglichst eben.
  • Im Folgenden wird wie in 11A gezeigt ein Teil des Gate-Isolationsfilms 715 entfernt, sodass die Öffnungen 717 und 718 vorgesehen werden. Es werden also ein Teil der Gate-Elektrode 707 und ein Teil des leitenden Films 708 freigelegt. Dann werden der leitende Film 719, er in einem Kontakt mit der Gate-Elektrode 707 über die Öffnung 717 und den Oxidhalbleiterfilm 716 ist, und der leitende Film 720, der in einem Kontakt mit dem leitenden Film 708 über die Öffnung 718 und den Oxidhalbleiterfilm 716 ist, ausgebildet. Die leitenden Filme 719 und 720 funktionieren als Source- und Drain-Elektroden.
  • Insbesondere können die leitenden Filme 719 und 720 derart ausgebildet werden, dass ein die Öffnungen 717 und 718 bedeckender leitender Film durch eine Zerstäubung oder eine Vakuum-Gasphasenabscheidung ausgebildet wird, und anschließend zu einer vorbestimmten Form verarbeitet (gemustert) werden.
  • Als leitender Film für die leitenden Filme 719 und 720 kann eines der folgenden Materialien verwendet werden: ein Element, das aus der Aluminium, Chrom, Kupfer, Tantal, Titan, Molybdän und Wolfram umfassenden Gruppe gewählt ist; eine Legierung, die eines der genannten Elemente enthält; ein Legierungsfilm, der einige der oben genannten Elemente in einer Kombination enthält; usw. Alternativ hierzu kann ein Aufbau verwendet werden, in dem ein Film aus einem refraktären Material wie etwa Chrom, Tantal, Titan, Molybdän oder Wolfram über oder unter einem Metallfilm aus Aluminium, Kupfer oder ähnlichem gestapelt ist. Aluminium oder Kupfer wird vorzugsweise in Kombination mit einem refraktären Metallmaterial verwendet, um Probleme hinsichtlich der Wärmebeständigkeit und der Korrosion zu vermeiden. Als refraktäres Metallmaterial können Molybdän, Titan, Chrom, Tantal, Wolfram, Neodym, Scandium, Yttrium oder ähnliches verwendet werden.
  • Weiterhin können die leitenden Filme 719 und 720 einen einschichtigen Aufbau oder einen Schichtungsaufbau aus zwei oder mehr Schichten aufweisen. Zum Beispiel wird ein einschichtiger Aufbau aus einem Aluminiumfilm mit darin enthaltenem Silicium, ein zweischichtiger Aufbau, in dem ein Titanfilm über einem Aluminiumfilm geschichtet ist, ein dreischichtiger Aufbau, in dem Titanfilm, ein Aluminiumfilm und ein Titanfilm in dieser Reihenfolge übereinander geschichtet sind, und ähnliches vorgesehen.
  • Für die leitenden Filme 719 und 720 kann ein leitendes Metalloxid verwendet werden. Als leitendes Metalloxid können Indiumoxid, Zinnoxid, Zinkoxid, eine Mischung aus Indiumoxid und Zinnoxid, eine Mischung aus Indiumoxid und Zinkoxid oder ein leitendes Metalloxidmaterial mit darin enthaltenem Silicium oder Siliciumoxid verwendet werden.
  • Wenn die Wärmebehandlung nach der Ausbildung des leitenden Films durchgeführt wird, weist der leitende Film vorzugsweise eine Wärmebeständigkeit auf, die ausreicht, um der Wärmebehandlung standzuhalten.
  • Die Materialien und die Ätzbedingungen werden derart gewählt, dass der Oxidhalbleiterfilm 716 während des Ätzens des leitenden Films möglichst nicht entfernt wird. In Abhängigkeit von den Ätzbedingungen wird ein freigelegter Teil des inselförmigen Oxidhalbleiterfilms 716 teilweise geätzt, sodass unter Umständen eine Rille (ein Vertiefungsteil) ausgebildet wird.
  • In dieser Ausführungsform wird ein Titanfilm als der leitende Film verwendet. Der leitende Film kann also wahlweise durch ein Nassätzen unter Verwendung einer Lösung, die Ammoniak und Wasserstoffperoxid enthält (einer Ammoniakwasserstoffperoxidmischung), geätzt werden, wobei der Oxidhalbleiterfilm 716 in einigen Fällen aber auch teilweise geätzt wird. Als Ammoniakwasserstoffperoxidmischung wird insbesondere eine Lösung verwendet, in der ein oxygeniertes Wasser mit 31 Gewichtsprozent, Ammoniakwasser mit 28 Gewichtsprozent und Wasser in einem Volumenverhältnis von 5:2:2 gemischt sind. Alternativ hierzu kann ein Trockenätzen auf dem leitenden Film unter Verwendung von einem Gas durchgeführt werden, das Chlor (Cl2), Borchlorid (BCl3) oder ähnliches enthält.
  • Um die Anzahl der in einem Photolithographieprozess verwendeten Photomasken und die Anzahl von Prozessen zu reduzieren, kann ein Ätzprozess unter Verwendung einer Mehrtonmaske durchgeführt werden, durch die Licht hindurchgelassen wird, um eine Vielzahl von Intensitäten vorzusehen. Eine unter Verwendung einer Mehrtonmaske ausgebildete Resistmaske weist eine Vielzahl von Dicken auf und kann durch Ätzen in ihrer Form verändert werden. Auf diese Weise kann die Resistmaske in einer Vielzahl von Ätzprozessen für die Verarbeitung von Filmen zu verschiedenen Mustern verwendet werden. Dementsprechend kann eine Resistmaske in Entsprechung zu wenigstens zwei oder mehr Arten von verschiedenen Mustern unter Verwendung von einer einzelnen Mehrtonmaske ausgebildet werden. Dadurch können die Anzahl von Belichtungsmasken und die Anzahl von entsprechenden Photolithographieprozessen reduziert werden, sodass der Prozess vereinfacht werden kann.
  • Weiterhin kann ein leitender Oxidfilm, der als ein Source-Bereich und ein Drain-Bereich funktioniert, zwischen dem Oxidhalbleiterfilm 716 und den leitenden Filmen 719 und 720, die als Source- und Drain-Elektroden funktionieren, vorgesehen werden. Das Material des leitenden Oxidfilms enthält vorzugsweise Zinkoxid als eine Komponente und enthält vorzugsweise kein Indiumoxid. Für einen derartigen leitenden Oxidfilm kann Zinkoxid, Zinkaluminiumoxid, Zinkaluminiumoxynitrid, Galliumzinkoxid oder ähnliches verwendet werden.
  • Wenn zum Beispiel der leitende Oxidfilm verwendet wird, können eine Musterung zum Ausbilden des leitenden Oxidfilms und eine Musterung zum Ausbilden der leitenden Filme 719 und 720 gleichzeitig durchgeführt werden.
  • Durch das Vorsehen des leitenden Oxidfilms, der als ein Source-Bereich und ein Drain-Bereich funktioniert, kann der Widerstand zwischen dem Oxidhalbleiterfilm 716 und den leitenden Filmen 719 und 720 vermindert werden, sodass der Transistor mit einer hohen Geschwindigkeit betrieben werden kann. Außerdem kann durch das Vorsehen des leitenden Oxidfilms, der als ein Source-Bereich und ein Drain-Bereich funktioniert, die Stehspannung des Transistors erhöht werden.
  • Anschließend kann eine Plasmabehandlung unter Verwendung eines Gases wie etwa N2O, N2 oder Ar durchgeführt werden. Durch diese Plasmabehandlung können Wasser oder ähnliches, die an einer freiliegenden Fläche des Oxidhalbleiterfilms haften, entfernt werden. Alternativ hierzu kann eine Plasmabehandlung unter Verwendung eines Mischgases aus Sauerstoff und Argon durchgeführt werden.
  • 12B ist eine Draufsicht auf die Speicherzelle, nachdem die oben beschriebenen Schritte abgeschlossen wurden. Die Querschnittansicht entlang der Strichlinie A1–A2 in 12B entspricht 11A.
  • Nach der Plasmabehandlung wird wie in 11B gezeigt der Gate-Isolationsfilm 721 derart ausgebildet, dass er die leitenden Filme 719 und 720 und den Oxidhalbleiterfilm 716 bedeckt. Dann wird eine Gate-Elektrode 722 über dem Gate-Isolationsfilm 721 derart ausgebildet, dass er den Oxidhalbleiterfilm 716 überlappt, und wird ein leitender Film 723 über dem leitenden Film 719 derart ausgebildet, dass er den leitenden Film 719 überlappt.
  • Der Gate-Isolationsfilm 721 kann unter Verwendung eines Materials und eines Schichtungsaufbaus ausgebildet werden, die denjenigen des Gate-Isolationsfilms 703 ähnlich sind. Der Gate-Isolationsfilm 721 enthält vorzugsweise möglichst wenig Verunreinigungen wie etwa Feuchtigkeit oder Wasserstoff, wobei der Gate-Isolationsfilm 721 unter Verwendung eines einschichtigen Isolationsfilms oder einer Vielzahl von gestapelten Isolationsfilmen ausgebildet werden kann. Wenn Wasserstoff in dem Gate-Isolationsfilm 721 enthalten ist, tritt der Wasserstoff in den Oxidhalbleiterfilm 716 ein oder wird in dem Oxidhalbleiterfilm 716 enthaltener Sauerstoff durch den Wasserstoff extrahiert, sodass der Oxidhalbleiterfilm 716 einen niedrigeren Widerstand (n-Typ-Leitfähigkeit) aufweist und dementsprechend ein parasitärer Kanal gebildet werden kann. Es ist deshalb wichtig, dass ein keinen Wasserstoff nutzendes Auftragungsverfahren verwendet wird, um einen Gate-Isolationsfilm 721 mit möglichst wenig darin enthaltenem Wasserstoff zu bilden. Vorzugsweise wird ein Material mit einer hohen Barriereeigenschaft für den Gate-Isolationsfilm 721 verwendet. Als Isolationsfilm mit einer hohen Barriereeigenschaft kann zum Beispiel ein Siliciumnitridfilm, ein Siliciumnitridoxidfilm, ein Aluminiumnitridfilm, ein Aluminiumnitridoxidfilm oder ähnliches verwendet werden. Wenn eine Vielzahl von übereinander gestapelten Isolationsfilmen verwendet werden, wird ein Isolationsfilm mit einem geringen Anteil an Stickstoff wie etwa ein Siliciumoxidfilm oder ein Siliciumoxynitridfilm auf einer Seite ausgebildet, die dem Oxidhalbleiterfilm 716 näher ist als der Isolationsfilm mit der hohen Barriereeigenschaft. Dann wird der Isolationsfilm mit einer hohen Barriereeigenschaft derart ausgebildet, dass er die leitenden Filme 719 und 720 und den Oxidhalbleiterfilm 716 überlappt, wobei dazwischen der Isolationsfilm mit einem geringen Anteil an Stickstoff angeordnet ist. Wenn der Isolationsfilm mit einer hohen Barriereeigenschaft verwendet wird, kann verhindert werden, dass Verunreinigungen wie etwa Feuchtigkeit oder Wasserstoff in den Oxidhalbleiterfilm 716, den Gate-Isolationsfilm 721 oder die Grenzfläche zwischen dem Oxidhalbleiterfilm 716 und einem anderen Isolationsfilm bzw. die Nachbarschaft zu derselben eindringt. Außerdem wird der Isolationsfilm mit einem geringen Anteil von Stickstoff wie etwa ein Siliciumoxidfilm oder ein Siliciumoxynitridfilm derart ausgebildet, dass er in Kontakt mit dem Oxidhalbleiterfilm 716 ist, sodass ein direkter Kontakt zwischen dem Isolationsfilm mit einer hohen Barriereeigenschaft und dem Oxidhalbleiterfilm 716 verhindert werden kann.
  • In dieser Ausführungsform wird der Gate Isolationsfilm 721 mit einem Aufbau, in dem ein durch eine Zerstäubung ausgebildeter und 100 nm dicker Siliciumnitridfilm über einem durch eine Zerstäubung ausgebildeten und 200 nm dicken Siliciumoxidfilm gestapelt ist. Die Substrattemperatur während der Auftragung liegt im Bereich zwischen Raumtemperatur und 300°C und beträgt in dieser Ausführungsform 100°C.
  • Nachdem der Gate-Isolationsfilm 721 ausgebildet wurde, kann eine Wärmebehandlung durchgeführt werden. Die Wärmebehandlung wird in einer Stickstoffatmosphäre, ultratrockener Luft oder einer Edelgasatmosphäre (z. B. Argon oder Helium) vorzugsweise bei 200 bis 400°C und zum Beispiel 250 bis 350°C durchgeführt. Vorzugsweise liegt der Wassergehalt in dem Gas bei 20 ppm oder weniger, besser bei 1 ppm oder weniger und noch besser bei 10 ppb oder weniger. In dieser Ausführungsform wird die Wärmebehandlung zum Beispiel bei 250°C eine Stunde lang in einer Stickstoffatmosphäre durchgeführt. Alternativ hierzu kann eine RTA-Behandlung für eine kurze Zeitdauer bei einer hohen Temperatur vor der Ausbildung der leitenden Filme 719 und 720 ähnlich durchgeführt werden wie die Wärmebehandlung auf dem Oxidhalbleiterfilm für eine Reduktion von Feuchtigkeit oder Wasserstoff. Auch wenn Sauerstoffdefekte in dem Oxidhalbleiterfilm 716 durch die auf dem Oxidhalbleiterfilm 716 durchgeführte Wärmebehandlung erzeugt werden, weil die Wärmebehandlung nach dem Vorsehen des Sauerstoff enthaltenden Gate-Isolationsfilms 721 durchgeführt wird, wird Sauerstoff von dem Gate-Isolationsfilm 721 zu dem Oxidhalbleiterfilm 716 zugeführt. Durch die Zufuhr von Sauerstoff zu dem Oxidhalbleiterfilm 716 können als Donatoren dienende Sauerstoffdefekte in dem Oxidhalbleiterfilm 716 reduziert werden und kann das stöchiometrische Verhältnis erfüllt werden. Daraus resultiert, dass der Oxidhalbleiterfilm 716 stark gereinigt werden kann, sodass er im Wesentlichen intrinsisch ist und eine Variation in den elektrischen Eigenschaften des Transistors aufgrund von Sauerstoffdefekten reduziert werden kann, wodurch die elektrischen Eigenschaften verbessert werden können. Hinsichtlich des zeitlichen Ablaufs dieser Wärmebehandlung werden keine besonderen Beschränkungen vorgegeben, solange sie nach der Ausbildung des Gate-Isolationsfilms 721 erfolgt. Wenn diese Wärmebehandlung in einem anderen Schritt als eine Wärmebehandlung dient (z. B. als eine Wärmebehandlung während der Ausbildung eines Kunstharzfilms oder als eine Wärmebehandlung zum Vermindern des Widerstands eines transparenten, leitenden Films), kann der Oxidhalbleiterfilm 716 im Wesentlichen intrinsisch vorgesehen werden, ohne die Anzahl der Schritte zu erhöhen.
  • Alternativ hierzu können die als Donatoren dienenden Sauerstoffdefekte in dem Oxidhalbleiterfilm 716 reduziert werden, indem der Oxidhalbleiterfilm 716 einer Wärmebehandlung in einer Sauerstoffatmosphäre unterworfen wird, sodass Sauerstoff zu dem Oxidhalbleiter hinzugefügt wird. Die Wärmebehandlung wird bei einer Temperatur von zum Beispiel größer oder gleich 100°C und kleiner als 350°C und vorzugsweise größer oder gleich 150°C und kleiner als 250°C durchgeführt. Vorzugsweise enthält das für die Wärmebehandlung in einer Sauerstoffatmosphäre verwendete Sauerstoffgas kein Wasser, Wasserstoff oder ähnliches. Alternativ hierzu liegt die Reinheit des Sauerstoffgases, das in die Wärmebehandlungsvorrichtung eingeführt wird, bei 6N (99,9999%) oder höher und vorzugsweise bei 7N (99,99999%) oder höher (d. h. die Verunreinigungskonzentration in dem Sauerstoff liegt bei 1 ppm oder weniger und vorzugsweise bei 0,1 ppm oder weniger).
  • Alternativ hierzu kann Sauerstoff zu dem Oxidhalbleiterfilm 716 durch eine Ionenimplantation, eine Ionendotierung oder ähnliches hinzugefügt werden, sodass als Donatoren dienende Sauerstoffdefekte reduziert werden. Zum Beispiel kann ein durch eine Mikrowelle von 2,45 GHz zu einem Plasma versetzter Sauerstoff zu dem Oxidhalbleiterfilm 716 hinzugefügt werden.
  • Die Gate-Elektrode 722 und der leitende Film 723 können derart ausgebildet werden, dass ein leitender Film über dem Gate-Isolationsfilm 721 ausgebildet und anschließend gemustert wird. Die Gate-Elektrode 722 und der leitende Film 723 können unter Verwendung eines Materials und eines Schichtaufbaus ausgebildet werden, die denjenigen der Gate-Elektrode 722 und der leitenden Filme 719 und 720 ähnlich sind.
  • Die Dicke der Gate-Elektrode 722 und des leitenden Films 723 beträgt 10 bis 400 nm und vorzugsweise 100 bis 200 nm. Zum Beispiel können die Gate-Elektrode 722 und der leitende Film 723 derart ausgebildet werden, dass In dem leitenden Film ein Titanfilm, ein Aluminiumfilm und ein Titanfilm gestapelt sind, wobei eine Resistmaske durch eine Photolithographie oder ähnliches ausgebildet wird und unnötige Teile durch Ätzen entfernt werden, sodass der leitende Film zu einer gewünschten Form verarbeitet (gemustert) wird.
  • Durch die oben beschriebenen Schritte wird der Transistor 101 ausgebildet.
  • Es ist zu beachten, dass ein Teil, an dem der leitende Film 719 und der leitende Film 723 einander überlappen, wobei dazwischen der Gate-Isolationsfilm 721 vorgesehen ist, dem Kondensator 102 entspricht.
  • 12C ist eine Draufsicht auf die Speicherzelle, nachdem die oben beschriebenen Schritte abgeschlossen wurden. Die Querschnittansicht entlang der Strichlinie A1–A2 in 12C entspricht 11B.
  • Der Transistor 101 wird hier als ein Transistor mit einem einzelnen Gate beschrieben, wobei jedoch auch ein Transistor mit einer Vielzahl von Kanalbildungsbereichen ausgebildet werden kann, indem eine Vielzahl von elektrisch verbundenen Gate-Elektroden 714 vorgesehen wird.
  • Es kann ein Isolationsfilm, der in Kontakt mit dem Oxidhalbleiterfilm 716 ist (und in dieser Ausführungsform dem Gate-Isolationsfilm 715 und dem Gate-Isolationsfilm 721 entspricht) unter Verwendung eines isolierenden Materials ausgebildet werden, das ein Element der Gruppe 13 und Sauerstoff enthält. Viele Oxidhalbleitermaterialien enthalten ein Element der Gruppe 13, wobei ein isolierendes Material, das ein Element der Gruppe 13 enthält, für die Verwendung zusammen mit einem Oxidhalbleiter geeignet ist. Indem ein derartiges Material, das ein Element der Gruppe 13 enthält, für den Isolationsfilm verwendet wird, der in Kontakt mit dem Oxidhalbleiterfilm ist, kann der Zustand einer Grenzfläche mit dem Oxidhalbleiterfilm gut aufrechterhalten werden.
  • Ein Isolationsmaterial, das ein zu der Gruppe 13 gehörendes Element enthält, kann ein Isolationsmaterial sein, das ein oder mehrere Elemente der Gruppe 13 enthält. Beispiele für ein Isolationsmaterial, das ein Element der Gruppe 13 enthält, sind Galliumoxid, Aluminiumoxid, Aluminiumgalliumoxid und Galliumaluminiumoxid. Dabei ist Aluminiumgalliumoxid ein Material, dessen Aluminiumgehalt größer als der Galliumgehalt in Atomprozenten ist. Und Galliumaluminiumoxid ist ein Material, dessen Galliumgehalt größer oder gleich dem Aluminiumgehalt in Atomprozenten ist.
  • Wenn zum Beispiel ein Isolationsfilm in Kontakt mit einem Gallium enthaltenden Oxidhalbleiterfilm ausgebildet wird und ein Galliumoxid enthaltendes Material für den Isolationsfilm verwendet wird, können vorteilhafte Eigenschaften an der Grenzfläche zwischen dem Oxidhalbleiterfilm und dem Isolationsfilm aufrechterhalten werden. Wenn zum Beispiel der Oxidhalbleiterfilm und der Galliumoxid enthaltende Isolationsfilm in Kontakt miteinander vorgesehen werden, kann eine Anhäufung von Wasserstoff an der Grenzfläche zwischen dem Oxidhalbleitefilm und dem Isolationsfilm reduziert werden. Es ist zu beachten, dass ein ähnlicher Effekt erhalten werden kann, wenn ein zu derselben Gruppe wie ein Bestandselement des Oxidhalbleiterfilms gehöriges Element für den Isolationsfilm verwendet wird. Zum Beispiel ist es effektiv, einen Isolationsfilm unter Verwendung eines Aluminiumoxid enthaltenden Materials zu bilden. Aluminiumoxid lässt Wasser nicht einfach durch. Deshalb wird vorzugsweise eine Aluminiumoxid verwendendes Material verwendet, um zu verhindern, dass Wasser in den Oxidhalbleiterfilm eintritt.
  • Der Isolationsfilm, der in Kontakt mit dem Oxidhalbleiterfilm 716 ist, enthält vorzugsweise Sauerstoff in einem Anteil, der größer ist als derjenige in der stöchiometrischen Zusammensetzung. Dies wird durch eine Wärmbehandlung in einer Sauerstoffatmosphäre oder einer Sauerstoffdotierung bewerkstelligt. Eine Sauerstoffdotierung sieht das Hinzufügen von Sauerstoff zu einem Volumen vor. Es wird hier der Begriff „Volumen” verwendet, um deutlich zu machen, dass der Sauerstoff nicht nur zu einer Oberfläche eines Dünnfilms hinzugefügt wird, sondern auch zu dem Inneren des Dünnfilms. Eine „Sauerstoffdotierung” kann auch eine „Sauerstoffplasmadotierung” umfassen, in der ein zu einem Plasma versetzter Sauerstoff zu einem Volumen hinzugefügt wird. Die Sauerstoffdotierung kann durch eine Ionenimplantierung oder eine Ionendotierung bewerkstelligt werden.
  • Wenn zum Beispiel der Isolationsfilm, der in Kontakt mit dem Oxidhalbleiterfilm 716 ist, unter Verwendung von Galliumoxid ausgebildet wird, kann die Zusammensetzung des Galliumoxids durch eine Wärmebehandlung in einer Sauerstoffatmosphäre oder durch eine Sauerstoffdotierung auf Ga2OX (X = 3 + α, 0 < α < 1) gesetzt werden.
  • Wenn der Isolationsfilm, der in Kontakt mit dem Oxidhalbleiterfilm 716 ist, unter Verwendung von Aluminiumoxid ausgebildet wird, kann die Zusammensetzung des Aluminiumoxids durch eine Wärmebehandlung in einer Sauerstoffatmosphäre oder durch eine Sauerstoffdotierung auf Al2OX (X = 3 + α, 0 < α < 1) gesetzt werden.
  • Wenn der Isolationsfilm, der in Kontakt mit dem Oxidhalbleiterfilm 716 ist, unter Verwendung von Galliumaluminiumoxid (Aluminiumgalliumoxid) ausgebildet wird, kann die Zusammensetzung des Galliumaluminiumoxids (Aluminiumgalliumoxids) durch eine Wärmebehandlung in einer Sauerstoffatmosphäre oder durch eine Sauerstoffdotierung auf GaXAl2-XO3 +α (0 < X < 2,0 < α < 1) gesetzt werden.
  • Durch eine Sauerstoffdotierung kann ein Isolationsfilm ausgebildet werden, der einen Bereich enthält, in dem der Anteil von Sauerstoff größer ist als in der stöchiometrischen Zusammensetzung. Wenn der Isolationsfilm, der einen derartigen Bereich enthält, in Kontakt mit dem Oxidhalbleiterfilm ist, wird ein übermäßig in dem Isolationsfilm vorhandener Sauerstoff zu dem Oxidhalbleitefilm zugeführt und wird ein Sauerstoffmangel in dem Oxidhalbleiterfilm oder an der Grenzfläche zwischen dem Oxidhalbleiterfilm und dem Isolationsfilm reduziert. Der Oxidhalbleiterfilm kann also als ein intrinsischer oder im Wesentlichen intrinsischer Oxidhalbleiter ausgebildet werden.
  • Der Isolationsfilm, der einen Bereich enthält, in dem der Anteil von Sauerstoff größer als derjenige in der stöchiometrischen Zusammensetzung ist, kann als der Isolationsfilm verwendet werden, der auf einer oberen Seite des Oxidhalbleiterfilms platziert wird, oder als der Isolationsfilm, der auf einer unteren Seite des Oxidhalbleiterfilms platziert wird, wobei beide diese Isolationsfilme in Kontakt mit dem Oxidhalbleitefilm 716 sind. Vorzugsweise wird jedoch ein derartiger Isolationsfilm für beide Isolationsfilme verwendet, die in Kontakt mit dem Oxidhalbleiterfilm 716 sind. Der oben genannte Effekt kann durch einen Aufbau verstärkt werden, in dem der Oxidhalbleiterfilm 716 zwischen den Isolationsfilmen angeordnet ist, die jeweils einen Bereich enthalten, in dem der Anteil von Sauerstoff größer ist als derjenige in der stöchiometrischen Zusammensetzung, wobei die Isolationsfilme beide in Kontakt mit dem Oxidhalbleiterfilm 716 sind und jeweils auf der oberen Seite und der unteren Seite des Oxidhalbleiterfilms 716 angeordnet sind.
  • Die Isolationsfilme auf der oberen Seite und auf der unteren Seite des Oxidhalbleiterfilms 716 können dasselbe Bestandselement oder jeweils verschiedene Bestandselemente enthalten. Zum Beispiel können die Isolationsfilme auf der oberen Seite und auf der unteren Seite beide unter Verwendung von Galliumoxid ausgebildet werden, dessen Zusammensetzung Ga2OX ist (X = 3 + α, 0 < α < 1). Alternativ hierzu kann einer der Isolationsfilme auf der oberen Seite oder auf der unteren Seite unter Verwendung von Ga2OX (X = 3 + α, 0 < α < 1) ausgebildet werden und kann der jeweils andere Isolationsfilm unter Verwendung eines Aluminiumoxids mit einer Zusammensetzung von Al2OX (X = 3 + α, 0 < α < 1) ausgebildet werden.
  • Der Isolationsfilm, der in Kontakt mit dem Oxidhalbleiterfilm 716 ist, kann durch einen Stapel aus Isolationsfilmen ausgebildet werden, die jeweils einen Bereich enthalten, in dem der Anteil von Sauerstoff größer als derjenige in der stöchiometrischen Zusammensetzung ist. Zum Beispiel kann der Isolationsfilm auf der oberen Seite des Oxidhalbleiterfilms 716 wie folgt ausgebildet werden: es wird ein Galliumoxid mit einer Zusammensetzung von Ga2OX (X = 3 + α, 0 < α < 1) ausgebildet, wobei darüber ein Galliumaluminiumoxid (Aluminiumgalliumoxid) mit einer Zusammensetzung von GaXAl2-XO3+α (0 < X < 2,0 < α < 1) ausgebildet werden kann. Es ist zu beachten, dass der Isolationsfilm auf der unteren Seite des Oxidhalbleiterfilms 716 durch einen Stapel von Isolationsfilmen gebildet werden kann, die jeweils einen Bereich enthalten, in dem der Anteil von Sauerstoff größer als derjenige in der stöchiometrischen Zusammensetzung ist. Alternativ hierzu können beide Isolationsfilme auf der oberen Seite und der unteren Seite des Oxidhalbleiterfilms 716 durch einen Stapel aus Isolationsfilmen gebildet werden, die jeweils einen Bereich enthalten, in dem der Anteil von Sauerstoff größer als derjenige in der stöchiometrischen Zusammensetzung ist.
  • Dann wird wie in 11C gezeigt ein Isolationsfilm 724 derart ausgebildet, dass er den Gate-Isolationsfilm 721, den leitenden Film 723 und die Gate-Elektrode 722 bedeckt. Der Isolationsfilm 724 kann durch eine PVD, CVD oder ähnliches ausgebildet werden. Der Isolationsfilm 724 kann unter Verwendung eines Materials ausgebildet werden, das ein anorganisches isolierendes Material wie etwa Siliciumoxid, Siliciumoxynitrid, Siliciumnitrid, Hafniumoxid, Galliumoxid oder Aluminiumoxid enthält. Für den Isolationsfilm 724 wird vorzugsweise ein Material mit einer niedrigen dielektrischen Konstante oder ein Aufbau mit einer niedrigen dielektrischen Konstante (z. B. ein poröser Aufbau) verwendet. Wenn die dielektrische Konstante des Isolationsfilms 724 vermindert wird, kann eine zwischen Verdrahtungen oder Elektroden erzeugte parasitäre Kapazität reduziert werden, woraus eine höhere Betriebsgeschwindigkeit resultiert. Der Isolationsfilm 724 weist in dieser Ausführungsform einen einschichtigen Aufbau auf, wobei die Erfindung jedoch nicht auf diesen Aufbau beschränkt ist. Der Isolationsfilm 724 kann auch einen geschichteten Aufbau mit zwei oder mehr Schichten aufweisen.
  • Anschließend wird eine Öffnung 725 in dem Gate-Isolationsfilm 721 und in dem Isolationsfilm 724 ausgebildet, sodass ein Teil des leitenden Films 720 freigelegt wird. Danach wird eine Verdrahtung 726, die über die Öffnung 725 in einem Kontakt mit dem leitenden Film 720 ist, über dem Isolationsfilm 725 ausgebildet.
  • Ein leitender Film wird durch eine PVD oder CVD ausgebildet und dann gemustert, sodass die Verdrahtung 726 ausgebildet wird. Als Material für den leitenden Film kann verwendet werden: ein Element, das aus der Aluminium, Chrom, Kupfer, Tantal, Titan, Molybdän und Wolfram umfassenden Gruppe gewählt ist; eine Legierung, die eines dieser Elemente als Komponente enthält; oder ähnliches. Es kann ein Material verwendet werden, das eines der folgenden Elemente oder eine Kombination aus denselben enthält: Mangan, Magnesium, Zirconium, Beryllium, Neodym und Scandium.
  • Insbesondere kann zum Beispiel ein Verfahren verwendet werden, in dem ein dünner Titanfilm in einem die Öffnung des Isolationsfilms 724 enthaltenden Bereich durch eine PVD ausgebildet wird, ein Titanfilm (mit einer Dicke von ungefähr 5 nm) durch eine PVD ausgebildet wird und anschließend ein Aluminiumfilm derart ausgebildet wird, dass er in der Öffnung 725 eingebettet ist. Dabei weist der durch die PVD ausgebildete Titanfilm eine Funktion zum Reduzieren eines Oxidfilms (z. B. eines nativen Oxidfilms) auf, der auf einer Fläche ausgebildet ist, über welcher der Titanfilm ausgebildet wird, um dadurch den Kontaktwiderstand mit der unteren Elektrode oder ähnlichem (hier dem leitenden Film 720) zu vermindern. Außerdem können Buckel des Aluminiumfilms verhindert werden. Ein Kupferfilm kann durch ein Plattierungsverfahren ausgebildet werden, nachdem ein Barrierefilm aus Titan, Titannitrid oder ähnlichem ausgebildet wurde.
  • Die in dem Isolationsfilm 724 ausgebildete Öffnung 725 wird vorzugsweise in einem Bereich ausgebildet, der mit dem leitenden Film 708 überlappt. Durch das Vorsehen der Öffnung 725 in einem derartigen Bereich kann eine Vergrößerung des Elementbereichs aufgrund eines Kontaktbereichs verhindert werden.
  • Es wird hier ein Fall beschrieben, in dem eine Verbindungsposition des Verunreinigungsbereichs 704 und des leitenden Films 720 und eine Verbindungsposition des leitenden Films 720 und der Verdrahtung 726 miteinander überlappen, ohne dass der leitende Film 708 verwende wird. In diesem Fall wird eine Öffnung (auch als Öffnung in einem unteren Teil bezeichnet) in den Isolationsfilmen 712 und 713 ausgebildet, die über dem Verunreinigungsbereich 704 ausgebildet sind, und wird der leitende Film 720 derart ausgebildet, dass er die Öffnung in dem unteren Teil bedeckt. Danach wird eine Öffnung (auch als Öffnung in einem oberen Teil bezeichnet) in dem Gate-Isolationsfilm 721 und dem Isolationsfilm 724 in einem Bereich ausgebildet, der mit der Öffnung in dem unteren Teil überlappt, und wird die Verdrahtung 726 ausgebildet. Wenn die Öffnung in dem oberen Teil in dem Bereich ausgebildet wird, der mit der Öffnung in dem unteren Teil überlappt, kann der in der Öffnung in dem unteren Teil ausgebildete leitende Film 720 durch ein Ätzen getrennt werden. Um die Trennung zu vermeiden, sind die Öffnungen in dem unteren Teil und in dem oberen Teil derart ausgebildet, dass sie nicht miteinander überlappen, wodurch jedoch eine problematische Vergrößerung der Elementfläche bedingt wird.
  • Wie in dieser Ausführungsform beschrieben, kann unter Verwendung des leitenden Films 708 die Öffnung in dem oberen Teil ausgebildet werden, ohne den leitenden Film 720 zu trennen. Die Öffnungen in dem unteren Teil und in dem oberen Teil können also derart ausgebildet werden, dass sie miteinander überlappen, wodurch eine Vergrößerung der Elementfläche aufgrund der Öffnungen unterdrückt werden kann. Das heißt, die Halbleitereinrichtung kann hoch integriert werden.
  • Dann wird ein Isolationsfilm 727 derart ausgebildet, dass er die Verdrahtung 726 bedeckt. Durch diese Abfolge von Schritten kann die Speichereinrichtung hergestellt werden.
  • Es ist zu beachten, dass in dem Herstellungsverfahren die leitenden Filme 719 und 720, die als Source- und Drain-Elektroden funktionieren, nach der Ausbildung des Oxidhalbleiterfilms 716 ausgebildet werden. Wie in 11B gezeigt sind in dem durch das Herstellungsverfahren erhaltenen Transistor 101 die leitenden Filme 719 und 720 über dem Oxidhalbleiterfilm 716 ausgebildet. In dem Transistor 101 können jedoch die leitenden Filme, die als Source- und Drain-Elektroden funktionieren, auch unter dem Oxidhalbleiterfilm 716 und damit zwischen dem Oxidhalbleitefilm 716 und dem Gate-Isolationsfilm 715 ausgebildet werden.
  • 13 zeigt eine Querschnittansicht einer Speicherzelle, nachdem die leitenden Filme 719 und 720, die als Source- und Drain-Elektroden funktionieren, zwischen dem Oxidhalbleitefilm 716 und dem Gate-Isolationsfilm 715 vorgesehen wurden. Der in 13 gezeigte Transistor 101 kann erhalten werden, indem die leitenden Filme 719 und 720 nach der Ausbildung des Oxidhalbleiterfilms 715 ausgebildet werden und dann der Oxidhalbleiterfilm 716 ausgebildet wird.
  • Diese Ausführungsform kann mit einer beliebigen der zuvor beschriebenen Ausführungsform kombiniert werden.
  • (Ausführungsform 3)
  • Im Folgenden wird ein Beispiel für einen spezifischen Aufbau einer Treiberschaltung in einer Speichereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung beschrieben.
  • 14 ist ein Blockdiagramm eines spezifischen Aufbaus einer Speichereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung. Es ist zu beachten, dass in dem Blockdiagramm von 14 die Schaltungen in der Speichereinrichtung anhand ihrer Funktionen klassifiziert sind und als unabhängige Blöcke gezeigt sind. Es ist jedoch schwierig, tatsächlich bestehende Schaltungen vollständig anhand ihrer Funktionen zu klassifizieren, wobei unter Umständen eine Schaltung eine Vielzahl von Funktionen aufweisen kann.
  • Eine in 14 gezeigte Speichereinrichtung 400 enthält eine Zellenanordnung 801 und eine Treiberschaltung 802. Die Treiberschaltung 802 enthält eine Leseschaltung 803, die ein Signal erzeugt, das aus der Zellenanordnung 801 gelesene Daten enthält, eine erste Wortleitungs-Treiberschaltung 804, die das Potential einer ersten Wortleitung steuert, eine zweite Wortleitungs-Treiberschaltung 820, die das Potential einer zweiten Wortleitung steuert, und eine Bitleitungs-Treiberschaltung 805, die das Schreiben von Daten in eine innerhalb der Zellenanordnung 801 gewählte Speicherzelle steuert. Die Treiberschaltung 802 enthält weiterhin eine Steuerschaltung 806, die den Betrieb der Leseschaltung 803, der ersten Wortleitungs-Treiberschaltung 804, der zweiten Wortleitungs-Treiberschaltung 820 und der Bitleitungs-Treiberschaltung 805 steuert.
  • In der Speichereinrichtung 800 von 14 enthält die erste Wortleitungs-Treiberschaltung 804 einen Decodierer 807, einen Pegelverschieber 808 und einen Puffer 809. Die Bitleitungs-Treiberschaltung 805 enthält einen Decodierer 810, einen Pegelverschieber 811 und einen Selektor 812.
  • Die Speichereinrichtung 800 gemäß einer Ausführungsform der vorliegenden Erfindung enthält wenigstens die Zellenanordnung 801. Weiterhin enthält die Speichereinrichtung 800 gemäß einer Ausführungsform der vorliegenden Erfindung ein Speichermodul, in dem ein Teil der Treiberschaltung 802 oder die gesamte Treiberschaltung 802 mit der Zellenanordnung 801 verbunden ist. Das Speichermodul kann mit einem Verbindungsanschluss versehen sein, der auf einer Leiterplatte oder ähnlichem montiert sein kann und durch ein Kunstharz oder ähnliches geschützt ist (d. h. gepackt ist).
  • Die Zellenanordnung 801, die Leseschaltung 803, die erste Wortleitungs-Treiberschaltung 804, die zweite Wortleitungs-Treiberschaltung 820, die Bitleitungs-Treiberschaltung 805 und die Steuerschaltung 806 können unter Verwendung eines einzelnen Substrats ausgebildet sein. Alternativ hierzu kann die Zellenanordnung 801, die Leseschaltung 803, die erste Wortleitungs-Treiberschaltung 804, die zweite Wortleitungs-Treiberschaltung 820, die Bitleitungs-Treiberschaltung 805 oder die Steuerschaltung 806 unter Verwendung eines anderen Substrats ausgebildet sein als die anderen Anordnungen bzw. Schaltungen oder können alle Anordnungen bzw. Schaltungen auf jeweils verschiedenen Substraten ausgebildet sein.
  • Wenn verschiedene Substrate verwendet werden, kann eine elektrische Verbindung unter Verwendung einer flexiblen Leiterplatte (FPC) oder ähnlichem sichergestellt werden. In diesem Fall kann ein Teil der Treiberschaltung 802 mittels eines Chip-on-Film(COF)-Verfahrens mit einer FPC verbunden werden. Alternativ hierzu kann eine elektrische Verbindung durch Chip-on-Glass (COG) sichergestellt werden.
  • Wenn ein Signal AD einschließlich einer Adresse (Ax, Ay) der Zellenanordnung 801 als Daten in die Speichereinrichtung 800 eingegeben wird, sendet die Steuerschaltung 806 Ax als Daten für die Spaltenrichtung in der Adresse und Ay als Daten für die Reihenrichtung in der Adresse jeweils zu der Bitleitungs-Treiberschaltung 805 und der ersten Wortleitungs-Treiberschaltung 804. Außerdem sendet die Steuerschaltung 806 ein Signal DATA mit einer darin enthaltenen Dateneingabe für die Speichereinrichtung 800 zu der Bitleitungs-Treiberschaltung 805.
  • Der Betrieb zum Schreiben von Daten und der Betrieb zum Lesen von Daten in der Zellenanordnung 801 wird in Übereinstimmung mit einem Signal RE (Leseaktivierung), einem Signal WE (Schreibaktivierung) oder ähnlichem, die zu der Steuerschaltung 806 zugeführt werden, ausgewählt. Und wenn die Vielzahl von Zellenanordnungen 801 vorgesehen ist, kann ein Signal CE (Chipaktivierung) zum Auswählen der Zellenanordnung 801 in die Steuerschaltung 806 eingegeben werden. In diesem Fall wird eine in Übereinstimmung mit dem Signal RE oder mit dem Signal WE ausgewählte Operation in der in Übereinstimmung mit dem Signal CE ausgewählten Zellenanordnung 801 durchgeführt.
  • Wenn in der Zellenanordnung 801 die Schreiboperation in Übereinstimmung mit dem Signal WE ausgewählt wird, wird ein Signal zum Erzeugen einer Speicherzelle in Übereinstimmung mit der Adresse Ay in dem Decodierer 807, der in der ersten Wortleitungs-Treiberschaltung 804 enthalten ist, in Antwort auf einen Befehl aus der Steuerschaltung 806 erzeugt. Die Amplitude des Signals wird durch den Pegelverschieber 808 eingestellt, wobei dann die Wellenform des Signals in dem Puffer 809 verarbeitet wird und das verarbeitete Signal in die Zellenanordnung 801 eingegeben wird. In der Bitleitungs-Treiberschaltung 805 wird ein Signal zum Auswählen einer Speicherzelle in Entsprechung zu der Adresse Ax aus den in dem Decodierer 810 ausgewählten Speicherzellen in Antwort auf einen Befehl aus der Steuerschaltung 806 erzeugt. Die Amplitude des Signals wird durch den Pegelverschieber 811 eingestellt, wobei dann das verarbeitete Signal in den Selektor 812 eingegeben wird. In dem Selektor 812 wird das Signal DATA in Übereinstimmung mit dem Eingabesignal abgetastet, wobei das abgetastete Signal in eine Speicherzelle in Entsprechung zu der Adresse (Ax, Ay) eingegeben wird.
  • Wenn in der Zellenanordnung 801 die Leseoperation in Übereinstimmung mit dem Signal RE ausgewählt wird, wird ein Signal zum Auswählen einer Speicherzelle in Entsprechung zu der Adresse Ay in dem Decodierer 807, der in der ersten Wortleitungs-Treiberschaltung 804 enthalten ist, in Antwort auf einen Befehl aus der Steuerschaltung 806 erzeugt. Die Amplitude des Signals wird durch den Pegelverschieber 808 eingestellt, wobei dann die Wellenform des Signals in dem Puffer 809 verarbeitet wird, und das verarbeitete Signal in die Zellenanordnung 801 eingegeben wird. In der Leseschaltung 803 wird ein Signal zum Auswählen einer Speicherzelle in Entsprechung zu der Adresse Ax unter den in dem Decodierer 807 ausgewählten Speicherzellen in Antwort auf einen Befehl aus der Steuerschaltung 806 erzeugt. In der Speicherzelle in Entsprechung zu der Adresse (Ax, Ay) gespeicherte Daten werden gelesen und es wird ein die Daten enthaltendes Signal erzeugt.
  • Die zweite Wortleitungs-Treiberschaltung 820 führt das Potential der zweiten Wortleitung zu der Zellenanordnung 801 zu.
  • Diese Ausführungsform kann mit einer beliebigen der zuvor beschriebenen Ausführungsformen kombiniert werden.
  • (Ausführungsform 4)
  • In dieser Ausführungsform wird ein Beispiel für einen spezifischen Aufbau einer Leseschaltung beschrieben.
  • Die Pegel der aus der Zellenanordnung gelesenen Potentiale werden in Übereinstimmung mit in die Speicherzellen geschriebenen Daten bestimmt. Dementsprechend sollten idealerweise Potentiale mit dem gleichen Pegel aus der Vielzahl von Speicherzellen gelesen werden, wenn Daten mit dem gleichen digitalen Wert in der Vielzahl von Speicherzellen gespeichert sind. Jedoch können insbesondere die Eigenschaften von Transistoren, die als Speicherelemente funktionieren, oder von Transistoren, die als Schaltelemente funktionieren, während des Lesens von Daten zwischen den Speicherzellen variieren. In diesem Fall variieren die tatsächlich gelesenen Potentiale auch dann, wenn alle zu lesenden Daten den gleichen digitalen Wert aufweisen, sodass die Pegel der Potentiale breit verteilt sein können. Deshalb ist in der Treiberschaltung vorzugsweise eine Leseschaltung vorgesehen, in der ein Signal mit korrekteren Daten und mit einer zuvor in Übereinstimmung mit einer gewünschten Spezifikation verarbeiteten Amplitude und Wellenform auch dann erzeugt werden kann, wenn die aus der Zellenanordnung gelesenen Potentiale etwas variieren.
  • 15 ist ein Schaltdiagramm einer beispielhaften Leseschaltung. Die in 15 gezeigte Leseschaltung enthält Transistoren 260, die als Schaltelemente zum Steuern der Eingabe von aus einer Zellenanordnung gelesenen Potentialen Vdata in die Leseschaltung funktionieren, und Transistoren 261, die als Widerstände funktionieren. Die in 15 gezeigte Leseschaltung enthält weiterhin Operationsverstärker 262.
  • Insbesondere sind die Gate-Elektroden der Transistoren 261 mit Drain-Elektroden (oder Drain-Bereichen) der Transistoren 261 verbunden. Außerdem wird ein Stromzufuhrpotential Vdd mit einem hohen Pegel an den Gate-Elektroden und den Drain-Elektroden der Transistoren 261 angelegt. Weiterhin sind Source-Elektroden der Transistoren 261 mit nicht invertierenden Eingangsanschlüssen (+) der Operationsverstärker 262 verbunden. Dementsprechend funktionieren die Transistoren 261 als Widerstände, die zwischen den Knoten, an denen das Stromzufuhrpotential Vdd angelegt wird, und den nicht invertierenden Eingabeanschlüssen (+) der Operationsverstärker 262 verbunden sind. In 15 wird also ein Transistor, dessen Gate-Elektrode mit einer Drain-Elektrode verbunden ist, als ein Widerstand verwendet, wobei die vorliegende Erfindung jedoch nicht darauf beschränkt ist. Es kann auch ein als Widerstand funktionierendes Element verwendet werden.
  • Der als ein Schaltelement funktionierende Transistor 260 steuert die Zufuhr eines Potentials Vdata zu einer Source-Elektrode des Transistors 260 in Übereinstimmung mit dem Potential eines Signals Sig, das an einer Gate-Elektrode des Transistors 260 angelegt wird.
  • Wenn zum Beispiel der Transistor 260 eingeschaltet wird, wird ein durch eine resistive Aufteilung des Potentials Vdata und des Stromzufuhrpotentials Vdd unter Verwendung des Transistors 260 und des Transistors 261 erhaltenes Potential an dem nicht invertierenden Eingangsanschluss (+) des Operationsverstärkers 262 angelegt. Weil der Pegel des Stromzufuhrpotentials Vdd fixiert ist, reflektiert der Pegel des durch die resistive Aufteilung erhaltenen Potentials den Pegel des Potentials Vdata, d. h. einen digitalen Wert der gelesenen Daten.
  • Im Gegensatz dazu wird ein Bezugspotential Vref an den invertierenden Eingangsanschlüssen (–) der Operationsverstärker 262 angelegt. Die Pegel der Potentiale Vout der Ausgangsanschlüsse können in Abhängigkeit von dem Pegel des an den invertierenden Eingangsanschlüssen (–) angelegten Potentials in Bezug auf das Bezugspotential Vref variiert werden. Es kann also ein Signal erhalten werden, das indirekt Daten enthält.
  • Also auch wenn Daten mit dem gleichen Wert in Speicherzellen gespeichert sind, tritt eine Fluktuation in den Pegeln des gelesenen Potentials Vdata aufgrund einer Variation in den Eigenschaften der Speicherzellen auf, sodass die Pegel von Potentialen breit verteilt sein können. Der Pegel des Bezugspotentials Vref wird also unter Berücksichtigung der Fluktuation des Potentials Vdata des Knotens bestimmt, um den Wert der Daten korrekt zu lesen.
  • 15 zeit ein Beispiel einer Leseschaltung, wenn ein binärer digitaler Wert verwendet wird, wobei ein einzelner Operationsverstärker zum Lesen von Daten für einen Knoten verwendet wird, an dem das Potential Vdata angelegt wird. Die Anzahl der Operationsverstärker ist jedoch nicht darauf beschränkt. Wenn n-bewertete Daten (n ist eine natürliche Anzahl von 2 oder mehr) verwendet werden, ist die Anzahl der für einen Knoten, an dem das Potential Vdata angelegt wird, verwendeten Operationsverstärkern gleich (n – 1).
  • Diese Ausführungsform kann mit einer beliebigen der zuvor beschriebenen Ausführungsformen kombiniert werden.
  • (Ausführungsform 5)
  • In dieser Ausführungsform wird ein beispielhafter Aufbau eines HF-Tags beschrieben, der eine Halbleitereinrichtung gemäß der vorliegenden Erfindung ist.
  • 16 ist ein Blockdiagramm, das einen Aspekt eines HF-Tags gemäß der vorliegenden Erfindung zeigt. In 16 enthält ein HF-Tag 550 eine Antennenschaltung 551 und eine integrierte Schaltung 552. Die integrierte Schaltung 552 enthält eine Stromzufuhrschaltung 553, eine Demodulationsschaltung 554, eine Modulationsschaltung 555, einen Regler 556, eine Arithmetikschaltung 557, eine Speichereinrichtung 558 und eine Hochstufungsschaltung 559.
  • Im Folgenden wird ein Betriebsbeispiel des HF-Tags 550 beschrieben. Wenn eine Funkwelle von einem Interrogator gesendet wird, wird die Funkwelle in der Antennenschaltung 551 zu einer Wechselspannung gewandelt. In der Stromzufuhrschaltung 553 wird die Wechselspannung aus der Antennenschaltung 551 gleichgerichtet und wird eine Stromzufuhrspannung erzeugt. Die in der Stromzufuhrschaltung 553 erzeugte Stromzufuhrspannung wird an der Arithmetikschaltung 557 und dem Regler 556 angelegt. Nach einer Stabilisierung der Stromzufuhrspannung aus der Stromzufuhrschaltung 553 oder nach einer Einstellung des Spannungspegels führt der Regler 556 die Spannung zu Schaltungen wie etwa der Demodulationsschaltung 554, der Modulationsschaltung 555, der Arithmetikschaltung 557, der Speichereinrichtung 558 oder der Hochstufungsschaltung 559 in der integrierten Schaltung 552 zu.
  • Die Demodulationsschaltung 554 demoduliert ein durch die Antennenschaltung 551 empfangenes Wechselstromsignal und gibt das Signal in der nächsten Stufe zu der Arithmetikschaltung 557 aus. Die Arithmetikschaltung 557 führt eine arithmetische Verarbeitung in Übereinstimmung mit dem Aus der Demodulationsschaltung 554 eingegebenen Signal durch und erzeugt ein anderes Signal In der arithmetischen Verarbeitung kann die Speichereinrichtung 558 als ein primärer Cache-Speicher oder ein sekundärer Cache-Speicher verwendet werden. Weiterhin analysiert die Arithmetikschaltung 557 das von der Demodulationsschaltung 554 eingegebene Signal und gibt Daten zu der Speichereinrichtung 558 aus oder führt einen Befehl in der Speichereinrichtung 558 in Antwort auf einen von dem Interrogator gesendeten Befehl aus. Das aus der Arithmetikschaltung 557 ausgegebene Signal wird codiert und zu der Modulationsschaltung 555 gesendet. Die Modulationsschaltung 555 moduliert eine durch die Antennenschaltung 551 empfangene Funkwelle in Übereinstimmung mit dem Signal. Die in der Antennenschaltung 551 modulierte Funkwelle wird durch den Interrogator empfangen.
  • Auf diese Weise wird eine Kommunikation zwischen dem HF-Tag 550 und dem Interrogator durch eine Modulation einer als Träger verwendeten Funkwelle (Trägerwelle) durchgeführt. Die Frequenz der Trägerwelle beträgt 125 kHz, 13,56 MHz, 950 MHz oder ähnliches, was von dem Standard abhängt. Es gibt verschiedene Modulationsverfahren wie etwa eine Amplitudenmodulation, eine Frequenzmodulation und eine Phasenmodulation, was von dem Standard abhängt. Es kann jedoch allgemein ein beliebiges Modulationsverfahren verwendet werden, solange dieses auf dem Standard basiert.
  • Signalsendeverfahren können in verschiedene Arten klassifiziert werden, wie etwa in ein elektromagnetisches Kopplungsverfahren, ein elektromagnetisches Induktionsverfahren, ein Mikrowellenverfahren usw., was von der Wellenlänge eines Trägers abhängt.
  • Die Hochstufungsschaltung 559 erhöht die Spannungsausgabe aus dem Regler 556 und führt die Spannung zu der Speichereinrichtung 558 zu.
  • Wenn das HF-Tag 550 ein passives Tag ist, wird kein Gleichstrompotential von einer externen Stromquelle zu dem HF-Tag 550 zugeführt. Wenn also die zweite Wortleitungs-Treiberschaltung 150 von 7 in dem passiven HF-Tag 550 vorgesehen ist, wird das Potential VSS nicht von außen zu dem Anschluss A zugeführt. Wenn also in einer Ausführungsform der vorliegenden Erfindung das HF-Tag ein passives Tag ist, ist eine Schaltung zum Erzeugen eines negativen Potentials wie etwa eine Ladungspumpenschaltung in der Stromzufuhrschaltung 553 vorgesehen. Bei diesem Aufbau kann ein Potential VSS von der Stromzufuhrschaltung 553 zu dem Anschluss A in der zweiten Wortleitungs-Treiberschaltung 150 von 7 zugeführt werden, wodurch die Datenhalteeigenschaften der Speichereinrichtung verbessert werden können.
  • In einer Ausführungsform der vorliegenden Erfindung weist die Speichereinrichtung 558 den Aufbau wie oben für die Ausführungsform beschrieben auf. Es können also Daten für eine lange Zeitdauer gehalten werden, und es kann die Neuschreibungsfrequenz der Daten erhöht werden.
  • Dementsprechend kann in dem HF-Tag 550 gemäß einer Ausführungsform der vorliegenden Erfindung die Zuverlässigkeit von Daten unter Verwendung der Speichereinrichtung 558 erhöht werden.
  • Außerdem weist in einer Ausführungsform der vorliegenden Erfindung die Speichereinrichtung 558 den Aufbau der oben beschriebenen Ausführungsform auf, sodass der Stromverbrauch reduziert werden kann. Dementsprechend kann in dem HF-Tag 550 gemäß einer Ausführungsform der vorliegenden Erfindung der in de HF-Tag 550 verbrauchte Strom reduziert werden, wodurch die Kommunikationsdistanz zwischen dem Interrogator und dem HF-Tag 550 vergrößert werden kann.
  • In dieser Ausführungsform wird der Aufbau des HF-Tags 550 mit der darin enthaltenen Antennenschaltung 551 beschrieben. Der HF-Tag gemäß einer Ausführungsform der vorliegenden Erfindung enthält jedoch nicht notwendigerweise eine Antennenschaltung. Außerdem kann der in 16 gezeigte HF-Tag eine Oszillationsschaltung oder eine sekundäre Batterie enthalten.
  • Die vorliegende Ausführungsform kann mit einer beliebigen der zuvor beschriebenen Ausführungsformen kombiniert werden.
  • (Ausführungsform 6)
  • In dieser Ausführungsform wird ein Beispiel für ein tragbares Speichermedium beschrieben, das eine Halbleitereinrichtung mit darin enthaltenen Speichereinrichtungen gemäß einer Ausführungsform der vorliegenden Erfindung ist.
  • 17A zeigt den Aufbau eines Speichermediums gemäß einer Ausführungsform der vorliegenden Erfindung. In dem Speichermedium von 17A sind die folgenden Komponenten auf einer Leiterplatte 756 montiert: eine Speichereinrichtung 751 gemäß einer Ausführungsform der vorliegenden Erfindung; ein Steckverbinder 752, der eine elektrische Verbindung zwischen einer Treiberschaltung und dem Speichermedium vorsieht; eine Schnittstelle 753, die eine Signalverarbeitung auf jedem über den Steckverbinder 752 ein- oder ausgegebenen Signal in Übereinstimmung mit den verschiedenen Signalen durchführt; eine LED 754, die Licht in Übereinstimmung mit dem Betrieb des Speichermediums oder ähnlichem ausgibt; und eine Steuereinrichtung 755, die den Betrieb von Schaltungen und Halbleiterelementen in dem Speichermedium wie etwa der Speichereinrichtung 751, der Schnittstelle 753 und der LED 754 steuert. Weiterhin können ein Quarzoszillator, der zum Erzeugen eines Taktsignals für das Steuern des Betriebs der Steuereinrichtung 755 verwendet wird, ein Regler zum Steuern des Pegels eines Stromzufuhrpotentials in dem Speichermedium oder ähnliches vorgesehen sein.
  • Wie in 17B gezeigt kann die Leiterplatte 756 von 17A geschützt werden, indem sie durch ein Deckmaterial 757 wie etwa ein Kunstharz derart bedeckt wird, dass ein Teil des Steckverbinders 752 und ein Teil der LED 754 freiliegen.
  • Weil in der Speichereinrichtung 751 gemäß einer Ausführungsform der vorliegenden Erfindung der Stromverbrauch während des Betriebs reduziert werden kann, können der Stromverbrauch des Speichermediums unter Verwendung der Speichereinrichtung 751 und der Stromverbrauch einer mit einem Aufzeichnungsmedium verbundenen Treibereinrichtung reduziert werden. Und weil in der Speichereinrichtung 751 gemäß einer Ausführungsform der vorliegenden Erfindung Daten für eine lange Zeitdauer gehalten werden können und die Neuschreibfrequenz der Daten erhöht werden kann, kann die Zuverlässigkeit des Speichermediums erhöht werden.
  • Die vorliegende Ausführungsform kann mit einer beliebigen der zuvor beschriebenen Ausführungsformen kombiniert werden.
  • [Beispiel 1]
  • Eine Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung wird verwendet, sodass ein sehr zuverlässiges elektronisches Gerät, ein elektronisches Gerät mit einem niedrigen Stromverbrauch und ein elektronisches Gerät mit einem Hochgeschwindigkeitsbetrieb vorgesehen werden können. Insbesondere wenn ein tragbares elektronisches Gerät nicht kontinuierlich Strom empfangen kann, kann die kontinuierliche Betriebszeit vorteilhaft verlängert werden, wenn eine Halbleitereinrichtung mit einem niedrigen Stromverbrauch gemäß einer Ausführungsform der vorliegenden Erfindung als eine Komponente des Geräts vorgesehen ist.
  • Die Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung kann für Anzeigegeräte, Laptops oder Bildwiedergabegeräte für Aufzeichnungsmedien (wie etwa für Geräte, die den Inhalt von Aufzeichnungsmedien wie etwa DVDs wiedergeben und Anzeigeeinrichtungen zum Anzeigen der reproduzierten Bilder aufweisen) verwendet werden. Weitere elektronische Geräte, die die Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung enthalten können, sind Mobiltelefone, tragbare Spielegeräte, PDAs, eBook-Reader, Kameras wie etwa Videokameras und digitale Fotokameras, Brillenanzeigegeräte (am Kopf getragene Anzeigegeräte), Navigationssysteme, Audiowiedergabegeräte (z. B. Kraftfahrzeug-Audiosysteme und digitale Audiowiedergabegeräte), Kopiergeräte, Faxgeräte, Drucker, Multifunktionsdrucker, Geldautomaten, Verkaufsautomaten usw. 18A bis 18C zeigen spezifische Beispiele für derartige elektronische Geräte.
  • 18A zeigt ein tragbares Spielegerät, das ein Gehäuse 7031, ein Gehäuse 7032, einen Anzeigeteil 7033, einen Anzeigeteil 7034, ein Mikrofon 7035, einen Lautsprecher 7036, eine Betätigungstaste 7037, einen Eingabestift 7038 usw. umfasst. Die Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung kann für eine integrierte Schaltung zum Steuern des Betriebs des tragbaren Spielegeräts verwendet werden. Unter Verwendung der Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung für die integrierte Schaltung zum Steuern des Betriebs des tragbaren Spielegeräts können ein sehr zuverlässiges tragbares Spielegerät und ein multifunktionales tragbares Spielegerät vorgesehen werden. Das tragbare Spielegerät von 18A weist die zwei Anzeigeteile 7033 und 7034 auf, wobei die Anzahl der Anzeigeteile in dem tragbaren Spielegerät jedoch nicht darauf beschränkt sein muss.
  • 18B zeigt ein Mobiltelefon, das ein Gehäuse 7041, einen Anzeigeteil 7042, einen Audioeingabeteil 7043, einen Audioausgabeteil 7044, Betätigungstasten 7045, einen Lichtempfangsteil 7046 und ähnliches umfasst. In dem Lichtempfangsteil 7046 empfangenes Licht wird zu elektrischen Signalen gewandelt, sodass externe Bilder geladen werden können. Die Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung kann für eine integrierte Schaltung zum Steuern des Betriebs des Mobiltelefons verwendet werden. Unter Verwendung der Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung für die integrierte Schaltung zum Steuern des Betriebs des Mobiltelefons können ein sehr zuverlässiges Mobiltelefon und ein multifunktionales Mobiltelefon vorgesehen werden.
  • 18C zeigt einen PDA, der ein Gehäuse 7051, einen Anzeigeteil 7052, Betätigungstasten 7053 usw. enthält. In dem PDA von 18C kann ein Modem in dem Gehäuse 7051 integriert sein. Die Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung kann für eine integrierte Schaltung zum Steuern des Betriebs des PDA verwendet werden. Unter Verwendung der Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung für die integrierte Schaltung zum Steuern des Betriebs des PDA können ein sehr zuverlässiger PDA und ein multifunktionaler PDA vorgesehen werden.
  • Dieses Beispiel kann mit einer beliebigen der zuvor beschriebenen Ausführungsformen kombiniert werden.
  • Liste der Bezugszeichen
  • 100: Speicherzelle; 101: Transistor; 102: Kondensator; 103: Transistor; 104: Transistor; 110: Substrat; 111: Gate-Elektrode; 112: Isolationsfilm; 113: Oxidhalbleiterfilm; 114: Source-Elektrode; 115: Drain-Elektrode; 116: Isolationsfilm; 117: Gate-Elektrode; 118: Isolationsfilm; 120: Leitung; 121: Leitung; 150: zweite Wortleitungs-Treiberschaltung; 151: Transistor; 152: Kondensator; 200: Zellenanordnung; 260: Transistor; 261: Transistor; 262: Operationsverstärker; 300: Zellenanordnung; 550: HF-Tag; 551: Antennenschaltung; 552: integrierte Schaltung; 553: Stromzufuhrschaltung; 554: Demodulationsschaltung; 555: Modulationsschaltung; 556: Regler; 557: Arithmetikschaltung; 558: Speichereinrichtung; 559: Hochstufungsschaltung; 700: Substrat; 701: Isolationsfilm; 702: Halbleiterfilm; 703: Gate-Isolationsfilm; 704: Verunreinigungsbereich; 705: Maske; 706: Öffnung; 707: Gate-Elektrode; 708: leitender Film; 709: Verunreinigungsbereich; 710: Kanalbildungsbereich; 711: Verunreinigungsbereich; 712: Isolationsfilm; 713: Isolationsfilm; 714: Gate-Elektrode; 715: Gate-Isolationsfilm; 716: Oxidhalbleiterfilm; 717: Öffnung; 718: Öffnung; 719: leitender Film; 720: leitender Film; 721: Gate-Isolationsfilm; 722: Gate-Elektrode; 723: leitender Film; 724: Isolationsfilm; 725: Öffnung; 726: Verdrahtung; 727: Isolationsfilm; 751: Speichereinrichtung; 752: Steckverbinder; 753: Schnittstelle; 754: LED; 755: Steuereinrichtung; 756: Leiterplatte; 757: Deckmaterial; 800: Speichereinrichtung; 801: Zellenanordnung; 802: Treiberschaltung; 803: Schaltung; 804: erste Wortleitungs-Treiberschaltung; 805: Bitleitungs-Treiberschaltung; 806: Steuerschaltung; 807: Decodierer; 808: Pegelverschieber; 809: Puffer; 810: Decodierer; 811: Pegelverschieber; 812: Selektor; 820: zweite Wortleitungs-Treiberschaltung; 7031: Gehäuse; 7032: Gehäuse; 7033: Anzeigeteil; 7034: Anzeigeteil; 7035: Mikrofon; 7036: Lautsprecher; 7037: Betätigungstaste; 7038: Eingabestift; 7041: Gehäuse; 7042: Anzeigeteil; 7043: Audioeingabeteil; 7044: Audioausgabeteil; 7045: Betätigungstaste; 7046: Lichtempfangsteil; 7051: Gehäuse; 7052: Anzeigeteil; und 7053: Betätigungstaste.
  • Die vorliegende Anmeldung beruht auf der japanischen Patentanmeldung mit der Seriennummer 2010-190344 , die am 27. August 2010 am japanischen Patentamt eingereicht wurde und deren gesamter Inhalt hier unter Bezugnahme eingeschlossen ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2010-190344 [0291]
  • Zitierte Nicht-Patentliteratur
    • Kamiya, Nomura und Hosono „Carrier Transport Properties and Electronic Structures of Amorphous Oxide Semiconductors: The present status”, KOTAY BUTSURI (SOLID STATE PHYSICS), 2009: Band 44 auf den Seiten 621–633 [0192]

Claims (15)

  1. Speichereinrichtung, die einen Transistor, der einen Oxidhalbleiter in einer aktiven Schicht enthält, und ein Speicherelement, in dem die Speicherung von elektrischer Ladung durch den Transistor gesteuert wird, umfasst, wobei die aktive Schicht zwischen einer ersten Gate-Elektrode und einer zweiten Gate-Elektrode des Transistors vorgesehen ist.
  2. Speichereinrichtung, die einen Transistor, der einen Oxidhalbleiter in einer aktiven Schicht enthält, und einen Kondensator, in dem die Speicherung von elektrischer Ladung durch den Transistor gesteuert wird, umfasst, wobei die aktive Schicht zwischen einer ersten Gate-Elektrode und einer zweiten Gate-Elektrode des Transistors vorgesehen ist.
  3. Speichereinrichtung, die einen ersten Transistor, der einen Oxidhalbleiter in einer aktiven Schicht enthält, und einen zweiten Transistor, in dem die Zufuhr eines Potentials zu einer Gate-Elektrode durch den ersten Transistor gesteuert wird, umfasst, wobei die aktive Schicht zwischen einer ersten Gate-Elektrode und einer zweiten Gate-Elektrode des ersten Transistors vorgesehen ist.
  4. Speichereinrichtung, die umfasst: einen ersten Transistor, der einen Oxidhalbleiter in einer aktiven Schicht enthält, einen zweiten Transistor, in dem die Zufuhr eines Potentials zu einer Gate-Elektrode durch den ersten Transistor gesteuert wird, und einen Kondensator zum Halten eines Potentials der Gate-Elektrode, wobei die aktive Schicht zwischen einer ersten Gate-Elektrode und einer zweiten Gate-Elektrode des ersten Transistors vorgesehen ist.
  5. Speichereinrichtung, die einen Transistor und einen Kondensator umfasst, wobei der Transistor eine erste Gate-Elektrode, eine zweite Gate-Elektrode, eine aktive Schicht, die zwischen der ersten Gate-Elektrode und der zweiten Gate-Elektrode angeordnet ist, einen ersten Isolationsfilm, der zwischen der ersten Gate-Elektrode und der aktiven Schicht angeordnet ist, einen zweiten Isolationsfilm, der zwischen der zweiten Gate-Elektrode und der aktiven Schicht angeordnet ist, sowie eine Source-Elektrode und eine Drain-Elektrode, die mit der aktiven Schicht verbunden sind, umfasst, wobei die aktive Schicht einen Oxidhalbleiter enthält, und wobei die Source-Elektrode oder die Drain-Elektrode mit einem Paar von Elektroden des Kondensators verbunden ist.
  6. Speichereinrichtung, die einen ersten Transistor und einen zweiten Kondensator umfasst, wobei der erste Transistor eine erste Gate-Elektrode, eine zweite Gate-Elektrode, eine aktive Schicht, die zwischen der ersten Gate-Elektrode und der zweiten Gate-Elektrode angeordnet ist, einen ersten Isolationsfilm, der zwischen der ersten Gate-Elektrode und der aktiven Schicht angeordnet ist, einen zweiten Isolationsfilm, der zwischen der zweiten Gate-Elektrode und der aktiven Schicht angeordnet ist, sowie eine Source-Elektrode und eine Drain-Elektrode, die mit der aktiven Schicht verbunden sind, umfasst, wobei die aktive Schicht einen Oxidhalbleiter enthält, und wobei die Source-Elektrode oder die Drain-Elektrode mit einer Gate-Elektrode des zweiten Transistors verbunden ist.
  7. Speichereinrichtung, die eine Speicherzelle einschließlich eines Transistors und eines Speicherelements, in dem elektrische Ladung durch den Transistor gespeichert wird, und eine Treiberschaltung einschließlich eines Treiberschaltungs-Transistors und eines Treiberschaltungs-Kondensators umfasst, wobei der Transistor eine erste Gate-Elektrode, eine zweite Gate-Elektrode, einen Oxidhalbleiter und eine zwischen der ersten Gate-Elektrode und der zweiten Gate-Elektrode angeordnete aktive Schicht enthält, wobei ein erstes Potential an einem ersten Anschluss des Treiberschaltungs-Transistors angelegt wird, wobei eine Gate-Elektrode des Treiberschaltungs-Transistors mit einem zweiten Anschluss des Treiberschaltungs-Transistors verbunden ist, wobei ein zweites Potential des zweiten Anschlusses in dem Treiberschaltungs-Kondensator gehalten wird, und wobei das zweite Potential an der zweiten Gate-Elektrode des Transistors angelegt wird.
  8. Speichereinrichtung, die eine Speicherzelle einschließlich eines Transistors und eines Kondensators, in dem elektrische Ladung durch den Transistor gespeichert wird, und eine Treiberschaltung einschließlich eines Treiberschaltungs-Transistors und eines Treiberschaltungs-Kondensators umfasst, wobei der Transistor eine erste Gate-Elektrode, eine zweite Gate-Elektrode, einen Oxidhalbleiter und eine zwischen der ersten Gate-Elektrode und der zweiten Gate-Elektrode angeordnete aktive Schicht umfasst, wobei ein erstes Potential an einem ersten Anschluss des Treiberschaltungs-Transistors angelegt wird, wobei eine Gate-Elektrode des Treiberschaltungs-Transistors mit einem zweiten Anschluss des Treiberschaltungs-Transistors verbunden ist, wobei ein zweites Potential des zweiten Anschlusses in dem Treiberschaltungs-Kondensator gehalten wird, und wobei das zweite Potential an der zweiten Gate-Elektrode des Transistors angelegt wird.
  9. Speichereinrichtung, die eine Speicherzelle einschließlich eines ersten Transistors und eines zweiten Transistors, in dem elektrische Ladung durch den ersten Transistor gespeichert wird, und eine Treiberschaltung einschließlich eines Treiberschaltungs-Transistors und eines Treiberschaltungs-Kondensators umfasst, wobei der erste Transistor eine erste Gate-Elektrode, eine zweite Gate-Elektrode, einen Oxidhalbleiter und eine zwischen der ersten Gate-Elektrode und der zweiten Gate-Elektrode angeordnete aktive Schicht umfasst, wobei ein erstes Potential an einem ersten Anschluss des Treiberschaltungs-Transistors angelegt wird, wobei eine Gate-Elektrode des Treiberschaltungs-Transistors mit einem zweiten Anschluss des Treiberschaltungs-Transistors verbunden ist, wobei ein zweites Potential des zweiten Anschlusses in dem Treiberschaltungs-Kondensator gehalten wird, und wobei das zweite Potential an der zweiten Gate-Elektrode des ersten Transistors angelegt wird.
  10. Speichereinrichtung, die eine Speicherzelle einschließlich eines Transistors und eines Speicherelements, in dem elektrische Ladung durch den Transistor gespeichert wird, und eine Treiberschaltung einschließlich eines Treiberschaltungs-Transistors und eines Treiberschaltungs-Kondensators umfasst, wobei der Transistor und der Treiberschaltungs-Transistor eine erste Gate-Elektrode, eine zweite Gate-Elektrode, einen Oxidhalbleiter, eine zwischen der ersten Gate-Elektrode und der zweiten Gate-Elektrode angeordnete aktive Schicht sowie einen ersten Anschluss und einen zweiten Anschluss, die mit der aktiven Schicht verbunden sind, umfassen, wobei ein erstes Potential an dem ersten Anschluss des Treiberschaltungs-Transistors angelegt wird, wobei die erste Gate-Elektrode und die zweite Gate-Elektrode des Treiberschaltungs-Transistors mit dem zweiten Anschluss des Treiberschaltungs-Transistors verbunden sind, wobei ein zweites Potential des zweiten Anschlusses des Treiberschaltungs-Transistors in dem Treiberschaltungs-Kondensator gehalten wird, und wobei das zweite Potential an der zweiten Gate-Elektrode des Transistors angelegt wird.
  11. Speichereinrichtung, die eine Speicherzelle einschließlich eines Transistors und eines Kondensators, in dem elektrische Ladung durch den Transistor gespeichert wird, und eine Treiberschaltung einschließlich eines Treiberschaltungs-Transistors und eines Treiberschaltungs-Kondensators umfasst, wobei der Transistor und der Treiberschaltungs-Transistor eine erste Gate-Elektrode, eine zweite Gate-Elektrode, einen Oxidhalbleiter, eine zwischen der ersten Gate-Elektrode und der zweiten Gate-Elektrode angeordnete aktive Schicht sowie einen ersten Anschluss und einen zweiten Anschluss, die mit der aktiven Schicht verbunden sind, umfassen, wobei ein erstes Potential an dem ersten Anschluss des Treiberschaltungs-Transistors angelegt wird, wobei die erste Gate-Elektrode und die zweite Gate-Elektrode des Treiberschaltungs-Transistors mit dem zweiten Anschluss des Treiberschaltungs-Transistors verbunden sind, wobei ein zweites Potential des zweiten Anschlusses des Treiberschaltungs-Transistors in dem Treiberschaltungs-Kondensator gehalten wird, und wobei das zweite Potential an der zweiten Gate-Elektrode des Transistors angelegt wird.
  12. Speichereinrichtung, die eine Speicherzelle einschließlich eines ersten Transistors und eines zweiten Transistors, in dem elektrische Ladung durch den ersten Transistor gespeichert wird, und eine Treiberschaltung einschließlich eines Treiberschaltungs-Transistors und eines Treiberschaltungs-Kondensators umfasst, wobei der erste Transistor und der Treiberschaltungs-Transistor eine erste Gate-Elektrode, eine zweite Gate-Elektrode, einen Oxidhalbleiter, eine zwischen der ersten Gate-Elektrode und der zweiten Gate-Elektrode angeordnete aktive Schicht sowie einen ersten Anschluss und einen zweiten Anschluss, die mit der aktiven Schicht verbunden sind, umfassen, wobei ein erstes Potential an dem ersten Anschluss des Treiberschaltungs-Transistors angelegt wird, wobei die erste Gate-Elektrode und die zweite Gate-Elektrode des Treiberschaltungs-Transistors mit dem zweiten Anschluss des Treiberschaltungs-Transistors verbunden sind, wobei ein zweites Potential des zweiten Anschlusses des Treiberschaltungs-Transistors in dem Treiberschaltungs-Kondensator gehalten wird, und wobei das zweite Potential an der zweiten Gate-Elektrode des ersten Transistors angelegt wird.
  13. Speichereinrichtung nach einem der Ansprüche 1 bis 12, wobei der Oxidhalbleiter ein In-Ga-Zn-basierter Oxidhalbleiter ist.
  14. Speichereinrichtung nach einem der Ansprüche 1 bis 12, wobei die Konzentration von Wasserstoff in der aktiven Schicht 5 × 1019/cm3 oder weniger beträgt.
  15. Halbleitereinrichtung, die die Speichereinrichtung nach einem der Ansprüche 1 bis 12 umfasst.
DE112011102837.7T 2010-08-27 2011-08-18 Speichereinrichtung und Halbleitereinrichtung mit Doppelgate und Oxidhalbleiter Active DE112011102837B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-190344 2010-08-27
JP2010190344 2010-08-27
PCT/JP2011/069105 WO2012026503A1 (en) 2010-08-27 2011-08-18 Memory device and semiconductor device

Publications (2)

Publication Number Publication Date
DE112011102837T5 true DE112011102837T5 (de) 2013-08-22
DE112011102837B4 DE112011102837B4 (de) 2021-03-11

Family

ID=45697091

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011102837.7T Active DE112011102837B4 (de) 2010-08-27 2011-08-18 Speichereinrichtung und Halbleitereinrichtung mit Doppelgate und Oxidhalbleiter

Country Status (7)

Country Link
US (3) US8737109B2 (de)
JP (9) JP5755082B2 (de)
KR (4) KR101928897B1 (de)
CN (2) CN106298794B (de)
DE (1) DE112011102837B4 (de)
TW (5) TWI590385B (de)
WO (1) WO2012026503A1 (de)

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298794B (zh) * 2010-08-27 2019-07-30 株式会社半导体能源研究所 存储器件及半导体器件
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
JP5933897B2 (ja) 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置
JP6012263B2 (ja) 2011-06-09 2016-10-25 株式会社半導体エネルギー研究所 半導体記憶装置
CN103597545B (zh) 2011-06-09 2016-10-19 株式会社半导体能源研究所 高速缓冲存储器及其驱动方法
US8891285B2 (en) 2011-06-10 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8958263B2 (en) * 2011-06-10 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9076505B2 (en) * 2011-12-09 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Memory device
KR102108248B1 (ko) * 2012-03-14 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
US9276121B2 (en) * 2012-04-12 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
SG10201610711UA (en) * 2012-04-13 2017-02-27 Semiconductor Energy Lab Co Ltd Semiconductor device
JP6005391B2 (ja) * 2012-05-01 2016-10-12 株式会社半導体エネルギー研究所 半導体装置
DE102013207324A1 (de) * 2012-05-11 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
WO2013176199A1 (en) * 2012-05-25 2013-11-28 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
US9135182B2 (en) 2012-06-01 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Central processing unit and driving method thereof
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8947158B2 (en) 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
KR102389073B1 (ko) * 2012-11-30 2022-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9023699B2 (en) 2012-12-20 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) structure and method of making the RRAM structure
US9318484B2 (en) * 2013-02-20 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9286953B2 (en) * 2013-02-28 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP5874670B2 (ja) * 2013-03-28 2016-03-02 ソニー株式会社 撮像装置および撮像表示システム
TWI631711B (zh) * 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
JP6406926B2 (ja) * 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
US9607991B2 (en) 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103474473B (zh) * 2013-09-10 2016-02-03 深圳市华星光电技术有限公司 一种薄膜晶体管开关及其制造方法
US9455349B2 (en) * 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
US9716100B2 (en) * 2014-03-14 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and electronic device
KR102333604B1 (ko) * 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
JP6580863B2 (ja) * 2014-05-22 2019-09-25 株式会社半導体エネルギー研究所 半導体装置、健康管理システム
US9312280B2 (en) 2014-07-25 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6652342B2 (ja) * 2014-08-08 2020-02-19 株式会社半導体エネルギー研究所 半導体装置
KR102329498B1 (ko) * 2014-09-04 2021-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2016055894A1 (en) * 2014-10-06 2016-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TW201624708A (zh) 2014-11-21 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及記憶體裝置
JP6383280B2 (ja) * 2014-12-15 2018-08-29 株式会社フローディア 不揮発性半導体記憶装置
CN107112049A (zh) 2014-12-23 2017-08-29 3B技术公司 采用薄膜晶体管的三维集成电路
US9633710B2 (en) * 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US9489988B2 (en) * 2015-02-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Memory device
US10262570B2 (en) 2015-03-05 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP2017010000A (ja) 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
JP6674838B2 (ja) * 2015-05-21 2020-04-01 株式会社半導体エネルギー研究所 電子装置
JP6901831B2 (ja) 2015-05-26 2021-07-14 株式会社半導体エネルギー研究所 メモリシステム、及び情報処理システム
US9847406B2 (en) * 2015-08-27 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, storage device, resistor circuit, display device, and electronic device
WO2017068478A1 (en) * 2015-10-22 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device including the semiconductor device
JP7023114B2 (ja) 2015-11-20 2022-02-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、電子機器
JP6811084B2 (ja) 2015-12-18 2021-01-13 株式会社半導体エネルギー研究所 半導体装置
KR102613318B1 (ko) 2015-12-28 2023-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9953695B2 (en) 2015-12-29 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and semiconductor wafer
US10580798B2 (en) 2016-01-15 2020-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10411013B2 (en) * 2016-01-22 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US10250247B2 (en) 2016-02-10 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US10014325B2 (en) 2016-03-10 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10741587B2 (en) 2016-03-11 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method the same
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
KR102320483B1 (ko) 2016-04-08 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US10236875B2 (en) 2016-04-15 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for operating the semiconductor device
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US9978879B2 (en) 2016-08-31 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10192871B2 (en) 2016-09-23 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10685983B2 (en) 2016-11-11 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
KR20180055701A (ko) 2016-11-17 2018-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6871722B2 (ja) * 2016-11-17 2021-05-12 株式会社半導体エネルギー研究所 半導体装置
JP6822114B2 (ja) * 2016-12-13 2021-01-27 天馬微電子有限公司 表示装置、トランジスタ回路及び薄膜トランジスタの駆動方法
WO2018138590A1 (en) 2017-01-24 2018-08-02 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2018138619A1 (en) 2017-01-30 2018-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10375338B2 (en) * 2017-02-01 2019-08-06 Omnivision Technologies, Inc. Two stage amplifier readout circuit in pixel level hybrid bond image sensors
US10944396B2 (en) 2017-03-03 2021-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the semiconductor device
JP2018147541A (ja) * 2017-03-08 2018-09-20 株式会社東芝 メモリを備えた集積回路および書き込み方法
JP2018181890A (ja) * 2017-04-03 2018-11-15 株式会社半導体エネルギー研究所 半導体装置
US11177262B2 (en) 2017-05-19 2021-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device
WO2018220470A1 (en) 2017-05-31 2018-12-06 Semiconductor Energy Laboratory Co., Ltd. Comparison circuit, semiconductor device, electronic component, and electronic device
CN109037444B (zh) * 2017-06-09 2022-01-04 华邦电子股份有限公司 电容器结构及其制造方法
JP6953229B2 (ja) * 2017-08-10 2021-10-27 株式会社半導体エネルギー研究所 半導体装置
KR20200096521A (ko) 2017-12-06 2020-08-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP7160834B2 (ja) 2017-12-08 2022-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102526637B1 (ko) 2017-12-27 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치
TWI829663B (zh) 2018-01-19 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置以及其工作方法
JP6538902B2 (ja) * 2018-02-14 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
JP2019164868A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置
CN111937074B (zh) 2018-03-29 2024-11-22 株式会社半导体能源研究所 存储装置及电子设备
JP7241068B2 (ja) * 2018-05-02 2023-03-16 株式会社半導体エネルギー研究所 半導体装置
CN112534802B (zh) * 2018-08-03 2024-04-30 株式会社半导体能源研究所 摄像装置的工作方法
CN111211133B (zh) * 2018-09-10 2021-03-30 长江存储科技有限责任公司 使用梳状路由结构以减少金属线装载的存储器件
WO2020152523A1 (ja) * 2019-01-25 2020-07-30 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、及び半導体装置の動作方法
WO2020210263A1 (en) 2019-04-08 2020-10-15 Kepler Computing Inc. Doped polar layers and semiconductor device incorporating same
JP7123860B2 (ja) * 2019-06-17 2022-08-23 株式会社東芝 演算装置
US10840146B1 (en) * 2019-06-17 2020-11-17 Globalfoundries Inc. Structures and SRAM bit cells with a buried cross-couple interconnect
CN114303241B (zh) * 2019-08-28 2025-11-18 美光科技公司 具有双晶体管垂直存储器单元及共享沟道区域的存储器装置
TWI762894B (zh) * 2019-11-05 2022-05-01 友達光電股份有限公司 電路裝置
JPWO2021105828A1 (de) 2019-11-29 2021-06-03
CN110956993A (zh) * 2019-12-12 2020-04-03 中国科学院微电子研究所 基于电阻分压读取的阻变型存储单元
CN114830240A (zh) 2019-12-13 2022-07-29 株式会社半导体能源研究所 半导体装置、显示装置以及电子设备
US11908505B2 (en) 2020-01-24 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric FET-based content addressable memory
TWI763266B (zh) * 2020-01-24 2022-05-01 台灣積體電路製造股份有限公司 記憶體裝置、資料處理裝置及資料處理方法
US11232838B2 (en) 2020-01-24 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric FET-based content addressable memory
US12322084B2 (en) 2020-01-31 2025-06-03 Semiconductor Energy Laboratory Co., Ltd. Learning data generation device and defect identification system
KR102765082B1 (ko) 2020-04-09 2025-02-11 재팬 사이언스 앤드 테크놀로지 에이전시 3차원 어레이 장치
TWI730725B (zh) * 2020-04-15 2021-06-11 力晶積成電子製造股份有限公司 半導體結構以及積體電路及半導體結構
DE102020127831A1 (de) 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicherarray-gatestrukturen
US11710790B2 (en) 2020-05-29 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array channel regions
DE102021101243A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicherblock-kanalregionen
US11695073B2 (en) 2020-05-29 2023-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array gate structures
US11640974B2 (en) 2020-06-30 2023-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array isolation structures
US11729987B2 (en) 2020-06-30 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array source/drain electrode structures
US11355516B2 (en) 2020-07-16 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
US11647634B2 (en) 2020-07-16 2023-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
US12538495B2 (en) 2020-09-06 2026-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, capacitor, and manufacturing method thereof
KR20220092393A (ko) 2020-12-24 2022-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US11699391B2 (en) 2021-05-13 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, and electronic device
CN115871338A (zh) * 2021-09-30 2023-03-31 群创光电股份有限公司 具有记忆单元的加热器装置及其操作方法
TWI855483B (zh) * 2022-12-28 2024-09-11 旺宏電子股份有限公司 記憶體晶胞及記憶體裝置
US12190941B2 (en) 2022-12-28 2025-01-07 Macronix International Co., Ltd. Memory cell and memory device thereof
US12347481B2 (en) 2023-01-16 2025-07-01 Macronix International Co., Ltd. Universal memory for in-memory computing and operation method thereof
KR102903506B1 (ko) * 2024-05-17 2025-12-23 한양대학교 산학협력단 반도체 메모리 장치 및 이의 구동 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621478A (ja) 1992-07-06 1994-01-28 Casio Comput Co Ltd 薄膜半導体素子
JP2005322899A (ja) 2004-04-09 2005-11-17 Semiconductor Energy Lab Co Ltd リミッタ及び該リミッタを用いた半導体装置
JP2010190344A (ja) 2009-02-19 2010-09-02 Sii Micro Precision Kk 転がり軸受装置

Family Cites Families (198)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US343083A (en) * 1886-06-01 John joseph charles smith
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS62274773A (ja) * 1986-05-23 1987-11-28 Hitachi Ltd 半導体記憶装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63268184A (ja) * 1987-04-24 1988-11-04 Sony Corp 半導体メモリ装置
JPH05167073A (ja) * 1991-12-17 1993-07-02 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0799251A (ja) * 1992-12-10 1995-04-11 Sony Corp 半導体メモリセル
JPH07176184A (ja) 1993-12-20 1995-07-14 Mitsubishi Electric Corp 半導体記憶装置と、その半導体記憶装置におけるデータの書込および読出方法
JP3085073B2 (ja) * 1994-01-24 2000-09-04 富士通株式会社 スタティックｒａｍ
JPH08181316A (ja) * 1994-12-22 1996-07-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3394133B2 (ja) * 1996-06-12 2003-04-07 沖電気工業株式会社 昇圧回路
JPH10199241A (ja) * 1997-01-06 1998-07-31 Mitsubishi Electric Corp 半導体記憶装置
JPH10256560A (ja) * 1997-01-10 1998-09-25 Sony Corp 半導体装置の駆動方法および半導体装置
US6150687A (en) * 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US6064589A (en) * 1998-02-02 2000-05-16 Walker; Darryl G. Double gate DRAM memory cell
US6445032B1 (en) * 1998-05-04 2002-09-03 International Business Machines Corporation Floating back gate electrically erasable programmable read-only memory(EEPROM)
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3053178B2 (ja) * 1998-09-14 2000-06-19 株式会社日立製作所 半導体集積回路
JP2000124418A (ja) * 1998-10-16 2000-04-28 Sony Corp 半導体記憶装置
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001093989A (ja) 1999-09-22 2001-04-06 Sony Corp 半導体装置
US6646949B1 (en) * 2000-03-29 2003-11-11 International Business Machines Corporation Word line driver for dynamic random access memories
JP2001284592A (ja) 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
US6566685B2 (en) * 2000-04-12 2003-05-20 Casio Computer Co., Ltd. Double gate photo sensor array
KR100569119B1 (ko) * 2000-04-14 2006-04-10 주식회사 만도 차량용 파워스티어링 유압시험용 연결지그
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
TWI236557B (en) * 2000-09-29 2005-07-21 Au Optronics Corp TFT LCD and method of making the same
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002343083A (ja) * 2001-05-18 2002-11-29 Mitsubishi Electric Corp 半導体装置
JP2003092364A (ja) * 2001-05-21 2003-03-28 Mitsubishi Electric Corp 半導体記憶装置
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4223270B2 (ja) * 2002-11-19 2009-02-12 パナソニック株式会社 昇圧回路およびそれを内蔵した不揮発性半導体記憶装置
US7710771B2 (en) * 2002-11-20 2010-05-04 The Regents Of The University Of California Method and apparatus for capacitorless double-gate storage
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004297048A (ja) * 2003-03-11 2004-10-21 Semiconductor Energy Lab Co Ltd 集積回路、該集積回路を有する半導体表示装置及び集積回路の駆動方法
US7541614B2 (en) * 2003-03-11 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same
US7250720B2 (en) 2003-04-25 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US6845059B1 (en) * 2003-06-26 2005-01-18 International Business Machines Corporation High performance gain cell architecture
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7719343B2 (en) * 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
CN102867855B (zh) * 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1733429A4 (de) 2004-04-09 2008-09-24 Semiconductor Energy Lab Begrenzer und halbleitereinrichtung damit
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4795653B2 (ja) * 2004-06-15 2011-10-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US20060118869A1 (en) 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
EP1998373A3 (de) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Halbleitervorrichtung mit Halbleiter-Oxidschicht und Herstellungsverfahren dafür
JP5234301B2 (ja) * 2005-10-03 2013-07-10 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5016244B2 (ja) 2006-03-17 2012-09-05 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR100801961B1 (ko) 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
US8330492B2 (en) * 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5386069B2 (ja) * 2006-06-02 2014-01-15 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
TWI857906B (zh) * 2006-09-29 2024-10-01 日商半導體能源研究所股份有限公司 半導體裝置
JP5468196B2 (ja) * 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
KR101293573B1 (ko) * 2006-10-02 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008151963A (ja) * 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4910779B2 (ja) * 2007-03-02 2012-04-04 凸版印刷株式会社 有機ｅｌディスプレイおよびその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101376973B1 (ko) * 2007-04-27 2014-03-25 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
US20080273366A1 (en) * 2007-05-03 2008-11-06 International Business Machines Corporation Design structure for improved sram device performance through double gate topology
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2009094927A (ja) 2007-10-11 2009-04-30 Seiko Epson Corp バッファ、レベルシフト回路及び表示装置
JP4524699B2 (ja) * 2007-10-17 2010-08-18 ソニー株式会社 表示装置
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI369554B (en) * 2007-12-27 2012-08-01 Au Optronics Corp Pixel structure and manufacturing method thereof
TWI409556B (zh) * 2008-01-09 2013-09-21 中華映管股份有限公司 畫素結構與主動元件陣列基板
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
KR101512818B1 (ko) * 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
JP5270938B2 (ja) 2008-03-19 2013-08-21 ルネサスエレクトロニクス株式会社 半導体集積回路及び半導体集積回路の設計方法
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5305731B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
TWI495108B (zh) * 2008-07-31 2015-08-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9000441B2 (en) 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP2010040815A (ja) * 2008-08-06 2010-02-18 Sony Corp 縦型電界効果トランジスタ及び画像表示装置
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) * 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
KR20100038986A (ko) * 2008-10-07 2010-04-15 삼성전자주식회사 산화물 박막 트랜지스터를 포함하는 적층 메모리 장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20180137606A (ko) * 2008-10-24 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5587591B2 (ja) 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR102025505B1 (ko) 2008-11-21 2019-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5185838B2 (ja) * 2009-01-05 2013-04-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
TWI511288B (zh) 2009-03-27 2015-12-01 Semiconductor Energy Lab 半導體裝置
WO2011010544A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101414926B1 (ko) 2009-07-18 2014-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
TWI634642B (zh) 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011027664A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
CN105449119B (zh) 2009-09-04 2018-03-23 株式会社半导体能源研究所 发光装置及其制造方法
WO2011040213A1 (en) 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20110037220A (ko) 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
CN102484471B (zh) 2009-10-30 2015-04-01 株式会社半导体能源研究所 驱动器电路、包括该驱动器电路的显示设备和包括该显示设备的电子设备
KR101523358B1 (ko) 2009-12-04 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102878874B1 (ko) 2009-12-28 2025-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
JP5743407B2 (ja) * 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
KR101924318B1 (ko) 2010-02-12 2018-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
CN104617105B (zh) 2010-02-19 2018-01-26 株式会社半导体能源研究所 半导体装置
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011145738A1 (en) 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
WO2011155295A1 (en) 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device
CN106298794B (zh) * 2010-08-27 2019-07-30 株式会社半导体能源研究所 存储器件及半导体器件
CN103201831B (zh) 2010-11-05 2015-08-05 株式会社半导体能源研究所 半导体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621478A (ja) 1992-07-06 1994-01-28 Casio Comput Co Ltd 薄膜半導体素子
JP2005322899A (ja) 2004-04-09 2005-11-17 Semiconductor Energy Lab Co Ltd リミッタ及び該リミッタを用いた半導体装置
JP2010190344A (ja) 2009-02-19 2010-09-02 Sii Micro Precision Kk 転がり軸受装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Kamiya, Nomura und Hosono "Carrier Transport Properties and Electronic Structures of Amorphous Oxide Semiconductors: The present status", KOTAY BUTSURI (SOLID STATE PHYSICS), 2009: Band 44 auf den Seiten 621-633

Also Published As

Publication number Publication date
TWI629751B (zh) 2018-07-11
KR102334169B1 (ko) 2021-12-01
JP6250123B2 (ja) 2017-12-20
TW201727834A (zh) 2017-08-01
KR20130107285A (ko) 2013-10-01
KR20200057805A (ko) 2020-05-26
TW202040756A (zh) 2020-11-01
TWI556355B (zh) 2016-11-01
TWI698959B (zh) 2020-07-11
JP2017055121A (ja) 2017-03-16
JP6649931B2 (ja) 2020-02-19
US10297322B2 (en) 2019-05-21
JP7370406B2 (ja) 2023-10-27
JP2022088460A (ja) 2022-06-14
JP5755082B2 (ja) 2015-07-29
US20120051118A1 (en) 2012-03-01
JP7788021B2 (ja) 2025-12-17
TW201640619A (zh) 2016-11-16
KR20180132980A (ko) 2018-12-12
US8737109B2 (en) 2014-05-27
JP2015173288A (ja) 2015-10-01
KR101979758B1 (ko) 2019-05-17
WO2012026503A1 (en) 2012-03-01
TWI743833B (zh) 2021-10-21
JP2021073738A (ja) 2021-05-13
KR20190053300A (ko) 2019-05-17
TW201234532A (en) 2012-08-16
JP2018046288A (ja) 2018-03-22
CN106298794B (zh) 2019-07-30
JP2012069932A (ja) 2012-04-05
KR102115344B1 (ko) 2020-05-26
JP6838179B2 (ja) 2021-03-03
US20160336068A1 (en) 2016-11-17
CN103081092B (zh) 2016-11-09
JP2020061581A (ja) 2020-04-16
KR101928897B1 (ko) 2018-12-13
JP2025075084A (ja) 2025-05-14
TW201830586A (zh) 2018-08-16
JP6018259B2 (ja) 2016-11-02
CN106298794A (zh) 2017-01-04
JP2023181249A (ja) 2023-12-21
TWI590385B (zh) 2017-07-01
CN103081092A (zh) 2013-05-01
US9449706B2 (en) 2016-09-20
DE112011102837B4 (de) 2021-03-11
US20140226401A1 (en) 2014-08-14

Similar Documents

Publication Publication Date Title
DE112011102837B4 (de) Speichereinrichtung und Halbleitereinrichtung mit Doppelgate und Oxidhalbleiter
DE112011100841B4 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE112012001395B4 (de) Signalverarbeitungsschaltung
DE102013022449B3 (de) Halbleitervorrichtung und elektronisches Gerät
DE102012025889B4 (de) Halbleiterbauelement
DE112012007290B3 (de) Halbleitervorrichtung
DE102013207217A1 (de) Programmierbare LSI
DE112011100756T5 (de) Impulssignal-Ausgangsschaltung und Schieberegister
KR20120075411A (ko) 신호 처리 회로
DE112012000601T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung sowie Halbleitervorrichtung
DE112018000776T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen dieser
DE112018001210T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112018001745T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021824200

Ipc: H01L0027115000

R012 Request for examination validly filed

Effective date: 20140811

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021824200

Ipc: H01L0027115000

Effective date: 20140904

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H01L0027115170

R130 Divisional application to

Ref document number: 112011106176

Country of ref document: DE

R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115170

Ipc: H10B0041000000