[go: up one dir, main page]

TWI762894B - 電路裝置 - Google Patents

電路裝置 Download PDF

Info

Publication number
TWI762894B
TWI762894B TW109110783A TW109110783A TWI762894B TW I762894 B TWI762894 B TW I762894B TW 109110783 A TW109110783 A TW 109110783A TW 109110783 A TW109110783 A TW 109110783A TW I762894 B TWI762894 B TW I762894B
Authority
TW
Taiwan
Prior art keywords
metal
transparent conductive
layer
pad
bonding area
Prior art date
Application number
TW109110783A
Other languages
English (en)
Other versions
TW202119698A (zh
Inventor
賴一丞
陳忠宏
王友志
郭世斌
鄭翔及
王信傑
陳國祥
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to CN202010927937.9A priority Critical patent/CN112038323B/zh
Publication of TW202119698A publication Critical patent/TW202119698A/zh
Application granted granted Critical
Publication of TWI762894B publication Critical patent/TWI762894B/zh

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Details Of Aerials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Photoreceptors In Electrophotography (AREA)

Abstract

一種電路裝置,包括基板、驅動電路、第一金屬層、第一絕緣層、第二絕緣層、多個第二金屬接墊以及透明導電層。第一金屬層位於接合區上。第一絕緣層位於第一金屬層上。第二金屬接墊位於第一絕緣層的第一通孔中。透明導電層位於第二緣層的第二通孔中。第一金屬層包括直接連接第二金屬接墊的第一金屬接墊,且第一金屬接墊電性連接至透明導電層中的多個透明導電接墊;或透明導電層包括直接連接第二金屬接墊的一透明導電接墊,且透明導電接墊電性連接至第一金屬層中的第一金屬接墊。

Description

電路裝置
本發明是有關於一種電路裝置,且特別是有關於一種包括接合區的電路裝置。
隨著時代的進展,為了使產品便於攜帶,輕、薄、短、小等特點逐漸變成消費者選擇產品的首要條件。除了縮小電子產品的尺寸外,許多廠商還致力於提升電子產品的可撓性,使產品更具競爭力。舉例來說,可撓式的天線可以設置於服裝、錶帶或摺疊式手機中。換句話說,相較於傳統不易彎折的天線,可撓式天線的可以應用的領域更加廣泛。
然而,在一些可撓式電子裝置中,由於不同構件容易在接合過程中彎曲,可撓式電子裝置的製造難度較高。舉例來說,在將驅動晶片接合於可撓式基板的接合製程中,驅動晶片的接合墊容易因為彎曲而損壞,使驅動晶片不能正確的接合於可撓式基板。
本發明提供一種電路裝置,可以提升接合製程的良率。
本發明的至少一實施例提供一種電路裝置,包括基板、驅動電路、第一金屬層、第一絕緣層、第二絕緣層、多個第二金屬接墊以及透明導電層。基板具有電路區以及第一接合區。驅動電路位於電路區上。第一金屬層位於第一接合區上,且電性連接至驅動電路。第一絕緣層位於第一金屬層上,且具有重疊於第一金屬層的多個第一通孔。第二金屬接墊位於第一通孔中,且第二金屬接墊凸出第一絕緣層的上表面。第二絕緣層位於第二金屬接墊上,且具有重疊於第二金屬接墊的多個第二通孔。透明導電層位於第二通孔中,且透明導電層凸出第二絕緣層的上表面。第一金屬層包括直接連接第二金屬接墊的第一金屬接墊,且第一金屬接墊透過第二金屬接墊而電性連接至透明導電層中的多個透明導電接墊;或透明導電層包括直接連接多個第二金屬接墊的一透明導電接墊,且透明導電接墊透過多個第二金屬接墊而電性連接至第一金屬層中的多個第一金屬接墊。
在整個說明書中,相同的附圖標記表示相同或類似的元件。在附圖中,為了清楚起見,放大了層、膜、面板、區域等的厚度。應當理解,當諸如層、膜、區域或基板的元件被稱為「在另一元件上」或「連接另一元件」時,其可以直接在另一元件上或與另一元件連接。二元件互相「電性連接」或「耦合」可為二元件間存在其它元件。
應當理解,儘管術語「第一」與「第二」等在本文中可以用於描述各種元件、部件、區域、層及/或部分,但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。
圖1是依照本發明的一實施例的一種天線裝置的俯視示意圖。圖2是依照本發明的一實施例的一種電路裝置的仰視示意圖。圖2例如是圖1中之電路裝置20的放大示意圖。為了方便說明,圖1與圖2中之電路裝置20省略了部分構件。
請參考圖1,天線裝置1包括天線基板10以及電路裝置20,其中電路裝置20接合至天線基板10。
天線基板10包括基板100、天線110、第一天線接墊120A以及第二天線接墊120B。基板100的材料可為玻璃、石英、有機聚合物或是金屬等等。在本實施例中,基板100為可撓式基板,且基板100包括透明、半透明或不透明的材料,但本發明不以此為限。天線110例如為螺旋狀或其他形狀,且天線110的兩端分別電性連接至第一天線接墊120A以及第二天線接墊120B。天線110、第一天線接墊120A以及第二天線接墊120B的材料包括導電材料,例如金、銀、銅、鋁、鉬、鈦或其他導電材料。
請參考圖1與圖2,電路裝置20的基板200具有電路區202、第一接合區204A與第二接合區204B。第一接合區204A與第二接合區204B分別位於電路區202的相對兩側,其中第一接合區204A上的接墊(圖1與圖2省略繪出)與第二接合區204B上的接墊(圖1與圖2省略繪出)電性連接至電路區202上的元件,且第一接合區204A上的接墊與第二接合區204B上的接墊分別電性連接至第一天線接墊120A以及第二天線接墊120B。基板200的材料可為玻璃、石英、有機聚合物或是金屬等等。在本實施例中,基板200為可撓式基板,且基板200包括透明、半透明或不透明的材料。
在本實施例中,驅動電路210設置於電路區202上。電路區202部分重疊於天線110。在本實例中,驅動電路210部分重疊於天線110。在本實施例中,驅動電路210包括數位電路(Digital circuit)212、整流器(Rectifier)214以及分頻器(Divider)216,但本發明不以此為限。
圖3A是依照本發明的一實施例的一種天線裝置的剖面示意圖。為了方便說明,圖3A省略繪示了電路區上的部份元件。圖3B是圖3A的電路裝置的第一接合區的仰視示意圖。在此必須說明的是,圖3A和圖3B的實施例沿用圖1和圖2的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
請參考圖3A與圖3B,天線裝置2包括天線基板10以及電路裝置20。為了使方便說明,圖3A繪示的是天線基板10以及電路裝置20還未互相接合的狀態,在天線裝置2中,天線基板10以及電路裝置20實際上互相接合。
天線基板10包括基板100、天線110、第一天線接墊120A以及第二天線接墊120B。在本實施例中,導電黏著層300A、300B分別形成於第一天線接墊120A以及第二天線接墊120B上。導電黏著層300A、300B例如為異方性導電膠(Anisotropic Conductive Paste,ACP)、異方性導電膜(Anisotropic Conductive Film,ACF)或其他導電黏著層。
電路裝置20包括基板200、驅動電路、第一金屬層220、第一絕緣層I1、第二絕緣層I2、多個第二金屬層230以及透明導電層240。
基板200具有電路區202、第一接合區204A與第二接合區204B,其中第一接合區204A與第二接合區204B分別位於電路區202的相對兩側。
驅動電路位於電路區220上。在本實施例中,驅動電路210包括多個主動元件T。舉例來說,驅動電路210中的整流器包括主動元件T。
主動元件T位於基板200上,且包括閘極G、多晶矽層CH、源極S以及汲極D。多晶矽層CH位於基板200上,且包括源極區CH1、通道區CH2以及汲極區CH3,其中通道區CH2位於源極區CH1以及汲極區CH3之間。源極區CH1以及汲極區CH3例如為N型摻雜的多晶矽或P型摻雜的多晶矽。閘極絕緣層GI位於多晶矽層CH以及基板200上。閘極G位於閘極絕緣層GI上,且重疊於多晶矽層CH。第一絕緣層I1位於閘極G以及閘極絕緣層GI上。源極S以及汲極D位於第一絕緣層I1上,且分別透過開口O1、O2而電性連接至源極區CH1以及汲極區CH3,其中開口O1、O2貫穿第一絕緣層I1以及閘極絕緣層GI。
在本實施例中,主動元件T為頂部閘極型的薄膜電晶體,但本發明不以此為限。在其他實施例中,主動元件T為底部閘極型的薄膜電晶體、雙閘極型的薄膜電晶體或其他形式的薄膜電晶體。在本實施例中,主動元件T為多晶矽薄膜電晶體,但本發明不以此為限。在其他實施例中,主動元件T為金屬氧化物薄膜電晶體、有機薄膜電晶體或其他形式的薄膜電晶體。
第一金屬層220位於第一接合區204A上。在本實施例中,第一金屬層220包括位於第一接合區204A上的第一金屬接墊222以及位於第二接合區204B上的第一金屬接墊222,且兩個第一金屬接墊222彼此分離。在一些實施例中,第一金屬層220與閘極G屬於相同導電層。舉例來說,第一金屬接墊222與閘極G是於同一道圖案化製程(例如微影蝕刻製程)中形成,且第一金屬接墊222與閘極G皆位於閘極絕緣層GI上。在一些實施例中,第一金屬層220與閘極G的材料包括金、銀、銅、鋁、鉬、鈦或其他金屬或包含前述金屬的合金,第一金屬層220與閘極G的厚度T1例如為1800埃至2200埃。第一金屬層220與閘極G為單層或多層結構。
第一絕緣層I1位於第一金屬層220上,且具有重疊於第一金屬層220的多個第一通孔TH1。第一絕緣層I1例如為平坦層,且材料包括無機材料(例如:氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料(例如:聚酯類(PET)、聚烯類、聚丙醯類、聚碳酸酯類、聚環氧烷類、聚苯烯類、聚醚類、聚酮類、聚醇類、聚醛類或其它合適的材料或上述之組合)或其它合適的材料或上述之組合,第一絕緣層I1的厚度T2例如為6500埃至7900埃。第一絕緣層I1單層或多層結構。
第二金屬層230位於第一絕緣層I1上,且第二金屬層230包括彼此分離的多個第二金屬接墊232。第二金屬接墊232位於第一通孔TH1中,並直接連接第一金屬接墊222。在本實施例中,第二金屬接墊232排列成點狀分佈的陣列。第二金屬接墊230凸出第一絕緣層I1的上表面F1,其中第一絕緣層I1的上表面F1面對天線基板10。第二金屬層230的材料包括金、銀、銅、鋁、鉬、鈦或其他金屬,或包含前述金屬的合金,第二金屬接墊232凸出第一絕緣層I1的厚度T3例如為2900埃至3500埃,第二金屬層230為單層或多層結構。
第一金屬層220或第二金屬層230電性連接至驅動電路210中的主動元件T。舉例來說,兩個主動元件T的汲極D分別透過兩個開口O3而直接連接至第一接合區204A上的第一金屬接墊222以及第二接合區204B上的第一金屬接墊222,其中開口O3貫穿第一絕緣層I1。
在本實施例中,第一金屬接墊222各自直接連接至多個第二金屬接墊232。一個第一金屬接墊222重疊於多個第二金屬接墊232。
在一些實施例中,第二金屬接墊232、源極S以及汲極D屬於相同導電層。舉例來說,第二金屬接墊232、源極S以及汲極D是於同一道圖案化製程(例如微影蝕刻製程)中形成,且第二金屬接墊232、源極S以及汲極D皆位於第一絕緣層I1上。
第二絕緣層I2位於第二金屬層230(第二金屬接墊232)、源極S以及汲極D上。第二絕緣層I2材料包括無機材料(例如:氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料(例如:聚酯類(PET)、聚烯類、聚丙醯類、聚碳酸酯類、聚環氧烷類、聚苯烯類、聚醚類、聚酮類、聚醇類、聚醛類或其它合適的材料或上述之組合)或其它合適的材料或上述之組合,第二絕緣層I2的厚度T4例如為1750埃至3300埃。第二絕緣層I2單層或多層結構。
在本實施例中,第二絕緣層I2共形於第二金屬層230、源極S以及汲極D。舉例來說,第二絕緣層I2從第一絕緣層I1的上表面F1沿著第二金屬接墊232的側面延伸至第二金屬接墊232的上表面F2。在本實施例中,於垂直基板200的方向E1上,第二絕緣層I2重疊於第二金屬接墊232的部分與不重疊於第二金屬接墊232的部分具有高度差。換句話說,在第一接合區204A與第二接合區204B上,第二絕緣層I2的上表面F3為高低起伏的表面,其中上表面F3朝向天線基板10。第二絕緣層I2具有重疊於第二金屬接墊232的上表面F2的多個第二通孔TH2。
透明導電層240位於第二絕緣層I2的第二通孔TH2中,並直接連接第二金屬接墊232。透明導電層240的製造方法例如包括微影蝕刻製程。在本實施例中,透明導電層240包括多個透明導電接墊242,每個第二通孔TH2中設置有對應的一個透明導電接墊242,且每個透明導電接墊242直接連接對應的一個第二金屬接墊232。一個第一金屬接墊222透過多個第二金屬接墊232而電性連接至多個透明導電接墊242。
在本實施例中,第一接合區204A上之第一金屬層220(一個第一金屬接墊222)、第二金屬層230(多個第二金屬接墊232)以及透明導電層240(多個透明導電接墊242)構成第一接墊P1,第二接合區204B上之第一金屬層220(一個第一金屬接墊222)、第二金屬層230(多個第二金屬接墊232)以及透明導電層240(多個透明導電接墊242)構成第二接墊P2。第一接墊P1於基板200上的垂直投影面積大於或等於40000平方微米,且第二接墊P2於基板200上的垂直投影面積大於或等於40000平方微米。
透明導電層240凸出第二絕緣層I2的上表面F3。在本實施例中,在第一接合區204A與第二接合區204B上,透明導電層240的上表面F4共形於第二絕緣層I2之高低起伏的上表面F3。在本實施例中,在第一接合區204A與第二接合區204B上,透明導電層240的上表面F4最遠離基板200的部分與第二絕緣層I2的上表面F3最靠近基板200的部分具有高度差HD,其中高度差HD為3200埃至4200埃。
透明導電層240構成排成點狀分佈的陣列AR的多個凸起結構。在本實施例中,凸起結構彼此分離,且每個透明導電接墊242即為一個凸起結構。在其他實施例中,每個透明導電接墊242包括多個凸起結構。點狀分佈的凸起結構可以提升第一接墊P1與天線基板10之間的摩擦力以及第二接墊P2與天線基板10之間的摩擦力,藉此改善電路裝置20與天線基板10在加壓接合時發生滑動的問題。
透明導電層240例如為銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鎵鋅氧化物、或是上述至少二者之堆疊層。
各凸起結構(透明導電接墊242)朝外的表面F4與第二絕緣層I2的上表面F3之間的夾角θ為30度至60度。各凸起結構(透明導電接墊242)的頂面寬度W1大於或等於相鄰兩個凸起結構(透明導電接墊242)底部之間的距離W2。藉此能使電路裝置20與天線基板10之間具有較大的接合面積。在一些實施例中,各凸起結構(透明導電接墊242)的頂面寬度W1比上相鄰兩個凸起結構底部之間的距離W2為1:1至2:1。舉例來說,頂面寬度W1為20微米至60微米,距離W2為10微米至60微米。
在本實施例中,凸起結構之間具有相連的網狀排膠溝槽MT,且網狀排膠溝槽MT於陣列AR的側面以及正面開放。在本實施例中,網狀排膠溝槽MT的寬度約等於相鄰兩個凸起結構底部之間的距離W2。在本實施例中,當天線基板10與電路裝置20接合時,網狀排膠溝槽MT可以作為導電黏著層300A、300B的溢流通道,使多餘的導電黏著層300A、300B可以沿著網狀排膠溝槽MT排除。
基於上述,第一金屬接墊222直接連接多個第二金屬接墊232,並透過多個第二金屬接墊232而電性連接至多個透明導電接墊242,因此,多個第二金屬接墊232之間的空隙以及多個透明導電接墊242之間的空隙可以避免接墊在接合區彎曲後出現破裂的問題,藉此提升接合製程的良率。
圖4A是依照本發明的一實施例的一種天線裝置的剖面示意圖。為了方便說明,圖4A省略繪示了電路區上的部份元件。圖4B是圖4A的電路裝置的第一接合區的仰視示意圖。在此必須說明的是,圖4A和圖4B的實施例沿用圖3A和圖3B的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
圖4A的天線裝置3與圖3A的天線裝置2的主要差異在於:圖4A的電路裝置20a中,一個透明導電接墊242直接連接多個第二金屬接墊232,且透過多個第二金屬接墊232而電性連接至多個第一金屬接墊222。
請參考圖4A與圖4B,在本實施例中,第一接合區204A上之第一金屬層220包括彼此分離的多個第一金屬接墊222,且第一接合區204A上之透明導電層240包括一個透明導電接墊242;第二接合區204B上之第一金屬層220包括彼此分離的多個第一金屬接墊222,且第二接合區204B上之透明導電層240包括一個透明導電接墊242。
第一接合區204A上之第一金屬層220(多個第一金屬接墊222)、第二金屬層230(多個第二金屬接墊232)以及透明導電層240(一個透明導電接墊242)構成第一接墊P1,第二接合區204B上之第一金屬層220(多個第一金屬接墊222)、第二金屬層230(多個第二金屬接墊232)以及透明導電層240(一個透明導電接墊242)構成第二接墊P2。
在本實施例中,透明導電層240構成排成點狀分佈的陣列AR的多個凸起結構242a。在本實施例中,第一接合區204A上之凸起結構242a彼此相連,且每個透明導電接墊242包括多個凸起結構242a。點狀分佈的凸起結構242a可以提升第一接墊P1與天線基板10之間的摩擦力以及第二接墊P2與天線基板10之間的摩擦力,藉此改善電路裝置20a與天線基板10在加壓接合時發生滑動錯位的問題。
在本實施例中,在第一接合區204A與第二接合區204B上,於垂直基板200的方向E1上,第二金屬接墊232的上表面F2與第二絕緣層I2的上表面F3凸起之部分之間的厚度T5為1750埃至3300埃。在第一接合區204A與第二接合區204B上,凸起結構242a的表面F4最遠離基板200的部分與凸起結構242a的表面F4最靠近基板200的部分具有高度差HD,其中高度差HD為4700埃至5700埃。
各凸起結構242a朝外的表面F4與第二絕緣層I2的上表面F3之間的夾角θ為30度至60度。各凸起結構242a的頂面寬度W1大於或等於相鄰兩個凸起結構242A底部之間的距離W2。藉此能使電路裝置20A與天線基板10之間具有較大的接合面積。在一些實施例中,各凸起結構的頂面寬度比上相鄰兩個凸起結構底部之間的距離為1:1至2:1。舉例來說,頂面寬度W1為20微米至60微米,距離W2為10微米至60微米。
在本實施例中,凸起結構之間具有相連的網狀排膠溝槽MT,且網狀排膠溝槽MT於陣列AR的側面以及正面開放。在本實施例中,網狀排膠溝槽MT的寬度約等於相鄰兩個凸起結構底部之間的距離W2。在本實施例中,當天線基板10與電路裝置20接合時,網狀排膠溝槽MT可以作為導電黏著層300A、300B的溢流通道,使多餘的導電黏著層300A、300B可以沿著網狀排膠溝槽MT排除。
在本實施例中,兩個主動元件T的汲極D分別直接連接至第一接合區204A上的第一金屬接墊222以及第二接合區204B上的第一金屬接墊222。
基於上述,透明導電接墊242直接連接多個第二金屬接墊232,並透過多個第二金屬接墊232而電性連接至多個第一金屬接墊222,因此,多個第二金屬接墊232之間的空隙以及多個第一金屬接墊222之間的空隙可以避免接墊在接合區彎曲後出現破裂的問題,藉此提升接合製程的良率。
圖5是依照本發明的一實施例的一種電路裝置的仰視示意圖。在此必須說明的是,圖5的實施例沿用圖2的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
圖5的電路裝置20b與圖2的電路裝置20的主要差異在於:圖5的電路裝置20b中,基板200更包括第三接合區204C與第四接合區204D,第一接合區204A與第三接合區204C位於電路區202的同一側,且第二接合區204B與第四接合區204D位於電路區202的同一側。
在本實施例中,第一接合區204A、第二接合區204B、第三接合區204C與第四接合區204D上分別包括第一接墊(圖5省略繪出)、第二接墊(圖5省略繪出)、第三接墊(圖5省略繪出)與第四接墊(圖5省略繪出),其中第一接墊、第二接墊、第三接墊與第四接墊的結構類似於前述任一實施例中的第一接墊與第二接墊,於此不再贅述。
綜上所述,第一金屬接墊直接連接多個第二金屬接墊,並透過多個第二金屬接墊而電性連接至多個透明導電接墊;或透明導電接墊直接連接多個第二金屬接墊,並透過多個第二金屬接墊而電性連接至多個第一金屬接墊。因此,金屬接墊之間的空隙及/或透明導電接墊之間的空隙可以避免接墊在接合區彎曲後出現破裂的問題,藉此提升接合製程的良率。另外,透明導電接墊構成之點狀分佈的凸起結構可以改善電路裝置與其他裝置在加壓接合時發生滑動錯位的問題,且透明導電接墊上的網狀排膠溝槽可以作為導電黏著層的溢流通道,使多餘的導電黏著層可以沿著網狀排膠溝槽排除。
1、2:天線裝置 10:天線基板 20、20a、20b:電路裝置 100、200:基板 110:天線 120A:第一天線接墊 120B:第二天線接墊 202:電路區 204A:第一接合區 204B:第二接合區 204C:第三接合區 204D:第四接合區 210:驅動電路 212:數位電路 214:整流器 216:分頻器 220:第一金屬層 222:第一金屬接墊 230:第二金屬層 232:第二金屬接墊 240:透明導電層 242:透明導電接墊 242a:凸起結構 300A、300B:導電黏著層 AR:陣列 CH:多晶矽層 CH1:源極區 CH2:通道區 CH3:汲極區 D:汲極 E1:方向 F1、F2、F3、F4:表面 I1:第一絕緣層 I2:第二絕緣層 G:閘極 GI:閘極絕緣層 HD:高度差 O1、O2、O3:開口 P1:第一接墊 P2:第二接墊 S:源極 T:主動元件 T1、T2、T3、T4、T5:厚度 TH1:第一通孔 TH2:第二通孔 MT:網狀排膠溝槽 W1:寬度 W2:距離 θ:夾角
圖1是依照本發明的一實施例的一種天線裝置的俯視示意圖。 圖2是依照本發明的一實施例的一種電路裝置的仰視示意圖。 圖3A是依照本發明的一實施例的一種天線裝置的剖面示意圖。 圖3B是圖3A的電路裝置的第一接合區的仰視示意圖。 圖4A是依照本發明的一實施例的一種天線裝置的剖面示意圖。 圖4B是圖4A的電路裝置的第一接合區的仰視示意圖。 圖5是依照本發明的一實施例的一種電路裝置的仰視示意圖。
2:天線裝置
10:天線基板
20:電路裝置
100、200:基板
110:天線
120A:第一天線接墊
120B:第二天線接墊
202:電路區
204A:第一接合區
204B:第二接合區
220:第一金屬層
222:第一金屬接墊
230:第二金屬層
232:第二金屬接墊
240:透明導電層
242:透明導電接墊
300A、300B:導電黏著層
AR:陣列
CH:多晶矽層
CH1:源極區
CH2:通道區
CH3:汲極區
D:汲極
E1:方向
F1、F2、F3、F4:表面
I1:第一絕緣層
I2:第二絕緣層
G:閘極
GI:閘極絕緣層
HD:高度差
O1、O2、O3:開口
P1:第一接墊
P2:第二接墊
S:源極
T:主動元件
T1、T2、T3、T4:厚度
TH1:第一通孔
TH2:第二通孔
W1:寬度
W2:距離
θ:夾角

Claims (11)

  1. 一種電路裝置,包括: 一基板,具有一電路區以及一第一接合區; 一驅動電路,位於該電路區上; 一第一金屬層,位於該第一接合區上,且電性連接至該驅動電路; 一第一絕緣層,位於該第一金屬層上,且具有重疊於該第一金屬層的多個第一通孔; 多個第二金屬接墊,位於該些第一通孔中,且該些第二金屬接墊凸出該第一絕緣層的上表面; 一第二絕緣層,位於該些第二金屬接墊上,且具有重疊於該些第二金屬接墊的多個第二通孔;以及 一透明導電層,位於該些第二通孔中,且該透明導電層凸出該第二絕緣層的上表面,其中: 該第一金屬層包括直接連接該些第二金屬接墊的一第一金屬接墊,且該第一金屬接墊透過該些第二金屬接墊而電性連接至該透明導電層中的多個透明導電接墊;或 該透明導電層包括直接連接該些第二金屬接墊的一透明導電接墊,且該透明導電接墊透過該些第二金屬接墊而電性連接至該第一金屬層中的多個第一金屬接墊。
  2. 如請求項1所述的電路裝置,其中該基板為可撓性基板。
  3. 如請求項1所述的電路裝置,其中該驅動電路包括一整流器,且該整流器包括一主動元件,其中該第一金屬層或該第二金屬層電性連接該主動元件。
  4. 如請求項1所述的電路裝置,其中該些第二金屬接墊排列成點狀分佈的陣列。
  5. 如請求項1所述的電路裝置,其中該透明導電層構成排成點狀分佈的陣列的多個凸起結構,且各該凸起結構朝外的表面與該第二絕緣層的該上表面之間的夾角為30度至60度。
  6. 如請求項1所述的電路裝置,其中該透明導電層構成排成點狀分佈的陣列的多個凸起結構,各該凸起結構的頂面寬度大於或等於相鄰兩個該些凸起結構底部之間的距離。
  7. 如請求項6所述的電路裝置,其中各該凸起結構的頂面寬度比上相鄰兩個該些凸起結構底部之間的距離為1:1至2:1。
  8. 如請求項1所述的電路裝置,其中該透明導電層構成排成點狀分佈的陣列的多個凸起結構,且該些凸起結構之間具有相連的網狀排膠溝槽,且該網狀排膠溝槽於該陣列的側面以及正面開放。
  9. 如請求項1所述的電路裝置,其中該第一接合區上之該第一金屬層、該透明導電層以及該第二金屬層構成一第一接墊,且該第一接墊於該基板上的垂直投影面積大於或等於40000平方微米。
  10. 如請求項1所述的電路裝置,其中該基板為長條狀,該基板更包括一第二接合區,且該第一接合區與該第二接合區分別位於該電路區的相對兩側。
  11. 如請求項10所述的電路裝置,其中該基板更包括一第三接合區與一第四接合區,該第一接合區與該第三接合區位於該電路區的同一側,且該第二接合區與該第四接合區位於該電路區的同一側。
TW109110783A 2019-11-05 2020-03-30 電路裝置 TWI762894B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010927937.9A CN112038323B (zh) 2019-11-05 2020-09-07 电路装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962930794P 2019-11-05 2019-11-05
US62/930,794 2019-11-05

Publications (2)

Publication Number Publication Date
TW202119698A TW202119698A (zh) 2021-05-16
TWI762894B true TWI762894B (zh) 2022-05-01

Family

ID=77020826

Family Applications (6)

Application Number Title Priority Date Filing Date
TW109110783A TWI762894B (zh) 2019-11-05 2020-03-30 電路裝置
TW109116545A TWI741606B (zh) 2019-11-05 2020-05-19 晶片
TW110128569A TWI815156B (zh) 2019-11-05 2020-05-19 晶片
TW109123393A TWI743882B (zh) 2019-11-05 2020-07-10 可撓式無線通訊晶片及無線通訊標籤
TW109135696A TWI763081B (zh) 2019-11-05 2020-10-15 電子裝置
TW109137830A TWI766412B (zh) 2019-11-05 2020-10-30 雷射可程式化記憶體模組

Family Applications After (5)

Application Number Title Priority Date Filing Date
TW109116545A TWI741606B (zh) 2019-11-05 2020-05-19 晶片
TW110128569A TWI815156B (zh) 2019-11-05 2020-05-19 晶片
TW109123393A TWI743882B (zh) 2019-11-05 2020-07-10 可撓式無線通訊晶片及無線通訊標籤
TW109135696A TWI763081B (zh) 2019-11-05 2020-10-15 電子裝置
TW109137830A TWI766412B (zh) 2019-11-05 2020-10-30 雷射可程式化記憶體模組

Country Status (1)

Country Link
TW (6) TWI762894B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120154690A1 (en) * 2010-12-16 2012-06-21 Qualcomm Mems Technologies, Inc. Flexible integrated circuit device layers and processes
US20170278782A1 (en) * 2010-06-29 2017-09-28 General Electric Company Electrical interconnect for an integrated circuit package and method of making same
US20190148213A1 (en) * 2017-11-13 2019-05-16 Au Optronics Corporation Transfer device
US20190221535A1 (en) * 2018-01-18 2019-07-18 Samsung Electronics Co., Ltd. Semiconductor device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1563570A1 (en) * 2002-11-07 2005-08-17 Fractus, S.A. Integrated circuit package including miniature antenna
KR100539229B1 (ko) * 2003-01-30 2005-12-27 삼성전자주식회사 듀얼 포트 반도체 메모리 장치
WO2005076281A1 (en) * 2004-02-10 2005-08-18 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory
CN100449734C (zh) * 2004-03-16 2009-01-07 松下电器产业株式会社 半导体器件
JP4768379B2 (ja) * 2005-09-28 2011-09-07 富士通株式会社 Rfidタグ
JPWO2010029618A1 (ja) * 2008-09-10 2012-02-02 株式会社アドバンテスト メモリデバイス、メモリデバイスの製造方法、およびデータ書込方法
KR101548674B1 (ko) * 2009-08-26 2015-09-01 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US9224084B2 (en) * 2009-04-01 2015-12-29 Vanguard Identification Systems, Inc. Smart device programmable electronic luggage tag
JP2011114633A (ja) * 2009-11-27 2011-06-09 Fujitsu Ltd アンテナ装置、及びアンテナ装置を含むシステム
CN106298794B (zh) * 2010-08-27 2019-07-30 株式会社半导体能源研究所 存储器件及半导体器件
TWI419094B (zh) * 2010-09-10 2013-12-11 Au Optronics Corp 可撓性顯示面板
US8848415B2 (en) * 2010-12-14 2014-09-30 Sandisk 3D Llc Three dimensional non-volatile storage with multi block row selection
US8723343B2 (en) * 2011-03-14 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor with energy-harvesting device
JP2013017310A (ja) * 2011-07-04 2013-01-24 Sumitomo Heavy Ind Ltd 電力変換装置
JP5777096B2 (ja) * 2011-07-21 2015-09-09 株式会社スマート 万能icタグとその製造法、及び通信管理システム
JP5981711B2 (ja) * 2011-12-16 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN104321928B (zh) * 2012-03-23 2017-10-24 Lg 伊诺特有限公司 天线组件及其制造方法
ITTO20120477A1 (it) * 2012-05-31 2013-12-01 St Microelectronics Srl Rete di dispositivi elettronici fissati ad un supporto flessibile e relativo metodo di comunicazione
US9601557B2 (en) * 2012-11-16 2017-03-21 Apple Inc. Flexible display
CN103927579B (zh) * 2013-01-11 2017-10-17 深圳市金溢科技股份有限公司 一种超薄抗弯折电子标签
CN104267858B (zh) * 2014-06-20 2017-07-14 敦泰电子有限公司 感测芯片及其制造方法,以及配置该感测芯片的电子装置
JP6007356B2 (ja) * 2014-09-01 2016-10-12 株式会社イーガルド 非接触式情報通信端末装置、カード型デバイス、携帯用電話機及びウェアラブルデバイス
US10902310B2 (en) * 2016-12-14 2021-01-26 Trackonomy Systems, Inc. Wireless communications and transducer based event detection platform
US10482369B2 (en) * 2016-12-14 2019-11-19 Trackonomy Systems, Inc. Window based locationing of mobile targets using complementary position estimates
CN109638023A (zh) * 2019-02-28 2019-04-16 昆山国显光电有限公司 一种阵列基板、显示面板及膜层裂纹检测方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170278782A1 (en) * 2010-06-29 2017-09-28 General Electric Company Electrical interconnect for an integrated circuit package and method of making same
US20120154690A1 (en) * 2010-12-16 2012-06-21 Qualcomm Mems Technologies, Inc. Flexible integrated circuit device layers and processes
US20190148213A1 (en) * 2017-11-13 2019-05-16 Au Optronics Corporation Transfer device
US20190221535A1 (en) * 2018-01-18 2019-07-18 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
TW202119164A (zh) 2021-05-16
TWI763081B (zh) 2022-05-01
TWI743882B (zh) 2021-10-21
TW202119291A (zh) 2021-05-16
TW202119698A (zh) 2021-05-16
TWI815156B (zh) 2023-09-11
TWI766412B (zh) 2022-06-01
TW202119879A (zh) 2021-05-16
TWI741606B (zh) 2021-10-01
TW202119596A (zh) 2021-05-16
TW202205052A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
TWI669816B (zh) 拼接用顯示面板及其製造方法
US10325892B2 (en) Light emitting device and manufacturing method thereof
WO2022083315A1 (zh) 触控显示面板及其制备方法、显示装置
CN107887339B (zh) 阵列基板
TWI657361B (zh) 觸控顯示面板
CN105826334B (zh) 图像传感器封装及其制造方法
US9887229B2 (en) Sensing chip package and a manufacturing method thereof
US11637159B2 (en) Display panel and display device with completed covered hollowed regions in frame region
US20190319080A1 (en) Display apparatus and manufacturing method thereof
CN102832226B (zh) 主动元件阵列基板及其制造方法
TW202019255A (zh) 可撓式陣列基板及其製造方法
CN112038323B (zh) 电路装置
TWI762894B (zh) 電路裝置
CN110164880B (zh) 显示装置
CN110600520A (zh) 一种显示面板及显示装置
CN108110012B (zh) 可挠性电子装置
CN114188385B (zh) 柔性显示面板
TWI777733B (zh) 發光二極體晶片與發光二極體晶片裝置
TWI635782B (zh) 線路板堆疊結構及其製作方法
CN119403254A (zh) 影像感测器封装结构
TWI684266B (zh) 可撓式面板及其製作方法
CN114551534A (zh) 显示面板及其制作方法
JP5811110B2 (ja) 半導体装置の製造方法
CN105810700B (zh) 晶片封装体及其制作方法
CN114724473B (zh) 镜面显示器