[go: up one dir, main page]

DE112004000248B4 - SONOS-Flash-Speichereinrichtungen und Verfahren zum Schützen einer SONOS-Flash-Speichereinrichtung vor UV-induzierter Aufladung - Google Patents

SONOS-Flash-Speichereinrichtungen und Verfahren zum Schützen einer SONOS-Flash-Speichereinrichtung vor UV-induzierter Aufladung Download PDF

Info

Publication number
DE112004000248B4
DE112004000248B4 DE112004000248.6T DE112004000248T DE112004000248B4 DE 112004000248 B4 DE112004000248 B4 DE 112004000248B4 DE 112004000248 T DE112004000248 T DE 112004000248T DE 112004000248 B4 DE112004000248 B4 DE 112004000248B4
Authority
DE
Germany
Prior art keywords
layer
flash memory
silicon
sonos flash
sonos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE112004000248.6T
Other languages
English (en)
Other versions
DE112004000248T5 (de
Inventor
Minh Van Ngo
Tazrien Kamal
Mark T. Ramsbey
Arvind Halliyal
Jaeyong Park
Ning Cheng
Jeff P. Erhardt
Jeffrey A. Shields
Clarence B. Ferguson
Angela T. Hui
Robert A. Huertas
Tyagamohan Gottipati
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of DE112004000248T5 publication Critical patent/DE112004000248T5/de
Application granted granted Critical
Publication of DE112004000248B4 publication Critical patent/DE112004000248B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0413Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having charge-trapping gate insulators, e.g. MNOS transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/69IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/69IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/691IGFETs having charge trapping gate insulators, e.g. MNOS transistors having more than two programming levels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/031Manufacture or treatment of data-storage electrodes
    • H10D64/037Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H10W42/20
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/954Making oxide-nitride-oxide device

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

SONOS-Flash-Speichereinrichtung mit:einer SONOS-Flash-Speicherzelle-(24); undmindestens einer UV-Schutzschicht (38, 46, 48, 52) mit einem UV- undurchlässigen Material,wobei die UV-Schutzschicht (38, 46, 48, 52) über einer Metallelektrode (44) der SONOS- Flash-Speicherzelle angeordnet ist oder die UV-Schutzschicht (38, 46, 48, 52) eine Unterschicht (46a, 48a) einer Kontaktdeckschicht (38) ist, die eine erste Zwischendielektrikumsschicht (20) abdeckt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft einen Prozess zur Herstellung einer SONOS-Flash-Speichereinrichtung mit einer Ultraviolett- (UV) Strahlungsabblockschicht zum Reduzieren der UV-induzierten Aufladung eines Bauteils bei der Bearbeitung in dem der Speicherzellenherstellung nachgeordneten Teil der Prozesslinie (BEOL).
  • HINTERGRUND DER ERFINDUNG
  • Nicht-flüchtige Speichereinrichtungen werden gegenwärtig in vielen elektronischen Komponenten verwendet, die das Bewahren von Information erfordern, selbst wenn die elektrische Versorgung ausgeschaltet ist Zu nicht-flüchtigen Speichereinrichtungen gehören Nur-Lesespeicher (ROM), programmierbare Nur-Lesespeicher (PROM), löschbare programmierbare Nur-Lesespeicher (EPROM) und elektrisch löschbare programmierbare Nur-Lesespeicher (EEPROM). EEPROM-Einrichtungen unterscheiden sich von anderen nicht-flüchtigen Speichereinrichtungen dahingehend, dass sie elektrisch programmierbar und löschbar sind. Flash-EEPROM-Einrichtungen sind ähnlich zu EEPROM-Einrichtungen dahingehend, dass Speicherzellen elektrisch programmiert und gelöscht werden können. Jedoch ist es in Flash-EEPROM-Einrichtungen möglich, das Löschen aller Speicherzellen in der Einrichtung unter Anwendung eines einzelnen elektrischen Strompulses zu bewerkstelligen.
  • Die Anstrengungen in der Produktentwicklung in der EEPROM-Technologie zielen auf das Erhöhen der Programmiergeschwindigkeit, auf das Verringern der Programmier- und Lesespannungen, auf das Erhöhen der Datenhaltezeit, auf das Reduzieren der Zellenlöschzeiten und auf die Verringerung der Zellenabmessungen ab. Ein wichtiges dielektrisches Material für die Herstellung eines EEPROMS ist eine Oxid-Nitrid-Oxid-(ONO) Struktur. Eine anschauliche EEPROM-Einrichtung, in der die ONO-Struktur verwendet ist, ist eine Silizium-Oxid-Nitrid-Oxid-Silizium-(SONOS) Zellenart. Eine weitere EEPROM-Einrichtung, in der die ONO-Struktur verwendet ist, ist eine Flash-Speichereinrichtung mit schwebendem bzw. potentialfreiem Gate, in der die ONO-Struktur über dem schwebenden Gate, typischerweise ein schwebendes bzw. potentialfreies Polysiliziumgate ausgebildet ist.
  • In SONOS-Einrichtungen wird während des Programmierens elektrische Ladung von dem Substrat in die Siliziumnitridschicht der ONO-Struktur übertragen. Es werden Spannungen an das Gate und an das Drain angelegt, wodurch ein vertikales und ein laterales elektrisches Feld gebildet wird, die die Elektronen entlang dem Kanal beschleunigen. Wenn sich die Elektronen entlang des Kanals bewegen, erreichen einige von ihnen eine ausreichende Energie, um die Potentialbarriere der unteren Siliziumdioxidschicht zu überwinden, so dass diese in der Siliziumnitridschicht eingefangen werden. Elektronen werden in der Nähe des Draingebiets eingefangen, da die elektrischen Felder in der Nähe des Drains am stärksten sind. Ein Umkehren der Potentiale, die an das Source und Drain angelegt werden, bewirkt, dass sich die Elektronen entlang des Kanals in der entgegengesetzten Richtung bewegen und in die Siliziumnitridschicht in der Nähe des Sourcegebiets eingeführt werden. Da Siliziumnitrid elektrisch nicht leitend ist, bleibt die in die Siliziumnitridschicht eingeführte Ladung tendenziell lokalisiert. Folglich kann in Abhängigkeit des Anlegens von Spannungspotentialen elektrische Ladung in diskreten Gebieten innerhalb einer einzelnen zusammenhängenden Siliziumnitridschicht gespeichert werden.
  • Entwickler von nicht-flüchtigen Speichern nutzen die lokalisierte Natur der Elektronenspeicherung innerhalb einer Siliziumnitridschicht aus und entwerfen Speicherschaltungen, in denen zwei Gebiete mit gespeicherten Ladungen innerhalb einer ONO-Schicht verwendet werden. Diese Art einer nicht-flüchtigen Speichereinrichtung ist als Doppel-Bit-EEPROM bekannt, das unter der Handelsbezeichnung MIRRORBITJ vom Advanced Micro Devices, Inc., Sunnyvale, Kalifornien, erhältlich ist. Das MIRRORBITJ-Doppelbit EEPROM kann zwei mal soviel Information speichern, wie ein konventionelles EEPROM in einen Speicherarray mit gleicher Größe. Es wird ein linkes und ein rechtes Bit in physikalisch unterschiedlichen Bereichen der Siliziumnitridschicht in der Nähe eines linken und eines rechten Gebiets jeder Speicherzelle gespeichert. Es werden dann Programmierverfahren angewendet, die es ermöglichen, dass zwei Bits gleichzeitig programmiert und gelesen werden können. Die beiden Bit der Speicherzelle können individuell durch Anlegen geeigneter Löschspannungen an das Gate und an das Source oder das Draingebiet gelöscht werden.
  • Ein wesentliches Konzept, das mit der SONOS-Flash-Speichereinrichtung verknüpft ist, besteht darin, dass für eine korrekte Funktion der Einrichtung beide Bits separat schreibbar und lesbar sein müssen. Wenn eines der Bits programmierbar ist, muss ein inverser Lesevorgang an dem programmierten Bit eine hohe Vt (Einsetzspannung) erfassen, d. h. eine „0“, und ein invertierter Lesevorgang an dem nicht programmierten Bit muss eine niedrige Vt, d. h. eine „1“ erkennen. D. h. ein invertierter Lesevorgang an dem nicht programmierten Bit, was äquivalent zu einem normalen Lesevorgang an dem programmierten Bit ist, muss durch das Gebiet der eingefangenen Ladung durchschlagen, um einen ausreichend großen Lesestrom zu erzeugen. Wenn dies nicht geschieht, kann das nicht programmierte Bit nicht als eine „1“, d. h. ein leitendes Bit, gelesen werden.
  • Ein Problem, das bei SONOS-Flash-Speichereinrichtungen mit einer dielektrischen Ladungsspeicherschicht angetroffen wird, besteht in der Ansammlung von Ladung in der Ladungsspeicherschicht als Folge der Einstrahlung von Ultraviolettstrahlung in der Herstellung und insbesondere während BEOL-Prozessschritten, d. h. Prozessschritten, die auf die Herstellung der Flash-Speicherzelle folgen, wodurch nachfolgend das Vt erhöht wird. Prozesse, in denen große Anteile an UV-Strahlung auftreten, führen zu einem derartigen Ladungsaufbau und erhöhen dabei das Vt. Dieser Anstieg des Vt würde dazu führen, dass alle Bits als high, d. h. „0“, auftreten. Wenn ferner der Ladungsaufbau ausreichend groß ist, kann diese nicht effizient durch die verfügbaren Spannungen gelöscht werden. Als Folge davon wäre die SONOS-Einrichtung als eine Ladungsspeichereinrichtung ungeeignet.
  • Die UV-Einstrahlung ist für Flash-Einrichtungen mit schwebenden Gate, die Polysilizium oder ein anderes leitendes Material für ein Ladungsspeicherelement aufweisen, kein Problem. In derartigen Einrichtungen kann das schwebende Gate absichtlich einer UV-Strahlung ausgesetzt werden, um elektronische Ladung zu neutralisieren, die sich während der Bearbeitung auf der Speicherzelle mit schwebendem Gate aufbaut. Beispielsweise wird in dem US 6 350 651 B1 UV-Strahlung in dieser Weise eingesetzt.
  • Eine derartige Vorgehensweise ist keine Option für SONOS-Flash-Speichereinrichtungen, da die Ladungsspeicherschicht durch die Einwirkung von UV-Strahlen, die sich zu einer hohen Ladung aufbauen kann, irrverisibel geschädigt werden kann, und die Ladung kann durch eine weitere Einwirkung von UV-Strahlung nicht neutralisiert werden.
  • Die EP 1 313 138 A2 offenbart ein Verfahren zum Schützen einer nichtflüchtigen Speichervorrichtung, wobei das Verfahren das Bilden einer nichtflüchtigen Speichervorrichtung umfasst, die eine Polycidstruktur umfasst, die über einer nichtleitenden Ladungseinfangschicht gebildet ist, und Bilden einer Schutzschicht über mindestens einem Teil der Polycidstruktur. Dabei ist die Schutzschicht angepasst ist, um elektromagnetische Wellenenergie zu absorbieren, die eine Wellenlänge aufweist, die kürzer als sichtbares Licht ist. Eine nach dem Verfahren aufgebaute Vorrichtung ist ebenfalls offenbart.
  • Die US 6 458 661 B1 offenbart ein Verfahren zur Bildung eines Nitrid-Lesespeichers (NROM). Bei dem Verfahren werden zuerst eine oder mehrere isolierte Schichten gebildet, um die Oxid / Nitrid / Oxid (ONO) -Struktur und das Gate zu bedecken, und der Siliziumnitrid (SiNx) -Spacer wird gebildet, um die NROM-Zelle zu schützen. Wenn der Siliziumnitrid-Abstandshalter direkt mit dem Gate in Kontakt kommt, erhöht sich die Schwellenspannung der NROM-Vorrichtung. Daher werden eine oder mehrere der isolierten Schichten verwendet, die aus den Siliziumoxiden (SiOy) zusammengesetzt sind, um die NROM-Vorrichtung und den Siliziumnitrid-Spacer zu isolieren.
  • Die US 5 994 157 A bezieht sich auf einen Strahlungsbildner (z.B. Röntgenbildaufnehmer) mit einem Dünnfilmtransistor (TFT) -Array und Verfahren zum Herstellen derselben. Ein fotobildbares Isoliermaterial mit einer niedrigen Dielektrizitätskonstante ist in Bereichen der Überlappung zwischen Elektroden und darunterliegenden TFTs, Dioden und / oder Adressleitungen vorgesehen, um das Signal-Rausch-Verhältnis des Bildgebers zu verbessern.
  • Die US 6 410 210 B1 offenbart System und eine Vorrichtung, um eine Beschädigung des Gateoxids aufgrund von Ultraviolettstrahlung, die mit Halbleiterprozessen verbunden ist, zu verhindern.
  • Die US 4 805 138 A offenbart eine elektrisch programmierbare Speicherzelle eines Typs mit einer Quelle, einem Drain, einem Floating-Gate und einem Steuergate, das über einer Fläche eines Halbleitersubstrats gebildet ist, in dem ein Ringbereich des Materials, der ähnlich wie das Substrat dotiert ist, die Source-, Drain- und Gates einschließt.
  • Die US 4 758 984 A offenbart eine Halbleiterspeichervorrichtung mit einem Substrat mit einem Leitfähigkeitstyp.
  • Daher besteht ein Bedarf für ein Verfahren, das dafür sorgt, und eine Einrichtung, die Mittel aufweist, um die Ladungsspeicherschicht in SONOS-Einrichtungen vor der Einwirkung von UV-Strahlung während der BEOL-Verarbeitung zu schützen. Folglich sind Fortschritte in derartigen Fertigungstechnologien erforderlich, um sicherzustellen, dass ein Ladungsaufbau und eine Erhöhung von Vt in SONOS-Strukturen insbesondere während der BEOL-Bearbeitung nicht auftreten.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Die vorliegende Erfindung betrifft in einer Ausführungsformeine SONOS-Flash-Speichereinrichtung mit einer SONOS-Flash-Speicherzelle; und mindestens einer UV-Schutzschicht, wobei die UV-Schutzschicht ein UV-undurchlässiges Material aufweist.
  • In einer Ausführungsform betrifft die vorliegende Erfindung eine SONOS-Flash-Speichereinrichtung mit einer SONOS-Speicherzelle gemäß Patentanspruch 1 oder 12.
  • In einer weiteren Ausführungsform betrifft die vorliegende Erfindung ein Verfahren zum Schützen einer SONOS-Flash-Speicherzelle vor UV-induzierter Aufladung gemäß Anspruch 8 oder 9.
  • Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
  • Somit wird erfindungsgemäß durch Vorsehen einer UV-Schutzschicht das Problem einer UV-induzierten Aufladung von SONOS-Flash-Speicherzellen insbesondere während der BEOL-Bearbeitung überwunden. Die vorliegende Erfindung liefert Vorteile, etwa (1) die Ausbildung einer UV-Schutzschicht, die das Bauteil vor BEOL-UV-Strahlung schützt; (2) der Schutz der SONOS-Flash-Speicherzelle vor UV-induzierter Aufladung; (3) das Bereitstellen einer Prozessmodifizierung, die effizient in gegenwärtig eingesetzte Herstellungsprozesse eingebaut werden kann; und (4) die Ausbildung einer oder mehrerer Kontaktdeckschichten, Zwischendielektrikumsschichten und einem Oberseitenoxid mit dieser zusätzlichen Funktion zusätzlich zu den standardmäßigen dielektrischen Funktionen. Somit liefert die vorliegende Erfindung einen Fortschritt in der ONO-Herstellungstechnologie und stellt eine geeignete Ladungstrennung in ONO-Strukturen in SONOS-Speichereinrichtungen sicher, während gleichzeitig deutliche Vorteile hinsichtlich der Bearbeitung und der Wirtschaftlichkeit geboten werden. Obwohl die vorliegende Erfindung im Hinblick auf insbesondere die Anwendung auf SONOS-Flash-Speichereinrichtungen beschrieben ist, kann die vorliegende Erfindung auch in breiter Weise auf die Herstellung beliebiger Halbleiterbauelemente angewendet werden, die eine Ladungsspeicherschicht aufweisen, die einer unerwünschten UV-Aufladung unterliegt.
  • Figurenliste
    • 1 zeigt schematisch im Querschnitt einen Teil eines Halbleitersubstrats mit einem Doppelbit-EEPROM-Transistor, der eine im Wesentlichen UV-undurchlässige Kontaktdeckschicht aufweist, und das ferner eine weitere UV-Schutzschicht besitzt mit einer im Wesentlichen UV-undurchlässigen Unterschicht, wobei das Bauelement gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt wird.
    • 2 zeigt schematisch im Querschnitt einen Teil eines Halbleitersubstrats mit zwei Doppelbit-EPROM-Transistoren, die eine im Wesentlichen UV-undurchlässige Unterschicht in einer UV-Schutzschicht aufweisen, wobei das Bauelement gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt wird.
    • 3 zeigt schematisch im Querschnitt einen Teil eines Halbleitersubstrats, das zwei UV-Schutzschichten aufweist, wovon jede eine im Wesentlichen UV-undurchlässige Unterschicht aufweist, wobei das Bauelement gemäß einer Ausführungsform der vorliegenden Erfindungen hergestellt wird.
    • 4-5 zeigen im Querschnitt Prozessschritte für die Herstellung der UV-Schutzschichten der vorliegenden Erfindung auf einem Halbleiterelement in einem Prozess gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 6 zeigt schematisch im Querschnitt einen Teil eines Halbleitersubstrats ähnlich zu jenem aus 1, der eine Kontaktdeckschicht, drei Zwischendielektrikumsschichten und eine Oxidoberseitenschicht aufweist, die gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt sind.
    • 7 ist ein schematisches Flussdiagramm, das die Schritte einer Ausführungsform der vorliegenden Erfindung darstellt
  • Es sollte beachtet werden, dass zum Zwecke der Einfachheit und der besseren Darstellung Elemente, die in den Figuren gezeigt sind, nicht notwendigerweise maßstabsgetreu gezeichnet sind. Beispielsweise sind die Abmessungen einiger der Elemente im Vergleich zueinander der Einfachheit halber übertrieben dargestellt. Ferner wurden dort, wo es angebracht ist, Bezugszeichen in den einzelnen Figuren wiederholt, um entsprechende Elemente zu bezeichnen.
  • Des weiteren sollte beachtet werden, dass die nachfolgend beschriebenen Prozessschritte und Strukturen nicht einen vollständigen Prozessablauf zur Herstellung integrierter Schaltungen bilden. Die vorliegende Erfindung kann in Verbindung mit integrierten Schaltungsherstellungstechniken praktiziert werden, die gegenwärtig im Stand der Technik angewendet werden, und es sind üblicherweise angewendete Prozessschritte nur in soweit enthalten, wie dies für ein Verständnis der vorliegenden Erfindung erforderlich ist.
  • ARTEN ZUM AUSFÜHREN DER ERFINDUNG
  • In 1 ist schematisch ein Transistor 10 im Querschnitt gezeigt, der in einer Ausführungsform eine SONOS-Flash-Speicherzelle darstellt, die geeignet ist zur Verwendung in einer Doppelbit-EEPROM-Einrichtung, etwa den MIRRORBITJ. Der Transistor 10 umfasst Source/Drain-Gebiete 12 und 14, die in einem Halbleitersubstrat 16 angeordnet sind und durch ein Kanalgebiet 18 getrennt sind. Das Substrat 16 kann beispielsweise eine Einkristallsiliziumscheibe sein. Das Substrat 16 kann auch Galliumarsenid, eine Silizium-auf-Isolator-Schicht, eine Epitaxieschicht, eine Silizium-Germanium-Schicht, eine Germanium-auf-Isolator-Schicht oder ein anderes bekanntes Halbleitersubstrat sein. Ein Stapelgate 24 liegt über dem Kanalgebiet 18. Das Stapelgate 24 umfasst eine Steuergateelektrode 26 und eine ONO-Struktur mit einer Unterseiten- oder Tunneloxidschicht 28, einer Ladungsspeicherschicht 30 und einer Oberseitenoxidschicht 32, wie dies in 1 gezeigt ist. In einer Ausführungsform ist die Ladungsspeicherschicht 30 eine Nitridspeicherschicht. In einer Ausführungsform umfasst die Ladungsspeicherschicht 30 Siliziumnitrid. In anderen Ausführungsformen ist die Ladungsspeicherschicht 30 aus anderen bekannten dielektrischen Ladungsspeichermaterialien, wie beispielsweise einem dielektrischen Material mit großem ε, aufgebaut. Geeignete dielektrische Ladungsspeichermaterialien mit großem ε sind in der US 6 674 138 B1 mit dem Titel „Die Verwendung von dielektrischen Materialien mit großem ε in einer modifizierten ONO-Struktur für Halbleiterbauelemente“, offenbart. Das Stapelgate 24 umfasst ferner Seitenwandbeschichtungen 34. Wie in 1 gezeigt ist, können Ladungen 36a und 36b in der Ladungsspeicherschicht 30 gespeichert werden, die als eine Ladungs- oder Elektronenspeicherschicht in der SONOS- oder Doppelbit-EEPROM-Einrichtung dient.
  • Es sei weiterhin auf 1 verwiesen; das Stapelgate 24 ist von einer ersten Zwischendielektrikumsschicht (ILD) 20 bedeckt und von dieser umgeben, die auch als IDL0- („ILD Null“) Schicht 20 bezeichnet werden kann. In einer Ausführungsform ist die ILD0-Schicht 20 aus Siliziumdioxid aufgebaut. In anderen Ausführungsformen kann die ILD0-Schicht 20 andere Materialien, etwa Borphosphorsilikatglas (BPSG) oder andere bekannte Materialien für eine derartige Schicht aufweisen. In der in 1 gezeigten Ausführungsform ist die Dicke der ILD0-Schicht 20 größer als die Höhe des Stapelgates 24.
  • Während des Betriebs des beispielhaften Doppelbit-EEPROM-Transistors 10 werden Spannungen an die Gateelektrode 24 und in geeigneter Weise an die Source/Drain-Gebiete 12 und 14 angelegt. Die angelegten Spannungen bewirken, dass elektrische Ladung von den Source/Drain-Gebieten 12 und 14 entlang des Kanalgebiets 18 wandert.
  • Während des Programmierens wird die Ladung von dem Kanalgebiet 18 durch die Unterseitenoxidschicht 28 in die Siliziumnitridladungsspeicherschicht 30 eingeführt oder tunnelt in diese hinein, sobald die Ladung ein ausreichend starkes vertikales Feld vorfindet. Beispielsweise abhängig von den speziellen an die Steuergateelektrode 26 und die Source/Drain-Gebiete 12 und 14 angelegten Spannungspegeln werden die elektrischen Ladungen 36a, 36b in die Ladungsspeicherschicht 30 übertragen und werden an Gebieten in der Nähe entweder des Source/Drain-Gebiets 12 oder des Source/Drain-Gebiets 14 verbunden.
  • Der Fachmann erkennt, dass für eine korrekte Funktion einer Doppelbit-EEPROM-Einrichtung die elektrischen Ladungen 36a, 36b in den Gebieten der Ladungsspeicherschicht 30 getrennt bleiben sollten, an denen sie anfänglich eingeführt wurden und es sollte keine Ladung vor dem Programmieren der Ladungsspeicherschicht 30 vorhanden sein. Das korrekte Aufrechterhalten dieses Zustands, programmiert oder nicht programmiert, der Ladungsspeicherschicht 30 ist für die korrekte Funktion einer Doppelbit-EEPROM-Einrichtung erforderlich. Insbesondere die Ladungsträgerspeicherschicht 30 sollte vor einfallender UV-Strahlung geschützt werden, die eine Ladung in der Ladungsspeicherschicht 30 erzeugen kann. Wie zuvor beschrieben ist, können derartige ungewünscht erzeugte Ladungen Fehler in den gespeicherten Daten hervorrufen und können sogar die Ladungsspeicherschicht 30 schädigen.
  • Erfindungsgemäß wird der ungewünschte Ladungsaufbau in der Ladungsspeicherschicht 30 auf Grund einfallender UV-Strahlung minimiert, indem eine UV-Schutzschicht hergestellt wird, wie dies hierin beschrieben ist. Der Schutz vor Störladungen und das verbesserte Verhalten von Doppelbit-EEPROM-Einrichtungen, die durch die vorliegende Erfindung erhalten werden, können besser verstanden werden mit der nachfolgenden Beschreibung eines Fertigungsprozesses für die Strukturen, die zuvor entsprechend der Erfindung beschrieben sind.
  • In der in 1 gezeigten Ausführungsform ist die erste ILD-Schicht 20 durch eine Kontaktdeckschicht 38 abgedeckt. Die Kontaktdeckschicht 38 kann auch als eine „C1“-Schicht bezeichnet werden. In einer Ausführungsform umfasst die Kontaktdeckschicht 38 ein siliziumangereichertes Material, das UV-Strahlung absorbiert. In einer Ausführungsform umfasst die Kontaktdeckschicht 38 ein im Wesentlichen UV-undurchlässiges Material, etwa siliziumreiches Nitrid, siliziumreiches Oxid, siliziumreiches Karbid oder siliziumreiches Karbid-Nitrid. In einer Ausführungsform umfasst die Kontaktdeckschicht 38 eines oder mehrere der folgenden Materialien: siliziumreiches Siliziumdioxid, siliziumreiches Siliziumnitrid, siliziumreiches Siliziumkarbid, siliziumreiches Siliziumkarbid-Nitrid. Die Kontaktdeckschicht 38 kann durch eine Vielzahl von Prozesstechniken abgeschieden werden, beispielsweise CVD, LPCVD, APCVD, etc. In einer anschaulichen Ausführungsform ist die Kontaktdeckschicht 38 aus einer Schicht aus siliziumreichen Siliziumnitrid aufgebaut, die durch einen CVD-Prozess hergestellt wird. In einer Ausführungsform liefert die im Wesentlichen UV-undurchlässige Kontaktdeckschicht 38 einen Schutz für den Transistor 10 vor UV-Strahlung, die auf den Transistor 10 während der Bearbeitung einfallen kann, die der Herstellung des Stapelgates 24 des Transistors 10 folgt. In einer Ausführungsform ist die Kontaktdeckschicht 38 ausreichend UV-undurchlässig, um mindestens ungefähr 95% der einfallenden UV-Strahlung abzublocken. In einer weiteren Ausführungsform ist die Kontaktdeckschicht 38 ausreichend UV-undurchlässig, um mindestens ungefähr 98% der einfallenden UV-Strahlung abzublocken. Und in einer weiteren Ausführungsform ist die Kontaktdeckschicht 38 ausreichend UV-undurchlässig, um mindestens ungefähr 99% der einfallenden UV-Strahlung abzublocken. Die siliziumreichen Materialien, aus der die Kontaktdeckschicht 38 aufgebaut ist, sind nachfolgend detailliert beschrieben.
  • In einer Ausführungsform (nicht gezeigt) umfasst die Kontaktdeckschicht 38 eine erste im Wesentlichen UV-undurchlässige Unterschicht und eine zweite Unterschicht, die ein Material aufweist, das nicht UV-undurchlässig ist. Die Ausführungsform der Kontaktdeckschicht 38 mit der ersten, im Wesentlichen UV-undurchlässigen Unterschicht und der zweiten Unterschicht ist im Wesentlichen ähnlich zu den Schichten, wie sie nachfolgend mit Bezug zu der UV-Schicht 46 beschrieben sind, mit der Ausnahme, dass die Gesamtdicke der Schichten kleiner sein kann. In einer Ausführungsform kann die erste, im Wesentlichen UV-undurchlässige Unterschicht der Kontaktdeckschicht 38 wesentlich dicker sein als die zweite Unterschicht. In einer Ausführungsform ist auf Grund der relativ kleinen Gesamtdicke der Kontaktdeckschicht 38 eine zweite Unterschicht nicht vorhanden. In einer Ausführungsform ist die Kontaktdeckschicht 38 lediglich aus einer einzelnen, im Wesentlichen UV-undurchlässigen Schicht aufgebaut.
  • Es seit weiterhin auf 1 verwiesen. Der Transistor 10 umfasst ferner leitfähige Verbindungspfropfen 40, die beispielsweise Wolframpfropfen repräsentieren können. Die leitenden Pfropfen 40 sind in Öffnungen 42 in der ILD0-Schicht 20 ausgebildet. Die Öffnungen 42 erstrecken sich durch die ILD0-Schicht 20 und stellen einen Weg oder ein Kontaktloch zu dem Source 12 und/oder dem Drain 14 des Transistors 10 bereit. Der Transistor 10 umfasst ferner Metallelektroden 44. Die Metallelektroden 44 können beispielsweise Elemente (beispielsweise Bitleitungen, etc.) des Transistors 10 mit Versorgungsspannungen und benachbarten Transistoren verbinden. Die leitfähigen Pfropfen 40 in 1 liefern die elektrische Verbindung zwischen den Metallelektroden 44 und dem Source 12 und/oder dem Drain 14. In einer Ausführungsform stellen, wie in 2 gezeigt ist, die leitenden Pfropfen 40 eine elektrische Verbindung sowohl zum dem Source 12 eines Transistors 10 und zu dem Drain 14 eines benachbarten Transistors bereit.
  • In der in 1 gezeigten Ausführungsform ist der Transistor 10 von einer UV-Schutzschicht 46 bedeckt. In einer Ausführungsförm ist die UV-Schutzschicht 46 eine zweite Zwischendielektrikumsschicht, die als ILD1 bezeichnet ist. Die UV-Schutzschicht 46 umfasst eine erste, im Wesentlichen UV-undurchlässige Beschichtung oder Unterschicht 46a und eine zweite Unterschicht 46b. In einer Ausführungsform ist die zweite Unterschicht 46b wesentlich dicker als die erste Unterschicht 46a, so dass die erste Unterschicht 46a auch als eine Beschichtung oder Auflage bezeichnet werden kann. In einer Ausführungsform liefert die erste, im Wesentlichen UV-undurchlässige Unterschicht 46a einen Schutz für den Transistor 10 vor UV-Strahlung, die auf den Transistor 10 während der Bearbeitung auftreffen kann, die auf die Herstellung des Stapelgates 24 Transistors 10 folgt. In einer Ausführungsförm ist die erste Unterschicht 46a ausreichend UV-undurchlässig, um mindestens 95% der einfallenden UV-Strahlung abzublocken. In einer weiteren Ausführungsform ist die erste Unterschicht 46a ausreichend UV-undurchlässig, um mindestens ungefähr 98% der einfallenden UV-Strahlung abzublocken. Und in einer weiteren Ausführungsform ist die erste Unterschicht 46a ausreichend UV-undurchlässig, um mindestens ungefähr 99% der einfallenden UV-Strahlung abzublocken.
  • Im hierin verwendeten Sinne bezeichnet der Begriff „im Wesentlichen UV-undurchlässig“ das Merkmal, dass die so beschriebene Schicht mindestens ungefähr 90% des einfallenden UV-Lichts abblockt. Im hierin verwendeten Sinne bezeichnet der Begriff „im Wesentlichen nicht UV-undurchlässig“ das Merkmal, dass die so beschriebene Schicht einen wesentlichen Anteil der einfallenden UV-Strahlung ohne Absorption durchlässt. Im hierin verwendeten Sinne bezeichnet der Begriff „im Wesentlichen UV-durchlässig“ das Merkmal, dass die so beschriebene Schicht mindestens ungefähr 75% der einfallenden UV-Strahlung ohne Absorption durchlässt. Eine derartige Ausdrucksweise bedeutet nicht, dass das Material keine Auswirkung auf die UV-Strahlung aufweist, etwa eine Verschiebung der Phase, der Wellenlänge oder anderer Eigenschaften.
  • Die erste Unterschicht 46a umfasst ein siliziumreiches Material, das UV-Strahlung absorbiert. In einer Ausführungsform ist das siliziumreiche Material im Wesentlichen UV-undurchlässig, wie dies hierin definiert ist. In einer Ausführungsform umfasst die erste Unterschicht 46a eines oder mehrere der folgenden Materialien: siliziumreiches Siliziumdioxid, siliziumreiches Siliziumnitrid, siliziumreiches Siliziumkarbid, siliziumreiches SiCN.
  • In einer Ausführungsform umfasst die erste Unterschicht 46a siliziumreiches Siliziumdioxid. Wie im Stand der Technik bekannt ist, ist reines oder stoichiometrisches Siliziumdioxid im Wesentlichen für UV-Strahlung durchlässig, wobei diese UV-Strahlung im Bereich liegt von nahem UV mit einer Wellenlänge von 400 nm bis UV-Strahlung mit einer Wellenlänge von ungefähr 200 nm. Durch Erhöhen des Siliziumanteils in dem Siliziumdioxid über das stoichiometrische Verhältnis hinaus wird der Brechungsindex und die UV-Absorptionsfähigkeit des Materials erhöht. Somit besitzt siliziumreiches Siliziumdioxid eine erhöhte UV-Blockierwirkung. Wenn der Siliziumanteil anwächst, erhöht sich auch die UV-Blockierwirkung oder Undurchlässigkeit. Somit umfasst in einer Ausführungsform die erste Unterschicht 46a siliziumreiches Siliziumdioxid, in welchem der Anteil an Silizium ausreichend ist, um die erste Unterschicht 46a im Wesentlichen UV-undurchlässig zu machen. In einer Ausführungsform besitzt das siliziumreiche Siliziumdioxid eine Formel SiOx, wobei x < 2 ist. In einer Ausführungsform besitzt das siliziumreiche Siliziumdioxid eine Formel Six, wobei 1,8 x 1,99 ist. In einer Ausführungsform besitzt das siliziumreiche Siliziumdioxid eine Formel Six, wobei 1,88 x 1,95 ist.
  • Im Allgemeinen haben die siliziumreichen Formen der Materialien, die in den UV-Schutzschichten einschließlich der Kontaktdeckschicht 38 verwendet werden, einen höheren Brechungsindex, als die entsprechenden nicht siliziumreichen Formen der gleichen Materialien. Im Allgemeinen ist die Anreicherung des Siliziumanteils dieser Materialien sowohl mit einem erhöhten Brechungsindex als auch mit einer gestiegenen UV-Undurchlässigkeit in diesen Materialien verknüpft.
  • Bekanntlich beträgt der Brechungsindex von im Wesentlichen stoichiometrischen Siliziumdioxid ca. 1,46. Wie zuvor erwähnt ist, ist der Brechungsindex des siliziumreichen Siliziumdioxids größer als der von Siliziumdioxid. In einer Ausführungsform besitzt die erste Unterschicht 46a einen Brechungsindex im Bereich von ungefähr 1,5 bis ungefähr 1,8. In einer weiteren Ausführungsform beträgt der Brechungsindex der ersten Unterschicht 46a ungefähr 1,55 bis ungefähr 1,75. In einer weiteren Ausführungsform beträgt der Brechungsindex der ersten Unterschicht 46a ungefähr 1,6 bis ungefähr 1,7 und in einer Ausführungsform ist der Brechungsindex der ersten Unterschicht 46a größer als ungefähr 1,6.
  • Hierbei können durchgängig durch die Beschreibung und die Ansprüche die Grenzen der Bereiche und Verhältnisse kombiniert werden. Beispielsweise ist in den vorhergehenden Bereichen des Brechungsindex, obwohl der Bereich von ungefähr 1,6 bis ungefähr 1,8 nicht explizit aufgeführt ist, dennoch innerhalb des Rahmens der Offenbarung.
  • In einer Ausführungsform umfasst die erste Unterschicht 46 siliziumreiches Siliziumnitrid. Siliziumnitrid wird in seiner nicht siliziumangereicherten stoichiometrischen Form im Wesentlichen durch die empirische Formel Si3N4 gekennzeichnet. Siliziumreiches Siliziumnitrid umfasst eine siliziumangereicherte Form von Siliziumnitrid. Wenn daher die Formel für siliziumreiches Siliziumnitrid als SixN4 geschrieben wird, ist der Wert von X größer als 3. In einer Ausführungsform ist 3,01 ≤ x ≤ 4. In einer Ausführungsform reicht der Wert von x von größer als 3, d. h. von ungefähr 3,01 bis ungefähr 4. In einer Ausführungsform reicht der Wert von x von ungefähr 3,1 bis ungefähr 3,8 und in einer weiteren Ausführungsform von ungefähr 3,15 bis ungefähr 3,6.
  • In einer Ausführungsform umfasst die erste Unterschicht 46a siliziumreiches Siliziumkarbid, d. h. SiC. Siliziumkarbid wird im Allgemeinen durch die empirische stoichiometrische Formel SiC gekennzeichnet. Siliziumreiches SiC umfasst siliziumangereichertes SiC im Vergleich zu stoichiometrischen SiC. Wenn daher Siliziumkarbid als SiaCb repräsentiert wird, dann ist in siliziumreichen SiC a>b und a+b = 2, wohingegen in stoichiometrischen SiC a im Wesentlichen gleich b ist, d.h. a ≈ b und a + b = 2. In einer Ausführungsform ist für siliziumreiches SiC a im Bereich von 1,01 bis ungefähr 1,2 und a + b = 2. In einer Ausführungsform reicht in siliziumreichen SiC a von 1,02 bis ungefähr 1,1 und a + b = 2. Somit reicht in nicht siliziumreichen SiC a von ungefähr 0,99 bis kleiner als 1,01 und b = 2 - a.
  • In einer Ausführungsform umfasst die erste Unterschicht 46a siliziumreiches SiCN. SiCN wird unter diversen Namen geführt, etwa Siliziumkohlenstoffnitrid, Siliziumkarbonnitrid und Siliziumcyanid. Die empirische Formel SiCN variiert in Abhängigkeit von den Herstellungsbedingungen, wird jedoch im Allgemeinen als analog zu Si3N4 und C3N4 betrachtet, wobei Si und C-Komponenten ausgetauscht sind. Die Formel mit den „ausgetauschten“ Si und C-Komponenten wird manchmal auch als (Si;C)3N4 bezeichnet. Hierin wird dieses Material einfach als SiCN bezeichnet. Silizium reiches SiCN enthält einen wesentlichen Anteil an Si und einen kleineren Anteil an C und nicht siliziumreiches SiCN enthält einen kleineren Anteil an Si und einen größeren Anteil an C. Somit kann SiCN durch eine allgemeine Formel SixCyN4 repräsentiert erachtet werden. Unter Anwendung dieser Formel ist in siliziumreichen SiCN x > 1,5 und y < 1,5 und im nicht siliziumreichen SiCN ist x ≤ 1,5 und y ≥ 1,5. In einer Ausführungsform reicht x in siliziumreichen SiCN von größer als 1,5 bis 2,5 und y reicht von ungefähr 0,5 bis kleiner 1,5. In einer Ausführungsform reicht in siliziumreichen SiCN x von ungefähr 1,55 bis ungefähr 2,25 und y reicht von 0,75 bis ungefähr 1,45.
  • In einer Ausführungsform umfasst siliziumreiches SiCN eine super-stoichiometrische Menge an Si im Vergleich zu C und N. Das SiCN mit der super-stoichiometrischen Menge an Si besitzt eine Gesamtmenge an Si und C, die die Menge von Si und C übersteigt, die für die stoichiometrische äquivalente Menge an N erforderlich wäre. Der Anstieg wird erreicht, indem eine Si-Anreicherung des SiCN durchgeführt wird. In dieser Ausführungsform ist beispielweise, wenn y = 1,5 ist, x > 1,5. Somit wird auf der Grundlage von C und N in dem SiCN der Anteil an Si angereichert. Anders ausgedrückt, sobald der Anteil an C relativ zu N bestimmt ist, wird in dieser Ausführungsform anstelle der stoichiometrischen Menge an Si in dem siliziumreichen SiCN der Anteil an Si größer gemacht als der stoichiometrischen Menge entspricht, so dass die Verbindung dann einen super-stoichiometrischen Si-Anteil aufweist.
  • In einer Ausführungsform absorbiert das siliziumreiche Material in der ersten Unterschicht 46a UV-Strahlung in dem UV-Bereich von ungefähr 450 nm bis ungefähr 190 nm. In einer Ausführungsform absorbiert das siliziumreiche Material in der ersten Unterschicht 46a UV-Strahlung in dem UV-Bereich von ungefähr 400 nm bis ungefähr 200 nm. In einer Ausführungsform absorbiert das siliziumreiche Material in der ersten Unterschicht 46a UV-Strahlung im UV-Bereich von ungefähr 390 nm bis ungefähr 210 nm.
  • In einer Ausführungsform wird die UV-Absorption oder die prozentuale Durchlässigkeit (%T) in einem Hewlett-Packard UV-Spektrophotometer bei einer Wellenlänge von 254 nm gemessen. Die Messung von UV-Strahlung bei dieser Wellenlänge liefert eine gute Abschätzung der allgemeinen Absorption von UV-Strahlung.
  • In einer Ausführungsform umfasst die zweite Unterschicht 46b eine nicht siliziumreiche Form des Materials der ersten Unterschicht. Beispielsweise weist in einer Ausführungsform, in der die erste Unterschicht 46a ein siliziumreiches Siliziumdioxid aufweist, die zweite Unterschicht 46b ein nicht siliziumreiches oder im Wesentlichen stoichiometrisches Siliziumdioxid auf. In ähnlicher Weise weist in einer Ausführung, in der die erste Unterschicht 46a ein Siliziumnitird aufweist, die zweite Unterschicht 46b ein nicht siliziumreiches oder im Wesentlichen stoichiometrisches Siliziumnitrid auf. In ähnlicher Weise weist in einer Ausführungsform, in der die erste Unterschicht 46a ein siliziumreiches Siliziumkarbid aufweist, die zweite Unterschicht 46b ein nicht siliziumreiches oder im Wesentlichen stoichiometrisches Siliziumkarbid auf. Und ähnlich weist in einer Ausführungsform, in der die erste Unterschicht 46a ein siiiziumreiches SiCN aufweist, die zweite Unterschicht 46b ein nicht siiiziumreiches oder im Wesentlichen stoichiometrisches SiCN auf.
  • In einer Ausführungsform ist die zweite Unterschicht 46b nicht UV-undurchlässig. In einer Ausführungsform ist die zweite Unterschicht 46b im Wesentlichen UV-durchlässig bei zu einer Wellenlänge von bis zu 200 nm. In einer Ausführungsform absorbiert die zweite Unterschicht 46b zumindest einen gewissen Anteil der Hochenergie-UV-Strahlung, d. h. von UV-Strahlung von einer Wellenlänge im Bereich von 254 Nanometer (nm) bis herunter zu ungefähr 200 nm oder bis 190 nm.
  • In einer Ausführungsform ist die zweite Unterschicht 46b aus Siliziumdioxid aufgebaut, in einer Ausführungsform ist die zweite Unterschicht 46b aus Siliziumdioxid mit einer allgemeinen Form SiOx aufgebaut, wobei x ≥ 2 ist. In einer Ausführungsform ist die zweite Unterschicht 46b aus Siliziumdioxid mit einer allgemeinen Formel SiO2 aufgebaut, d. h. aus einem im Wesentlichen stoichiometrischen Siliziumdioxid. In einer weiteren Ausführungsform ist die zweite Unterschicht 46b aus nicht siliziumreichen Siliziumnitrid, Si3N4, d. h. aus im Wesentlichen stoichiometrischen Siliziumnitrid aufgebaut. In einer weiteren Ausführungsform ist die zweite Unterschicht 46b aus nicht siliziumreichen Siliziumkarbid SiC aufgebaut, wie es zuvor definiert ist. In einer weiteren Ausführungsform ist die zweite Unterschicht 46b aus nicht siliziumreichem SiCN, wie es zuvor definiert ist, aufgebaut.
  • 2 zeigt eine zweite schematische Ansicht zweier benachbarter Transistoren 10a und 10b. Wie in der in 1 gezeigten Ausführungsform umfasst die in 2 gezeigte Ausführungsform ein Halbleitersubstrat 16, auf dem zwei benachbarte Transistoren 10a und 10b ausgebildet sind. Jeder Transistor 10a, 10b, umfasst ein Source 12, ein Drain 14 und ein Kanalgebiet 18. Über dem Kanalgebiet 18 jedes entsprechenden Transistors 10a, 10b ist ein Stapelgate 24a, 24b in der Form vorgesehen, wie dies zuvor detailliert in Bezug zu dem Transistor 10 aus 1 beschrieben ist. Wie in 1 umfasst jeder Transistor 10a, 10b in 2 eine erste Zwischendielektrikumschicht 20, die als ILD0-Schicht 20 bezeichnet ist, die jedes der Stapelgates 24a, 24b abdeckt und umgibt. Wie in 1 ist die ILD0-Schicht 20 von einer Kontaktdeckschicht 38 bedeckt. In einer Ausführungsform ist die Kontaktschicht 38 eine UV-Abblockschicht.
  • 2 zeigt einen ersten leitenden Pfropfen 40a, einen Metallleiter 44 und einen zweiten leitenden Pfropfen 40b. In der Ausführungsform aus 2 stellt der leitende Pfropfen 40a eine elektrische Verbindung zwischen dem Metallleiter 44 und dem benachbarten Drain 14 und dem Source 12 der beiden benachbarten Transistoren 10a, 10b bereit. 2 zeigt einen zweiten leitenden Pfropfen 40b, der eine elektrische Verbindung von einer externen Quelle (nicht gezeigt) zu dem Metallleiter 44 bereitstellt.
  • Wie in 2 gezeigt ist, ist die Kontaktdeckschicht 38 von einer UV-Schutzschicht 46 bedeckt. In einer Ausführungsform ist die in 2 gezeigte UV-Schutzschicht 46 eine zweite Zwischendielekrikumsschicht, die als ILD1 bezeichnet ist. Die UV-Schutzschicht 46 umfasst eine erste im Wesentlichen UV-undurchlässige Unterschicht 46a und eine zweite Unterschicht 46b. In einer Ausführungsform ist, wie dies zuvor mit Bezug zu 1 beschrieben ist, die zweite Unterschicht 46b im Wesentlichen UV-durchlässig und, in einer Ausführungsform, ist die zweite Unterschicht 46b im Wesentlichen nicht UV-undurchlässig. Die Beschreibung, die zuvor im Hinblick auf die UV-Schutzschicht 46 aus der in 1 gezeigten Ausführungsform angegeben ist, ist in allen Aspekten vollständig auch für die Ausführungsform aus 2 gültig und wird damit hier nicht wiederholt.
  • 3 zeigt schematisch eine weitere Ausführungsform der vorliegenden Erfindung. 3 zeigt einen Teil eines Halbleiterbauelements 50, das beispielsweise einen Transistor aufweisen kann, wie er beispielsweise mit Bezug zu den 1 und 2 beschrieben ist. Die in 3 dargestellte Struktur zeigt Schichten, die während der BEOL-Bearbeitung aufgebracht werden. Das Bauelement 50 umfasst eine erste Zwischendielektrikumsschicht 20 (ILD0-Schicht 20), die in einer Schicht angeordnet sein kann, die ein Stapelgate (nicht gezeigt) oder eine andere Struktur eines Halbleiterbauelements abdeckt. Die ILD0-Schicht 20 aus 3 ist im Wesentlichen die gleiche, wie sie zuvor im Hinblick auf die Ausführungsformen beschrieben ist, wie sie in den 1 und 2 gezeigt sind. Das Bauelement 50 umfasst ferner eine Kontaktdeckschicht 38, die im Wesentlich gleich ist zu jener, wie sie zuvor mit den in den 1 und 2 gezeigten Ausführungsformen beschrieben ist. Das in 3 gezeigte Bauelement 50 umfasst einen ersten leitenden Pfropfen 40a und zweiten leitenden Pfropfen 40b. Das in 3 gezeigte Bauelement umfasst ferner ein erstes leitendes Metall 44a und ein zweites leitendes Metall 44b. Der erste leitende Pfropfen 40a stellt eine elektrische Verbindung zwischen dem ersten leitenden Metall 44a und dem zweiten leitenden Metall 44b bereit. Der zweite leitende Pfropfen 40b stellt eine elektrische Verbindung zwischen dem zweiten leitenden Metall 44b und einer externen Versorgungsquelle oder einem anderen Bauelement (nicht gezeigt) bereit.
  • Das in 3 gezeigte Halbleiterbauelement 40 umfasst zwei UV-Schutzschichten. Das Bauelement 50 umfasst eine erste UV-Schutz-ILD-Schicht 46 und eine zweite UV-Schutzschicht 48. In einer Ausführungsform sind sowohl die erste UV-Schutz-ILD-Schicht 46 und die zweite UV-Schutzschicht 48 im Wesentlichen hinsichtlich der Materialien, der Dicken, der Funktionen, etc. gleich der UV-Schutzschicht 46, wie sie zuvor mit Bezug zu den 1 und 2 beschrieben ist.
  • In einer Ausführungsform ist die in 3 gezeigte erste UV-Schutz-ILD-Schicht 46 eine zweite Zwischendielektrikumsschicht, die als ILD1 bezeichnet ist. Die erste UV-Schutz-ILD-Schicht 46, die in 3 gezeigt ist, umfasst eine erste im Wesentlichen UV-undurchlässige Unterschicht 46a und eine zweite Unterschicht 46b. In einer Ausführungsform ist die zweite Unterschicht 46b im Wesentlichen UV-durchlässig und in einer weiteren Ausführungsform ist die zweite Unterschicht 46b im Wesentlichen nicht UV-undurchlässig.
  • In einer Ausführungsform ist die in 3 gezeigte zweite UV-Schutzschicht 48 eine dritte Zwischendielektrikumsschicht, die als ILD2 bezeichnet ist. Die zweite in 3 gezeigte UV-Schutzschicht 48 umfasst eine erste im Wesentlichen UV-undurchlässige Unterschicht 48a und eine zweite Unterschicht 48b. In einer Ausführungsform ist die zweite Unterschicht 48b im Wesentlichen UV-durchlässig und in einer weiteren Ausführungsform ist die zweite Unterschicht 48b im Wesentlichen nicht UV-undurchlässig.
  • Die Dicke der UV-Schutzschicht entspricht selbstverständlich der Summe der Dicken der entsprechenden Unterschichten, aus der sie aufgebaut ist. In einer Ausführungsform liegt die Dicke der ersten Unterschicht in einem Bereich von ungefähr 30 nm bis ungefähr 100 nm und die UV-Schutzschicht besitzt eine Gesamtdicke von ungefähr 400 nm bis ungefähr 1000 nm. In einer weiteren Ausführungsform besitzt die erste Unterschicht eine Dicke im Bereich von ungefähr 40 nm bis ungefähr 80 nm und die UV-Schutzschicht besitzt eine Gesamtdicke von ungefähr 500 nm bis ungefähr 800 nm. In einer weiteren Ausführungsform besitzt die erste Unterschicht eine Dicke im Bereich von ungefähr 50 nm bis ungefähr 70 nm und die UV-Schutzschicht besitzt eine Gesamtdicke von ungefähr 600 nm bis ungefähr 700 nm. In einer weiteren Ausführungsform ist die Dicke der ersten Unterschicht 46a ausreichend, um einfallende UV-Strahlung zu absorbieren, die sich aus den BEOL-Prozessen einschließlich beispielsweise PECVD, das zum Abscheiden nachfolgender Materialien auf dem Halbleiterbauelement verwendet wird, ergibt. In einer Ausführungsform, in der die UV-Schutzschicht eine einzelne Schicht bildet, etwa in der Kontaktdeckschicht 38 oder in einer Oberseitenoxidschicht, weist die Dicke der UV-Schutzschicht eine Größe im Bereich von 30 nm bis ungefähr 100 nm auf.
  • Obwohl die vorhergehenden Ausführungsformen der vorliegenden Erfindung detailliert so beschrieben sind, wie sie von dem Fachmann verstanden werden, können weitere Ausführungsformen der vorliegenden Erfindung zusätzliche UV-Schutzschichten aufweisen. In einigen derartigen Ausführungsformen kann die UV-Schutzschicht eine weitere Zwischendielektrikumsschicht oder ILD, beispielsweise eine ILD3-Schicht bilden. Im Falle der ILD0-Schicht ist die Unterschicht, die im Wesentlichen UV-undurchlässig ist, die Kontaktdeckschicht 38, die tatsächlich die oberste oder obere Schicht ist, anstelle der Unterseitenschicht oder unteren Schicht, wie in den Ausführungsformen der ILD1- und ILD2-Schichten, die in den 1 bis 3 gezeigt sind. In anderen Ausführungsformen ist die UV-Schutzschicht eine Schicht, die keine Zwischendielektrikumsschicht ist. Beispielsweise kann die UV-Schutzschicht eine Oberseitenoxidschicht sein. Die Oberseitenoxidschicht bedeckt das gesamte Halbleiterbauelement. in einer Ausführungsform weisen sowohl die Kontaktdeckschicht 38 als auch eine Oberseitenoxidschicht eine UV-Schutzschicht auf, wie sie zuvor beschrieben ist. In einer Ausführungsform umfassen diese Schichten eine UV-undurchlässige erste Unterschicht und eine nicht UV-undurchlässige zweite Unterschicht in der Form, wie die einzelnen Unterschichten oben zuvor bereits beschrieben sind. In einer weiteren Ausführungsform weisen die Kontaktdeckschicht und in einer noch weiteren Ausführungsform die Oberseitenoxidschicht eine einzelne UV-undurchlässige Schicht auf, im Gegensatz zu einer UV-Schutzschicht mit zwei Unterschichten.
  • Obwohl dies nicht gezeigt ist, können die in den 1 bis 3 gezeigten Ausführungsformen zusätzliche UV-Schutzschichten, wie sie hierin beschrieben sind, aufweisen. Beispielsweise können diese Ausführungsformen eine UV-Schutz-ILD2-Schicht, eine UV-Schutz- ILD-3 Schicht und/oder eine UV-Schutzoberseitenoxidschicht zusätzlich zu der UV-Schutzkontaktdeckschicht 38 und/oder der UV-Schutz-ILD1-Schicht 46 aufweisen. In ähnlicher Weise ist in einer Ausführungsform die ILD1-Schicht 46 keine UV-Schutzschicht, während eine nachfolgende Schicht, etwa eine ILD2-, ILD3- oder Oberseitenoxidschicht eine UV-Schutzschicht ist. 6 zeigt eine Ausführungsform mit zusätzlichen Schichten, von denen einige oder alle UV-Schutzschichten und/oder im Wesentlichen UV-undurchlässige Schichten aufweisen können.
  • Prozesse zur Herstellung des Bauelements
  • Die folgende Beschreibung des Prozesses der vorliegenden Erfindung wird im Zusammenhang einer UV-Schutzschicht angegeben, die zur Verwendung in einem Doppel-EEPROM-Bauelement geeignet ist, etwa dem MIRRORBITJ-Bauelement. Es sollte beachtet werden, dass obwohl die vorliegende Erfindung in diesem Zusammenhang hierin beschrieben ist, dies lediglich beispielhafter Natur ist und nicht beabsichtigt, den Schutzbereich der vorliegenden Erfindung einzuschränken. Die UV-Schutzschicht, die durch das vorliegende offenbarte Verfahren hergestellt wird, ist auf ein beliebiges Halbleiterbauelement anwendbar, in welchem eine Flash-Speicherzelle enthalten ist und einer UV-induzierten Aufladung oder Schädigung unterliegen kann.
  • Die folgende Beschreibung der vorliegenden Erfindung erfolgt mit Bezugnahme zu den 4-6. 4-5 zeigen im Querschnitt Ausführungsformen des Halbleiterbauelements nach gewissen Prozessschritten bei der Herstellung einer UV-Schutzschicht gemäß einer Ausführungsform der Erfindung. 7 ist ein schematisches Flussdiagramm, das Schritte einer Ausführungsform eines Prozesses gemäß der vorliegenden Erfindung zeigt.
  • In dem ersten Schritt eines Prozesses gemäß der vorliegenden Erfindung, der in 7 schematisch als Schritt 701 gezeigt ist, wird ein Halbleitersubstrat mit einer SONOS-Flash-Speicherzelle, die darauf ausgebildet ist, bereitgestellt, wie dies in 4 gezeigt ist. Die SONOS-Flash-Speicherzelle kann durch ein beliebiges bekanntes Verfahren gemäß dem Stand der Technik hergestellt werden. Da die Herstellung derartiger Halbleiterbauelement gut bekannt ist, wird dies der Klarheit wegen nicht detailliert hierin beschrieben. Ein Beispiel eines derartigen Bauelements 10 ist in 4 gezeigt. Die Komponenten des Bauelements 10, die in 4 gezeigt sind, sind im Wesentlichen die gleichen, wie sie zuvor mit Bezug zu 1 beschrieben sind und beinhalten die Source/Drain-Gebiete 12 und 14, die in dem Halbleitersubstrat 16 angeordnet und durch ein Kanalgebiet 18 getrennt sind. Ein Stapelgate 24 liegt über dem Kanalgebiet 18. Das in 4 gezeigte Bauelement 10 umfasst ferner die erste Zwischendielektrikumsschicht 20, die Kontaktdeckschicht 38, die leitenden Pfropfen 40 und die Metallleiter 44.
  • In dem zweiten Schritt des erfindungsgemäßen Prozesses, der in 7 als Schritt 702 gezeigt ist, wird eine erste Schicht oder Unterschicht der UV-Schutzschicht über der SONOS-Flash-Speicherzelle abgeschieden. In einer Ausführungsform ist die erste Schicht oder Unterschicht im Wesentlichen UV-undurchlässig, wie dies zuvor definiert ist. In einer Ausführungsform ist die erste Schicht oder Unterschicht die Kontaktdeckschicht 38. In einer Ausführungsform ist die erste Schicht oder Unterschicht die Unterschicht 46a. In einer Ausführungsform ist die Kontaktdeckschicht 38 die erste abgeschiedene Schicht und an diese schließt sich die erste Unterschicht 46a an, die ebenfalls abgeschieden wird, wobei beide im Wesentlichen UV-undurchlässige Materialien aufweisen.
  • In einer Ausführungsform weist die erste Unterschicht siliziumreiches Siliziumdioxid auf. Wie zuvor beschrieben ist, besitzt siliziumreiches Siliziumdioxid die Formel SiOx, wobei x < 2 ist (alternativ kann die Formel ausgedrückt werden als SiyO2, wobei y > 1 ist). Wie zuvor beschrieben ist, kann in anderen Ausführungsformen 1,8 ≤ x ≤ 1,99 und in einer weiteren Ausführungsform 1,88 ≤ x ≤ 1,95 sein.
  • Die Kontaktdeckschicht 38 und/oder die erste Unterschicht 46a, die ein siliziumreiches Material aufweist, das UV-Strahlung absorbiert, wird typischerweise ganzflächig über der Scheibe abgeschieden. In einer Ausführungsform ist das Verfahren zum Abscheiden der ersten Unterschicht ein Verfahren, in welchem UV-Strahlung nicht verwendet oder erzeugt wird. In einer weiteren Ausführungsform ist das Verfahren eines, in welchem die SONOS-Speicherzelle nicht einer UV-Strahlung ausgesetzt wird.
  • In einer Ausführungsform, in der die Kontaktdeckschicht 38 und/oder die erste Unterschicht 46a siliziumreiches Siliziumdioxid, silizium reiches Siliziumnitrid oder siliziumreiches Siliziumkarbid aufweisen, sind diverse Verfahren allgemein bekannt, um derartige Materialien herzustellen und abzuscheiden und dies wird hierin nicht detailliert erläutert.
  • In einer Ausführungsform, in der die Kontaktdeckschicht 38 und/oder die erste Unterschicht 46a siliziumreiches SiCN aufweisen und in der die zweite Unterschicht 46b nicht siliziumreiches SiN aufweist, sind diverse Verfahren zur Herstellung und Abscheidung derartiger Materialien bekannt. Auf Grund der variablen Stoichiometrie, die für SiCN erhalten werden kann, wir die Herstellung von siliziumreichen oder nicht siliziumreichen SiCN erreicht, indem der Anteil siliziumenthaltenden Zusätzen für den Prozess geändert wird.
  • Im Allgemeinen gilt für siliziumreiche Materialien, dass bei höherem Brechungsindex auch das UV-Absorptionsvermögen des Materials größer ist. Eine Erhöhung des Brechungsindex führt im Allgemeinen zu einer Zunahme der UV-Undurchlässigkeit des Materials.
  • Beispielsweise kann in einer Ausführungsform, in der die erste Unterschicht 46a siliziumreiches Siliziumdioxid ist, das siliziumreiche Siliziumdioxid von reinem oder stoichiometrischem Siliziumdioxid auf der Grundlage seines Brechungsindexes unterschieden werden. Für stoichiometrisches Siliziumdioxid beträgt der Brechungsindex ungefähr 1,46 bis 1,5. Um einen ausreichenden UV-Schutz zu erreichen, d. h. dass die erste Unterschicht im Wesentlichen UV-undurchlässig ist, muss der Brechungsindex größer als 1,5 sein, und in einer Ausführungsform ist der Brechungsindex größer als ungefähr 1,6 und, wie zuvor aufgeführt ist, in anderen Ausführungsformen kann der Brechungsindex deutlich höher als 1,6 sein. Das Vergrößern des Brechungsindex des Siliziumdioxids wird erreicht, indem mehr Silizium in das Siliziumdioxid eingebracht wird, d. h. durch Herstellung eines siliziumreichen Siliziumdioxids, wie dies zuvor beschrieben ist. Das Bestimmen, ob ausreichend Silizium vorhanden ist, kann einfach durch Messung des Brechungsindex der Schicht während der Herstellung durchgeführt werden.
  • Ähnliche Kriterien gelten für siliziumreiches Siliziumnitrid, siliziumreiches SiCN und siliziumreiches Siliziumkarbid.
  • Wie in 7 als Schritt 703 gezeigt ist, umfasst der dritte Schritt in der vorliegenden Erfindung das Abscheiden einer zweiten Unterschicht 46b der UV-Schutzschicht 46. Wenn eine ausreichende gewünschte Dicke der ersten Unterschicht 46a abgeschieden ist, kann darauf die zweite Unterschicht 46b abgeschieden werden.
  • Wie in 7 gezeigt ist, wird in einigen Ausführungsformen der Schritt 703 umgangen, und es wird direkt zum Schritt 704 weitergegangen, wobei optional zum Schritt 702 zurückgekehrt wird, um eine weitere Schicht aus einem im Wesentlichen UV-undurchlässigen Material abzuscheiden. Das Auslassen des Schrittes 703 ist schematisch in 7 durch den alternativen Weg (a) gezeigt. Die Rückkehr vom Schritt 704 zum Schritt 702 ist schematisch in 7 durch den alternativen Weg (b) dargestellt.
  • In einer Ausführungsform weist, wie zuvor angemerkt ist, das Material der zweiten Unterschicht eine nicht siliziumreiche Form des Materials der ersten Unterschicht auf. In einer derartigen Ausführungsform wird der Übergang von der Abscheidung einer siliziumreichen zur Abscheidung einer nicht siliziumreichen Schicht einfach dadurch erreicht, dass die Abscheidebedingungen geändert werden. In einer Ausführungsform wird der Übergang erreicht, indem die Wärmebehandlungsbedingungen nach dem Abscheiden geändert werden, wie dies zuvor in Bezug auf SiCN beschrieben ist.
  • Beispielsweise wird in einer Ausführungsform, in der das siliziumreiche Material siliziumreiches Siliziumdioxid ist, der Übergang vom Abscheiden der ersten Unterschicht zur Abscheidung der zweiten Unterschicht einfach dadurch erreicht, dass die Menge des siliziumenthaltenden Vorstufenmaterials, das der Abscheidevorrichtung zugeführt wird, von einer ersten Menge, die zur Abscheidung eines siliziumreichen Siliziumdioxids führt, zu einer zweiten Menge geändert wird, die zur Abscheidung eines im Wesentlichen stoichiometrischen Siliziumdioxids führt. In einer Ausführungsform werden beide Schritte in der gleichen Vorrichtung auf einer im Wesentlichen kontinuierlichen Basis ausgeführt. In einer Ausführungsform ergibt sich eine Diskontinuität aus einer Verzögerung oder einer Pause beim Abscheiden, die sich aus der Änderung der Menge des siliziumenthaltenden Vorstufenmaterials ergibt, die der Abscheidevorrichtung zugeführt wird. Somit sind in einer Ausführungsform die Schritte 702 und 703 ein Teil eines im Wesentlichen kontinuierlichen Abscheideschrittes, der als eine Kombination der Schritte 702 und 703 betrachtet werden kann. Diese Ausführungsform ist schematisch in 7 durch den alternativen Weg (b) gezeigt, der vom Schritt 704 zurück zum Schritt 702 führt.
  • Andere Verfahren zum Abscheiden des nicht siliziumreichen Materials können in geeigneter Weise vom Fachmann festgelegt werden. Eine beispielhafte Struktur, die sich aus dem Schritt 703 ergibt, d. h. der Abscheidung der zweiten Unterschicht 46b auf der ersten Unterschicht 46a, die in 5 gezeigt ist, ergibt die in 1 gezeigte Struktur.
  • In einer Ausführungsform wird eine UV-Schutz-ILD-Schicht 48 über der ersten UV-Schutz-ILD-Schicht 46 abgeschieden, wie dies beispielsweise in 3 gezeigt ist. In dieser Ausführungsform werden die Schritte 702 und 703 wiederholt. In einer Ausführungsform ist eine einzelne Schicht, in einer weiteren Ausführungsform sind zwei oder mehr Schichten und in einer noch weiteren Ausführungsform ist keine Schicht aus einem weiteren Material zwischen der ersten UV-Schutz-ILD-Schicht und der zweiten UV-Schutzschicht-ILD-Schicht ausgebildet. In einer Ausführungsform enthalten die zusätzlichen Schichten bzw. die zusätzliche Schicht Metallleiterschichten, ähnlich zu den Schichten 44a, 44b, die in 3 gezeigt sind. Während somit in einer Ausführungsform eine vollständige Schicht gebildet wird, kann die Schicht zwischen der ersten UV-Schutz-ILD-Schicht und der zweiten UV-Schutz-ILD-Schicht geätzt oder anderweitig teilweise entfernt werden bei der Herstellung beispielsweise eines leitenden Musters oder einer „Verdrahtung“. Anschließend kann die zweite UV-Schutz-ILD-Schicht abgeschieden werden, um eine Isolierung und einen Schutz für die dazwischenliegende Schicht oder das Material zu bilden. In einer Ausführungsform ersetzt die zweite UV-Schutzschicht eine konventionelle Zwischendielektrikumsschicht, etwa eine ILD2-Schicht, eine Kontaktdeckschicht oder eine Oberseitenoxidschicht, wie dies zuvor beschrieben ist.
  • In einer weiteren Ausführungsform, die in 6 gezeigt ist, wird eine dritte UV-Schutzschicht 52 über der zweiten UV-Schutz-ILD-Schicht 48 abgeschieden. 6 zeigt schematisch im Querschnitt einen Teil eines Halbleitersubstrats ähnlich zu jenem aus 1, das eine Kontaktdeckschicht 38, drei Zwischendielektrikumsschichten 20, 46 und 48 (wovon eine oder beide Schichten 46 und 48 UV-Schutzschichten sein können) und eine UV-Schutzoberseitenoxidschicht 52 aufweisen, die gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt sind. Die dritte UV-Schutzschicht oder Oberseitenoxidschicht 52 ist im Wesentlich ähnlich zu der ersten und zweiten UV-Schutzschicht, die in einer Ausführungsform eine erste im Wesentlichen UV-undurchlässige Unterschicht und eine zweite Unterschicht aufweist, die ein UVdurchlässiges Material aufweist und in einer weiteren Ausführungsform eine einzelne im Wesentlichen UV-undurchlässige Schicht umfasst.
  • In einer Ausführungsform ersetzt die dritte UV-Schutzschicht eine konventionelle Zwischendielektrikumsschicht, etwa eine ILD3-Schicht.
  • Diese Ausführungsformen sind in 7 als Schritt 704 und durch den alternativen Weg (b) gezeigt, der vom Schritt 704 zurück zum Schritt 702 führt. Gemäß dem Schritt 704 kann der Schritt 702 und der Schritt 703 oder nur der Schritt 702 nach Bedarf wiederholt werden, um zusätzliche UV-Schichten oder im Wesentlichen UV-undurchlässige Schichten über den alternativen Weg (a) und/oder (b) abzuscheiden. Wie ebenso in 7 gezeigt ist, enthält der Schritt 704 eine optionale Rückkehr zum Schritt 702, oder der Prozess kann zu dem abschließenden Schritt weitergehen, der in 7 gezeigt ist, in welchem die Herstellung des Halbleiterbauelements fortgesetzt wird.
  • Wie in dem abschließenden Schritt 7 dargestellt ist, werden nachfolgend nach der Herstellung der UV-Schutzschicht oder Schichten gemäß der vorliegenden Erfindung das Halbleiterbauelement und die SONOS-Flash-Speicherzelle in BEOL-Prozessen weiterbearbeitet, um die Herstellung des Bauelements in geeigneter Weise abzuschließen. Als Folge der vorliegenden Erfindung ist es in einer Ausführungsform nicht notwendig, das Bauelement und die SONOS-Flash-Speicherzelle vor der Einwirkung von UV-Strahlung zu schützen. In anderen Ausführungsformen kann es vorteilhaft sein, das Bauelement und die SONOS-Flash-Speicherzelle vor einer derartigen Einstrahlung zu schützen, da es unter Umständen nicht möglich ist, das Bauelement von allen nachteiligen Einflüssen der UV-Strahlung mittels der vorliegenden Erfindung vollständig zu schützen.
  • In einer Ausführungsform werden das Halbleiterbauelement und die SONOS-Flash-Speicherzelle vor Einwirkung von UV-Strahlung während der Prozessschritte, die auf die Herstellung des Stapelgates folgen, geschützt. In einer weiteren Ausführungsform werden das Halbleiterbauelement und die SONOS-Flash-Speicherzelle vor Einwirkung der UV-Strahlung während der Prozessschritte nach der Herstellung der ONO-Bereiche des Stapelgates geschützt. In einer Ausführungsform werden das Halbleiterbauelement und die SONOS-Flashspeicherzelle vor der Einwirkung von UV-Strahlung während der Prozessschritte geschützt, die auf die Herstellung der Ladungsspeicherschicht folgen. In einer Ausführungsform beinhaltet das Schützen vor UV-Strahlung bei und nach diesen Punkten des Herstellungsprozesses die hierin beschriebene Herstellung einer oder mehrerer UV-Schutzschichten. In einer weiteren Ausführungsform kann das Schützen vor UV-Strahlung ferner das Abschirmen oder anderweitige Vermeiden von Einwirkung von UV-Strahlung beinhalten. In einer weiteren Ausführungsform umfasst das Schützen vor UV-Strahlung ferner die Auswahl und die Verwendung von Prozessen ohne UV, wie dies zuvor beschrieben ist.
  • INDUSTRIELLE ANWENDBARKEIT
  • Die vorliegende Erfindung überwindet durch Bereistellen einer UV-Schutzschicht das Problem einer UV-induzierten Aufladung von SONOS-Flash-Speicherzellen insbesondere während der BEOL-Bearbeitung. Die vorliegende Erfindung stellt Vorteile bereit etwa (1) die Ausbildung einer UV-Schutzschicht, die das Bauelement vor BEOL-UV-Strahlung schützt; (2) das Schützen der SONOS-Flash-Speicherzelle vor UV-induzierter Aufladung; (3) Bereitstellen einer Prozessmodifizierung, die in einfacher Weise in aktuell angewendete Herstellungsprozesse eingebaut werden kann; und (4) die Herstellung einer oder mehrerer folgender Schichten: einer Kontaktdeckschicht, einer Zwischendielektrikumsschicht und einer Oberseitenoxidschicht mit dieser zusätzlichen Funktion zusätzlich zu den standardmäßigen dielektrischen Funktionen. Somit stellt die vorliegende Erfindung eine Weiterentwicklung bei der ONO-Herstellungstechnologie dar und stellt eine geeignete Ladungstrennung in ONO-Strukturen in SONOS-Flash-Speicherbauelementen bereit, wobei gleichzeitig deutliche Prozessvorteile und wirtschaftliche Vorteile erreicht werden. Obwohl die vorliegende Erfindung hinsichtlich SONOS-Flash-Speichereinrichtungen und in Bezug auf die Anwendbarkeit darauf beschrieben ist, ist die vorliegende Erfindung auch in breiter Weise auf die Herstellung eines beliebigen Halbleiterbauelements anwendbar, das eine Ladungsspeicherschicht enthält, die einer unerwünschten UV-Aufladung unterliegt.

Claims (12)

  1. SONOS-Flash-Speichereinrichtung mit: einer SONOS-Flash-Speicherzelle-(24); und mindestens einer UV-Schutzschicht (38, 46, 48, 52) mit einem UV- undurchlässigen Material, wobei die UV-Schutzschicht (38, 46, 48, 52) über einer Metallelektrode (44) der SONOS- Flash-Speicherzelle angeordnet ist oder die UV-Schutzschicht (38, 46, 48, 52) eine Unterschicht (46a, 48a) einer Kontaktdeckschicht (38) ist, die eine erste Zwischendielektrikumsschicht (20) abdeckt.
  2. SONOS-Flash-Speichereinrichtung mit: einer SONOS-Doppelbit-Flash-Speicherzelle-(24); und mindestens einer UV-Schutzschicht (38, 46, 48, 52), wobei die UV-Schutzschicht (38, 46, 48, 52) eine Kontaktdeckschicht (38) oder eine Unterschicht (46a, 48a) einer Kontaktdeckschicht (38) mit einem UV-undurchlässigen Material aufweist.
  3. SONOS-Flash-Speichereinrichtung nach Anspruch 1 oder 2, wobei die UV-Schutzschicht (38, 46, 48, 52) die SONOS-Flashspeicherzelle vor Schäden schützt, die sich aus der UV-Einstrahlung während der BEOL-Bearbeitung bei der Herstellung der SONOS-Flash- Speichereinrichtung ergeben.
  4. SONOS-Flash-Speichereinrichtung nach Anspruch 1 oder 2, wobei das UV-undurchlässige Material eines oder mehrere der folgenden Materialien aufweist: siliziumreiches Siliziumdioxid, siliziumreiches Siliziumnitrid, siliziumreiches Siliziumkarbid, siliziumreiches SiCN.
  5. SONOS-Flash-Speichereinrichtung nach Anspruch 1 oder 2, die ferner mindestens eine zusätzliche UV-Schutzschicht (46, 48, 52) aufweist, wobei die mindestens eine zusätzliche UV-Schutzschicht (46, 48, 52) mindestens eine Unterschicht (46a, 48a) aus einem UV-undurchlässigen Material aufweist.
  6. SONOS-Flash-Speichereinrichtung nach Anspruch 5, wobei die mindestens eine zusätzliche UV- Schutzschicht (46, 48, 52) eine Komponente einer oder mehrerer der folgenden Schichten ist: erste Zwischendielektrikumsschicht (46), zweite Zwischendielektrikumsschicht (48), Oberseitenoxidschicht (52).
  7. SONOS-Flash-Speichereinrichtung nach Anspruch 1 oder 2, wobei das UV-undurchlässige Material einen Brechungsindex von mehr als ungefähr 1,5 aufweist.
  8. Verfahren zum Schützen einer SONOS-Flash-Speicherzelle vor UV-induzierter Aufladung mit: Herstellen einer SONOS-Flash-Speicherzelle in einem Halbleiterbauelement; und Abscheiden mindestens einer UV-Schutzschicht (38, 46, 48, 52) mit einem UV-undurchlässigen Material über der SONOS-Flash-Speicherzelle, wobei die UV-Schutzschicht (38,46, 48, 52) über einer Metallelektrode (44) der SONOS- Flash-Speicherzelle angeordnet ist oder die UV-Schutzschicht (38, 46, 48, 52) eine Unterschicht (46a, 48a) einer Kontaktdeckschicht (38) ist, die eine erste Zwischendielektrikumsschicht (20) abdeckt.
  9. Verfahren zum Schützen einer SONOS-Flash-Speicherzelle vor UV-induzierter Aufladung mit: Herstellen einer SONOS-Doppelbit-Flash-Speicherzelle in einem Halbleiterbauelement ; und Abscheiden mindestens einer UV-Schutzschicht (38, 46, 48, 52) über der SONOS-Doppelbit-Flash-Speicherzelle, wobei die UV-Schutzschicht (38, 46, 48, 52) eine Kontaktdeckschicht (38) oder eine Unterschicht (46a, 48a) einer Kontaktdeckschicht (38) mit einem UV-undurchlässigen Material aufweist.
  10. Verfahren nach Anspruch 8 oder 9, wobei das UV-undurchlässige Material eines oder mehrere der folgenden Materialien aufweist: siliziumreiches Siliziumdioxid, siliziumreiches Siliziumnitrid, siliziumreiches Siliziumkarbid, siliziumreiches SiCN; und/oder einen Brechungsindex von mehr als ungefähr 1,5 aufweist.
  11. Verfahren nach Anspruch 8 oder 9, das ferner umfasst: Abscheiden mindestens einer zusätzlichen UV-Schutzschicht (38, 46, 48, 52), wobei die mindestens eine zusätzliche UV-Schutzschicht (38, 46, 48, 52) mindestens eine Unterschicht (46a, 48a) aus einem UV-undurchlässigen Material aufweist.
  12. SONOS-Flash-Speichereinrichtung mit: einer SONOS-Flash-Speicherzelle-(24); einer UV-Schutzschicht (38, 46, 48, 52), die über der SONOS-Flash-Speicherzelle angeordnet ist und ein UV-undurchlässiges Material aufweist; und mindestens einer weiteren UV-Schutzschicht (38, 46, 48, 52).
DE112004000248.6T 2003-02-05 2004-01-08 SONOS-Flash-Speichereinrichtungen und Verfahren zum Schützen einer SONOS-Flash-Speichereinrichtung vor UV-induzierter Aufladung Expired - Lifetime DE112004000248B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/358,589 2003-02-05
US10/358,589 US6774432B1 (en) 2003-02-05 2003-02-05 UV-blocking layer for reducing UV-induced charging of SONOS dual-bit flash memory devices in BEOL
PCT/US2004/000492 WO2004073047A2 (en) 2003-02-05 2004-01-08 Uv-blocking layer for reducing uv-induced charging of sonos dual-bit flash memory devices in beol processing

Publications (2)

Publication Number Publication Date
DE112004000248T5 DE112004000248T5 (de) 2006-01-19
DE112004000248B4 true DE112004000248B4 (de) 2019-06-27

Family

ID=32771229

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004000248.6T Expired - Lifetime DE112004000248B4 (de) 2003-02-05 2004-01-08 SONOS-Flash-Speichereinrichtungen und Verfahren zum Schützen einer SONOS-Flash-Speichereinrichtung vor UV-induzierter Aufladung

Country Status (8)

Country Link
US (2) US6774432B1 (de)
JP (1) JP4731488B2 (de)
KR (1) KR101071965B1 (de)
CN (1) CN100533773C (de)
DE (1) DE112004000248B4 (de)
GB (1) GB2413438B (de)
TW (1) TWI361474B (de)
WO (1) WO2004073047A2 (de)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8349241B2 (en) 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
US6740927B1 (en) * 2003-01-06 2004-05-25 Applied Intellectual Properties Co., Ltd. Nonvolatile memory capable of storing multibits binary information and the method of forming the same
US6815764B2 (en) * 2003-03-17 2004-11-09 Samsung Electronics Co., Ltd. Local SONOS-type structure having two-piece gate and self-aligned ONO and method for manufacturing the same
US7060554B2 (en) * 2003-07-11 2006-06-13 Advanced Micro Devices, Inc. PECVD silicon-rich oxide layer for reduced UV charging
US20060255398A1 (en) * 2003-09-09 2006-11-16 Tower Semiconductor Ltd. Ultra-violet protected tamper resistant embedded EEPROM
US6959920B2 (en) * 2003-09-09 2005-11-01 Tower Semiconductor Ltd. Protection against in-process charging in silicon-oxide-nitride-oxide-silicon (SONOS) memories
KR100546693B1 (ko) * 2004-05-06 2006-01-26 동부아남반도체 주식회사 플래시 메모리 장치 및 그 제조방법
US7157331B2 (en) * 2004-06-01 2007-01-02 Macronix International Co., Ltd. Ultraviolet blocking layer
US7091088B1 (en) * 2004-06-03 2006-08-15 Spansion Llc UV-blocking etch stop layer for reducing UV-induced charging of charge storage layer in memory devices in BEOL processing
US7335610B2 (en) * 2004-07-23 2008-02-26 Macronix International Co., Ltd. Ultraviolet blocking layer
US20070026690A1 (en) * 2004-11-05 2007-02-01 Yoo Woo S Selective frequency UV heating of films
US20080132045A1 (en) * 2004-11-05 2008-06-05 Woo Sik Yoo Laser-based photo-enhanced treatment of dielectric, semiconductor and conductive films
US7732923B2 (en) * 2004-12-30 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Impurity doped UV protection layer
US8125018B2 (en) * 2005-01-12 2012-02-28 Spansion Llc Memory device having trapezoidal bitlines and method of fabricating same
US8022468B1 (en) * 2005-03-29 2011-09-20 Spansion Llc Ultraviolet radiation blocking interlayer dielectric
US20060266916A1 (en) * 2005-05-25 2006-11-30 Molecular Imprints, Inc. Imprint lithography template having a coating to reflect and/or absorb actinic energy
KR100703971B1 (ko) 2005-06-08 2007-04-06 삼성전자주식회사 반도체 집적 회로 장치 및 그 제조 방법
KR100683854B1 (ko) * 2005-09-06 2007-02-15 삼성전자주식회사 비휘발성 기억 소자의 형성 방법
JP2007158289A (ja) * 2005-11-11 2007-06-21 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
US7662712B2 (en) * 2006-02-10 2010-02-16 Macronix International Co., Ltd. UV blocking and crack protecting passivation layer fabricating method
US7755197B2 (en) * 2006-02-10 2010-07-13 Macronix International Co., Ltd. UV blocking and crack protecting passivation layer
US7816203B1 (en) 2006-03-16 2010-10-19 Spansion Llc Method for fabricating a semiconductor device
US8575746B2 (en) * 2006-07-20 2013-11-05 Samsung Electronics Co., Ltd. Chip on flexible printed circuit type semiconductor package
US20080054270A1 (en) * 2006-09-05 2008-03-06 Yoshiyuki Suda Semiconductor memory device and the production method
CN101523612B (zh) * 2006-10-13 2011-07-06 株式会社神户制钢所 薄膜晶体管基板及显示器件
US20080116578A1 (en) * 2006-11-21 2008-05-22 Kuan-Chen Wang Initiation layer for reducing stress transition due to curing
US20080173985A1 (en) * 2007-01-24 2008-07-24 International Business Machines Corporation Dielectric cap having material with optical band gap to substantially block uv radiation during curing treatment, and related methods
JP2008305871A (ja) * 2007-06-05 2008-12-18 Spansion Llc 半導体装置およびその製造方法
US7880274B2 (en) * 2007-06-25 2011-02-01 Macronix International Co., Ltd. Method of enabling alignment of wafer in exposure step of IC process after UV-blocking metal layer is formed over the whole wafer
US7498228B2 (en) * 2007-07-09 2009-03-03 United Microelectronics Corp. Method for fabricating SONOS a memory
JP2009021319A (ja) * 2007-07-11 2009-01-29 Panasonic Corp 不揮発性半導体記憶装置及びその製造方法
US7915727B2 (en) * 2007-07-20 2011-03-29 Samsung Electronics Co., Ltd. Tape for heat dissipating member, chip on film type semiconductor package including heat dissipating member, and electronic apparatus including the same
JP5276824B2 (ja) * 2007-10-17 2013-08-28 スパンション エルエルシー 半導体装置の製造方法
US8171627B2 (en) * 2007-12-21 2012-05-08 Spansion Llc Method of forming an electronic device
US7626245B2 (en) * 2008-01-02 2009-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Extreme low-k dielectric film scheme for advanced interconnect
US20100148291A1 (en) * 2008-12-15 2010-06-17 Tivarus Cristian A Ultraviolet light filter layer in image sensors
JP2010212454A (ja) * 2009-03-10 2010-09-24 Panasonic Corp 不揮発性半導体記憶装置
JP2011003600A (ja) * 2009-06-16 2011-01-06 Panasonic Corp 半導体記憶装置の製造方法
CN102054839B (zh) * 2009-10-28 2014-12-31 无锡华润上华半导体有限公司 一种mos场效应晶体管结构及其制备方法
CN102110692A (zh) * 2011-01-24 2011-06-29 中国电子科技集团公司第五十八研究所 抗辐照eeprom存储阵列隔离结构
US9159677B2 (en) * 2012-08-21 2015-10-13 Micron Technology, Inc. Methods of forming semiconductor device structures
KR102061794B1 (ko) * 2013-04-30 2020-01-03 삼성디스플레이 주식회사 표시장치용 기판 및 이를 구비한 표시장치
US10878922B1 (en) 2017-09-27 2020-12-29 Board Of Trustees Of The University Of Alabama, For And On Behalf Of The University Of Alabama In Huntsville Systems and methods for sensing radiation using flash memory
US11728000B1 (en) 2017-12-13 2023-08-15 Board Of Trustees Of The University Of Alabama, For And On Behalf Of The University Of Alabama In Huntsville Systems and methods for detecting counterfeit or defective memory
US11164642B1 (en) 2018-02-09 2021-11-02 Board Of Trustees Of The University Of Alabama, For And On Behalf Of The University Of Alabama In Huntsville Systems and methods for hardening flash memory to radiation
US11620108B1 (en) 2018-05-17 2023-04-04 Board Of Trustees Of The University Of Alabama For And On Behalf Of The University Of Alabama In Huntsville Random number generation systems and methods
US11101009B1 (en) 2019-03-04 2021-08-24 Board Of Trustees Of The University Of Alabama, For And On Behalf Of The University Of Alabama In Huntsville Systems and methods to convert memory to one-time programmable memory
US11139043B2 (en) 2019-05-20 2021-10-05 Board Of Trustees Of The University Of Alabama, For And On Behalf Of The University Of Alabama In Huntsville Systems and methods for identifying counterfeit memory
CN112447739B (zh) * 2019-09-02 2023-09-19 联芯集成电路制造(厦门)有限公司 半导体存储装置
US12159053B1 (en) 2021-05-24 2024-12-03 Board of Trustees for the University of Alabama, for and on behalf of the University of Alabama in Huntsville Systems and methods for identifying counterfeit memory

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758984A (en) 1985-12-18 1988-07-19 Fujitsu Limited Semiconductor memory device including read only memory element for storing fixed information
US4805138A (en) 1985-08-23 1989-02-14 Texas Instruments Incorporated An unerasable eprom cell
US5994157A (en) 1998-01-22 1999-11-30 Ois Optical Imaging Systems, Inc. Method of making a large area imager with UV Blocking layer, and corresponding imager
US6350651B1 (en) 1999-06-10 2002-02-26 Intel Corporation Method for making flash memory with UV opaque passivation layer
US6410210B1 (en) 1999-05-20 2002-06-25 Philips Semiconductors Semiconductor blocking layer for preventing UV radiation damage to MOS gate oxides
US6458661B1 (en) 2001-06-18 2002-10-01 Macronix International Co., Ltd. Method of forming NROM
EP1313138A2 (de) 2001-11-19 2003-05-21 Saifun Semiconductors Ltd. Schutzschicht in Speicheranordnung und dessen Verfahren
US6674138B1 (en) 2001-12-31 2004-01-06 Advanced Micro Devices, Inc. Use of high-k dielectric materials in modified ONO structure for semiconductor devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US52636A (en) * 1866-02-13 Improved block-disengaging hook
US32224A (en) * 1861-04-30 Scrubbing-bktrsh
JPS596581A (ja) * 1982-07-02 1984-01-13 Mitsubishi Electric Corp 半導体不揮発性記憶装置
DE19634799A1 (de) * 1996-08-29 1998-03-05 Bayer Ag SiCN-Gele als Vorstufen zu nichtoxidischen Silicium-Keramiken
US6090358A (en) * 1997-08-20 2000-07-18 National Science Council Of Republic Of China Crystalline Six Cy Nz and method for synthesis
US5935705A (en) * 1997-10-15 1999-08-10 National Science Council Of Republic Of China Crystalline Six Cy Nz with a direct optical band gap of 3.8 eV
JPH11186528A (ja) * 1997-12-25 1999-07-09 Sony Corp 不揮発性半導体記憶装置及びその製造方法
US6274900B1 (en) * 1998-01-05 2001-08-14 Texas Instruments Incorporated Semiconductor device architectures including UV transmissive nitride layers
WO1999035889A1 (en) * 1998-01-06 1999-07-15 Rogers Corporation Electroluminescent lamps having improved interfacial adhesion
US6475895B1 (en) * 1999-08-06 2002-11-05 Newport Fab, Llc Semiconductor device having a passivation layer and method for its fabrication
US6593653B2 (en) * 1999-09-30 2003-07-15 Novellus Systems, Inc. Low leakage current silicon carbonitride prepared using methane, ammonia and silane for copper diffusion barrier, etchstop and passivation applications
JP4419264B2 (ja) * 2000-03-31 2010-02-24 ソニー株式会社 固体撮像装置
US6617204B2 (en) * 2001-08-13 2003-09-09 Macronix International Co., Ltd. Method of forming the protective film to prevent nitride read only memory cell charging

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4805138A (en) 1985-08-23 1989-02-14 Texas Instruments Incorporated An unerasable eprom cell
US4758984A (en) 1985-12-18 1988-07-19 Fujitsu Limited Semiconductor memory device including read only memory element for storing fixed information
US5994157A (en) 1998-01-22 1999-11-30 Ois Optical Imaging Systems, Inc. Method of making a large area imager with UV Blocking layer, and corresponding imager
US6410210B1 (en) 1999-05-20 2002-06-25 Philips Semiconductors Semiconductor blocking layer for preventing UV radiation damage to MOS gate oxides
US6350651B1 (en) 1999-06-10 2002-02-26 Intel Corporation Method for making flash memory with UV opaque passivation layer
US6458661B1 (en) 2001-06-18 2002-10-01 Macronix International Co., Ltd. Method of forming NROM
EP1313138A2 (de) 2001-11-19 2003-05-21 Saifun Semiconductors Ltd. Schutzschicht in Speicheranordnung und dessen Verfahren
US6674138B1 (en) 2001-12-31 2004-01-06 Advanced Micro Devices, Inc. Use of high-k dielectric materials in modified ONO structure for semiconductor devices

Also Published As

Publication number Publication date
TWI361474B (en) 2012-04-01
DE112004000248T5 (de) 2006-01-19
US6774432B1 (en) 2004-08-10
GB0515646D0 (en) 2005-09-07
WO2004073047A2 (en) 2004-08-26
KR20050100660A (ko) 2005-10-19
CN1748319A (zh) 2006-03-15
JP2007502033A (ja) 2007-02-01
US7018896B2 (en) 2006-03-28
US20040191989A1 (en) 2004-09-30
KR101071965B1 (ko) 2011-10-11
GB2413438B (en) 2006-07-26
TW200418148A (en) 2004-09-16
US20040151025A1 (en) 2004-08-05
WO2004073047A3 (en) 2004-10-07
GB2413438A (en) 2005-10-26
JP4731488B2 (ja) 2011-07-27
CN100533773C (zh) 2009-08-26

Similar Documents

Publication Publication Date Title
DE112004000248B4 (de) SONOS-Flash-Speichereinrichtungen und Verfahren zum Schützen einer SONOS-Flash-Speichereinrichtung vor UV-induzierter Aufladung
DE3816358C2 (de)
DE69620283T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Herstellungsverfahren
DE4016346C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung
DE10146013B4 (de) Halbleitervorrichtungsherstellungsverfahren
DE3107543C2 (de)
DE3588238T2 (de) Verfahren zur Herstellung einer kapazitiven Kupplungsvorrichtung, insbesondere für einen EEPROM
DE60034369T2 (de) Mos-transistor und speicherzelle mit eingekapselter wolfram-gate, und herstellungsverfahren
DE4114344C2 (de) Herstellungsverfahren und Aufbau einer nicht-flüchtigen Halbleiterspeichereinrichtung mit einer Speicherzellenanordnung und einem peripheren Schaltkreis
DE69225198T2 (de) Verfahren zur Herstellung einer Halbleiterspeicheranordnung, die ein schwebendes Gate mit verbesserter Isolierschicht enthält
DE69319384T2 (de) Mit allen Funktionen ausgestattete hochintegrierte EEPROM-Zelle mit Poly-Tunnel-Zwischenstück und Herstellungsverfahren
DE19533165C2 (de) Verfahren zur Herstellung einer nicht-flüchtigen Speicherzelle mit einer Stapelgateelektrode in einem zellenförmigen Oxidatonsbereich
DE69320582T2 (de) Verfahren zur Herstellung eines integrierten Schaltkreises mit einem nichtflüchtigen Speicherelement
DE19730762B4 (de) Flash-Speicherzelle und Verfahren zu deren Herstellung
DE69312676T2 (de) Prozess zur Herstellung von integrierten Bauelementen einschliesslich nichtvolatiler Speicher und Transistoren mit Tunneloxidschutz
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE19638969C2 (de) EEPROM mit einem Polydistanz-Floating-Gate und Verfahren zu deren Herstellung
DE3103143A1 (de) Halbleiterspeicher
DE19747776A1 (de) Halbleiterspeicher und Verfahren zu dessen Herstellung
DE19526201A1 (de) EEprom und Verfahren zu seiner Herstellung
DE69624107T2 (de) Flash-EEPROM-Zelle mit einziger Polysiliziumschicht und Verfahren zur Herstellung
DE2432352A1 (de) Halbleiterspeicher
DE69326749T2 (de) Nichtflüchtiger Speicher mit Schutzdiode
DE19748495C2 (de) EEPROM-Zellstruktur und Verfahren zum Programmieren bzw. Löschen ausgewählter EEPROM-Zellstrukturen sowie EEPROM-Zellenfeld
DE60207658T2 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8181 Inventor (new situation)

Inventor name: NGO, MINH VAN, FREMONT, CALIF., US

Inventor name: KAMAL, TAZRIEN, SAN JOSE, CALIF., US

Inventor name: RAMSBEY, MARK T., SUNNYVALE, CALIF., US

Inventor name: HALLIYAL, ARVIND, CUPERTINO, CALIF., US

Inventor name: PARK, JAEYONG, SUNNYVALE, CALIF., US

Inventor name: CHENG, NING, CUPERTINO, CALIF., US

Inventor name: ERHARDT, JEFF P., SAN JOSE, CALIF., US

Inventor name: SHIELDS, JEFFREY A., SUNNYVALE, CALIF., US

Inventor name: FERGUSON, CLARENCE B., SAN JOSE, CALIF., US

Inventor name: HUI, ANGELA T., FREMONT, CALIF., US

Inventor name: HUERTAS, ROBERT A., HOLLISTER, CALIF., US

Inventor name: GOTTIPATI, TYAGAMOHAN, SUNNYVALE, CALIF., US

8127 New person/name/address of the applicant

Owner name: SPANSION LLC (N.D.GES.D. STAATES DELAWARE), SU, US

8110 Request for examination paragraph 44
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: CYPRESS SEMICONDUCTOR CORP. (N.D.GES.D.STAATES, US

Free format text: FORMER OWNER: SPANSION LLC (N.D.GES.D. STAATES DELAWARE), SUNNYVALE, CALIF., US

R082 Change of representative

Representative=s name: MURGITROYD & COMPANY, DE

Representative=s name: VOSSIUS & PARTNER PATENTANWAELTE RECHTSANWAELT, DE

R082 Change of representative

Representative=s name: VOSSIUS & PARTNER PATENTANWAELTE RECHTSANWAELT, DE

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H01L0027115630

R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 112004003164

Country of ref document: DE

R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115630

Ipc: H10B0043000000

R071 Expiry of right