DE1154871B - Verfahren zum Herstellen von Halbleiterbauelementen mit wenigstens einem pn-UEbergang - Google Patents
Verfahren zum Herstellen von Halbleiterbauelementen mit wenigstens einem pn-UEbergangInfo
- Publication number
- DE1154871B DE1154871B DEB60834A DEB0060834A DE1154871B DE 1154871 B DE1154871 B DE 1154871B DE B60834 A DEB60834 A DE B60834A DE B0060834 A DEB0060834 A DE B0060834A DE 1154871 B DE1154871 B DE 1154871B
- Authority
- DE
- Germany
- Prior art keywords
- etch
- junction
- layer
- resistant
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
-
- H10P52/00—
-
- H10P95/00—
Landscapes
- Thyristors (AREA)
- Weting (AREA)
Description
DEUTSCHES
PATENTAMT
B 60834 Vmc/21g
ANMELDETAG: 13. J A N U A R 1961
BEKANNTMACHUNG
DER ANMELDUNG
UNDAUSGABE DER
AUSLEGESCHRIFT: 26. SEPTEMBER 1963
DER ANMELDUNG
UNDAUSGABE DER
AUSLEGESCHRIFT: 26. SEPTEMBER 1963
Es ist bekannt, Halbleiterbauelemente, die eine nach dem Diffusionsverfahren erzeugte ρ+pn- oder
n+np-Struktur aufweisen, zum Zwecke der Herstellung von beispielsweise Gleichrichterelementen oberflächlich
mit einer Nickelfläche zu versehen und diese mit einem ätzbeständigen Metallüberzug, z. B. Gold,
zu belegen (vgl. Fig. 1). die so vorbereiteten Halbleiterkörper werden durch Brechen, Sägen, Ätzen
oder durch Ultraschallbohren in gleichrichtende Bauelemente vorgegebener Größe zerteilt (vgl. Fig. 2
und 3). Der bei der Zerteilung freigelegte pn-übergang wird zum Zwecke der Säuberung und der Entfernung
gestörter Kristallbereiche einer Ätzbehandlung unterworfen. Nachträglich erfolgt eine Kontaktierung
an den vergoldeten Flächen meist unter Verwendung von Blei oder Bleilegierungen als Lötmaterial.
Es ist ferner bekannt, die Ätzbehandlung erst nach dem Anbringen von Kontakten in der Weise durchzuführen,
daß direkt auf der Nickelschicht der Halbleiterbauelemente Stromzuführungen geeigneten Querschnitts
aus einem ätzbeständigen, gut leitenden Metall, z. B. Gold oder Silber oder aus unedlen Metallen,
wie Kupfer, die mit Gold, Silber oder auch Blei plattiert sind, angebracht werden, dabei dient ein ätzbeständiges
Legierungsmetall, vorzugsweise Blei oder eine Bleilegierung, als Lötmetall. Das so vorbereitete
Halbleiterbauelement wird anschließend einer Ätzbehandlung unterworfen. Es hat sich dabei als zweckmäßig
erwiesen, das als Legierungsmetall benutzte Blei oder die Bleilegierung durch eine Chlorierung
gegen den Angriff des Ätzmittels besonders zu schützen.
Einem so hergestellten diffundierten Halbleiterbauelement haftet der Nachteil an, daß durch das angewandte
Zerteilverfahren des Halbleiterkörpers der Rand des pn-Überganges in sehr geringem Abstand
von der kontaktierten Fläche am äußeren Umfang des Halbleiterbauelementes liegt.
Zur Beseitigung dieses Nachteils wurde ein als Mesa-Technik bezeichnetes Verfahren bekannt, bei
dem aus dem wie oben beschrieben ätzbeständig vorbereiteten Halbleiterkörper ein Halbleiterbauelement
herausgeschnitten wird, dessen Fläche größer ist als die notwendige, aktiv gleichrichtende Fläche. Die
Herstellung einer tafelförmigen Erhebung, des »Mesas«, erfolgt dann in der Weise, daß auf dem
herausgeschnittenen diffundierten und ätzbeständig plattierten Element durch Aufbringen emes geeigneten
Schutzes, z. B. aus Lack oder Wachs, die aktiv gleichrichtende Fläche mit dem gewünschten kleineren
Durchmesser abgedeckt wird und von dem frei
Verfahren zum Herstellen
von Halbleiterbauelementen
mit wenigstens einem pn-übergang
Anmelder:
Brown, Boveri & Qe. Aktiengesellschaft, Mannheim-Käfertal, Boveristr. 22
Dr. Friedrich Spitzer, Lampertheim (Hess.), ist als Erfinder genannt worden
bleibenden Ring sowohl das darauf plattierte schützende Metall als auch das darunterliegende
Silizium mit chemischen Mitteln bis zu einer gewissen Tiefe entfernt wird (vgl. Fig. 4). Auf diese Weise
gelingt es, den empfindlichen pn-übergang von dem äußeren Umfang des Halbleiterbauelementes auf den
durch Ätzung freigelegten Ring, jedoch noch in unmittelbarer Nähe der für den Kontakt vorgesehenen
Fläche zu verlegen. Die so vorbereiteten Elemente werden, wie oben bereits beschrieben, kontaktiert.
Es ist bekannt, auch hier die Kontaktierung vor dem Ätzvorgang durchzuführen, bei dem wiederum in der
bereits beschriebenen Weise verfahren wird.
Der Mesa-Ätzung haftet der Nachteil an, daß durch die chemische Art des Abtragungsverfahrens
relativ lange Ätzzeiten erforderlich sind, was insbesondere bei der Durchführung der Mesa-Ätzung nach
der Kontaktierung hohe Anforderungen an die Ätzbeständigkeit der zur Verwendung gelangenden Legierungs-
und Kontaktierungsmaterialien stellt und insbesondere die Gefahr der Verunreinigung der
Oberfläche durch Fremdstoffe in sich birgt, die während des Ätzvorganges aus dem Legierungs- und
Kontaktierungsmaterial herausgelöst wurden.
Außerdem ist es infolge der rein chemischen Art der
Abtragung des Materials in der Ringzone nicht möglieh, die geometrische Form des Ringes zu beeinflussen
und damit den pn-übergang in einem gewünschten Maße von der Kontaktfläche weiter weg auf den
freigeätzten Ring nach außen zu verlegen.
Die Erfindung vermeidet die Nachteile der bekannten Verfahren, ohne ihre Vorteile preiszugeben. Sie
bezieht sich auf ein Verfahren zum Herstellen von Halbleiterbauelementen mit wenigstens einem pn-
309 689/199
Übergang. Die Erfindung besteht darin, daß ein Halbleiterkörper
eines Leitfähigkeitstyps mit einer umdotierten eindiffundierten Oberflächenschicht und mit
einer darüberliegenden Nickelschicht versehen wird, daß aus dem Halbleiterkörper mit Hilfe eines um
eine zur pn-Übergangsfläche senkrechte Achse rotierenden und/oder in dieser Achsrichtung z. B. mit
Ultraschallfrequenz schwingenden Werkstückes ein zylindrischer Körper herausgeschnitten wird und
unter Verwendung eines Schleifmittels eine kegelstumpfförrnige Ringzone so gebildet wird, daß der
Rand des pn-Überganges etwa in der Mitte der Ringzone an die Oberfläche tritt.
An Hand der Fig. 1, 5, 6 und 7 soll die vorzugsweise Durchführung des erfindungsgemäßen Verfahrens
dargestellt werden.
Ein p-leitender Halbleiterkristall 1, beispielsweise
aus Silizium, ist durch Eindiffundieren eines Dotierungsstoffes im Bereich 2 in der Nähe der Oberfläche
in den η-leitenden Zustand übergeführt worden. Die zwischen beiden Bereichen laufende, nur unscharf
begrenzte Schicht 3 wird als Inversionsschicht oder pn-übergang bezeichnet. An der Unterseite des Halbleiterkörpers
1 ist diese Schicht entfernt und eine Majoritätsträger injizierende Zone 4 durch Eindiffusion
einer geeigneten Dotierungssubstanz angebracht. Der gesamte Halbleiterkörper erhält eine Plattierung 5
aus Nickel und gegebenenfalls auch eine ätzbeständige, darüberliegende weitere Metallschicht, beispielsweise
aus Gold.
Das Gleichrichterelement wird aus dem so vorbereiteten Halbleiterkörper in einem Arbeitsgang, ohne
Benutzung chemischer Mittel, auf mechanische Weise mit Hilfe eines Werkzeuges herausgeschnitten, und
gleichzeitig wird ein Ringbereich 6 von der äußeren Umrandung bis zum Umfang der gewünschten Kontaktfläche
7 abgetragen. Die Abtragung dieses Ringbereiches erfolgt erfindungsgemäß in einem vorgegebenen
flachen Winkel, so daß er die Form eines Kegelstumpfes annimmt. Es ist jedoch möglich, nach
diesem Verfahren auch andere geometrische Formen für den Ringbereich herzustellen. Wie aus Fig. 6
und 7 ersichtlich, wird durch diese Behandlung die Inversionsschicht auf der gesamten Oberfläche des
Halbleiterkörpers mit Ausnahme der eigentlichen Kontaktfläche 7 entfernt. Die kegelstumpfförmige
Abtragung (vgl. die Fig. 5) des Ringbereiches 6 hat den Vorzug, daß die an die Oberfläche tretende
Randzone 8 des pn-Überganges je nach der Wahl des Anstellwinkels an eine beliebige Stelle des Ringbereiches
gelegt werden kann. Vor allem kann der Abstand dieser Randzone der Kontaktfläche gegenüber
den bisher bekannten Verfahren erheblich vergrößert werden, woraus sich eine erhöhte Sicherheit
gegen den schädlichen Einfluß leitender Oberflächenschichten ergibt.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht neben der erheblichen Verkürzung
der Arbeitszeit und dem geringeren Materialaufwand vor allem in der Sicherheit gegen Verunreinigungen
durch störende Fremdstoffe infolge Wegfalles eines langer andauernden Ätzvorganges.
Im Anschluß an die mechanische Bearbeitungsstufe wird das Halbleiterbauelement noch einer kurzen
Ätznachbehandlung unterworfen, die lediglich den Zweck hat, den Halbleiterkörper zu reinigen und
gestörte Kristallstellen zu entfernen. Falls das Ausschneiden des Halbleiterbauelementes unter Verwendung
eines relativ feinen Schleifmittels erfolgt, kann in besonders gelagerten Fällen die Nachätzung unter
anderem auch entfallen.
Erfolgt die Nachätzung vor der Kontaktierung, so muß die aktive Kontaktfläche ätzbeständig plattiert
sein. Erfolgt sie nach der Kontaktierung, dann entfällt die ätzbeständige Plattierung. Im letzteren Fall
wird auf der vernickelten Kontaktfläche eine flächenhafte Stromzuführung aus einem ätzbeständigen, gut
leitenden Metall, z. B. Gold, Silber oder aus unedlen Metallen, z. B. Kupfer, aufgebracht, die durch Gold,
Silber oder auch durch Blei ätzbeständig plattiert sind. Das Aufbringen erfolgt unter Verwendung eines
ätzbeständigen Legierungsmetalls, beispielsweise Blei oder einer Bleilegierung.
Vor dem Aufbringen der flächenhaften Stromzuführung kann gegebenenfalls eine Zwischenlage eines
Materials mit gleichem oder ähnlichem Ausdehnungskoeffizienten wie der des Halbleitermaterials vorgesehen
werden.
Claims (5)
1. Verfahren zum Herstellen von Halbleiterbauelementen mit wenigstens einem pn-übergang,
dadurch gekennzeichnet, daß ein Halbleiterkörper eines Leitfähigkeitstyps mit einer umdotierten
eindiffundierten Oberflächenschicht und mit einer darüberliegenden Nickelschicht versehen wird,
daß aus dem Halbleiterkörper mit Hilfe eines um eine zur pn-Übergangsfläche senkrechte Achse
rotierenden und/oder in dieser Achsrichtung z. B. mit Ultraschallfrequenz schwingenden Werkstückes
ein zylindrischer Körper herausgeschnitten wird und unter Verwendung eines Schleifmittels
eine kegelstumpfförmige Ringzone so gebildet wird, daß der Rand des pn-Überganges etwa in
der Mitte der Ringzone an die Oberfläche tritt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf die Nickelschicht eine weitere
ätzbeständige Metallschicht aufgebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Ausschneiden und das
Schleifen gleichzeitig in einem Arbeitsgang vorgenommen werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß nach dem mechanischen Bearbeiten
eine Ätzbehandlung vorgenommen wird.
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß für die ätzbeständige Metallschicht
ein gut leitendes Material, beispielsweise Gold, Silber oder mit Hilfe eines ätzbeständigen
Legierungsmetalls ätzbeständig plattierte unedle Metalle, wie Blei oder Bleilegierungen, die zur
Erhöhung der Ätzbeständigkeit mit einer Schicht eines unlöslichen Halogenids überzogen sein können,
verwendet wird.
In Betracht gezogene Druckschriften:
Französische Patentschriften Nr. 1 213 751,
285, 1232232;
USA.-Patentschrift Nr. 2 878147;
Bell Syst. Techn. Journ., Januar 1960, S. 87 bis 104.
Französische Patentschriften Nr. 1 213 751,
285, 1232232;
USA.-Patentschrift Nr. 2 878147;
Bell Syst. Techn. Journ., Januar 1960, S. 87 bis 104.
Hierzu 1 Blatt Zeichnungen
© 309 689/199 9.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DEB60834A DE1154871B (de) | 1961-01-13 | 1961-01-13 | Verfahren zum Herstellen von Halbleiterbauelementen mit wenigstens einem pn-UEbergang |
| FR884528A FR1311620A (fr) | 1961-01-13 | 1962-01-11 | Procédé pour la fabrication de dispositifs à semi-conducteur |
| CH28962A CH397878A (de) | 1961-01-13 | 1962-01-11 | Verfahren zur Herstellung von Halbleiteranordnungen |
| GB1208/62A GB968230A (en) | 1961-01-13 | 1962-01-12 | Method of producing semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DEB60834A DE1154871B (de) | 1961-01-13 | 1961-01-13 | Verfahren zum Herstellen von Halbleiterbauelementen mit wenigstens einem pn-UEbergang |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1154871B true DE1154871B (de) | 1963-09-26 |
Family
ID=6972991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DEB60834A Pending DE1154871B (de) | 1961-01-13 | 1961-01-13 | Verfahren zum Herstellen von Halbleiterbauelementen mit wenigstens einem pn-UEbergang |
Country Status (3)
| Country | Link |
|---|---|
| CH (1) | CH397878A (de) |
| DE (1) | DE1154871B (de) |
| GB (1) | GB968230A (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1269249B (de) * | 1965-03-22 | 1968-05-30 | Gen Electric | Halbleiterbauelement |
| DE1286642B (de) * | 1964-03-30 | 1969-01-09 | Gen Electric | Verfahren zur Herstellung einer Halbleiteranordnung |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2878147A (en) * | 1956-04-03 | 1959-03-17 | Beale Julian Robert Anthony | Method of making semi-conductive device |
| FR1213751A (fr) * | 1958-10-27 | 1960-04-04 | Telecommunications Sa | Procédé de fabrication de transistrons à jonctions n-p-n obtenues par double diffusion |
| FR1228285A (fr) * | 1959-03-11 | 1960-08-29 | Structures à semi-conducteurs pour amplificateur paramétrique à micro-ondes | |
| FR1232232A (fr) * | 1958-08-13 | 1960-10-06 | Western Electric Co | Diode semi-conductrice |
-
1961
- 1961-01-13 DE DEB60834A patent/DE1154871B/de active Pending
-
1962
- 1962-01-11 CH CH28962A patent/CH397878A/de unknown
- 1962-01-12 GB GB1208/62A patent/GB968230A/en not_active Expired
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2878147A (en) * | 1956-04-03 | 1959-03-17 | Beale Julian Robert Anthony | Method of making semi-conductive device |
| FR1232232A (fr) * | 1958-08-13 | 1960-10-06 | Western Electric Co | Diode semi-conductrice |
| FR1213751A (fr) * | 1958-10-27 | 1960-04-04 | Telecommunications Sa | Procédé de fabrication de transistrons à jonctions n-p-n obtenues par double diffusion |
| FR1228285A (fr) * | 1959-03-11 | 1960-08-29 | Structures à semi-conducteurs pour amplificateur paramétrique à micro-ondes |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1286642B (de) * | 1964-03-30 | 1969-01-09 | Gen Electric | Verfahren zur Herstellung einer Halbleiteranordnung |
| DE1269249B (de) * | 1965-03-22 | 1968-05-30 | Gen Electric | Halbleiterbauelement |
Also Published As
| Publication number | Publication date |
|---|---|
| GB968230A (en) | 1964-09-02 |
| CH397878A (de) | 1965-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4124411C2 (de) | Verfahren zum Zurückpolieren einer Wolframschicht auf einem Halbleiter-Wafer | |
| DE2142146B2 (de) | Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente | |
| DE2413792A1 (de) | Verfahren zum behandeln von galliumhaltiger verbindungshalbleiter | |
| DE1018555B (de) | Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere einer Kristalldiode oder eines Transistors, deren halbleitender Koerper mit wenigstens einer aufgeschmolzenen Elektrode versehen ist | |
| DE1258941B (de) | Verfahren zur Herstellung von mehrschichtigen Duennfilmschaltungsplatten | |
| DE1154871B (de) | Verfahren zum Herstellen von Halbleiterbauelementen mit wenigstens einem pn-UEbergang | |
| DE1170555B (de) | Verfahren zum Herstellen eines Halbleiter-bauelements mit drei Zonen abwechselnd entgegengesetzten Leitungstyps | |
| DE1160547B (de) | Verfahren zum elektrolytischen AEtzen eines Halbleiterbauelementes mit einem im wesentlichen einkristallinen Halbleiterkoerper und einem an die Oberflaeche tretenden pn-UEbergang | |
| DE2545153C2 (de) | Verfahren zum Freilegen einer metallischen Leiterschicht | |
| DE2327878C3 (de) | Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente | |
| DE966905C (de) | Verfahren zur Herstellung elektrisch unsymmetrisch leitender Systeme | |
| DE1614691A1 (de) | Verfahren zur Herstellung von Halbleiterbauelementen nach der Planartechnik unter Verwendung von Bor als Dotierungsmaterial | |
| DE1119625B (de) | Verfahren zum AEtzen der Oberflaeche eines Halbleiterkoerpers | |
| DE1243274C2 (de) | Verfahren zur Herstellung von Halbleiteranordnungen mit einem Halbleiterkoerper aus Silizium | |
| DE102015106237B4 (de) | Leiterplatte und Verfahren zur Herstellung derselben | |
| DE2430560C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen durch formgebende Behandlung mit einer Ätzlösung | |
| DE1258235B (de) | Verfahren zur Herstellung einer, die Sperrspannungsfestigkeit erhoehenden Randzonenprofilierung von Siliziumscheiben | |
| DE2821268C2 (de) | Halbleiterbauelement mit Druckkontakt | |
| DE1514106C (de) | Verfahren zur Herstellung von Halblei teranordnungen | |
| DE2214197C3 (de) | Verfahren zum Ätzen von PN-Übergänge enthaltenden Halbleiterscheiben | |
| DE1439483C3 (de) | Verfahren zum Einbau eines Transistors in ein metallisches Gehäuse und Transistoreinbau hergestellt nach diesem Verfahren | |
| DE1192903B (de) | Verfahren zur Stabilisierung der durch AEtzen erzielten Sperreigenschaften von Halbleiter-anordnungen | |
| DE1114938B (de) | Verfahren zur gleichzeitigen Herstellung mehrerer flaechenhafter Halbleiter-anordnungen, insbesondere von Hochfrequenz-Transistoren mit moeglichst duennen Kollektorzonen | |
| DE1105069B (de) | AEtzverfahren eines pn-UEberganges bei der Herstellung einer Halbleiteranordnung | |
| AT218571B (de) | Verfahren zur Oberflächenbehandlung von Halbleiterelementen mit einem strömenden Ätzmittel |