[go: up one dir, main page]

DE10348902A1 - MIM-Kondensatorstruktur und Herstellungsverfahren - Google Patents

MIM-Kondensatorstruktur und Herstellungsverfahren Download PDF

Info

Publication number
DE10348902A1
DE10348902A1 DE10348902A DE10348902A DE10348902A1 DE 10348902 A1 DE10348902 A1 DE 10348902A1 DE 10348902 A DE10348902 A DE 10348902A DE 10348902 A DE10348902 A DE 10348902A DE 10348902 A1 DE10348902 A1 DE 10348902A1
Authority
DE
Germany
Prior art keywords
layer
electrode
mim capacitor
lower electrode
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10348902A
Other languages
English (en)
Other versions
DE10348902B4 (de
Inventor
Jeong-Hoon Ahn
Kyung-Tae Lee
Mu-Kyeng Jung
Yong-Jun Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10348902A1 publication Critical patent/DE10348902A1/de
Application granted granted Critical
Publication of DE10348902B4 publication Critical patent/DE10348902B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/682Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H10W20/0698
    • H10W20/496
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung bezieht sich auf eine Metall-Isolator-Metall(MIM)-Kondensatorstruktur und auf ein zugehöriges Herstellungsverfahren. DOLLAR A Erfindungsgemäß beinhaltet die MIM-Kondensatorstruktur eine erste Elektrode (140) aus einer ersten Metallschicht, eine zweite Elektrode (120) aus einer zweiten Metallschicht, die näher an dem Substrat liegt als die erste Metallschicht, ein dielektrisches Material (130), das zwischen der ersten und der zweiten Elektrode liegt, und eine Verdrahtung (112), die mit einer Unterseite der ersten Elektrode gekoppelt ist. DOLLAR A Verwendung in der MIM-Kondensatortechnologie.

Description

  • Die Erfindung bezieht sich auf eine Metall-Isolator-Metall(MIM)-Kondensatorstruktur und ein zugehöriges Herstellungsverfahren. Eine derartige Struktur ist insbesondere zur Verwendung in logischen, analogen oder solchen Schaltkreisen vorteilhaft, die sowohl dynamische Speicherbauelemente mit wahlfreiem Zugriff (DRAM) als auch Bauelemente mit DRAM und integrierter Logik ("Merged DRAM and Logic"; MDL) beinhalten.
  • Es existieren verschiedene Typen integrierter Schaltkreiskondensatoren, die gemäß ihren Übergangsstrukturen klassifiziert sind, wie Metall-Oxid-Silicium(MOS)-Kondensatoren, Kondensatoren mit pn-Übergang, Polysilicium-Isolator-Polysilicium(PIP)-Kondensatoren und Metall-Isolator-Metall(MIM)-Kondensatoren. In allen vorstehend aufgelisteten Kondensatoren mit Ausnahme der MIM-Kondensatoren ist wenigstens eine Elektrode aus einkristallinem Silicium oder polykristallinem Silicium gebildet. Physikalische Eigenschaften von einkristallinem und polykristallinem Silicium begrenzen jedoch eine Minimierung des Maßes an Widerstand einer Kondensatorelektrode. Außerdem kann, wenn eine Vorspannung an eine einkristalline oder polykristalline Siliciumelektrode angelegt wird, Verarmung auftreten, die verursachen kann, dass die angelegte Span nung instabil wird. Wenn dies auftritt, kann die Kapazität der Siliciumelektrode nicht auf einem bestimmen Niveau gehalten werden.
  • Die Verwendung von MIM-Kondensatoren wurde vorgeschlagen, um das Problem der schwankenden Kapazität anzugehen, da die Kapazität von MIM-Kondensatoren nicht von einer Vorspannung oder der Temperatur abhängig ist. MIM-Kondensatoren weisen einen niedrigeren Spannungsabhängigkeitskoeffizienten (VCC) der Kapazität und einen niedrigeren Temperaturabhängigkeitskoeffizienten (TCC) der Kapazität als andere Kondensatortypen auf. Der VCC zeigt die Schwankung der Kapazität bei Änderungen der Spannung an, und der TCC zeigt die Schwankung der Kapazität bei Änderungen der Temperatur an. Da sie einen niedrigen VCC und TCC aufweisen, waren MIM-Kondensatoren besonders nützlich zur Herstellung von Analogprodukten. In der letzten Zeit wurden MIM-Kondensatoren dazu verwendet, Produkte mit gemischten Modussignalen und System-auf-Chip(SOC)-Produkte herzustellen. MIM-Kondensatoren wurden zum Beispiel verbreitet bei analogen Kondensatoren und Filtern für analoge oder Mischmodussignalanwendungen in verdrahteten oder drahtlosen Kommunikationssystemen eingesetzt, wie Entkopplungskondensatoren für Leiterplatten von Hauptrechnern, Hochfrequenz(HF)-Kondensatoren für hohe Frequenzen sowie in eingebetteten DRAMs.
  • Die 1 und 2 sind Querschnittansichten zweier herkömmlicher MIM-Kondensatoren, wie sie von R. Liu et al., Proc. IITC, 111 (2000) beziehungsweise M. Armacost et al., Proc. IEDM, 157 (2000) angegeben wurden. Die Bezugszeichen 10 und 12 bezeichnen MIM-Kondensatoren, und die Bezugszeichen 20, 30, 40 und 50 bezeichnen eine untere Elektrode, eine dielektrische Schicht, eine obere Elektrode beziehungsweise eine Deckschicht. Außerdem bezeichnen die Bezugszeichen C/P_20, C/P_40, C/H, D/D_20, D/D_40 und D/R einen Kontaktstift der unteren Elektrode, einen Kontaktstift der oberen Elektrode, Kontaktöffnungen, eine Doppeldamaszener-Verdrahtungsschicht, die eine untere Elektrode kontaktiert, eine Doppeldamaszener-Verdrahtungsschicht, die eine obere Elektrode kontaktiert, beziehungsweise Damaszener-Bereiche. Weitere Teile der MIM-Kondensatoren 10 und 20 entsprechen einer Zwischenschicht oder anderen dielektrischen Schichten.
  • In dem in 1 gezeigten MIM-Kondensator 10 ist die untere Elektrode 20 über den Kontaktstift C/P_20 der unteren Elektrode mit einer nicht gezeigten Verdrahtungsschicht elektrisch verbunden, und die obere Elektrode 40 ist über den Kontaktstift C/P_40 der oberen Elektrode mit einer anderen, nicht gezeigten Verdrahtungsschicht elektrisch verbunden. Der Kontaktstift CP_20 der unteren Elektrode und der Kontaktstift C/P_40 der oberen Elektrode sind in ihren jeweiligen Kontaktöffnungen C/H mit einem hohen Aspektverhältnis, jedoch verschiedenen Tiefen ausgebildet. Speziell die C/H für den C/P_20 reicht tiefer als die C/H für den C/P_40, da der C/P_20 die untere Elektrode 20 kontaktiert. Wenn die Kontaktöffnung C/H erzeugt wird, ist es schwierig, einen Ätzprozess präzise zu steuern, damit das Ätzen der C/H an der Oberseite der oberen Elektrode 40 und gleichzeitig an der Oberseite der unteren Elektrode 20 stoppt. Daher muss die obere Elektrode 40 mit einer vorgegebenen Dicke derart gebildet werden, dass sie einen über das erforderliche Maß hinausgehenden Ätzprozess aushält. Mit zunehmender Dicke der oberen Elektrode 40 ist es jedoch wahrscheinlicher, dass die dielektrische Schicht 30 unter der oberen Elektrode 40 einem übermäßigen Ätzprozess bei der Strukturierung der oberen Elektrode 40 ausgesetzt wird, und somit kann die untere Elektrode 20 aufgrund der dielektrischen Schicht 30, die weggeätzt wird, freigelegt sein. Daher muss die dielektrische Schicht 30 auch mit einer vorgegebenen Dicke derart gebildet werden, dass sie einen übermäßigen Ätzprozess aushält, und dies führt zu einer Abnahme der Kapazität des gesamten Kondensators 10.
  • In dem in 2 gezeigten MIM-Kondensator 12 sind die Doppeldamaszener-Verdrahtungsschicht D/D_20 und die Doppeldamaszener-Verdrahtungsschicht D/D_40 mit der unteren Elektrode 20 beziehungsweise der oberen Elektrode 40 elektrisch verbunden. Sie sind in ihren jeweiligen Damaszener-Bereichen D/R mit einem hohen Aspektverhältnis, jedoch verschiedenen Tiefen ausgebildet. Um eine ausreichende Toleranz für einen Ätzprozess zur Bildung des Doppeldamaszener-Bereichs D/R zu erhalten, in dem die Doppeldamaszener-Verdrahtungsschicht D/D_40 gebildet werden soll, müssen die Dicke der oberen Elektrode 40 und die Dicke der dielektrischen Schicht 30 vergrößert werden, was von der Abnahme der Kapazität des gesamten Kondensators 12 begleitet wird.
  • Außerdem besteht eine hohe Wahrscheinlichkeit, dass ein schlechter elektrischer Kontakt aufgrund von Nebenprodukten, wie Polymer, auftritt, die während der Bildung der Kontaktöffnungen C/H und der Damaszener-Bereiche D/R erzeugt werden, da diese ein hohes Aspektverhältnis aufweisen. Mit anderen Worten, der Fertigungsprozess von herkömmlichen MIM-Kondensatoren resultiert in vielen Schwierigkeiten, einschließlich der Beschränkung der Kapazität eines Kondensators.
  • Der Erfindung liegt als technisches Problem die Bereitstellung einer MIM-Kondensatorstruktur sowie eines zugehörigen Herstellungsverfahrens zugrunde, mit denen sich die oben erwähnten Schwierigkeiten ganz oder teilweise beheben lassen und sich insbesondere die Beschränkung der Kondensatorkapazität reduzieren lässt.
  • Die Erfindung löst dieses Problem durch die Bereitstellung einer MIM-Kondensatorstruktur mit den Merkmalen der Ansprüche 1, 8 oder 20 und eines Herstellungsverfahrens mit den Merkmalen der Ansprüche 29, 30, 40 oder 44.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläuterten, herkömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt. Hierbei zeigen:
  • 1 und 2 Querschnittansichten herkömmlicher MIM-Kondensatoren,
  • 3 ein schematisches Ersatzschaltbild eines MIM-Kondensators gemäß einer Ausführungsform der Erfindung,
  • 4 ein beispielhaftes Layout-Diagramm zur Bildung des MIM-Kondensators von 3,
  • 5 bis 7 Querschnittansichten von MIM-Kondensatoren, die gemäß dem in 4 dargestellten Layout gebildet wurden,
  • 8 ein weiteres beispielhaftes Layout-Diagramm zur Bildung des MIM-Kondensators von 3,
  • 9 bis 11 Querschnittansichten von MIM-Kondensatoren, die gemäß dem in 8 dargestellten Layout gebildet wurden,
  • 12 und 13 weitere beispielhafte Layout-Diagramme zur Bildung des MIM-Kondensators von 3,
  • 14 ein schematisches Ersatzschaltbild eines MIM-Kondensators gemäß einer weiteren Ausführungsform der Erfindung,
  • 15 ein beispielhaftes Layout-Diagramm zur Bildung des MIM-Kondensators von 14,
  • 16 ein weiteres beispielhaftes Layout-Diagramm zur Bildung des MIM-Kondensators von 14,
  • 17 und 18 Querschnittansichten von MIM-Kondensatoren, die gemäß dem in 15 gezeigten Layout gebildet wurden,
  • 19 eine Querschnittansicht eines MIM-Kondensators, der gemäß dem in 16 gezeigten Layout gebildet wurde,
  • 20 ein schematisches Ersatzschaltbild eines MIM-Kondensators gemäß noch einer weiteren Ausführungsform der Erfindung,
  • 21 ein beispielhaftes Layout-Diagramm zur Bildung des MIM-Kondensators von 20,
  • 22 ein weiteres beispielhaftes Layout-Diagramm zur Bildung des MIM-Kondensators von 20,
  • 23 und 24 Querschnittansichten von MIM-Kondensatoren, die gemäß dem in 21 gezeigten Layout gebildet wurden,
  • 25 eine Querschnittansicht eines MIM-Kondensators, der gemäß dem in 22 gezeigten Layout gebildet wurde,
  • 26 bis 29 Querschnittansichten, die ein Verfahren zur Herstellung des in 5 gezeigten MIM-Kondensators veranschaulichen,
  • 30 und 31 Querschnittansichten, die ein Verfahren zur Herstellung des in 6 gezeigten MIM-Kondensators veranschaulichen, und
  • 32 eine Querschnittansicht, die ein Verfahren zur Herstellung des in 25 gezeigten MIM-Kondensators veranschaulicht.
  • In der folgenden detaillierten Beschreibung sind zahlreiche spezifische Details dargelegt, um ein gründliches Verständnis der Erfindung bereitzustellen. Für den Fachmann versteht es sich jedoch, dass die Erfindung ohne Beschränkung auf diese spezifischen Details durchgeführt werden kann. In anderen Fällen wurden allgemein bekannte Verfahren, Prozeduren, Komponenten und Schaltkreise nicht detailliert beschrieben, um die Beschreibung der Erfindung nicht zu überfordern.
  • Ausführungsformen der Erfindung beinhalten einen MIM-Kondensator, der eine hohe Kapazität aufweist und ohne die Probleme hergestellt werden kann, die den Stand der Technik beeinflussten. Ein derartiger Kondensator beinhaltet eine obere Elektrode, eine untere Elektrode und eine dielektrische Schicht, die zwischen der oberen und der unteren Elektrode liegt. Eine erste Spannung kann an die obere Elektrode angelegt werden, und eine zweite Spannung, die sich von der ersten Spannung unterscheidet, kann an die untere Elektrode angelegt werden. Eine Verdrahtungsschicht, über welche die erste Spannung an die obere Elektrode angelegt wird, befindet sich in der gleichen Ebene oder in einer Ebene unter jener der unteren Elektrode.
  • 3 ist ein Ersatzschaltbild eines MIM-Kondensators 100 gemäß einer Ausführungsform der Erfindung. Der MIM-Kondensator 100 beinhaltet eine untere Elektrode in einer Mn-Ebene und eine obere Elektrode in einer Mn+1-Ebene. Eine erste Spannung V1 wird über eine Verdrahtungsschicht in einer Mn-1-Ebene, die unter der Mn-Ebene liegt, an die obere Elektrode in der Mn+1-Ebene angelegt. Eine zweite Spannung V2 wird über eine Verdrahtungsschicht in der Mn-1-Ebene an die untere Elektrode in der Mn-Ebene angelegt. In dieser Offenbarung repräsentieren Mn-1 bis Mn+1 die Ebenen von (n-1)ten bis (n+1)ten Verdrahtungsschichten, wobei n eine ganze Zahl ist. In Abhängigkeit von der Anwendung können die Ebenen von Verdrahtungsschichten variieren, und die Positionen von oberer und unterer Elektrode und Verdrahtungsschichten können ebenfalls variieren.
  • Der in 3 gezeigte MIM-Kondensator 100 kann unter Verwendung eines Layouts ausgeführt werden, wie es in 4 gezeigt ist. Bezugszeichen 112, 114, 120, 140 und C/H1 repräsentieren eine Struktur für eine erste Verdrahtungsschicht, eine Struktur für eine zweite Verdrahtungsschicht, eine Struktur für eine untere Elektrode, eine Struktur für eine obere Elektrode beziehungsweise eine Struktur für eine Kontaktöffnung, welche die erste Verdrahtungsschicht freilegt. Eine erste Spannung V1 wird an die erste Verdrahtungsschicht 112 angelegt, und eine zweite Spannung V2 wird an die zweite Verdrahtungsschicht 114 angelegt.
  • MIM-Kondensatoren, die unter Verwendung des in 4 gezeigten Layout-Diagramms gebildet wurden, können verschiedene Querschnittsformen entlang einer Linie A-A' aufweisen, wie in den 5 bis 7 gezeigt. Bezugnehmend auf 5 weist der dortige MIM-Kondensator eine Struktur auf, bei der eine obere Elektrode 140 so angeordnet ist, dass sie eine untere Elektrode 120 überlappt, und eine dielektrische Schicht 130 zwischen der oberen und der unteren Elektrode 140 und 120 liegt. Die obere Elektrode 140 ist aus einer leitfähigen Schicht in der Mn+1-Ebene gebildet, und die erste Verdrahtungsschicht 112 ist aus einer leitfähigen Schicht in der Mn-1-Ebene gebildet. Die obere Elektrode 140 kontaktiert die erste Verdrahtungsschicht 112, an welche die erste Spannung V1 angelegt wird, durch die Kontaktöffnung C/H1, die in der dielektrischen Schicht 130 ausgebildet ist. Die untere Elektrode 120 ist aus einer leitfähigen Schicht in der Mn-Ebene gebildet und kontaktiert direkt die zweite Verdrahtungsschicht 114, ohne eine Kontaktöffnung zu verwenden. Die zweite Spannung V2 wird an die zweite Verdrahtung 114 angelegt.
  • Die zweite Verdrahtungsschicht 114 ist aus einer leitfähigen Schicht in der gleichen Ebene wie die erste Verdrahtungsschicht 112 gebildet. Die Kontaktöffnung C/H1 ist ausgebildet, um die Oberfläche der ersten Verdrahtungsschicht 112 vor der Bildung der oberen Elektrode 140 freizulegen. Daher unterscheidet sich die Kontaktöffnung C/H1 wesentlich von der Kontaktöffnung C/H in dem in 1 gezeigten herkömmlichen MIM-Kondensator 10, da die Kontaktöffnung C/H dazu ausgebildet ist, die Oberseite der oberen Elektrode 40 bzw. der unteren Elektrode 20 freizulegen.
  • Gemäß Ausführungsformen der Erfindung brauchen die obere Elektrode und eine dielektrische Schicht nicht so dick gebildet werden wie in den oben erwähnten herkömmlichen Techniken. Mit anderen Worten ist es möglich, die Dicke der dielektrischen Schicht zu minimieren und weiterhin einen MIM-Kondensator zu bilden, der eine hohe Kapazität aufweist. Außerdem ist das Aspektverhältnis der Kontaktöffnung C/H1 sehr klein, da die Dicke der dielektrischen Schicht 130, in der die Kontaktöffnung C/H1 ausgebildet ist, sehr gering ist. Demgemäß ist es viel weniger wahrscheinlich, dass die Probleme, welche die Kontaktöffnungen C/H von 1 begleiten, die ein hohes Aspektverhältnis aufweisen, in der erfindungsgemäßen Ausführungsform auftreten.
  • Wie in 5 gezeigt, ist es bevorzugt, dass die erste und die zweite Verdrahtungsschicht 112 und 114 in einer Damaszener-Verdrahtungsschicht ausgebildet sind, die in einer dielektrischen Zwischenschicht 105 eingebettet ist, damit eine planarisierte Oberseite zur Minimierung einer Stufendifferenz vorliegt. Die Damaszenerverdrahtungsschicht wird mittels Aufbringen einer leitfähigen Schicht in Gräben T1 und T2, die in der dielektrischen Zwischenschicht 105 ausgebildet sind, und Durchführen eines chemisch-mechanischen Poliervorgangs (CMP) erzeugt. Die Damaszener-Verdrahtungsschicht kann eine Barrierenmetallschicht 110, die an den inneren Seitenwänden und der Bodenfläche jedes der Gräben T1 und T2 ausgebildet ist, sowie eine leitfähige Schicht 111 beinhalten, welche die Gräben T1 und T2 füllt.
  • Die obere Elektrode 140 ist mit einer oberen dielektrischen Zwischenschicht bedeckt, so dass sie von einer nicht gezeigten oberen Struktur isoliert werden kann. Die obere dielektrische Zwischenschicht umfasst vorzugsweise eine Deckschicht 150 zum Schutz der oberen Elektrode 140 und eine dielektrische Zwischenschicht 155.
  • Verbindungen zwischen der ersten und der zweiten Verdrahtungsschicht 112 und 114 und weiteren Verdrahtungsschichten sowie Prozesse zur Herstellung von Verdrahtungsschichten in einer Ebene über der Mn+1-Ebene können in Abhängigkeit von der Anwendung variieren.
  • Die Abmessungen der oberen und der unteren Elektrode 140 und 120 können ebenfalls in Abhängigkeit von der Anwendung variieren, vorzugsweise um die effektive Fläche einer Kondensatorelektrode zu maximieren, d.h. das Oberflächengebiet der oberen und der unteren Elektrode 140 und 120, die einander gegenüberliegen.
  • In 6 werden, anders als bei der in 5 gezeigten Struktur, bei der die erste und die zweite Verdrahtungsschicht 112 und 114 mittels CMP an leitfähigen Schichten erzeugt werden, die erste und die zweite Verdrahtungsschicht 112 und 114 mittels Durchführen von CMP an einer dielektrischen Zwischenschicht 105 erzeugt. Mit anderen Worten wird eine leitfähige Schicht auf einer unteren dielektrischen Zwischenschicht 102 gebildet und unter Verwendung eines herkömmlichen Photolithographieprozesses strukturiert, wodurch Strukturen für die erste und die zweite Verdrahtungsschicht 112 und 114 gebildet werden. Als nächstes wird die dielektrische Zwischenschicht 105 auf der unteren dielektrischen Zwischenschicht 102 aufgebracht, und ein CMP-Prozess wird an der dielektrischen Zwischenschicht 105 derart durchgeführt, dass sie oberseitig mit den Strukturen für die erste und die zweite Verdrahtungsschicht 112 und 114 fluchtet. Weitere Elemente des in 6 gezeigten MIM-Kondensators und ihre Strukturen entsprechen den Elementen des in 5 gezeigten MIM-Kondensators und deren Strukturen.
  • Bezugnehmend auf 7 sind die erste und die zweite Verdrahtungsschicht 112 und 114 sehr dünn und brauchen somit nicht mittels CMP planarisiert zu werden. Speziell sind die erste und die zweite Verdrahtungsschicht 112 und 114 Verdrahtungsstrukturen, die durch Strukturieren auf einer unteren dielektrischen Zwischenschicht 102 erzeugt werden. Eine untere Elektrode 120 wird derart strukturiert, dass sie von der ersten Verdrahtungsschicht 112 isoliert ist, jedoch die zweite Verdrahtungsschicht 114 direkt kontaktiert. Die Isolierung der ersten Verdrahtungsschicht 112 von der unteren Elektrode 120 wird durch Bilden einer dielektrischen Schicht 130 erreicht, wie dargestellt. Weitere Elemente des in 7 gezeigten MIM-Kondensators und ihre Strukturen entsprechen den Elementen des in 5 gezeigten MIM-Kondensators und deren Strukturen und werden daher nicht weiter erörtert.
  • 8 ist ein weiteres beispielhaftes Layout zur Bildung des MIM-Kondensators gemäß dem schematischen Diagramm von 3. Dieses Layout unterscheidet sich von dem in 4 dargestellten Layout dahingehend, dass des Weiteren eine Struktur für eine Kontaktöffnung C/H2 enthalten ist, durch welche die Oberseite einer zweiten Verdrahtungsschicht 114 freigelegt wird.
  • Die 9 bis 11 sind Querschnittansichten von MIM-Kondensatoren gemäß dem in 8 gezeigten Layout entlang einer Linie B-B' von 8.
  • Bezugnehmend auf 9 ist eine obere dielektrische Zwischenschicht 115 auf einer unteren dielektrischen Zwischenschicht 105 ausgebildet, in der die erste und die zweite Verdrahtungsschicht 112 und 114 eingebettet sind, und eine untere Elektrode 120 ist auf der dielektrischen Zwischenschicht 115 ausgebildet. Die untere Elektrode 120 ist die gleiche wie diejenige von 5 mit der Ausnahme, dass sie so ausgebildet ist, dass sie die zweite Verdrahtungsschicht 114 durch die Kontaktöffnung C/H2 hindurch direkt kontaktiert, die in der oberen dielektrischen Zwischenschicht 115 ausgebildet ist. Außerdem ist eine obere Elektrode 140 derart ausgebildet, dass sie die erste Verdrahtungsschicht 112 durch eine Kontaktöffnung C/H1 hindurch direkt kontaktiert, die in einer dielektrischen Schicht 130 und der oberen dielektrischen Zwischenschicht 115 ausgebildet ist. Die Kontaktöffnung C/H1 weist ein niedriges Aspektverhältnis auf, da die Kontaktöffnung C/H1 in der dielektrischen Schicht 130 und der oberen dielektrischen Zwischenschicht 115 ausgebildet ist.
  • Bezugnehmend auf 10 wird bei diesem Ausführungsbeispiel ein CMP an einer dielektrischen Zwischenschicht 105 durchgeführt, um die Oberseiten der ersten und der zweiten Verdrahtungsschicht 112 und 114 auf gleiche Höhe zueinander zu bringen. Als Folge des CMP sind die erste und die zweite Verdrahtungsschicht 112 und 114 in der dielektrischen Zwischenschicht 105 eingebettet.
  • Ein in 11 gezeigter MIM-Kondensator ist dem in 9 gezeigten ähnlich, mit der Ausnahme, dass die erste und die zweite Verdrahtungsschicht 112 und 114 durch Strukturieren auf einer unteren dielektrischen Zwischenschicht 102 erzeugt werden und nach deren Strukturierung ei ne dielektrische Zwischenschicht 115 ohne Durchführen von CMP gebildet wird.
  • Die 12 und 13 sind weitere beispielhafte Layouts zur Erzeugung des MIM-Kondensators gemäß dem schematischen Diagramm von 3. Diese Layout-Diagramme unterscheiden sich von den Layouts der 4 und 8 dahingehend, dass Strukturen für Kontaktöffnungen C/H1' und C/H2' eine Mehrzahl separater Strukturen beinhalten.
  • 14 ist ein Ersatzschaltbild eines MIM-Kondensators 200 gemäß einer weiteren Ausführungsform der Erfindung. Der MIM-Kondensator 200 beinhaltet eine untere Elektrode, die in der Mn-Ebene ausgebildet ist, sowie eine obere Elektrode, die in der Mn+1-Ebene ausgebildet ist. Eine erste Spannung V1 wird über eine Verdrahtungsschicht, die in der Mn-1-Ebene ausgebildet ist, die unter der Ebene der unteren Elektrode liegt, an die obere Elektrode angelegt. Eine zweite Spannung V2 wird über eine in einer Mx-Ebene, mit x > n + 1, ausgebildete Verdrahtungsschicht an die untere Elektrode angelegt.
  • Der MIM-Kondensator 200 gemäß dieser Ausführungsform der Erfindung kann unter Verwendung von Layouts, wie sie in den 15 und 16 beispielhaft gezeigt sind, ausgeführt werden. Bezugszeichen 212, 220 und 240 repräsentieren eine erste Verdrahtungsschichtstruktur, eine untere Elektrodenstruktur beziehungsweise eine obere Elektrodenstruktur. Die erste Referenzspannung V1 wird an die Verdrahtungsschichtstruktur 212 angelegt. Bezugszeichen C/H1 und C/H3 repräsentieren eine Kontaktöffnungsstruktur zum Freilegen der ersten Verdrahtungsschicht 212 beziehungsweise eine Kontaktöffnungsstruktur zum Freilegen der unteren Elektrode 220. Die Layoutstruktur von 16 maximiert die effektive Fläche eines MIM-Kondensators. In 16 weist die untere Elektrodenstruktur 220 einen Fortsatz an einer Kante auf, und die Kontaktöffnungsstruktur C/H3 ist in dem Fortsatz angeordnet. Die Kontaktöffnungsstruk turen C/H2 und C/H3 können durch eine Mehrzahl getrennter Strukturen substituiert werden, entsprechend den Beispielen der 12 und 13.
  • Die Querschnitte von MIM-Kondensatoren, die unter Verwendung der in den 15 oder 16 gezeigten Layouts gebildet wurden, weisen verschiedene Strukturen auf, wie in den 17 bis 19 gezeigt.
  • Bezugnehmend auf 17 weist der dortige MIM-Kondensator eine Struktur auf, bei der eine obere Elektrode 240 so angeordnet ist, dass sie eine untere Elektrode 220 überlappt, und eine dielektrische Schicht 230 ist zwischen der oberen und der unteren Elektrode 240 und 220 positioniert. Die obere Elektrode 240 kontaktiert eine erste Verdrahtungsschicht 212, an welche die erste Spannung V1 angelegt wird, über eine Kontaktöffnung C/H1, durch welche die Oberseite der ersten Verdrahtungsschicht 212 freigelegt ist. Die obere Elektrode 240 ist aus einer leitfähigen Schicht in der Mn+1-Ebene gebildet, die erste Verdrahtungsschicht 212 ist aus einer leitfähigen Schicht in der Mn-1-Ebene gebildet, und die untere Elektrode 220 ist aus einer leitfähigen Schicht in der Mn-Ebene gebildet. Die untere Elektrode 220 kontaktiert eine zweite, nicht gezeigte Verdrahtungsschicht in der Mx-Ebene, mit x > n + 1, an welche die zweite Spannung V2 angelegt wird, über einen Kontaktstift C/P_220, der eine Kontaktöffnung C/H3 füllt. Die Kontaktöffnung C/H3 ist in oberen dielektrischen Zwischenschichten 255 und 250 und einer dielektrischen Schicht 230 derart ausgebildet, dass sie die Oberseite der unteren Elektrode 220 freilegt. Gemäß dieser Ausführungsform der Erfindung ist es möglich, einen MIM-Kondensator mit einer dielektrischen Schicht mit minimierter Dicke zu bilden, obwohl die untere Elektrode 220 mit der zweiten Verdrahtungsschicht über den Kontaktstift C/P_220 verbunden ist.
  • 18 zeigt die Struktur eines MIM-Kondensators, bei dem eine erste Verdrahtungsschicht 212 in eine dielektrische Zwischenschicht 205 ein gebettet ist, die mittels CMP planarisiert wurde. 19 zeigt die Struktur eines weiteren MIM-Kondensators, bei dem eine erste Verdrahtungsschicht 212 durch Bilden einer weiteren dielektrischen Zwischenschicht 215 nach dem Bilden der ersten Verdrahtungsschicht 212 auf einer unteren dielektrischen Zwischenschicht 202 von einer unteren Elektrode 220 isoliert ist. In dem MIM-Kondensator von 19 wird kein CMP-Prozess durchgeführt.
  • 20 ist ein Ersatzschaltbild eines MIM-Kondensators 300 gemäß noch einer weiteren Ausführungsform der Erfindung. Der MIM-Kondensator 300 beinhaltet eine in der Mn-Ebene ausgebildete untere Elektrode und eine in der Mn+1-Ebene ausgebildete obere Elektrode. Die erste Spannung V1 wird über eine in der gleichen Ebene Mn wie die untere Elektrode ausgebildete Verdrahtungsschicht an die obere Elektrode angelegt. Die zweite Spannung V2 wird über eine in einer Mx-Ebene, mit x > n + 1, ausgebildete Verdrahtungsschicht an die untere Elektrode der Mn-Ebene angelegt. Der MIM-Kondensator 300 gemäß dieser Ausführungsform kann unter Verwendung der Layouts, wie sie in den 21 oder 22 beispielhaft gezeigt sind, ausgeführt werden. In 21 repräsentieren Bezugszeichen 320, 322 und 340 eine untere Elektrodenstruktur, eine erste Verdrahtungsschichtstruktur, an welche die erste Spannung V1 angelegt wird, beziehungsweise eine obere Elektrodenstruktur. Bezugszeichen C/H1 und C/H3 repräsentieren eine Kontaktöffnungsstruktur, durch die eine erste Verdrahtungsschicht 322 freigelegt wird, beziehungsweise eine Kontaktöffnung, durch die eine untere Elektrode freigelegt wird. 22 ist ein beispielhaftes Layout-Diagramm zur Bildung eines MIM-Kondensators, um die effektive Fläche des MIM-Kondensators noch mehr zu maximieren. Das in 22 gezeigte Layout ist das gleiche wie von 21, mit der Ausnahme, dass die untere Elektrodenstruktur 320 einen Fortsatz an einer Kante aufweist und die Kontaktöffnungsstruktur C/H3 in dem Fortsatz angeordnet ist. Wie in den 12 und 13 dargestellt, können die Kontaktöffnungsstrukturen C/H2 und C/H3 unter Verwendung mehrerer getrennter Strukturen erzeugt werden.
  • Die Querschnitte von MIM-Kondensatoren, die unter Verwendung der in den 21 oder 22 gezeigten Layouts ausgeführt sind, können verschiedene Strukturen aufweisen, wie in den 23 bis 25 gezeigt, die Querschnittansichten derartiger MIM-Kondensatoren entlang von Linien D-D' der 21 und 22 sind.
  • Bezugnehmend auf 23 ist eine obere Elektrode 340 derart angeordnet, dass sie eine untere Elektrode 320 überlappt, und eine dielektrische Schicht 330 ist zwischen der oberen und der unteren Elektrode 340 und 320 positioniert. Die obere Elektrode 340 kontaktiert eine erste Verdrahtungsschicht 322, an welche die erste Spannung V1 angelegt wird, durch eine Kontaktöffnung C/H1, die in der dielektrischen Schicht 330 ausgebildet ist, um die erste Verdrahtungsschicht 322 freizulegen. Die obere Elektrode 340 ist aus einer leitfähigen Schicht in der Mn+1-Ebene gebildet, die erste Verdrahtungsschicht 322 ist aus einer leitfähigen Schicht in der Mn-Ebene gebildet, und die untere Elektrode 320 ist aus einer leitfähigen Schicht der Mn-Ebene gebildet. Ein Kontaktstift C/P_320 ist so ausgebildet, dass er die Kontaktöffnung C/H3 füllt, die in dielektrischen Zwischenschichten 355 und 350 und durch die dielektrische Schicht 330 hindurch ausgebildet ist, um die Oberseite der unteren Elektrode 320 freizulegen. Die untere Elektrode 320 ist mit einer zweiten, nicht gezeigten Verdrahtungsschicht in der Mx Ebene, mit x > n + 1, verbunden. Die zweite Spannung V2 wird mittels des Kontaktstifts C/P_320, der in der Kontaktöffnung C/H3 ausgebildet ist, an die untere Elektrode 320 angelegt.
  • Hinsichtlich der Minimierung einer Stufendifferenz ist es bevorzugt, dass die Oberseiten der unteren Elektrode 320 und der ersten Verdrahtungsschicht 322 auf gleicher Höhe zueinander liegen. In 23 sind die un tere Elektrode 320 und die erste Verdrahtungsschicht 322 Damaszener-Verdrahtungsschichten, die durch Aufbringen einer leitfähigen Schicht in Gräben Tb und T2, die in einer dielektrischen Schicht 305 ausgebildet sind, und Planarisieren der leitfähigen Schicht unter Verwendung von CMP erzeugt werden. Die Damaszener-Verdrahtungsschichten beinhalten eine Barrierenmetallschicht 310, die an den Innenwänden und dem Boden von jedem der Gräben Tb und T2 ausgebildet ist, sowie eine planarisierte leitfähige Schicht 311, welche die Gräben Tb und T2 füllend ausgebildet ist. Verbindungen zwischen der ersten Verdrahtungsschicht 322 und anderen Verdrahtungsschichten sowie Prozesse zur Herstellung von Verdrahtungsschichten in einer höheren Ebene als der Mn+1-Ebene können in Abhängigkeit von der Anwendung variieren.
  • Ein in 24 gezeigter MIM-Kondensator ist der gleiche wie der in 23 gezeigte MIM-Kondensator, mit der Ausnahme, dass sich eine untere Elektrode 320 und eine erste Verdrahtungsschicht 322 auf einer unteren dielektrischen Zwischenschicht 302 befinden und in eine dielektrische Zwischenschicht 305 eingebettet sind, die mittels CMP planarisiert wurde.
  • Bezugnehmend auf 25 sind eine untere Elektrode 320 und eine erste Verdrahtungsschicht 322 dünn auf einer unteren dielektrischen Zwischenschicht 302 ausgebildet. Somit ist es möglich, einen MIM-Kondensator ohne Durchführen eines CMP-Prozesses herzustellen, wenn die untere Elektrode 320 und die erste Verdrahtungsschicht 322 unter Verwendung lediglich einer dielektrischen Schicht 330 elektrisch entkoppelt werden können.
  • Als nächstes wird unter Bezugnahme auf die 26 bis 29 ein beispielhaftes Verfahren zur Herstellung des in 5 gezeigten MIM-Kondensators unter Verwendung des in 4 gezeigten Layouts beschrieben.
  • Bezugnehmend auf 26 werden Gräben T1 und T2 in einer dielektrischen Zwischenschicht 105 auf einem nicht gezeigten Substrat erzeugt. Eine Barrierenschicht 110 wird an den Innenwänden und dem Boden des ersten und zweiten Grabens T1 und T2 gebildet, die in der dielektrischen Schicht 105 ausgebildet sind. Die Barrierenschicht 110 kann aus einer Übergangsmetallschicht, einer Übergangsmetall-Legierungsschicht oder einer Übergangsmetall-Verbindungsschicht oder aus jeglicher Kombination derselben gebildet werden. Die Barrierenschicht 110 kann zum Beispiel aus einer Ta-Schicht, einer TaN-Schicht, einer TaSiN-Schicht, einer TiN-Schicht, einer TiSiN-Schicht, einer WN-Schicht oder einer WSiN-Schicht gebildet werden. Die Barrierenschicht 110 wird eingebracht, um eine Diffusion von Metallatomen der Metallschicht, die den ersten und den zweiten Graben T1 und T2 füllt, in die dielektrische Zwischenschicht 105 zu verhindern. Als nächstes wird eine leitfähige Schicht 111, zum Beispiel eine Metallschicht, auf der Barrierenschicht 110 erzeugt, um den ersten und den zweiten Graben T1 und T2 vollständig zu füllen.
  • Die leitfähige Schicht 111 kann aus jedem beliebigen niederohmigen Material gebildet werden, das für einen Damaszener-Prozess geeignet ist. Die leitfähige Schicht 111 kann zum Beispiel aus einer Kupfer(Cu)-Schicht gebildet werden. Speziell wird eine Kupferkristallkeimschicht auf der Barrierenschicht 110 gebildet, die an den Innenwänden und dem Boden der Gräben T1 und T2 ausgebildet ist. Als nächstes wird die leitfähige Schicht 111, die aus einer Kupferschicht besteht, auf der Kupferkristallkeimschicht unter Verwendung von Elektroplattieren gebildet, um die Gräben T1 und T2 vollständig zu füllen.
  • Danach werden, wie in 27 gezeigt, die leitfähige Schicht 111 und die Barrierenschicht 110 unter Verwendung von CMP planarisiert, bis die Oberseite der dielektrischen Zwischenschicht 105 freigelegt ist. Als Folge der Planarisation werden Verdrahtungsschichten auf einem Mn-1- Niveau, d.h. eine erste und eine zweite Verdrahtungsschicht 112 und 114, ohne Stufendifferenz gebildet.
  • Als nächstes wird eine leitfähige Schicht auf einem Mn-Niveau auf der gesamten Oberfläche des Substrats aufgebracht und unter Verwendung herkömmlicher Photolithographie strukturiert, so dass eine untere Elektrode 120 erzeugt wird, welche die zweite Verdrahtungsschicht 114 direkt kontaktiert. Die untere Elektrode 120 kann zum Beispiel aus einer Metallschicht, einer Metallverbindungsschicht oder einer Kombination derselben gebildet werden. Die untere Elektrode 120 kann zum Beispiel aus einer Al-Schicht, einer Ta-Schicht, einer TaN-Schicht, einer TaSiN-Schicht, einer TiN-Schicht, einer TiSiN-Schicht, einer WN-Schicht, einer WSiN-Schicht oder jeder beliebigen Kombination derselben gebildet werden. Alternativ kann die untere Elektrode 120 aus einer Doppelschicht aus einer Ta-Schicht und einer Cu-Schicht, einer Doppelschicht aus einer TaN-Schicht und einer Cu-Schicht, einer Dreifachschicht aus einer Ta-Schicht, einer TaN-Schicht und einer Cu-Schicht oder einer Dreifachschicht aus einer TiN-Schicht, einer AlCu-Schicht und einer TiN-Schicht und so weiter gebildet werden.
  • Als nächstes wird, wie in 28 gezeigt, eine dielektrische Schicht 130 auf der gesamten Oberfläche des Substrats gebildet, auf dem die untere Elektrode 120 ausgebildet ist, und strukturiert, um eine Kontaktöffnung C/H1 zu bilden, durch welche die erste Verdrahtungsschicht 112 freigelegt wird. Die dielektrische Schicht 130 kann aus jedem beliebigen Material gebildet werden, solange die Dielektrizitätskonstante des Materials hoch genug ist, um die Kapazität des späteren MIM-Kondensators zu steigern. Die dielektrische Schicht 130 kann zum Beispiel aus einer SiO2-Schicht, einer SixNy-Schicht, einer SixCy Schicht, einer SixOyNz-Schicht, einer SixOyCz-Schicht, einer AlxOy-Schicht, einer HfxOy-Schicht oder einer TaxOy-Schicht gebildet werden. Wenn die untere Elektrode 120 aus einem auf Kupfer basierenden Material gebildet wird, wird die dielektrische Schicht 130 vorzugsweise aus einer SixNy-Schicht, einer SixCy-Schicht, einer Doppelschicht aus einer SixNy-Schicht und einer Oxidschicht oder einer Doppelschicht aus einer SixCy Schicht und einer Oxidschicht gebildet. Die dielektrische Schicht 130 kann zum Beispiel aus einer Doppelschicht aus einer SixNy-Schicht und einer SixOyCz-Schicht, einer Doppelschicht aus einer SixNy-Schicht und einer TEOS-Schicht, einer Doppelschicht aus einer SixNy-Schicht und einer PEOX-Schicht, einer Doppelschicht aus einer SixCy Schicht und einer SixOyCz-Schicht, einer Doppelschicht aus einer SixCy Schicht und einer TEOS-Schicht oder einer Doppelschicht aus einer SixCy Schicht und einer PEOX-Schicht gebildet werden. Es ist möglich, die Leckstromcharakteristik eines Kondensators durch Bilden der dielektrischen Schicht 130 aus einer Doppelschicht aus einer SixNy-Schicht und einer Oxidschicht oder einer Doppelschicht aus einer SixCy Schicht und einer Oxidschicht zu verbessern.
  • Danach wird eine leitfähige Schicht einer Mn+1-Ebene auf der gesamten Oberfläche des Substrats aufgebracht und unter Verwendung von herkömmlicher Photolithographie strukturiert, wodurch eine obere Elektrode 140 erzeugt wird, um die erste Verdrahtungsschicht 112 über die Kontaktöffnung C/H1 zu kontaktieren. Hierbei kann die obere Elektrode 140 aus der gleichen leitfähigen Schicht wie die untere Elektrode 120 gebildet werden.
  • Als nächstes werden, wie in 29 gezeigt, eine Deckschicht 150 und eine dielektrische Zwischenschicht 155 sequentiell gebildet, um die obere Elektrode 140 zu schützen. Die Deckschicht 150 und die dielektrische Zwischenschicht 155 können aus einer TEOS-Schicht, einer PEOX-Schicht, einer SixOyCz Schicht, einer SixOyFz Schicht oder einer SixNy-Schicht gebildet werden. Verbindungen zwischen der ersten und der zweiten Verdrahtungsschicht 112 und 114 und anderen Verdrahtungsschichten und Prozesse zur Herstellung von Verdrahtungsschichten in einer Ebene, die über der Mn+1-Ebene liegt, können in Abhängigkeit von der Anwendung variieren.
  • Die 30 und 31 sind Querschnittansichten, die Teile eines Verfahrens zur Herstellung des in 6 gezeigten MIM-Kondensators unter Verwendung des in 4 gezeigten Layouts darstellen.
  • Wie in 30 gezeigt, wird eine leitfähige Schicht in einer Mn-1-Ebene auf einer unteren dielektrischen Zwischenschicht 102 gebildet und unter Verwendung von herkömmlicher Photolithographie strukturiert, womit die erste und die zweite Verdrahtungsschicht 112 und 114 gebildet werden. Eine dielektrische Zwischenschicht 105 wird mit einer vorgegebenen Dicke gebildet, so dass die erste und die zweite Verdrahtungsschicht 112 und 114 voneinander isoliert werden können.
  • Wie in 31 gezeigt, wird ein CMP-Prozess an der dielektrischen Zwischenschicht 105 derart durchgeführt, dass sie auf einer Höhe mit den Oberseiten der ersten und der zweiten Verdrahtungsschicht 112 und 114 fluchtet. Als Folge des CMP-Prozsses sind die erste und die zweite Verdrahtungsschicht 112 und 114 elektrisch isoliert und planarisiert. Nachfolgende Prozesse sind die gleichen oder ähnlich wie die entsprechenden Prozesse, die vorstehend unter Bezugnahme auf die 27 bis 29 beschrieben wurden.
  • Als nächstes wird unter Bezugnahme auf 32 ein Verfahren zur Herstellung eines Teils des MIM-Kondensators gemäß der dritten Ausführungsform der Erfindung beschrieben, die in 25 gezeigt ist.
  • Eine leitfähige Schicht in einer Mn-Ebene wird auf einer unteren dielektrischen Zwischenschicht 302 gebildet und unter Verwendung von herkömmlicher Photolithographie strukturiert, wodurch eine untere Elektrode 320 und eine erste Verdrahtungsschicht 322 gebildet werden. Als nächstes wird eine dielektrische Schicht 330 aufgebracht und strukturiert, wodurch eine Kontaktöffnung C/H1 gebildet wird, durch welche die erste Verdrahtungsschicht 322 freigelegt wird. Nachfolgende Prozesse können unter Verwendung von Verfahren durchgeführt werden, die dem Fachmann allgemein bekannt sind, wodurch ein MIM-Kondensator mit dem in 25 gezeigten Querschnitt gebildet wird.

Claims (48)

  1. MIM-Kondensatorstruktur auf einem Halbleitersubstrat, gekennzeichnet durch folgenden Aufbau: – eine erste Elektrode (240) aus einer ersten Metallschicht, – eine zweite Elektrode (120) aus einer zweiten Metallschicht, die näher bei dem Substrat liegt als die erste Metallschicht, – ein dielektrisches Material (130), das zwischen der ersten und der zweiten Elektrode liegt, und – eine Verdrahtung (112), die mit einer Bodenfläche der ersten Elektrode gekoppelt ist.
  2. MIM-Kondensatorstruktur nach Anspruch 1, dadurch gekennzeichnet, dass die Verdrahtung aus einer dritten Metallschicht gebildet ist, die näher bei dem Substrat liegt als die zweite Metallschicht.
  3. MIM-Kondensatorstruktur nach Anspruch 1, dadurch gekennzeichnet, dass die Verdrahtung aus der zweiten Metallschicht gebildet ist.
  4. MIM-Kondensatorstruktur nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Verdrahtung durch eine Kontaktöffnung mit der ersten Elektrode gekoppelt ist.
  5. MIM-Kondensatorstruktur nach Anspruch 4, dadurch gekennzeichnet, dass die Kontaktöffnung eine Mehrzahl separater Kontaktöffnungen beinhaltet.
  6. MIM-Kondensatorstruktur nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Verdrahtung eine planarisierte Oberseite aufweist.
  7. MIM-Kondensatorstruktur nach Anspruch 6, dadurch gekennzeichnet, dass die Verdrahtung eine Damaszenerschicht beinhaltet.
  8. MIM-Kondensatorstruktur, gekennzeichnet durch folgenden Aufbau: – eine Verdrahtungsschicht, die in einer ersten Metallschicht ausgebildet ist, wobei die Verdrahtungsschicht eine erste Elektrodenkontaktleitung (112) beinhaltet, – eine untere Elektrode (120), die in einer zweiten Metallschicht ausgebildet ist, – eine obere Elektrode (140), die in einer dritten Metallschicht ausgebildet ist, wobei die obere Elektrode über der unteren Elektrode angeordnet ist, – eine dielektrische Schicht (130), welche die untere Elektrode von der oberen Elektrode separiert, und – eine Kontaktöffnung, die zwischen der Elektrodenkontaktleitung und einer Unterseite der oberen Elektrode ausgebildet ist.
  9. MIM-Kondensatorstruktur nach Anspruch 8, dadurch gekennzeichnet, dass die obere Elektrode durch eine Kontaktöffnung (C/H1} in der dielektrischen Schicht mit der ersten Elektrodenkontaktleitung gekoppelt ist.
  10. MIM-Kondensatorstruktur nach Anspruch 9, dadurch gekennzeichnet, dass die Kontaktöffnung eine Mehrzahl separater Öffnungen beinhaltet.
  11. MIM-Kondensatorstruktur nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die Verdrahtungsschicht eine zweite Elektrodenkontaktleitung (114) beinhaltet und die zweite Elektrodenkontaktleitung mit einer Unterseite der unteren Elektrode gekoppelt ist.
  12. MIM-Kondensatorstruktur nach Anspruch 11, dadurch gekennzeichnet, dass ein Teil der Unterseite der unteren Elektrode eine Oberseite der zweiten Elektrodenkontaktleitung direkt und nicht durch eine Kontaktöffnung kontaktiert.
  13. MIM-Kondensatorstruktur nach Anspruch 11, dadurch gekennzeichnet, dass die untere Elektrode durch eine Kontaktöffnung in einer Isolationsschicht mit der zweiten Elektrodenkontaktleitung gekoppelt ist.
  14. MIM-Kondensatorstruktur nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass die erste und die zweite Elektrodenkontaktleitung jeweils eine planarisierte Oberseite aufweisen.
  15. MIM-Kondensatorstruktur nach Anspruch 14, dadurch gekennzeichnet, dass die erste und die zweite Elektrodenkontaktleitung durch einen Damaszenerprozess planarisiert werden.
  16. MIM-Kondensatorstruktur nach Anspruch 14, dadurch gekennzeichnet, dass die erste und die zweite Elektrodenkontaktleitung durch einen CMP-Prozess planarisiert werden, der an einer dielektrischen Zwischenschicht durchgeführt wird.
  17. MIM-Kondensatorstruktur nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass eine Oberseite der ersten und/oder der zwei ten Elektrodenkontaktleitung in einem Prozess gebildet werden, der keine Planarisierung beinhaltet.
  18. MIM-Kondensatorstruktur nach einem der Ansprüche 1 bis 17, weiter gekennzeichnet durch einen zweiten Kontakt, der sich auf einer Oberseite der unteren Elektrode befindet.
  19. MIM-Kondensatorstruktur nach Anspruch 18, dadurch gekennzeichnet, dass sich der zweite Kontakt von dem Substrat weiter weg erstreckt als die dritte Metallschicht.
  20. MIM-Kondensatorstruktur, gekennzeichnet durch folgenden Aufbau: – eine erste Metallschicht, die eine untere Elektrode (329) und eine Elektrodenkontaktleitung (322) beinhaltet, – eine obere Elektrode (340), die in einer zweiten Metallschicht ausgebildet ist, wobei die obere Elektrode über der unteren Elektrode angeordnet ist, – eine dielektrische Schicht (330), welche die untere Elektrode von der oberen Elektrode separiert, und einen Kontakt, der zwischen der Elektrodenkontaktleitung und einer Unterseite der oberen Elektrode ausgebildet ist.
  21. MIM-Kondensatorstruktur nach Anspruch 20, dadurch gekennzeichnet, dass die obere Elektrode durch eine Kontaktöffnung in der dielektrischen Schicht mit der Elektrodenkontaktleitung gekoppelt ist.
  22. MIM-Kondensatorstruktur nach Anspruch 21, dadurch gekennzeichnet, dass die Kontaktöffnung eine Mehrzahl separater Öffnungen beinhaltet.
  23. MIM-Kondensatorstruktur nach einem der Ansprüche 20 bis 22, weiter gekennzeichnet durch einen zweiten Kontakt, der sich auf einer Oberseite der unteren Elektrode befindet.
  24. MIM-Kondensatorstruktur nach Anspruch 23, dadurch gekennzeichnet, dass sich der zweite Kontakt von dem Substrat weiter weg als die zweite Metallschicht erstreckt.
  25. MIM-Kondensatorstruktur nach einem der Ansprüche 20 bis 24, dadurch gekennzeichnet, dass die untere Elektrode und die Elektrodenkontaktleitung jeweils eine planarisierte Oberseite aufweisen.
  26. MIM-Kondensatorstruktur nach Anspruch 25, dadurch gekennzeichnet, dass die untere Elektrode und die Elektrodenkontaktleitung durch einen Damaszenerprozess planarisiert sind.
  27. MIM-Kondensatorstruktur nach Anspruch 25, dadurch gekennzeichnet, dass die untere Elektrode und die Elektrodenkontaktleitung durch einen CMP-Prozess planarisiert sind, der an einer dielektrischen Zwischenschicht durchgeführt wird.
  28. MIM-Kondensatorstruktur nach einem der Ansprüche 20 bis 24, dadurch gekennzeichnet, dass die untere Elektrode und die Elektrodenkontaktleitung in einem Prozess gebildet werden, der keine Planarisierung beinhaltet.
  29. Verfahren zur Herstellung einer MIM-Kondensatorstruktur in einem Halbleiterprozess, gekennzeichnet durch die Schrittfolge: – Bilden einer isolierenden Schicht auf einem Halbleitersubstrat, – Bilden einer ersten Verbindungsverdrahtung und einer zweiten Verbindungsverdrahtung, – Bilden einer unteren Elektrode auf der isolierenden Schicht und über der ersten Verbindungsverdrahtung, – Bilden einer dielektrischen Schicht über der unteren Elektrode, – Bilden einer oberen Elektrode, die über der unteren Elektrode angeordnet ist, und – Bilden eines Kontakts von der zweiten Verbindungsverdrahtung zu einer Unterseite der oberen Elektrode.
  30. Verfahren zur Herstellung einer MIM-Kondensatorstruktur in einem Halbleiterprozess, gekennzeichnet durch die Schrittfolge: – Bilden einer isolierenden Schicht auf einem Halbleitersubstrat, – Bilden einer ersten Verdrahtungsverbindung und einer zweiten Verdrahtungsverbindung, – Bilden einer ersten dielektrischen Zwischenschicht auf der ersten Verdrahtungsverbindung und der zweiten Verdrahtungsverbindung, – Bilden einer ersten Kontaktöffnung in der ersten dielektrischen Zwischenschicht, um die erste Verdrahtungsverbindung freizulegen, – Bilden einer unteren Elektrode auf der ersten dielektrischen Zwischenschicht und innerhalb der ersten Kontaktöffnung, um die erste Verdrahtungsverbindung zu kontaktieren, – Bilden einer dielektrischen Schicht auf der unteren Elektrode, – Bilden einer zweiten Kontaktöffnung in der dielektrischen Schicht und in der ersten dielektrischen Zwischenschicht, um die zweite Verdrahtungsverbindung zu kontaktieren, und – Bilden einer oberen Elektrode, die über der unteren Elektrode und innerhalb der zweiten Kontaktöffnung angeordnet ist, um die zweite Verdrahtungsverbindung zu kontaktieren.
  31. Verfahren nach Anspruch 29 oder 30, dadurch gekennzeichnet, dass die Bildung der ersten und der zweiten Verdrahtungsverbindung folgende Schritte umfasst: – Bilden eines ersten und eines zweiten Grabens in der isolierenden Schicht, – Bilden einer metallischen oder einer leitfähigen Schicht innerhalb des ersten Grabens und des zweiten Grabens und – Planarisieren der metallischen oder der leitfähigen Schicht, um eine erste Verdrahtungsverbindung in dem ersten Graben und eine zweiten Verdrahtungsverbindung in dem zweiten Graben zu bilden.
  32. Verfahren nach Anspruch 31, weiter gekennzeichnet durch das Bilden einer Barrierenschicht in dem ersten und dem zweiten Graben vor der Bildung der Metallschicht oder der leitfähigen Schicht innerhalb des ersten und des zweiten Grabens.
  33. Verfahren nach Anspruch 32, dadurch gekennzeichnet, dass das Bilden einer Barrierenschicht das Bilden einer Schicht aus einem Material beinhaltet, das aus einer Gruppe ausgewählt ist, die im Wesentlichen aus einem Übergangsmetall, einer Übergangsmetalllegierung, einer Übergangsmetallverbindung und einer beliebigen Kombination derselben besteht.
  34. Verfahren nach einem der Ansprüche 31 bis 33, dadurch gekennzeichnet, dass das Bilden der Metallschicht das Bilden einer Kupferschicht beinhaltet.
  35. Verfahren nach einem der Ansprüche 29 bis 34, dadurch gekennzeichnet, dass das Bilden der ersten und der zweiten Verdrahtungsverbindung folgende Schritte umfasst: – Bilden einer leitfähigen Schicht auf der isolierenden Schicht und – Strukturieren der leitfähigen Schicht, um die erste Verdrahtungsverbindung und die zweite Verdrahtungsverbindung zu bilden.
  36. Verfahren nach Anspruch 35, dadurch gekennzeichnet, dass das Bilden der ersten und der zweiten Verbindungsverdrahtung des Weiteren die Schritte umfasst: – Aufbringen einer dielektrischen Zwischenschicht auf der ersten und der zweiten Verdrahtungsverbindung und – Planarisieren der ersten und der zweiten Verdrahtungsverbindung und der dielektrischen Zwischenschicht.
  37. Verfahren nach Anspruch 36, dadurch gekennzeichnet, dass das Planarisieren der ersten und der zweiten Verdrahtungsverbindung und der dielektrischen Zwischenschicht das Durchführen eines CMP-Prozesses beinhaltet.
  38. Verfahren nach einem der Ansprüche 30 bis 37, dadurch gekennzeichnet, dass das Bilden der ersten Kontaktöffnung das Bilden einer Mehrzahl separater Kontaktöffnungen beinhaltet.
  39. Verfahren nach einem der Ansprüche 30 bis 38, dadurch gekennzeichnet, dass das Bilden der zweiten Kontaktöffnung das Bilden einer zweiten Mehrzahl von separaten Kontaktöffnungen beinhaltet.
  40. Verfahren zur Herstellung einer MIM-Kondensatorstruktur in einem Halbleiterprozess, gekennzeichnet durch die Schrittfolge: – Bilden einer isolierenden Schicht auf einem Halbleitersubstrat, – Bilden einer ersten Verdrahtungsverbindung und einer unteren Elektrode, – Bilden einer dielektrischen Schicht auf der ersten Verdrahtungsverbindung und der unteren Elektrode, – Bilden einer ersten Kontaktöffnung in der dielektrischen Schicht und über der ersten Verdrahtungsverbindung, – Bilden einer oberen Elektrode, die über der dielektrischen Schicht und innerhalb der ersten Kontaktöffnung angeordnet ist, um die erste Verdrahtungsverbindung zu kontaktieren, – Bilden einer dielektrischen Zwischenschicht, die über der oberen Elektrode, der dielektrischen Schicht und der unteren Elektrode angeordnet ist, – Bilden einer zweiten Kontaktöffnung in der dielektrischen Zwischenschicht und in der dielektrischen Schicht, um die untere Elektrode freizulegen, und – Bilden eines Kontaktstifts innerhalb der zweiten Kontaktöffnung, der so strukturiert ist, dass er eine Oberseite der unteren Elektrode kontaktiert.
  41. Verfahren nach Anspruch 40, dadurch gekennzeichnet, dass das Bilden der ersten Verdrahtungsverbindung und der unteren Elektrode folgende Schritte umfasst: – Bilden eines ersten und eines zweiten Grabens in der isolierenden Schicht, – Bilden einer leitfähigen Schicht innerhalb des ersten Grabens und des zweiten Grabens und – Planarisieren der leitfähigen Schicht, um eine erste Verdrahtungsverbindung in dem ersten Graben und eine untere Elektrode in dem zweiten Graben zu bilden.
  42. Verfahren nach Anspruch 40, dadurch gekennzeichnet, dass das Bilden der ersten Verdrahtungsverbindung und der unteren Elektrode folgende Schritte umfasst: – Bilden einer leitfähigen Schicht auf der isolierenden Schicht und – Strukturieren der leitfähigen Schicht, um eine erste Verdrahtungsverbindung und eine untere Elektrode zu bilden.
  43. Verfahren nach Anspruch 42, wobei das Bilden der ersten Verdrahtungsverbindung und der unteren Elektrode des Weiteren die Schritte umfasst: – Aufbringen einer dielektrischen Zwischenschicht auf der ersten Verdrahtungsverbindung und der unteren Elektrode und – Planarisieren der ersten Verdrahtungsverbindung, der unteren Elektrode und der dielektrischen Zwischenschicht.
  44. Verfahren zur Herstellung einer MIM-Kondensatorstruktur in einem Halbleiterprozess und auf einem Halbleitersubstrat mit einer darauf ausgebildeten isolierenden Schicht, gekennzeichnet durch die Schrittfolge: – Bilden einer Verbindungsleitung auf der isolierenden Schicht, – Bilden einer unteren Elektrode auf der isolierenden Schicht, – Bilden einer dielektrischen Kondensatorschicht, die auf der unteren Elektrode angeordnet ist, – Bilden einer oberen Elektrode, die auf der dielektrischen Kondensatorschicht angeordnet ist, und – Koppeln der Verbindungsleitung mit einer Unterseite der oberen Elektrode.
  45. Verfahren nach Anspruch 44, dadurch gekennzeichnet, dass das Bilden der Verbindungsleitung folgende Schritte umfasst: – Bilden eines ersten und eines zweiten Grabens in der isolierenden Schicht, – Bilden einer Barrierenschicht in dem ersten und dem zweiten Graben, – Bilden einer Metallschicht auf der Barrierenschicht und – Planarisieren der Metallschicht.
  46. Verfahren nach Anspruch 45, dadurch gekennzeichnet, dass das Bilden einer Metallschicht das Elektroplattieren der Barrierenschicht umfasst.
  47. Verfahren nach Anspruch 45 oder 46, dadurch gekennzeichnet, dass das Bilden einer Barrierenschicht das Bilden einer Titan enthaltenden Schicht umfasst.
  48. Verfahren nach Anspruch 44, dadurch gekennzeichnet, dass das Bilden der Verbindungsleitung folgende Schritte umfasst: – Bilden einer Metallschicht auf der isolierenden Schicht, – Strukturieren der Metallschicht, um eine Verbindungsleitung zu bilden, – Bilden einer zweiten isolierenden Schicht auf der Verbindungsleitung und – Planarisieren der Metallschicht und der zweiten isolierenden Schicht durch chemisch-mechanisches Polieren.
DE10348902A 2002-10-17 2003-10-16 MIM-Kondensatorstruktur und Herstellungsverfahren Expired - Lifetime DE10348902B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20020063477 2002-10-17
KR02-63477 2002-10-17
US10/678,531 US7154162B2 (en) 2002-10-17 2003-10-03 Integrated circuit capacitor structure
US10/678,531 2003-10-03

Publications (2)

Publication Number Publication Date
DE10348902A1 true DE10348902A1 (de) 2004-06-03
DE10348902B4 DE10348902B4 (de) 2010-08-05

Family

ID=32089719

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10348902A Expired - Lifetime DE10348902B4 (de) 2002-10-17 2003-10-16 MIM-Kondensatorstruktur und Herstellungsverfahren

Country Status (6)

Country Link
US (2) US7154162B2 (de)
JP (2) JP2004335993A (de)
KR (1) KR100480641B1 (de)
CN (1) CN100570873C (de)
DE (1) DE10348902B4 (de)
TW (1) TWI236097B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228807B (en) * 2003-07-01 2005-03-01 Advanced Semiconductor Eng Wafer level passive component
JP3998658B2 (ja) * 2004-04-28 2007-10-31 富士通メディアデバイス株式会社 弾性波デバイスおよびパッケージ基板
JP4549889B2 (ja) * 2004-05-24 2010-09-22 三星モバイルディスプレイ株式會社 キャパシタ及びこれを利用する発光表示装置
US7301752B2 (en) * 2004-06-04 2007-11-27 International Business Machines Corporation Formation of metal-insulator-metal capacitor simultaneously with aluminum metal wiring level using a hardmask
JP2006086155A (ja) * 2004-09-14 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100679827B1 (ko) * 2004-12-22 2007-02-06 동부일렉트로닉스 주식회사 금속-절연체-금속 커패시터의 제조 방법
JP5038612B2 (ja) 2005-09-29 2012-10-03 富士通セミコンダクター株式会社 半導体装置
US7511939B2 (en) * 2006-08-24 2009-03-31 Analog Devices, Inc. Layered capacitor architecture and fabrication method
WO2008114418A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
JP2010103140A (ja) * 2008-10-21 2010-05-06 Seiko Epson Corp 容量素子及びその製造方法、並びに電気光学装置
JP2011228462A (ja) * 2010-04-19 2011-11-10 Taiyo Yuden Co Ltd 薄膜キャパシタ
CN102420230B (zh) * 2011-07-12 2013-06-05 上海华力微电子有限公司 Mos电容器的结构的制作方法
US8809149B2 (en) * 2012-12-12 2014-08-19 Globalfoundries Inc. High density serial capacitor device and methods of making such a capacitor device
WO2016048367A1 (en) * 2014-09-26 2016-03-31 Intel Corporation Integrated circuit die having backside passive components and methods associated therewith
US9666661B2 (en) * 2015-09-08 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Coplanar metal-insulator-metal capacitive structure
JP6516017B2 (ja) * 2015-10-30 2019-05-22 株式会社村田製作所 Lc複合デバイス、プロセッサおよびlc複合デバイスの製造方法
CN109979919A (zh) * 2017-12-27 2019-07-05 华为技术有限公司 一种芯片以及电子设备
JP7606908B2 (ja) * 2021-03-31 2024-12-26 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法
KR102869773B1 (ko) 2021-05-25 2025-10-13 삼성전자주식회사 금속-절연체-금속 커패시터
US11908888B2 (en) * 2021-09-23 2024-02-20 International Business Machines Corporation Metal-insulator-metal capacitor structure supporting different voltage applications

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239970A (ja) * 1987-03-27 1988-10-05 Nec Corp 半導体装置
JPH01100961A (ja) * 1987-10-14 1989-04-19 Seiko Epson Corp 容量素子
JPH0434950A (ja) * 1990-05-30 1992-02-05 Nec Corp 半導体集積回路装置
US5208726A (en) * 1992-04-03 1993-05-04 Teledyne Monolithic Microwave Metal-insulator-metal (MIM) capacitor-around-via structure for a monolithic microwave integrated circuit (MMIC) and method of manufacturing same
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
KR100277314B1 (ko) * 1996-11-08 2001-01-15 모기 쥰이찌 박막콘덴서 및 이를탑재한반도체장치
US5879985A (en) * 1997-03-26 1999-03-09 International Business Machines Corporation Crown capacitor using a tapered etch of a damascene lower electrode
US6064108A (en) * 1997-09-02 2000-05-16 Hughes Electronics Corporation Integrated interdigitated capacitor
US6034411A (en) * 1997-10-29 2000-03-07 Intersil Corporation Inverted thin film resistor
JP3129284B2 (ja) * 1998-05-08 2001-01-29 日本電気株式会社 半導集積回路装置の製造方法
JPH11354726A (ja) * 1998-06-05 1999-12-24 Fujitsu Ltd 半導体装置の製造方法
US6146939A (en) * 1998-09-18 2000-11-14 Tritech Microelectronics, Ltd. Metal-polycrystalline silicon-N-well multiple layered capacitor
US6180976B1 (en) * 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
TW454330B (en) * 1999-05-26 2001-09-11 Matsushita Electronics Corp Semiconductor apparatus and its manufacturing method
JP2000340744A (ja) * 1999-05-28 2000-12-08 Sony Corp キャパシタおよびその製造方法
KR20010003343A (ko) * 1999-06-22 2001-01-15 김영환 반도체 장치의 mim형 아날로그 커패시터 제조방법
JP2001144090A (ja) * 1999-11-11 2001-05-25 Nec Corp 半導体装置の製造方法
JP3967544B2 (ja) * 1999-12-14 2007-08-29 株式会社東芝 Mimキャパシタ
US6498364B1 (en) 2000-01-21 2002-12-24 Agere Systems Inc. Capacitor for integration with copper damascene processes
JP2002064184A (ja) * 2000-06-09 2002-02-28 Oki Electric Ind Co Ltd コンデンサ部を備えた半導体装置の製造方法
JP3843708B2 (ja) * 2000-07-14 2006-11-08 日本電気株式会社 半導体装置およびその製造方法ならびに薄膜コンデンサ
EP1182708A3 (de) 2000-08-18 2002-03-27 Texas Instruments Incorporated Damascene-Kondensator mit hoher Kapazität
US6838717B1 (en) * 2000-08-31 2005-01-04 Agere Systems Inc. Stacked structure for parallel capacitors and method of fabrication
JP2002110799A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
JP2002176144A (ja) * 2000-12-08 2002-06-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20020055887A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 금속 배선 및 커패시터 제조 방법
JP2002280451A (ja) * 2001-03-19 2002-09-27 Nippon Telegr & Teleph Corp <Ntt> 多層配線形成方法
US6710425B2 (en) * 2001-04-26 2004-03-23 Zeevo, Inc. Structure to increase density of MIM capacitors between adjacent metal layers in an integrated circuit
US6391713B1 (en) * 2001-05-14 2002-05-21 Silicon Integrated Systems Corp. Method for forming a dual damascene structure having capacitors
US6534374B2 (en) * 2001-06-07 2003-03-18 Institute Of Microelectronics Single damascene method for RF IC passive component integration in copper interconnect process
JP3746979B2 (ja) * 2001-10-03 2006-02-22 富士通株式会社 半導体装置及びその製造方法
DE10159466A1 (de) * 2001-12-04 2003-06-12 Koninkl Philips Electronics Nv Anordnung mit Kondensator
US6812088B1 (en) * 2002-06-11 2004-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for making a new metal-insulator-metal (MIM) capacitor structure in copper-CMOS circuits using a pad protect layer
US6784478B2 (en) * 2002-09-30 2004-08-31 Agere Systems Inc. Junction capacitor structure and fabrication method therefor in a dual damascene process
US20050063135A1 (en) * 2003-09-18 2005-03-24 Borland William J. High tolerance embedded capacitors
JP2004228188A (ja) * 2003-01-21 2004-08-12 Renesas Technology Corp 半導体装置
US6800923B1 (en) * 2003-04-25 2004-10-05 Oki Electric Industry Co., Ltd. Multilayer analog interconnecting line layout for a mixed-signal integrated circuit
JP2006086155A (ja) * 2004-09-14 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20040034318A (ko) 2004-04-28
JP5568494B2 (ja) 2014-08-06
CN1507055A (zh) 2004-06-23
KR100480641B1 (ko) 2005-03-31
DE10348902B4 (de) 2010-08-05
CN100570873C (zh) 2009-12-16
JP2011139092A (ja) 2011-07-14
TW200414427A (en) 2004-08-01
US20070072319A1 (en) 2007-03-29
US20040075131A1 (en) 2004-04-22
JP2004335993A (ja) 2004-11-25
US7154162B2 (en) 2006-12-26
TWI236097B (en) 2005-07-11

Similar Documents

Publication Publication Date Title
DE10351875B4 (de) Integriertes Schaltkreisbauelement mit MIM-Kondensator
DE10348902B4 (de) MIM-Kondensatorstruktur und Herstellungsverfahren
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19935947B4 (de) Verfahren zum Ausbilden von Zwischenverbindungen in einem ferroelektrischen Speicherbauelement
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE102004002659B4 (de) Halbleitervorrichtung mit einem Kontaktmuster und Herstellungsverfahren dafür
DE69616081T2 (de) Verbindungsschema für integrierte schaltungen
DE602004003476T2 (de) Kondensator, halbleiterbauelement mit einem kondensator und verfahren zur herstellung derselben
DE4323961A1 (de) Halbleiterspeichervorrichtung
DE3922456A1 (de) Halbleiterspeichereinrichtung und verfahren zur herstellung derselben
DE102004030806B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102009000627A1 (de) MIM-Kondensatoren in Halbleiterkomponenten
DE102005027234B4 (de) Verfahren zum Bilden einer Verbindungsstruktur für eine Halbleitervorrichtung
DE69609224T2 (de) Kondensator für eine integrierte Schaltung mit leitendem Graben
EP1130654A1 (de) Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator
DE102008006962A1 (de) Halbleiterbauelement mit einem Kondensator im Metallisierungssystem und ein Verfahren zur Herstellung des Kondensators
DE10240405B4 (de) Verfahren zum Ausbilden einer selbstjustierten Antifuse-Verbindung
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
DE10347428B4 (de) Herstellungsverfahren für ein DRAM hoher Dichte mit reduziertem Peripherievorrichtungsbereich
DE19633689B4 (de) Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen
DE102007011163A1 (de) Verbindungsstruktur und Verfahren zum Herstellen derselben
DE10313793A1 (de) Halbleiterbauelement mit MIM-Kondensatorstruktur und Herstellungsverfahren
DE60037599T2 (de) Herstellungsverfahren für halbleiteranordnung mit reduzierter signalwegverzögerungszeit
EP1709681B1 (de) Halbleiterspeicherzelle sowie zugehöriges herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right